معرفی FPGA و کاربردهای آن

مهدی برج خانی دانشگاه ارومیه Mehdi borjkhani@yahoo.com

چکیده:

. در این مقاله سعی شده است مدارات مجتمع FPGA و مشخصات آنها توضیح داده شود . این مدارهای مجتمع جدیدأ مجای اجرای مدارهای دیجیتالی توسط آی سی های متداول (TTL یا CMES) مورد استفاده قرار می گیرد و بسیاری از مشکلات ناشی از سیم کشی و خطا یابی را از بین برده است .

۱-مقدمه

شاید تا بحال مدارهای منطقی را بوسیله گیتهای NOT,OR,AND ، ساخته اید . براي ساخت چنين مدارهایي (از قبیل شمارنده ها ، کنترل کننذه ها ، و ...) ابتدا باید تعریفی از مدار در دسترس باشد سپس با توجه به منطق اعداد دودویي یك جمدول صحت براي مدار تشكیل مي شود و حالتهاي مختلف مورد بررسي قرار مي گيرد سپس با توجه به جدول صحت مدار توسط گیتهای منطقی مانند NAND, NOT, OR, AND طراحی مي شود پس از اين مرحله نوبت به پياده سازي مدار برروي برد توسط آي سي هاي منطقي مي رسد و همانطور كه مي دانيد يكي از وقتگيرترين و خسته كننده ترين مرله ساخت يك مدار همين قسمت است. بعد از اين مرحله نوبت به تست مدار جهت اطلاع از درستي مراحل كار كرد مدار مي رسد . اگر در یکی از مراحل قبل دجار اشتباه شده باشیم مطمئناً در مرحله تست مدار دچار مشکل می شویم . در صورت اشتباه در مراحل قبل باید تمام مراحل را از آخر به اول یك به یك چك كنیم تا بتوانیم اشتباهات احتمالي موجود در نحوه بستن و سيم كشي مدار ، طراحي مدار از روی جدول صحت و درستی جدول صحت را برطرف کنیم . با توجه به مطالب گفته شده حتماً به این نکته اذعان خواهید داشت که بیشترین اشتباهات در مرحله سیم کشي و بستن مدار برروي برد پیش خواهد آمد . ممكن است سيمي در جاي اصلي وصل نشده باشد و يا ممكن است يك پايه به هیچ جما متصل نباشد و یا اشتباهات مشابه اینها . . . از طرف دیگر مي دانيم كه هر چه مدار بزرگتر و پيچيده تر باشد اشتباهات بيشتر و عيب يابي مشكلتر خواهد بود . اينجاست كه نقش آي سي هاي FPGA نمايانتر مي شود . آي سي هايي که با داشتن انواع گيتهاي مختلف درون خود

بسياري از مشكلات ناشي از عيب يابي مدارهاي منطقي را برطرف كرده است . در قسمتهاي بعد به بررسي و معرفي اين آي سي ها مي پردازيم .

٢- مدار مجتمع منطقي قابل برنامه ريزي :

این آی سی ها که بحث اصلی این مقاله به شمار می روند با نامهای FPGA یا CPLD ها یا نام کلی FPGD ها شناخته می شوند . PFGA ها شامل گیتهای منطقی و ابزارهایی جهت اتصال آنها در یك مدار مجتمع واحد می باشد . با استفاده از نرم افزار های موجود مشخص می شود که گیتهای داخل یك device چگونه می تواند جهت ساخت یك مدار منطقی به هم وصل می شوند . خروجی برنامه یك فایل باینری است که داخل PFLD مانند یك مدار منطقی عمل کند . سپس PFLD برنامه ریزی شده می تواند داخل یك مدار بزرگتر قرار گیرد .

۳-اصول مدار داخلی FPLD ها :

این device در واقع از PLA ها (programmable logic Array) نتیجه شده اند می device در واقع از PLA ها (AND ، چند گیت OR ، و PLA ها می اشد که از طریق آرایه سوئیچها به هم متصل می شوند . در یك PLA هر ورودی و معکوس شدة آن توسط سیستمهای افقی از داخل یك گیت AND عبور داده می شوند . گیتهای AND ورودیها را از طریق به هم بستن داده می شوند . گیتهای OR ورودیها و از طریق به هم بستن میستمهای افقی و عمودی دریافت می کنند . سیستمهای عمودی خروجیهای گیتهای OR را وارد آرایة گیتهای OR می کنند . در این قسمتها سیمهای افقی که ورودیها را به گیتهای OR می برند به این سیمهای عمودی متل می شوند . گاهی اوقات از آرایه منطقی قابل برنامه ریزی عمودی استفاده می کنند .

مدارات PLA و PAL براي منطق تركيبي موثرند ولي براي منطق ترتيبي بدون اضافه کردن فلیپ فلایهای خارجی قابل استفاده نیستند . در FPGA ها سه LUT و دو فليپ فلاپ و بعضي مدارهاي اضافي جهت ايجاد يك CLB به هم متصل می شوند . سپس این CLB ها توسط یك ماتریس سوئیچ قابل برنامه ريزي (programmable switch matrices) به هم متصل مي شوند . يينهاي وريا حتى ماتريس مسير يابي PSM مي توانند به PSM ها و يا حتى ماتريس مسير يابي خودشان متصل شوند . تعداد CLB نمي تواند يك ارتباط مستقيم با دنياي خارج داشته باشد . کار PSM ها بدین صورت است که پس از طراحی مدار منطقی گیتهای لازم جهت ایجاد مدار موردنظر را در CLB ها به هم متصل مي كند يعني تمام سيم بندي ها و اتصالات در FPGA ها در داخل IC انجام می شوند . یعنی بطور فیزیکی نمی توان اتصالی ایجاد یا آن را تغییر داد . در عوض اتصالات بطور الكتريكي برقرار مي شوند . در نسلهاي اوليه FPGA ها با قرار دادن فيوزهايي در هر نقطة اتصال سيمهاي افقي و عمودي ذكر شده بوجود مي آمد با اعمال ولتاژ مثبت به سيمهاي عمودي و افقي مدار موردنظر حاصل مي شد . به اين ترتيب كه ولتاژ مثبت فيوز واقع در نقطه اتصال سيمهاي عمودي و افقي را مي سوزاند که این عمل باید به دفعات زیاد جهت از بین بردن اتصالات ناخواسته در مدار مورد نظر انجام مي شد . در انتهاي اين روند تنها اتصالاتي كه جهت ايجاد طرح مدار مورد نياز بودند باقي مي ماند ند . ايراد فيوزها اين است كه وقتي يك مرتبه سوختند قابل برگشت به وضعیت اولیه شان نیستند . بنابراین چنانچه خطایی رخ می داد device قابل برنامه ریزی مزبور کنار گذاشته شده ، device جدیدی برنامه ریزی مى شد لذا اگر اتصالات قابليت ياك شدن و دوباره برنامه ريزي شدن را داشته باشند بسیار ارزانتر و قابل قبول تر خواهد بود . به این ترتیب که این device ها داراي سوئیچ هاي قابل برنامه ریزي به جاي فيوزهاي مذكور هستند . هر سوئيچ توسط يك المان ذخيره سازي كه حالت باز بودن يا بسته بودن سوئيچ را در خود ذخيره مي كند كنترل مي شود . تغيير مقادير ذخيره شده در اين المانهاي ذخيره سازي باعث تغيير حالت سوئيچ و توابع device قابل برنامه ريزي مي شود . به اين ترتيب نياز به خريد IC هاي جديد جهت ايجاد هر طرح جديد كاملاً از بين مي رود .


۴ روند طراحي يك مدار قابل برنامه ريزي:

نرم افزار XILINX Foundation محيطي جهت ايجاد برنامه هائي براي توصيف طرح منطقي مورد نظر مي باشد . روند طراحي با استفاده از نرم افزار Foundation به اين ترتيب است :

 $^{+}$. $^{-}$. $^{-}$. $^{+}$. $^{-}$. $^{-}$. $^{+}$. $^{-}$.

۲-۲ یك سیمولاتو (شبیه ساز) عملي عملكرد یك طرح كامپایل شده را چك مي كند و به شما اجازه مي دهد تا نتایج را ببیند و صحت یا عدم صحت نتایج را یررسي كنید . در صورت بروز هر گونه خطائي مي توان به محیط ادیتوري شماتیك ، HDL یا ماشین حالت برگشته خطاها را اصلاح كنید .

روند طراحی برای XC9500/XC4000 مراحل کلی طرح




7-7 ابرزار اجراي نرم افزار Foundation ، ابتدا لیست گیتها و اتصالات انجاد شده را به یك فایل با فرمت باینري تبدیل مي كند كه جهت برنامه ریزي 7-1 استفاده خواهد شد . در این مرحله است كه یك evice باید مشخص شود ، مانند خانواده هاي 7-1


۵-مثالي در مورد نحوة برنامه ريزي يك برد XS40 (جمع كنندة تك بيتي) :

جدول حقیقت برای یك جمع كنندة ۲ بیتی همراه باكری ورودی و خروجی :

Input 1	Input 0	Carry input	Sum output	Carry output
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

با انتخاب Signal – Add Signals از منو ، سیگنالهای ورودی و خروجی را به signal – Add stimulators.. افافه می کنیم . با انتخاب waveform viewer از BCO , BC1 , BC2 منو ورودی ها را به پایین ترین سه بیت باینری شمارنده (SIMULATOR در SIMULATOR در کلیه می کنیم . در نهایت روی دکمة B ظاهر می شوند کلیك می کنیم . شکل موجهای نشان داده شده در شکل B ظاهر می شوند





(مي توان از دكمة و scrollbar در صفحة waveform viewer جهت باز كردن و متمركز كردن شكل موجها استفاده كرد .) چنانچه با دقت بررسي كنيم مي بينيم كه نتيجه شبيه سازي با آنچه در جدول حقيقت نمايش داده شده بود ، مطابقت دارد . بعد از چك كردن عملكرد جمع كنندة تك بيتي

NET INPUT 1 LOC= P46; NET INPUT 0 LOC=P45; NET CARRY - INPUT LOC=P44; NET SUM LOC=P25; NET CARRY - OUTPUT LOC=P26;

حال ، روي دكمه جهت شروع كامپايل كردن طرح كليك مي كنيم . سپس در صفحة IMPLEMMENT Design كه ظاهر خواهد شد . روي دكمة Option كليك مي كنيم . در صفحه Option ، در قسمت USer Constraints ، نام UCF اي را كه ايجاد كرده ايم وارد مي كنيم .

مثلاً UCF مثلاً C:\XCPROJ\ADDL - 40\ADDL - 40 . UCF جهت انتخاب UCF خود استفاده مي كنيم .) سپس OK را براي بازگشت به صفحة implement Design كليك كرده و RUN را در اين مرحله ، بايد يك فايل ADDL - 40.BIT داشته باشيم كه بتوانيم در برد download , XS40 كنيم . 1 _ چه فضائي از XC4005XL FPGA جهت ساخت يك جمع كنندة تك بيتي اشغال

1 چه فضائی از $XC4005XL\ FPGA$ جهت ساخت یك جمع كنندة تك بیتی اشغال می شود ?

2 _ آیا کامپایلر ، ورودي ها و خروجي ها را به پینهائي که ما درخواست کرده بوديم اختصاص مي دهد ؟

ما مي توانيم پاسخ اين سئوال را از فايلهاي گزارش كه توسط reports tab, ايالهاي گزارش كه توسط implementation ايجاد مي شود در يابيم . در قسمت سمت راست صفحة , implementation report files ، نيم سپس روي آيكون project manager دوبار كليك مي كنيم . صفحة report browser ظاهر خواهد شد . روي هر كدام از آيكونها دوبار كليك مي كنيم . تا محتويات مربوط به آن گزارش را مشاهده كنيم . اين گزارشها ، اظلاعات زير را خلاصه مي كنند :

۵-۱ گزارش ترجمه

هر مشكلي كه در هنگام تبديل nelist به فرمت داخلي كه توسط ابزار foundation implementation استفاده مي شود ، مشاهده مي شود ، در اين قسمت ليست مي شود .

در این قسمت چك كردن قوانین طراحي و فایل UCF جهت خطایابي ، نیز صورت مي گیرد . معمولاً بیشتر خطائي كه در این فایل مي بینید نتیجه عبارات قابل قبولي است كه وارد كرده اید .

۲-۵ گزارش انطباق

در اینجا در مورد اینکه چه نوع بهینه سازی هائی روی netlist انجام شده است ، اظلاعاتی بدست خواهید آورد . گیتهای منظقی جابجا و اضافی می شوند بطوریکه بدون تغییر عملکرد در مدار ، آن را بهینه سازی می کنند. یك مثال از جابجائی منطقی وقتی اتفاق می افتد که یك گیت را در طرح قرار می دهید ولی خروجی را برای هیچ چیز استفاده نمی کنید . مثال دیگر یك گیت (GND) مثال دیگر یك گیت (LOW) است .

همچنین گزارش نشان می دهد که گیتهای منطقی چگونه گروه بندی شده در LUT های CLB های FPGA قرار می گیرند .

۵-۳ گزارش جانجایی و مسیریابی

این گزارش ، انتخابهائی را که ما جهت اثر گذاری به روند جایگذاری و مسیر یابی انجام داده ایم ، یادداشت می کند . همچنین خطاها و اخطارها را لیست کرده و زمان صرف شده در جایگذاری و مسیر یابی های مختلف را ثبت می کند . این گزارش همچنین مشخصات آماری گوناگون عملکرد زمانی مسیر یابی را گزارش می دهد .

ولي مهمتر از همه ، اين گزارش پاسخ سئوال اول ما را در مورد اينكه حجمي از XC4005XL جهت ساخت يك جمع كنندة ۱ بيتي مورد استفاده قرار مي گيرد ، خواهد داد .

خلاصة استفاده از فضاي device

IO	5/112	4%used
	5/61	8% bonded
LOGIC	1/961	0% used
IBO	5/112	4% used
CLB	1/196	0% used

جمع كننده تك بيتي داراي 7 ورودي و 7 خروجي است . بنابراين جمع كنندة ه بلوك از 7 (7 IOB's) قابل دسترسي در 7 XC4005XI FPGA كنندة ه مى كند .

البته فقط ۲۱ بلوك از اين IOB ها واقعاً به پين هاي فيزيكي روي بستة AŁ پيني PLCC متصل هستند .

بنابراَين تقريباً گلا از I/O ها قابل دسترسي ، توسط جمع كننده هاي تك بيتي استفاده مي شوند .

هر دو مدار SUM و CARRY - OUTPUT در طرح ها ، یك خروجي و سه ورودي دارند . هر مدار باید در یك 4LUT پیني قرار گیرد بنابراین انتظار داریم که از دو LUT براي مداري جمع کنندة تك بیتي خود استفاده کنیم . و در هر CLB هم دو 4LUT پیني وجود دارد بنابراین فقط یك CLB جهت طراحی یك جمه کنندة تك بیتي کافي است .

۵-۴ گزارش PAD

پرسش دوم در این گزارش پاسخ داده می شود . این گزارش در مورد محل ترمینالهای I/O طرح ما با در نظر گرفتن پینهای بسته توضیح می دهد . در این جدول قسمتی از اطلاعات طرح ما قرار دارد

Comp name	Pin number
CARRY-INPUT	P44
CARRY-OUTPUT	P25
INPUTO	P45
INPUT	P46
SUM	P25

تخصیص پینها با آنچه در فایل UCF قرار دادیم باید یکی باشد . در زیر گزارش لیستی از تخصیص پینها وجود دارد که می تواند در یك (Physical File Constraint (PCF استفاده شود .

COMP `CARRY-INPU`T LOCATE = SITE `P44`:

COMP 'CARRY-OUTPUT'LOCATE = SITE 'P26';

COMP 'INPUT1'LOCATE = SITE 'P45';

COMP 'INPUT 'LOCATE = SITE 'P46 ';

COMP `SUM ` LOCATE = SITE ` P25 `;

PCF ها از SYNTAX متفاوتي نسبت به UCF ها استفاده مي كنند . Foundation implementation را RUN كنيد و سپس از اسامي پينهاي يافت شده در گزارش جهت ايجاد يك FUC استفاده كنيد . به احتمال FUC اختصاص پينها كه توسط كامپايلر صورت مي گيرد با آنچه شما مي خواهيد يكي نخواهد بود . ولي شما مي توانيد فايل را آنطور كه مي خواهيد ويرايش كنيد .

۵-۵ گزارش تاُخير آسنكرون

تـُخير تـوزيـع بـراي هر سيگنال مـسير يـابـي شده ، در ايـن گـزارش لـيست شده انـد .

۵-۶ گزارش تأخیر منتج شده از Layout

این گزارش هر مسیر جایگذاری و مسیر یابی را که محدودیت زمانی مورد نظر را از بین ببرد گزارش می دهد . مثلاً ، چنانچه مدار شما باید با فرکانس $50 \, \mathrm{MHZ}$ کار کند (تمام عملیات منطقی در $20 \, \mathrm{ns}$ یا کمتر باید کامل شوند) و مسیری یافت شود که دارای تأخیر بزرگتر از $20 \, \mathrm{ns}$ باشد ، در گزارش ذکر می شود .

۵-۷ گزارش تولید فایل bit

این گزارش تمام موارد و انتخابهای مؤثر در هنگام تولید یك فایل باینری را یادداشت می كند . هرخطائی كه در طی تولید باینری اتفاق می افتد نیز در این گزارش لیست می شود .

حال مي توانيم مقتدير سه ورودي را به جمع كننده اعمال كنيم . انطباق ترمينال ورودي مدار جمع كننده و پينهاي XC4005XL در جدول زير نشان داده شده است .

ADDER TERMINAL	XC4005CL PIN	
CARRY-INPUT	44	
INPUTO	45	
INPUT1	46	
NOT Used	47	
NOT Used	48	
NOT Used	49	
NOT Used	32	
NOT Used	34	

همچنین فایل carry - out ، خروجي هاي addl - 40 . UCF را به پینهاي 25 و SO از So اختصاص مي دهد . پین 25 به SO از XC4005XL FPGA مـي کند . متصل مـي شود در حالیکه پین 26 و SI را device مـي کند .

چنانچه همه چیز را به درستي انجام داده باشید ، تست طرح download شدة شما باید نتایج شبیه سازي و جدول حقیقت براي جمع کنندة تك بیتي منطبق باشند .

توضيحات اين قسمت نشان مي دهد كه چگونه مي توان بردهايي براساس FPGA و $\operatorname{XS95}$ و $\operatorname{XC40}$ و FVA د در دسترس را تا حد امكان كپي مي كنند .

مهمترین جزء برد ، یك XC4005XL FPGA یا XC4005XL مي باشد . XC4005XL ایجاد مي گردد ، بار با فایلهاي باینري که توسط نرم افزار XILINX F1 ایجاد مي گردد ، برد مي شود . این فایلهاي باینري از طریق پورت موازي کامپیوتر در برد download مي شود . این پورت موازي همچنین براي اعمال سیگنالهاي تست

seven -segment مدار منطقی در برد ، استفاده می شود . قسمت download وصل شده به FPLD یك تصویر از چگونگی كاركرد مدار ، آماده می كند ، RAM استاتیك RAM نیز به RAM برای آماده كردن دیتای ذخیره شدة خارجی ، متصل می شود .

سپس اجزاي ديگري نيز براي آماده كردن كلاك ها و قدرت تنظيم شده براي باقي قسمتها وجمود دارند .

۶ ـ نتیجه گیری

به کمک طراحی با FPGA میتوان بسیاری از مشکلات ناشی از طراحی بر روی برد را از بین برد . علاوه بر از بین بردن مشکلات ناشی از سیم کشی اشتباه و یا جمامجا گذاشتن قطعات باعث تسریع در ساختن مدار مورد نظر می شود.

٧- مراجع

- 1. Van Den Bout, Prentice Hall, (February 1998)," The Practical Xilinx Designer Lab Book"pp.50-70,pp.90-120,pp.270-290
- 2. http://www.chipcenter.com/pld/products 001-500/pldp496.htm
- 3. http://www.fpga-faq.com/archives/authors u.html
- 4. http://www.xilinx-china.com/xlnx/xil prodcat product.jsp?title=ss vir
- 5. http://www.cic.edu.tw/research/Xilinx/xupmirror/XESS/ho04000.html
- 6. http://www.dacya.ucm.es/horten/dci/manualXs401.3.pdf