بسمه الله الرحمن الرحيم

موضوع:

آموزش نوشتن Test bench در VHDL همراه مثال

تهیه و تنظیم: فرحناز صادقی درجزینی

www.FPGAGROUP.com

انتشار در وب سایت گروه اف پی جی ای

فهرست

٣	مقدمه
۴	Test bench چیست ؟
۴	وشتن کد به زبان VHDL
۵	طراحی برنامه به روش Test bench
٨	جرای برنامه simulate با Modelsim
\O\O,'	
امهما	ساخت فایل Test bench و شبیه سازی برن
19	منابع

مقدمه

نرم افزار Quartuse 2 دارای محیط ها و قابلیت های متفاوت است , Test bench یکی از قابلیت های این نرم افزار است که در شبیه سازی برنامه VHDL و شماتیک استفاده میشود . در این پروژه نحوه نوشتن برنامه Test bench در محیط VHDL رایجاد فایل Modelsim و شبیه سازی Test bench بررسی شده است .

Pest bench چیست ؟

Test bench شبیه wave form است اما چون در HDL نوشته میشود امکان انعطاف پذیری بیشتری دارد و همچنین فضا برای پیچیدگی در Test bench بیشتر است , بدین صورت که با آن می توان یک قطعه سخت افزاری ایجاد کرد. این عوامل موجب مطلوب بودن Test bench شده است .جهت ایجاد فایل Test bench ابتدا باید برنامه نویسی vhdl خود را با توجه به توضیحات زیر تغییر دهیم ,برای مثال برنامه گیت and را در نظر بگیرید مراحل کار به صورت زیر است :

```
۱- نوشتن کد به زبان vhdl
```

- ۲- طراحی برنامه به روش test bench
- ۳- اجرای برنامه به روش simulate با modelsim
 - ۴- ساخت فایل شبیه سازی به کمک test bench

نوشتن کد به زبان VHDL

```
library ieee;
use ieee.std_logic_1164.all;
Entity AND_GATE is
Port (in1: in std_logic;
        in2: in std_logic;
        out1: out std_logic
);
End AND_GATE;
Architecture behavioral of AND_GATE is
Begin
Out1<= in1 and in2;
End behavioral;</pre>
```

طراحی برنامه به روش Test bench

توجه داشته باشید که برای نوشتن برنامه test bench باید چند تغییر انجام دهیم .

۱- تعریف قطعه در معماری : برای طراحی برنامه به این روش باید قطعه تعریف نماییم برای این عمل از دستور component استفاده می نماییم . ورودی و خروجی های قطعه مانند ورودی و خروجی های entity تعریف میشود . و دستور component را باید در معماری تعریف نماییم . فرم کلی این دستور به صورت زیر است :

Component name

```
Port(
; ورودی ها و خروجی ها
);
```

End component;

۲- نمونه گیری از یک قطعه: برای آنکه از قطعه تعریف شده نمونه گیری کنیم از دستور port map استفاده می نماییم, این دستور در معماری تعریف میشود و فرم کلی آن به صورت زیر است:

```
in1 => in1 , فرم کلی : L1: name port map ( in1 => in1 ,
In2=>in2 ,
Out1=>out1
);
```

توجه داشته باشید نام port map و component باید یکی باشد .

۳- در صفحه test bench میتوانیم گزارش بنویسیم که در انتهای simulate نمایش داده شود .

با کمک دستور report این کار را انجام میدهیم:

```
Assert false

Report "massage";

Severity failure ;
```

```
۴- توجه داشته باشید که در متن اصلی برنامه بعد Port map باید در خطوط برنامه از تاخیر استفاده کنیم .
                                                                                            از
                    برای تاخیر از دستور WAIT استفاده میشود این دستور داخل PROCESS تعریف میشود .
                                                     برای مثال میخواهیم یک تاخیر 10ms ایجاد کنیم:
Wait for 10ms;
                                                                     برای برنامه گیت And داریم
--and_test_bench
library ieee;
use ieee.std_logic_1164.all;
entity sadeghi_test_bench is
Architecture a of sadeghi_test_bench is
Component s_test_bench
port(
in1: in std logic;
in2: in std_logic;
out1: out std logic
);
End component;
Signal in1: std_logic := '0';
Signal in2: std_logic := '0';
Signal out2: std_logic := '0';
U1: s_test_bench port map(in1=>in1,
                            In2=>in2,
                            Out1=>out1
                            );
PROCESS
```

```
Begin

Wait for 10ms;

In1 <='1';

Wait for 10ms;

In2 <='0';

In1 <='1';

Wait for 10ms;

In1 <='1';

Wait for 10ms;

Assert false

Report simulation over;


Severity failure;

End process;

End a;
```


اجرای برنامه simulate با Modelsim

ابتدا گیت and را در محیط bhd رسم مینماییم.




گزینه start compilation را میزنیم تا برنامه کامپایل شود , سپس فایل native link را طبق روند زیر عمل ایجاد میکنیم :

Assignments → settings → simulation




صفحه زیر باز میشود:

در این صفحه در قسمت tool name گزینه modelsim , در قسمت tool name گزینه whdl گزینه format for out put netlist و در قسمت nativelink setting گزینه none را انتخاب میکنیم .



سپس روی گزینه more EDA netlist writer setting کلیک میکنیم .

صفحه زیر باز میشود:




Name

و setting را مطابق شکل انتخاب کرده و در کادر پایین صفحه روی نام انتخابی در بالا کلیک میکنیم , سپس ok را انتخاب میکنیم . (save مسیر save فایل برنامه است .)

پس از بسته شدن این صفحه در صفحه قبل (sttting sadeghi_test_bench) روی گزینه setting کایک میکنیم .

صفحه زیر باز میشود:





در این صفحه نیز name و setting را مطابق آنچه در شکل نشان داده شده است انتخاب میکنیم و در کادر پایین صفحه اولین گزینه را که شامل name و setting بالای صفحه است را انتخاب مینماییم, مل میکنیم, در صفحه قبل نیز ok میکنیم.

چون modelsim به زبان سخت افزاری HDL اختصاص دارد ما برای فایلVHDL خود باید یک فایل HDL بسازیم برای این منظور روند زیر را دنبال میکنیم:

File → creat /update → creat HDL design file for current file

VHDL → OK





حال open file را زده وبه همان آدرسی بروید که فایل بذنامه را ذخیره کرده اید مشاهده میکنید که در آنجا یک فایل جدید به نام فایل اصلی همراه پسوند vhd. ایجاد شده است . آن را انتخاب و open میکنیم .

سپس روند زیر را طی میکنیم:

Project → add current file to project

سپس

Project → add/remove files in project

صفحه setting دوباره باز میشود:


این بار روی گزینه file کلیک کرده و در منوی باز شده دو فایل وجود دارد یکی با پسوند vhd و دیگری با پسوند , bdfفایل با نام bdf را انتخاب میکنیم و ok میکنیم . حال روند زیر را طی میکنیم :

Processing → start → start simulation

سپس

Tools → launch EDA simulation library compiler

صفحه زیر باز میشود:



MUX7000S→VHDL→ start complition

این روند را در این صفحه اجرا میکنیم:

ساخت فایل شبیه سازی به کمک Test bench:

در قسمت قبل یاد گرفتیم چگونه قسمت modelsim را در HDL بسازیم, در این بخش یاد میگیریم چگونه برنامه را بوسیله test bench شبیه سازی کنیم حال برای ساخت test bench این برنامه روند زیر را اجرا میکنیم:

Processing → start → start test bench template writer


سپس فایل برنامه را در قسمت open file پیدا کرده و open میکنیم .

در اینجا بایدsetting برنامه را مطابق test bench تغییر دهیم .


روند زیر را اجرا میکنیم:

Assignments → settings → simulation

در صفحه setting در قسمت nativlink گزینه compile test bench را انتخاب و روی آیکون میکنیم میکنیم میکنیم میکنیم و صفحه زیر باز میشود :



روی new کلیک میکنیم یک صفحه جدید باز میشود:



در این پنجره در قسمت Test bench file یک اسم دلخواه مینویسیم, در قسمت top level اسمی که در برنامه برای rest bench file تعریف کرده ایم را مینویسیم, در entity و است را مینویسیم, در Babel و port map , label فایل برنامه را پیدا کرده و روی آیکون Add کلیک میکنیم, یک فایل به نامی که در بالا نوشتیم ایجاد میشود, ok, setting می نماییم. در دو پنجره test bench و ok, setting میکنیم.

سیس روند زیر:

Project → add current file to project


سپس

Processing → start → start analysis & elaboration


سيس

Tool → run EDA simulation tool → EDA RTL simulation


پنجره modelsim باز میشود در library دو فایل test bench وجود دارد هر دو فایل را با هم انتخاب کرده و کلیک راست مینماییم و گزینه recompile را میزنیم:




در نوار ابزار بالای پنجره modelsim گزینه simulate -> start simulation را انتخاب میکنیم .




در پنجره start simulation دومین فایل را که شامل پسوند vhd است را انتخاب و ok میکنیم .




در پنجره modehsim سه قسمت ظاهر میشود که شامل لیست سیگنالها , لیست modehsim و process است :



روی لیست سیگنالها (object) کلیک راست کرده و selected signals→wave→selected signals را انتخاب میکنیم , صفحه شبیه سازی test bench به نام wave باز میشود :



جهت اجرای شبیه سازی روی آیکون run simulation کلیک نمایید .



جهت بزرگ نمایی سیگنالها روی آیکون 🖪 کلیک نمایید .

منابع

فارسى:

مجموعه دستورات زبان توصيف سخت افزار سرعت بالا VHDL / مرتضى شعبان زاده .

English:

Quartus II Setup / Jan keneth bekkeng, UI.

VHDL (programming by example) / Douglas L.Perry

Vushiraz.blogfa.com