

فهرست

فصل اول: انواع مدارهای منطقی قابل برنامه ریزی

فصل دوم: معرفی FPGA


فصل سوم: ساختار FPGA

فصل چهارم: ایجاد یک پیکر بندی جدید در FPGA

فصل ششم: زبان توصیف سخت افزار VHDL

فصل هفتم: روند طراحی یک مدار قابل برنامه ریزی بر اساس Xilinx

foundation



مقدمه:

سالها پیش که طراحی دیجیتال پا به عرصه ی وجود نهاد و IC های استاندارد ی چون گیتها ، فلیپ فلاپ ها ، لچ ها شمارنده ها... ساخته شدند و بعدها به تدریج پردازنده هایی با قدرت محدود که اولین کامپیوتر های شخصی بر اساس آنها طراحی شده بود دنیای دیجیتال را به وجود آوردند، تصور روزی که فاصله ی سخت افزار و نرم افزار به حد کنونی برسد به طوری که تمام مرزهای طراحی را در نوردیده و سخت افزار به نرمی و انعطاف پذیری درآید بسیار دشوار بود

اما بعد ها با طراحی حافظه های قابل برنامه ریزی دوباره و فن آوری حافظه های پایای با قابلیت برنامه ریزی و پاک شدن (EPROM) و PAL آرایه های منطقی قابل برنامه ریزی و سرانجام فن آوری آرایه های سوئیچ های فیوزهای قابل برنامه ریزی چند باره ، انقلابی نوین را در عرصه طراحی دیجیتال به وجود آورد.

فصل اول:


1-1 انواع مدارهای منطقی قابل برنامه ریزی:

در گذشته طراحی سیستم های دیجیتال با مجموعه ای از گیتها و IC های استاندارد انجام می شد ولی امروزه طراحی سیستم ها با استفاده از مدار های منطقی برنامه پذیر، تغییرات زیادی نموده است. این مدار ها با ظرفیتی حدود 100 تا چند هزار گیت در یک مدار مجتمع دیجیتال قرار می گیرند.

مدارهای منطقی برنامه پذیر دارای انواع مختلف FPGA، CPLD، SPLD، PAL، PLA می باشند که هر کدام دارای ظرفیت، سرعت، ویژگی هایی می باشند و در اینجا به معرفی هر کدام می پردازیم.

:PROM

اولین تراشه های قابل برنامه ریزی که به بازار عرضه شدند، PROM ها بودند که خطوط آدرس به عنوان ورودی و خطوط داده به عنوان خروجی این تراشه ها بودند. PROM ها شامل دسته ای از گیت های AND غیر قابل برنامه ریزی است که به صورت رمز گشا بسته شده اند و نیز یک آرایه OR قابل برنامه ریزی است. از آنجایی که PROM دارای قابلیت های لازم برای پیاده سازی دارهای منطقی نمی باشد از این تراشه ها بیشتر به عنوان حافظه های قابل برنامه ریزی استفاده می شود. نمودار قالبی PROM ها در شکل 1-1 نشان داده شده است.




شکل 1-1: نمودار قالبی PROM (حافظه فقط خواندنی قابل برنامه ریزی)

:PLA

قطعات قابل برنامه ریزی (PLD) برای اولین بار در اواسط دهه هفتاد میلادی به وجود آمدند ایده اولیه این بود که قطعه های بسازند که بتواند مدارهای ترکیبی را حمایت کند بر خلاف میکرو پروسسورها که برنامه ها را با یک سخت افزار ثابت اجرا می کنند PLD ها برنامه ریزی را در سخت افزار خود انجام می دهند به عبارتی دیگر pLD ها قطعاتی هستند که می توانند برای پیاده سازی مدارهای مختلف مطلوب تغییر شکل دهند اولین نوع از این قطعات PLA ها بودند که از دو آرایه قابل برنامه ریزی سازمان یافته بود یکی آرایه AND و دیگری

آرایه OR بود که به صورت عمودی به هم متصل شده بودند و ساختار آن را در شکل زیر می بینید این قطعات فقط قابلیت پیاده سازی مدارهای ترکیبی را داشتند برای برطرف کردن این نقیصه یک فلیپ فلاپ به آنها اضافه شد که به این ترتیب می توانستند مدارهای ترتیبی را نیز پیاده سازی کنند.




شکل 1-2: ساختار داخلی PLAها

:PAL

PLAها دارای دو ایراد بودند یکی اینکه سرعت آنها کم بود و دیگری قیمت نسبتا بالای آنها بود به همین دلیل PALها روانه بازار شدند که دارای یک آرایه برنامه پذیر AND و یک آرایه ثابت OR بودند که همین امر باعث ایجاد سرعت بیشتر و همچنین هزینه ساخت کمتر می شد برای رفع عیب ثابت بودن آرایه OR سازندگان انواع مختلفی از PALها را ارائه کردند که از لحاظ تعداد OR و همچنین تعداد ورودی های گیت OR با هم متفاوت بودند

امروز در اکثر PAL ها خروجی های گیت OR به یک فلیپ فلاپ وصل می شوند و بدین ترتیب می توان مدار های ترتیبی با پالس ساعت را نیز با آنها پیاده سازی نمود.



شکل 1-3 (ساختار داخلی PAL ها):


CPLD:

PAL ها IC های قابل برنامه ریزی خوبی هستند لی برای طراحی سیستم های پیچیده دیجیتال ممکن است چندین PAL نیاز باشد. برای این منظور مدار های قابل برنامه ریزی CPLD طراحی شدند که از دو یا چندین بلوک منطقی و تعدادی ماکرو سل تشکیل شده اند که با سیستم های ارتباطی و سوئیچ های قابل برنامه ریزی با هم ارتباط داده می شوند.


CPLD های تجاری با اندازه های مختلفی از 2 تا 100 بلوک منطقی یا SPLD و با ظرفیتی حدود 1000 تا 15000 گیت ساخته شده اند.

و CPLD خانواده max9000 از شرکت ALTERA دارای ظرفیتی در حدود 12000 گیت می باشد. CPLD تاخیر کمی در حدود نانو ثانیه دارند لذا بسیار سریع و در حدود فرکانس 100 مگا هرتز کار می کنند .

شرکت ALTERA سری های CPLD به شماره های MAX5000، MAX7000، MAX9000 را به بازار عرضه نموده است که سری MAX7000 بیشتر به کار می رود. در CPLD MAX7000 هر بلوک منطقی آن دارای یک ماکرو سل است که ماکرو سل آن شامل آرایه های قابل برنامه ریزی AND می باشد که، خروجی آرایه AND به گیت OR و بالا خره به یک فلیپ فلاپ منتهی می شود.



شکل 1-4 (ساختار کلی CPLD ها):



شک-5-1 (ماکرو سل MAX7000 شرکت ALTERA):

شرکت XILINX نیز CPLD سری XC7000 را و نوع جدید آن XC9500 را به بازار عرضه نموده است که مشابه سری MAX7000 شرکت ALTERA می باشد.

CPLD به علت سرعت زیاد و ظرفیت بالا (حدود چند هزار گیت در یک IC) برای طراحی نمونه ساز های سیستم های دیجیتال، کنترل کننده های گرافیکی، شبکه های کامپیوتری LAN، قسمت های مختلف پرو세서 و... به کار برده می شود.

1 فصل دوم:


1-2 معرفی FPGA:

FPGAها Field Programmable Gate Area (آرایه های گیتی قابل برنامه ریزی میدانی) یک بوم نقاشی سفید را در اختیار طراح قرار می دهند که به او اجازه می دهد تا طراحی دیجیتال خود را آنچنان که می خواهد و با هر حجم و پیچیدگی لازم، طراحی و سپس به جای انتخاب IC های استاندارد و جدا از هم و کنار هم قرار دادن آنها در روی یک مدار و وصل کردن آنها از طریق یک بورد مدار چاپی (PCB)، با استفاده از یکی از زبانهای توصیف سختافزاری نظیر VHDL، هر یک از قطعات دیجیتالی مورد نیاز را نوشته و با وصل کردن نرم افزاری آنها، سرانجام فایل کامپایل شده نهایی را از طریق یک رابط سخت افزاری بر روی یک بسته سخت افزاری خام با تعداد پایه های مورد نیاز برنامه ریزی کرده و از این IC جدید "خود ساخته" استفاده کند.

شاید تا به حال مدارهای منطقی را به وسیله گیت‌های or, and, xor و... ساخته اید. برای ساخت چنین مدارهایی (از قبیل شمارنده ها و کنترل کننده ها، و...) ابتدا باید تعریفی از مدار درست باشد. سپس با توجه به منطق اعداد دودویی یک جدول صحت برای مدار تشکیل می شود و حالت‌های مختلف مورد بررسی قرار می گیرد و حالت‌های مختلف مدار مورد بررسی قرار می گیرد.

سپس با توجه به جدول صحت مدار، توسط گیت‌های منطقی مانند and, or, not و... طراحی می شود پس از این مرحله نوبت به پیاده سازی مدار بر روی برد توسط آی سی های منطقی می رسد.

و همانطور که میدانید یکی از سخت ترین و وقت گیرترین مراحل یک مدار همین قسمت است. بعد از این مرحله نوبت به تست مدار جهت اطلاع از درستی مراحل کارکرد مدار رسد. اگر در یکی از مراحل قبل اشتباه کرده باشیم مطمئناً در مرحله تست مدار دچار مشکل میشویم. در صورت اشتباه در مراحل قبل باید تمام مراحل قبل را از آخر به اول یک به یک چک کنیم تا بتوانیم احتمالی موجود در نحوه بستن و سیم کشی مدار و طراحی مدار از روی جدول صحت و درستی جدول صحت مدار را برطرف کنیم. با توجه به مطالب گفته شده حتماً به این نکته اذعان خواهید داشت که بیشترین اشتباهات در مرحله سیم کشی و بستن روی برد مدار پیش می آید. ممکن است سیمی در جایی وصل نشده باشد و یا ممکن است یک پایه به هیچ کجا متصل نباشد و یا اشتباهات مشابه اینها... از طرف دیگر میدانیم هر چه مدار بزرگتر و پیچیده تر باشد اشتباهات بیشتر و عیب یابی مشکل تر خواهد شد. اینجاست که نقش آی سی های FPGA نمایان تر می شود. آی سی های که با داشتن انواع گیت هایی مختلف درون خود بسیاری از مشکلات ناشی از عیب یابی مدارهای منطقی را برطرف کرده است.



2-1 مزایای FPGA:

- 1- امکان تعریف هر یک از پایه های IC به صورت ورودی یا خروجی یا هر دو
- 2- امکان تعریف وضعیت عملکرد هر پایه در هنگام استفاده یا عدم استفاده به عنوان مثال عملکرد HIGH امپدانس (Z) در هنگام عدم استفاده و یا قرار گرفتن در یک وضعیت منطقی صفر یا یک در هنگام استفاده
- 3- امکان تشخیص تغییرات سطوح یا لبه های پایین رونده یا بالا رونده منطقی اعمال شده به هر پایه.
- 4- امکان برنامه ریزی چند باره از طریق پایه های برنامه ریزی Jtag یکی از استاندارد

های برنامه ریزی (IEEE) و تغییر معماری آن.

-5

امکان تغییر متناوب معماری داخلی با استفاده از سری های BOOTABLE که نقشه معماری آنها در یک حافظه خارجی نگهداری شده و با تغییر آدرس برنامه ریزی می توان IC را با معماری جدید BOOT کرد.

6- امکان برنامه ریزی در مدار (ISP) که این قابلیت را به وجود می آورد تا بدون اعمال تغییرات سخت افزاری و تنها از طریق پورت برنامه ریزی، معماری داخلی IC را تغییر داد،
7- محدوده گستره ای از پایه های قابل استفاده در این IC ها که از بسته های 44 پایه تا 514 پایه و حتی بالاتر با حجم گیتی داخلی متفاوت که بسته به نیاز بر اساس میزان پیچیدگی داخلی و تعداد پایه های IC را تغییر داد.

8- کاهش حیرت انگیز حجم مدار و مجتمع سازی در ابعادی تنها به مساحت چند سانتی متر مربع.

9- یکسان سازی عناصر طراحی و از میان بردن تمامی مشکلات ناشی از عدم تطابق استاندارد های مختلف (LS, HC, S, AS, ...).

10- از میان بردن تمامی نویز های ناشی از وجود قطعات مختلف و مجزا در مدار.

11- کاهش چشمگیر توان مصرفی و اتلاف توان.

12- افزایش سرعت پردازش و خطاهای انتشار به دلیل استفاده از فناوری پیشرفته و دستیابی به خطاهای انتشار تا 4 ns و فرکانس کلاک فراتر از 178 مگاهرتز.

13- کار با دو سطح ولتاژ 5 v و 3.3 v جهت استفاده از آنها در دستگاه های قابل حمل مانند گوشی های موبایل

14- ضریب ایمنی صد در صد به دلیل عدم امکان دستیابی به محتوای داخلی و عدم توان

توصیف محتوای داخلی به دلیل انجام ساده سازی و فشرده سازی بسیار پیچیده و بسیاری از قابلیت‌های حیرت انگیز دیگر که امکان انجام یک طراحی مجتمع، کم حجم، بهینه و سریع را فراهم می‌آورد.

1-3 شرکت‌های سازنده FPGA :

گرچه شرکت‌های بسیاری بسته های FPGA را تولید می‌کنند اما از میان آنها در شرکت Altera و Xilinx از جمله عمده ترین تولید کنندگان این محصول هستند شرکت‌های Quicklogic, Lattice, Actel هم فقط تولیدات مخصوص خود را دارند. عمده تولیدات کمپانی CPLD, Lattice ها می‌باشند همچنین FPGA های Instant-on را هم تولید می‌کنند. کمپانی های QuICkLogic, Actel تولیدات ضد فیوز دارند یعنی فقط یک بار قابل برنامه ریزی هستند.

ساختار FPGA :



هر FPGA را به طور کلی می توان به صورت جزیره هایی مجزا در نظر گرفت که توسط شاه راه هایی به هم متصل می شوند. به عبارتی FPGA شامل یک سری بلوکهای منطقی و نیز سیم های بین آنها می گردد. دو پد ورودی و خروجی نیز در انتهای هر یک از ردیف ها یا ستونها قرار داده شده است خطوط اتصال دهنده بین بلوکها از نظر تعداد و اندازه یکسان می باشند.

به طور جزئیتر می توان گفت هر FPGA از عناصر مختلفی تشکیل شده است که روز به روز در حال پیشرفت می باشند مانند بلوکهای ورودی و خروجی، بلوک های سوئیچ، بلوکهای منطقی، بلوکهای RAM، بلوک های ضرب کننده، سیم های اتصال دهنده، و همچنین در FPGA های جدید تر امکاناتی چون میکرو پروسسورها ی متنوع، ALU، FIFO و...

در این فصل هر کدام از این عناصر تا حدودی معرفی می شوند.

3-1 ساختار کلی FPGA :

اندازه PAL ها محدود و در حدود 200 گیت می باشد و در ضمن پایه های خروجی آن مجموع حاصل ضرب می باشد. مدارهای قابل برنامه ریزی پر قدرت تر ، FPGA ها میباشند که از آرایه ای از بلوکها یا سلول های منطقی تشکیل شده اند که توسط خطوط ارتباطی و از طریق سوئیچهای قابل برنامه ریزی می توانند به هم متصل شوند. علاوه بر این، بافرهای ورودی و خروجی قابل برنامه ریزی برای ارتباط با پایه های FPGA پیش بینی شده است شکل 3-8 خطوط ارتباطی و همچنین سوئیچهای قابل برنامه ریزی FPGA را به طور دقیق تر نشان می دهد. همانطور که از شکل پیداست خروجی هر بلوک منطقی از طریق خطوط ارتباطی افقی و عمودی و همچنین سوئیچ های قابل برنامه ریزی شکل ب می تواند به ورودی هر یک از



شکل 3-1 (ساختار کلی و خطوط ارتباطی):

بلوک سوئیچ شکل (3-1-ب) از تعدادی سوئیچ قابل برنامه ریزی شکل (3-1-ج) تشکیل شده است که با برنامه ریزی سوئیچهای مذکور توسط ابزارهای برنامه ریزی FPGA خروجی هر سلول منطقی را می توان به ورودی سلول منطقی دیگر متصل نمود. سوئیچ های مذکور از تکنولوژی SRAM یا آنتی فیوز می باشند که در همین فصل مورد بحث قرار می گیرند.


ظرفیت FPGA ها با معادل تعداد گیت های NAND دو ورودی سنجیده می شوند. امروزه ظرفیت معمول FPGA ها در حدود 20000 گیت NAND به بالا می باشد و با فرکانس حدود 100 مگا هرتز کار می کنند. بلوک یا سلول منطقی می تواند :

1- از تعدادی مولتی پلکسر تشکیل شده باشد (شکل 9-1 الف)

2- از جدول LUT تشکیل شود (9-1 ب)

برخی FPGA علاوه بر بلوک های منطقی دارای حافظه های RAM، ROM، بلوک های محاسباتی ALU، FIFO و... نیز می باشند.

سلولهای منطقی به صورت ماتریسی در FPGA قرار گرفته اند ولی ممکن است سلولهای مذکور به شکل ردیفی نیز باشند که از طریق خطوط اتصال و سوئیچ ها به هم متصل می شوند.



شکل 3-2 اصول ساختار سلولهای منطقی:

3-2: سلولها یا بلوک منطقی قابل برنامه ریزی (LB یا LCB یا CLB):

سلول های منطقی قابل برنامه ریزی برای پیاده سازی توابع منطقی با تعداد ورودی نسبتاً زیاد

استفاده می شود پیچیدگی یک سلول منطقی تابع، تابع تعداد توابعی است که بر روی هر سلول قابل پیاده سازی است. همانطور که اشاره شد ساختار سلول منطقی قابل برنامه ریزی بر اساس مولتی پلکسر یا جدول LUT می باشد که در ذیل هر یک از آنها مورد بحث قرار می گیرد.

الف) سلولهای منطقی بر اساس جدول LUT:

اکثر سلولهای منطقی FPGA بر اساس جدول LUT ساخته شده اند. جدول LUT از تعدادی سلولهای حافظه SRAM ساخته می شود، که در موقع برنامه ریزی به آن مقدار داده می شود.


در زمان کار تر کیب سیگنالهای ورودی، یکی از سلولهای حافظه را انتخاب می کنند که محتوای آن، به خروجی LUT منتقل می شود. به عنوان مثال تابع F بر حسب سه متغیر A, B, C مطابق جدول درستی شکل زیر تعریف شده است.

مقادیر خروجی تابع F توسط ابزار برنامه ریزی FPGA، در بیتهای حافظه SRAM شکل

قرار داده می شود در این صورت به ازاء هر یک از تر کیب های A, B, C که در ورودی

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

الف) جدول درستی تابع F
 $F=AB+C$




ب) پیاده سازی جدول درستی در جدول LUT سه ورودی 3-LUT با حافظه SRAM

شکل 3-3: سلول منطقی FPGA براساس جدول LUT

کنترل مولتی پلکسر قرار گیرد، یک آدرس حافظه SRAM یک بیتی انتخاب، و در نتیجه محتوای حافظه که برابر با خروجی تابع F مطابق جدول شکل 1 می باشد به خروجی مولتی پلکسر جدول LUT منتقل می شود.

در خروجی LUT یک فلیپ فلاپ نیز می توان قرار داد که برای ذخیره اطلاعات می توان از آنها استفاده نمود. شکل (1-11) بدیهی است که با جدول LUT با ورودی بیشتر تابع های پیچیده تری نیز می توان پیاده




شکل (3-4) ساختار یک سلول منطقی (CLC) :

ب) سلول منطقی بر اساس مولتی پلکسر:


یکی از سولهای منطقی با مولتی پلکسر به نام سلول منطقی خانواده ACT-1 از شرکت ACTEL است که شامل 8 ورودی، سه مولتی پلکسر 2 به 1، یک گیت OR دو ورودی و یک خروجی می باشد.

با سلول منطقی فوق می توان گیت های AND، OR، NAND، NOR با 2، 3، یا 4 ورودی، فلیپ فلاپ، گیت های XOR و یا هر تابع منطقی دیگر مانند AND-OR را پیاده سازی نمود.



شکل 3-5: سلول منطقی FPGA مبتنی بر مولتی پلکسر (خانواده ACT-1 از شرکت ACTEL):

ظبه عنوان مثال اگر بخواهیم تابع F مطابق جدول درستی زیر و معادله $F=XY+Z$ را در سلول منطقی فوق پاده سازی کنیم، کافیهست ورودیهای مولتی پلکسر را توسط ابزار برنامه ریزی FPGA مطابق شکل قرار دهیم.



شکل 3-6: پیاده سازی تابع $F=XY+Z$ با سلول منطقی خانواده ACT-1 شرکت ACTEL


در این صورت در شکل 3-6:

مولتی پلکسر شماره 1: تابع AND خروجی آن یعنی تابع XY را تولید می کند

مولتی پلکسر شماره 2: خروجی آن برابر ورودی 0 مولتی پلکسر یعنی همیشه مساوی 1 است.

مولتی پلکسر شماره 3: تابع OR را تولید می کند یعنی خروجی آن برابر $XY+Z$ می باشد.

به این ترتیب با قرار دادن مقادیر 0 و 1 و X و Y و Z در ورودی سلول منطقی مذکور توسط ابزار برنامه ریزی FPGA، خروجی آن تابع یعنی $F=XY+Z$ را مطابق شکل زیر تولید می نماید.



شکل: 3-7 پیاده سازی تابع $F=XY+Z$ با سلول منطقی خانواده ACT-1 شرکت ACTEL

لذا در FPGA های شرکت ACTEL که تعدادی از این سلولهای منطقی، بر اساس مولتی پلکسر است، می توان هر تابع منطقی ای را پیاده سازی کرد.

ج) سلولهای منطقی (FPGA CLB ها) شرکت Xilinx:


شرکت xilinx، FPGA های سری

XC2000، XC3000، xc4000، xc5000، xc7000، xc8100 و spartan را به

بازار عرضه نموده است که از نظر اصولی مشابه هستند

FPGA های سری xc7000 دارای ظرفیت معادل 2000 تا 15000 گیت هستند و مبتنی بر


جدول LUT و تکنولوژی SRAM میباشند



شکل 3-8: سلول منطقی CLB، FPGA سری شرکت Xilinx

سلول منطقی CLB سری xc4000 شامل دو جدول LUT چهار ورودی و یک جدول LUT دو ورودی و همچنین دو فلیپ فلاپ خروجی می باشد در این CLB می توان هر تابع منطقی از جمله دستگاه محاسباتی ALU و... را پیاده سازی نمود. هر جدول LUT با یک بیت خروجی و k بیت ورودی دارای $2^k \times 1$ بیت حافظه SRAM است که کاربر با ابزار برنامه ریزی FPGA این حافظه های SRAM را طوری برنامه ریزی کند که تابع مورد نظر حاصل شود.

در FPGA های سری XC4000 سلولهای منطقی (CLB) به صورت آرایه ای مطابق شکل 9-3 قرار گرفته اند و از طریق کانالها و سیم های افقی و عمودی ارتباط آنها باهم برقرار می شود.



شکل 9-3: آرایه بلوکهای منطقی (CLB) FPGA سری XC4000

سوئیچ های برنامه ریزی از نوع SRAM می باشد که هر سیم افقی را به سیم عمودی متصل می کند، به عبارت دیگر خروجی هر CLB را به ورودی CLB دیگر متصل می کند. نکته ای که قابل توجه است این است که سیگنال، از خروجی یک سلول CLB با گذشتن از سوئیچ های قابل برنامه ریزی، به ورودی CLB های دیگر وارد می شود، لذا تعداد سوئیچ

هایی که در یک طرح بخصوص استفاده می شود تابع نوع طرح می باشد. بنابراین تاخیر یک طرح در FPGA، تابع تعداد سوئیچ هایی است که توسط ابزار برنامه ریزی FPGA برای پیاده سازی مدار برای آن استفاده شده است.

3-3 ساختار سوئیچهای قابل برنامه ریزی در CPLD و FPGA :

اولین نوع سوئیچ قابل برنامه ریزی فیوز بود که با برنامه ریزی ارتباط آنها قطع می شد و در PLA ها به کار برده می شد. برای مدارهای مجتمع CMOS با ظرفیت زیاد مانند CPLD، ترانزیستور با گیت شناور به عنوان سوئیچ قابل برنامه ریزی، مشابه حافظه های EPROM و EEPROM به کار برده می شود. در FPGA ها نیز از سوئیچهای با کنترل SRAM و آنتی فیوز برای برنامه ریزی آنها استفاده می شود که در ذیل هر یک از آنها مورد بررسی قرار میگیرد.

3-3-1: ترانزیستور سوئیچ قابل برنامه ریزی با گیت شناور :

ترانزیستورهای سوئیچ با گیت شناور مانند یک فیوز عمل می کنند و در یک آرایه CPLD قرار میگیرند.

ترانزیستورهای با گیت شناور از نوع NMOS به نام EPROM معروف بوده و به دفعات قابل برنامه ریزی و پاک شدن هستند. این ترانزیستورها دارای دو گیت می باشند که یکی از آنها مانند گیت ترانزیستورهای NMOS معمولی به سیم اتصال خارج متصل می شود و گیت دوم به نام گیت شناور داخل عایق ترانزیستور قرار دارد. برای برنامه ریزی این ترانزیستور، یک ولتاژ مثبت در گیت بیرون قرار میگیرد که باعث می شود شارژهای منفی یا الکترون به گیت شناور وارد شوند. بعد از حذف ولتاژ مثبت مذکور، این شارژهای منفی در گیت شناور باقی میمانند به عبارت دیگر در آن حبس می شوند. حال اگر ولتاژ 1 منطقی یعنی 5 ولت در ورودی گیت بیرونی قرار گیرد، ترانزیستور نمی تواند به هدایت برود، به عبارت

دیگر ترانزیستور برای همیشه قطع می ماند، مانند این است که فیوز قطع شده باشد یا برنامه ریزی شده باشد.

برای پاک کردن گیت شناور مذکور، باید شارژهای منفی گیت شناور از بین برود، که در این صورت ترانزیستور مذکور مانند یک ترانزیستور معمولی NMOS با گیت خارجی کار خواهد کرد.


به این ترتیب ترانزیستور با گیت شناور NMOS قابل پاک شدن و برنامه ریزی مجدد می باشد. ترانزیستور EEPROM نیز مشابه ترانزیستور EPROM عمل میکند، با این تفاوت که به صورت الکتریکی با یک پالس پاک می شود.

3-3-2: سوئیچ های قابل برنامه ریزی با حافظه SRAM:

در برخی FPGAها، سوئیچ های قابل برنامه ریزی ترانزیستوری به کار برده می شود که با حافظه SRAM برنامه ریزی یا کنترل میشوند. در این صورت اگر خروجی حافظه SRAM برابر 1 شود سوئیچ ترانزیستوری مذکور بسته می شود و دو سیم را به هم متصل می کند. در برخی FPGA ها مولتی پلکسر، به عنوان سوئیچ مورد استفاده قرار میگیرد که با قرار دادن مقادیر مختلف در خطوط select مولتی پلکسر، هر یک از ورودی های مورد نظر مولتی پلکسر، به خروجی آن متصل می شود، یعنی یک سیم افقی که خروجی یک سلول منطقی می باشد به یک سیم عمودی که ورودی سلول منطقی دیگر است، متصل می شود

ساختار یک سلول حافظه SRAM مطابق شکل (3-10) می باشد. ترانزیستورهای M2-M1 و M4-M3 دو معکوس کننده C-MOS می باشند که یک فلیپ فلاپ CMOS از حافظه


SRAM را تشکیل می دهند.



شکل (3-10)

اطلاعات از طریق ترانزیستور T1 در حافظه SRAM ذخیره می شود، به عبارت دیگر حافظه برنامه ریزی می شود. خروجی حافظه SRAM یا فلیپ فلاپ به ترانزیستور سوئیچ T2 متصل است که اگر خروجی مذکور برابر 1 باشد، ترانزیستور سوئیچ T2 هدایت میکند یعنی سوئیچ بسته می شود و در صورتی که خروجی حافظه مساوی 0 باشد ترانزیستور سوئیچ T2 قطع یا باز می گردد. به این ترتیب ترانزیستور سوئیچ T2، توسط فلیپ فلاپ یا یک سلول حافظه SRAM برنامه ریزی، یا کنترل می شود.

نوع دیگر سوئیچ قابل برنامه ریزی در FPGA ها سوئیچ آنتی فیوز می باشد. آنتی فیوز بر عکس فیوز در ابتدا مانند مدار باز عمل میکند و موقعی که برنامه ریزی شود مدار بسته یا اتصال وصل می گردد، لذا آنتی فیوز عکس فیوز عمل میکند. چون ساختن آنتی فیوز با تکنولوژی CMOS ساده است، لذا در برخی از FPGA ها استفاده می شود. شکل ساختار آنتی فیوز شرکت ACTEL را نشان می دهد.




شکل 3-11 ساختار سوئیچ آنتی فیوز شرکت ACTEL :

همان طور که در شکل (3-11) مشاهده می شود، سوئیچ آنتی فیوز بین سیم 1 و سیم 2 که یکی خروجی یک سلول منطقی و دیگری ورودی سلول منطقی دیگر است قرار داده شده است که با برنامه ریزی سوئیچ مذکور، دو سیم به طور دائم به هم وصل میشوند.

سوئیچ آنتی فیوز از سه لایه تشکیل شده است که دو لایه بالا و پایین هادی ولایه وسط عایق یا دی الکتریک می باشد. زمانی که سوئیچ برنامه ریزی نشده باشد ارتباط بین دو لایه بالا و پایین قطع است یعنی سوئیچ باز می باشد ولی هنگامی که سوئیچ برنامه ریزی شود، در این صورت لایه عایق تبدیل به لایه هادی می شود و ارتباط دو لایه بالا و پایین برقرار می شود، به عبارت دیگر سوئیچ بسته می شود. در سوئیچ مذکور لایه بالا از نوع پلی سیلیکون (POLY-SI) و لایه پایین سیلیکون از نوع N^+ که با اعمال ولتاژ بین پلی سیلیکون و سیلیکون نوع n^+ ، عایق دی الکتریک ذوب می شود و اتصال دو لایه بالا و پایین برقرار می شود.

4-3: بلوک ورودی و خروجی:



شکل 3-12: بلوک ورودی و خروجی

یک بلوک ورودی و خروجی (INPUT/OUTPUT BLOCK) در واقع آن بخش از FPGA است که رابط بین پایه های FPGA و محیط خارج است. هر کدام از پایه های FPGA که مربوط به استفاده کننده باشد، (مثلاً VCC و GND نباشد بلکه در اختیار استفاده کننده باشد که از آن به عنوان خروجی/ورودی داده استفاده کند) به یک IOB ربط دارد. سپس

IOB به مدارهای داخل FPGA وصل می شود. در حالت ساده یک IOB دارای سه فلیپ فلاپ است. یکی برای نگه داری داده هایی که از بخش داخلی FPGA می آید و قرار است بیرون برود استفاده می شود. یکی برای کنترل بافری که مقدار ولتاژ معادل صفر یا یک را در خروجی قرار می دهد، استفاده می شود. به این ترتیب که اگر قرار باشد از این پایه FPGA برای ورود داده استفاده شود آن وقت Output Buffer فعال شده تا داده بتواند وارد FPGA شود. در نهایت فلیپ فلاپ سوم برای نگه داری داده ای که قرار است از بیرون وارد FPGA شود به کار می رود. هر سه FF دارای پالس ساعت یکسان و ورودی SET/RESET یکسان هستند. باید دقت کرد که می توان از هیچ کدام از FF ها استفاده نکرد و در واقع یک حالت Combenational را برای ورودی و خروجی ها داشت.

3-5: بلوک های حافظه :

فرض کنید یک تابع منطقی با 20 متغیر را بخواهید روی FPGA پیاده کنید. در این صورت به تعداد زیادی CLB نیاز است. در حالیکه اگر RAM های بزرگی روی مدار وجود داشته باشند می توان از آنها استفاده کرد. تمام FPGA های جدید دارای بلوک های حافظه بسیار انعطاف پذیری می باشند. در اکثر موارد طراح نیاز دارد داده های مربوط به مدار را در جایی ذخیره کند، تا در نهایت مثلا بتواند الگوریتمی را روی آنها انجام دهد. از طرفی قرار دادن RAM های خارجی که در بیرون FPGA قرار دارند داده ها را ذخیره می کنند، همیشه به صرفه نیست. چرا که اولاً سرعت عملکرد آنها کند است، ثانیاً طراحی مدار را مشکل می سازد، ثالثاً تعدادی از پایه های FPGA را از دست می دهیم. به عنوان مثال SPARTAN-II که یکی از FPGA های XILINX است دارای بلوکهای حافظه هر کدام به ظرفیت 4096 بیت است. طراح قادر است با این 4096 بیت هر کدام از ram های ایستا 4096×1 یا 2048×1 یا

1024×1 یا... را پیاده کند. جدول 1 حالت‌های مختلف را نشان می‌دهد: (به صورت تعداد

بیت‌های

ممکن برای عرض گذرگاه‌های آدرس و داده)

جدول 1: حالت‌های


مختلف RAM

Width	Depth	ADDR Bus	Data Bus
1	4096	ADDR<11:0>	DATA<0>
2	2048	ADDR<10:0>	DATA<1:0>
4	1024	ADDR<9:0>	DATA<3:0>
8	512	ADDR<8:0>	DATA<7:0>
16	256	ADDR<7:0>	DATA<15:0>

از طرفی متوتن هر

بلوک ram را به صورت SIGNAL PORT و یا DUAL PORT پیکربندی کرد. در

شکل (3-13) بلوک دیاگرام هر نوع RAM نشان داده شده است:



شکل 3-13

پورت های اصلی یک ram signal port چنین است:

Add[m:0] : که ورودی ادرس حافظه است و تعیین میکند خواندن و یا نوشتن از و به کجا باید انجام شود.

DIN[N:0] : که داده ورودی ایست که باید در حافظه ذخیره شود.

DOUT[n:0] : داده خروجی که حاصل عمل خواندن باید در آن ریخته شود.

WE : هنگامی که بالا باشد نشان می دهد که داده ای باید درون حافظه ریخته شود.

CLK : پالس ورودی به حافظه است. کلیه اعمال با پالس ساعت سنکرون و انجام می شود.

هنگامی که یک BLOCK RAM به صورت DUAL PORT قرار است استفاده شود، دو پورت ورودی و خروجی داریم و دو پالس ورودی ساعت. هر دو پورت به کل داده های موجود در RAM دسترسی دارند. مثلاً در یک لبه بالا رونده پالس ساعت هر دو می توانند از محل های مختلف حافظه بخوانند و یا به محل های مختلف حافظه بنویسند. (البته هر دو به صورت همزمان نمی توانند در یک آدرس بنویسند). چنین ساختاری برای پیاده سازی یک FIFO سنکرون بسیر ایده آل است. فرض کنید قرار است یک فرستنده بسیار سریع به یک گیرنده کند وصل شود. فرستنده داده ها را به صورت BURST انتقال می دهد. به این ترتیب که در یک بازه زمانی بسیار کوچک حجم بسیار زیادی از داده را با سرعت زیادی به گیرنده می دهد. (مثلاً فرض کنید فرستنده یک SERVER بسیار سریع است که به نوبت به هر کدام از CLIENT ها که تعدادشان زیاد است ولی کند هستند سرویس می دهد). بنابراین این به یک میانگیر بین فرستنده و گیرنده نیاز است، پالس ساعت گیرنده فرکانس اندکی دارد ولی دائمی است. در غرض فرستنده پالس ساعتی با فرکانس بالا دارد ولی به صورت لحظه ای اعمال می شود. اینجا یک FIFO آسنکرون بسیار ایده آل است.


استفاده بسیار متداول دیگری که از DUALPORT می شود به عنوان WIDTH CONVERTER می باشد. فرض کنید عرض درگاه داده A را 16 بیت عرض درگاه B را 32 بیت تعریف میکنیم.

به این ترتیب می توان داده های 16 بیتی را دریافت و به صورت 32 بیت ارسال نمود و یا بر عکس.

با BLOCK RAM می توان مدارهای متداول زیر را پیاده کرد. FIFO, STACK, LINKED LIST و... همچنین برای پیاده سازی ماشین حالت با سرعت های زیاد هم می توان از آن استفاده کرد. بعضی از برنامه های سنتز مثل SYNPLIFY انقدر باهوش هستند که در برنامه VHDL ما قسمتی وجود دارد که برای پیاده سازی آن یک Block Ram بسیار مناسب است خودشان به صورت خودکار از آن استفاده می کنند. ولی در حالت معمول ما باید به طور مشخص در برنامه ذکر کنیم، که می خواهیم برای پیاده سازی این قسمت، (مثلا این حافظه) از Block Ram استفاده کنیم. نرم افزار Xilinx Core Generator به ما این امکان را می دهد که از Block Ram ها در طرح هایمان استفاده کنیم. برای دیگر سازندگان FPGA هم نرم افزارهای مشابهی وجود دارد.


3-6: سیم های ارتباط داخلی:

داخل FPGA مقدار بسیار زیادی سیم وجود دارد. تعداد بسیار زیادی هم سوئیچ که می توانند هر کدام از پورت هایشان را به هر کدام دیگر وصل کنند. مجموعه این سیم ها و Sitch Matrix ها به کار می روند تا قسمت های مختلف مدار های Logic که قرار است روی FPGA پیاده شوند به هم متصل شوند. در هر FPGA برای clk و Carry سیم های خاصی وجود دارد که این امر در بسیاری از مواقع از جمله مواقعی که نیاز به انجام اعمال ریاضی است به سرعت عملکرد مدار کمک شایانی می نماید. شکل (3-14) شبکه ای که برای پخش کردن پالس داخل FPGA به کار می رود را نشان می دهد.




شکل 15-3: شبکه پخش CLK در یک FPGA :

به عنوان مثال در Spartan-II تمام CLB هایی که در یک سطر قرار داند، با خطوط ارتباطی مستقیم به هم وصل می شوند. شکل (15-3) یک نوع از منابع ارتباطی روی FPGA را که برای CLB ها هم به صورت (QUAD) 4 تایی به کار می رود را نشان می دهد.



شکل 16-3 سیم های ارتباط مستقیم QUAD در Spartan-II

7-3 مدار های موجود برای تست عملکرد:




شکل 3-17: مدار Boundary scan

این مدار برای وقتی استفاده دارد که بخواهیم حین عملکرد FPGA در مدار وضعیت پایه های مختلف آن را به دست آوریم. این مدار در واقع یک شیفت رجیستر بزرگ است که دور تا دور FPGA را فرا گرفته است، چند پایه خاص روی هر FPGA وجود دارد که ورودی و خروجی این شیفت رجیستر و سیگنال های مربوط به کنترل آن را فراهم می آورد. به این ترتیب هم می توانیم وضعیت سیگنال های داخل FPGA را در یک زمان خاص پیدا کنیم و هم مقادیر مختلفی را به داخل FPGA بفرستیم، به مجموع این پاتیه ها درگاه jtag میگویند.

تمام IC های بزرگ Logic حتما درگاه jtag دارند. به این وسیله می توان تست کردن عملکرد بخش های مختلف یک برد را بسیار آسان کرد. به این ترتیب که در یک لحظه خاص IC را متوقف میکنیم و مقادیر موجود در روی شیفت رجیستر داخل IC را شیفت میدهیم بیرون و به وضعیت پایه ها (بدون نیاز به اسکوپ) پی میبریم. وقتی که مدار بسیار بزرگ باشد پی به

ارزش این درگاه میبیریم زیرا که می توان در یک لحظه وضعیت تمام خطوط ارتباطی را تشخیص داد.

8-3: بلوکهای ضرب کننده:



شکل 3-18: نمای یک ضرب کننده 18×18

در بعضی از محصولات جدید هر دو شرکت Xilinx و Altera بلوک های ضرب کننده وجود دارد یعنی عمل ضرب را می توان به دو صورت انجام داد. یکی استفاده از CLB ها و دیگری استفاده از ضرب کننده ها. به طور مثال برای virtex-II این بلوک ها 18 بیتی میباشند. اینها می توانند به صورت pipeline و یا در یک سیکل کار کنند. در حالت pipe طبیعتا سرعت بالاتر است. (حدودا 200 مگاهرتز). برای استفاده از این ضرب کننده ها می توان از Core Generator کمک گرفت.

اگر ابزار سنتز پیشرفته باشد هنگامی که در برنامه از عمل ضرب استفاده شده باشد به طور خودکار به سراغ بلوک های ضرب کننده ها می رود. این ضرب کننده ها معمولا برای پردازش سیگنال (که عملا چیزی جز کانولوشن نیستند) بسیار مطلوب می باشد.

3-9 : میکرو پروسسور داخلی:

این قطعه در محصولات جدیدی همچون Virtex-II Pro از شرکت Xilinx به کار گرفته شده است یعنی علاوه بر تمام قسمتهای Virtex-II دارای چند میکرو پروسسور Power PC نیز می باشد که با آنها می توان مدارات مختلفی را پیاده سازی نمود. مدار Logic با VHDL یا Verilog طراحی می شود و اعمالی که باید Power PC انجام دهد به صورت برنامه (که

بعداً برای اجرا روی میکرو پروسیسور Compile می شود. (نوشته می شود مجموعه اینها با هم عملکرد Virtex-II Pro را مشخص می کنند. این FPGA تخصصی بوده و برای کارهای خاص (مثل سوئیچ های سریع) باید از آن استفاده نمود. PowerPC در واقع میکرو پروسیسوری است که توسط IBM تولید می شود. هنگامی که که چنین مداری در یک FPGA استفاده می شود اصطلاحاً به آن Hard Core IP می گویند.

3-10 یک مثال:

تمام خصوصیات خوب یک FPGA را می توان در Virtex-II دید کوچکترین FPGA این خانواده XC2V40 است که دارای 256 عدد Slice می باشد. همچنین 4 بلوک حافظه و 4 بلوک ضرب کننده دارد. نهایتاً برای مدیریت پالس 4 عدد Digital Clock Manager در آن تعبیه شده است. XC2V40 می تواند تا 88 پایه IC را به استفاده کننده اختصاص دهد، استفاده کننده می تواند با این 88 پایه هر کاری که می خواهد بکند. آنها را ورودی/خروجی تعریف کند و به نحو مناسب آنها را به مدار داخلی FPGA ربط دهد. تمام این کارها بر اساس برنامه VERILOG و یا VHDL ای که استفاده کننده می نویسد و یا محدودیت هایی که در Implement تعیین می کند انجام می شود. بزرگترین IC در این خانواده XC2V10000 است که با 61440 Slice، که می توان با آن مدارهای بسیار بزرگ را پیاده کرد. Slice ها در Virtex-II اصلاح شده اند تا مدارهای مختلف Logic بتوانند با تاخیرهای کمتر پیاده شوند. در حال حاضر Virtex-II در چند SPEED GRADE مختلف تولید می شود: 5-، 4-، 6-، هر چه این عدد بالا تر رود به این مفهوم است که در ساختن این FPGA از مواد بهتر، تکنولوژی پیشرفته تر و استفاده شده است و تاخیرها در FPGA کوچکتر می باشد. پس یک FPGA با speed grade برابر با 6- گران تر و سریعتر از همسان خود با سرعت 5- است. Virtex-II می توان مدارهایی تا فرکانس 300 مگاهرتز را پیاده کرد

تعداد Block Ram هایی که در این FPGA استفاده می شود نسبت به تمام سری های قبل بیشتر می باشد. حجم هر بلوک 18 کیلو بیت است. بلوک به صورت تک پورتی و دو پورتی قابل استفاده است و عرض پورتها می تواند متفاوت باشد. می توان تنظیم کرد که Block Ram وقتی هر دو پورت می خواهند بخوانند به یک محل حافظه دسترسی پیدا کنند (مثلا یکی میخواند بخواند و دیگری میخواند بنویسد). به چه صورت عمل نماید. به طور مثال داده کنونی در آن محل به پورت مربوط به خواندن برود و داده جدید نوشته شود یا اینکه داده جدید نوشته شود و همان داده به پورت خواندن برود.

IOB در Virtex-II انواع مختلف تری از سیگنالینگها را حمایت میکند. با استفاده از LVDS (Low Voltage Differential Signaling) در Virtex-II می توان داده های سریال را با سرعت 840 Mbit/sec انتقال داد.

فصل چهارم

ایجاد یک پیکر بندی جدید در FPGA:

این عمل دارای مراحل مختلفی می باشد که هر مرحله نیز دارای چندین ابزار (برنامه) مخصوص به خود می باشد در همین راستا است که به معرفی برنامه هایی که در دنیای FPGA کاربرد دارند مانند HDS، Xilinx core generator، Fpga Compiler، Leonardo Spectrum، PKS، Simplify، Amplify، می پردازیم و درباره آنها بحث می کنیم.

1-4 روشهای پیکر بندی:

Configuration عملی است که طی آن وضعیت عملکرد تمام mux ها و LUT ها و switch matrix ها ی داخل FPGA تعیین می شود دو روش برای برای انتقال اطلاعات پیکر بندی به داخل FPGA وجود دارد.

همان طور که گفته شد با استفاده از JTAG می توان داده ها را به داخل FPGA فرستاد. مود خاصی از عملکرد FPGA وجود دارد که طی آن اطلاعات آمده از درگاه JTAG برای پیکر بندی استفاده شده، در محل مناسب در FPGA قرار میگیرد. برای این منظور لازم است بوردی را که FPGA روی آن قرار دارد به کامپیوتر وصل کرده تا اطلاعات از طریق JTAG انتقال یابد. با این کار می توان در هر لحظه مدار را تست کرده و حالت های مختلف را آزمایش کرده. کابل های JTAG مدار ساده ای دارد و به راحتی می توان آن را ساخت. کابل JTAG معمولاً به صورت موازی به کامپیوتر وصل می شود. سپس به طور مثال برای FPGA ها ی شرکت XILINX برای آنکه داده های پیکر بندی را در FPGA ریخت باید از نرم افزار JTAG PROGRAMMER استفاده کرد.

روش دیگر (وقتی که قرار است FPGA در یک بورد مجزا کار کند) آن است که اطلاعات مربوط را در یک PROM بریزیم و آن را به FPGA وصل کنیم. (معمولاً PROGRAM کردن این PROM ها با استفاده از پورت JTAG آن انجام می شود). در هنگام پیکر بندی FPGA از این PROM ها استفاده میکند. انتقال بین داده ها به دو صورت موازی و سریال انجام می شود. همچنین دو حالت برای پالس ساعتی که با لبه بالا رونده آن داده انتقال می یابد ممکن است: حالتی که پالس ساعت ساعت از خارج FPGA تامین می شود که به آن حالت SLAVE میگویند. به طور مثال SLAVE SERIAL MODE که در آن با یک پالس خارجی داده به صورت سریال به FPGA انتقال می یابد. حالت دوم حالت MASTER است که در آن پالس انتقال داده را خود FPGA تولید میکند. در تمام FPGA ها یک اسلاتور نا

دقیق برای انجام این کار وجود دارد. این اسیلاتور یک پالس به طور مثال 2 تا 8 مگا هرتزی (برای SPARTAN) تولید میکند. (که البته فرکانس آن دقیق نیست و تابع دما می باشد). آنچه که در FPGA ریخته می شود یک فایل با پسوند BIT می باشد که بعد از مرحله Implement ساخته می شود. آنچه که مهم است این است که طول فایل بیت صرف نظر از اینکه چه طراحی انجام شده است برای یک FPGA خاص همیشه مقداری ثابت می باشد. یعنی به هر حال وضعیت تمام قسمت های FPGA مشخص می شود. PROM های خاص برای انجام این کار توسط شرکت های سازنده FPGA ساخته می شود. بعضی از آنها OPT ROM هستند: One Time Programmable ROM که فقط یک بار روی آنها می توان برنامه ریزی کرد. مثل سری XC17Vxx. بعضی دیگر به تعداد بار دلخواه قابل برنامه ریزی اند مثل XC18Vxx

4-2 مراحل ایجاد پیکر بندی:

کلا برای هر طراحی که قرار است روی FPGA پیاده شود، باید یک سری کار هایی مشخص انجام شود. ابتدا باید مدار اصلی طراحی شود. در طراحی مدار اصلی معمولاً به این صورت عمل می کنند که ابتدا تعداد مدولها، عملکرد هر مدول و ارتباط آنها را با هم مشخص می کنند و سپس به طراحی تک تک مدول ها می پردازند. به این روش طراحی، روش top down design گفته می شود. یعنی شما ابتدا عملکرد کلی مدار را تعیین می کنید و سپس هر کدام از اجزا را به دقت توصیف می کنید تا آن نتیجه مطلوب حاصل شود. کلا کار هایی که تا مرحله آماده شدن کد Verilog برای انجام شبیه سازی انجام می شود را design Entry می گویند. پس بعد از مرحله Design Entry کدهای Verilog ما آماده هستند. حال به مرحله Function Simulation می رسیم. در این مرحله عملکرد مدار در حالت تاخیر صفر شبیه سازی می کنیم تا مطمئن شویم طراحی را درست انجام داده ایم. یعنی هر دفعه به ورودی

مقادیر مختلفی می دهیم و با توجه به خروجی صحت عملکرد مدار را بررسی می کنیم. و اگر جواب هر یک از مراحل تست درست نباشد دوباره باید به مرحله Design Entry باز گشت و طرح را اصلاح کرد. معمولا همراه هر مدول Verilog که نوشته می شود یک برنامه دیگر (یک مدول دیگر) به اسم Verilog test fixture هم نوشته میشود. این برنامه سیگنال های ورودی مناسب برای هر مدول تحت تست را تولید می کند. به این ترتیب عملکرد کلی این طور است که با استفاده از یکی از نرم افزارهای شبیه سازی Verilog مجموعه مدول اصلی و مدول تست آن را، که به هم وصل شده اند را شبیه سازی کرده و صحت عملکرد مدول اصلی را بررسی می کنیم.

پس از اطمینان از عملکرد صحیح مدار، نوبت به مرحله Synthesis می رسد. در این مرحله با استفاده از یکی از نرم افزارهای Synthesizer مدار را تبدیل به مجموعه ای از گیت های منطقی می کنیم. می توان این مجموعه گیت ها را دوباره تبدیل به برنامه Verilog کرد و حاصل را شبیه سازی کرد تا از صحت خروجی برنامه Synthesizer مطمئن شویم. تا این مرحله به عنوان ابزارهای شبیه سازی و سنتز از برنامه های هر شرکتی می توان استفاده نمود. مرحله آخر آن است که خروجی Synthesizer را به ابزار Implement بدهیم. ابزار Implement ابزاری است که خروجی Synthesizer را تبدیل به ترکیبی از المان های موجود در FPGA می نماید. سپس این عناصر را در جای مناسب روی FPGA قرار می دهد. (Placement) و بین آنها را سیم کشی می کند (Routing). در نهایت یک فایل با پسوند BIT تولید می کند که می توان از آن برای program کردن Rom ای که قرار است به FPGA وصل شود استفاده کرد.

ابزار Implement هر شرکت مخصوص خودش است، مثلا برای FPGA های Xilinx حتما باید از ابزار Implement خود Xilinx استفاده کرد.

4-3 طراحی ابتدایی:

برای کسانی که می خواهند یک برنامه Verilog معمولی بنویسند، به عنوان design entry tool فقط یک Editor کافیست، تا بتواند برنامه Verilog خود را در آن بنویسد. ولی برای پروژه های بزرگ این اصلا کافی نیست.

1-3-4 نرم افزار (HDS) HDL Designer : یکی از قدرتمندترین نرم افزارهایی که می توان برای Design Entry استفاده کرد HDL Designer تولید شرکت Mentor Graphics می باشد. HDL Designer می تواند از Schematic ای که برای مدار کشیده شده است، کد Verilog بسازد به عبارت ساده به کمک HDS می توان یک مدار شامل: Block Diagram هایی که ورودی/خروجیها، مدول ها و ارتباط های آنها با هم را نشان می دهد.

State machine ماشین های حالت که بر اساس لبه ساعت و مقدار ورودی از یک حالت به یک حالت دیگر می روند و خروجی مناسب را هم تولید می کنند.

Truth Table جدول های درستی را بر اساس ورودی، خروجی را مشخص می کنند. Flow Chart که نشان می دهد یک مجموعه منظم کارها را با توجه به شرایط در هر مرحله چگونه باید انجام شود.

طراحی کرد بدون اینکه نیاز باشد حتی یک سطر کد vrillog و یا VHDL نوشته شود. به طور مثال در پیاده کردن Machine State فقط حالت های ماشین که به صورت دایره هستند در نقاط مناسب روی صفحه گذاشته میشوند و با یک سری خط جهت دار به هم وصل میشود. این خطوط در واقع بیانگر transistion از یک حالت به حالت دیگر هستند. شرطی را که طی آن این انتقال از یک حالت به یک حالت دیگر رخ می دهد، همچنین خروجی که باید در این هنگام تولید شود روی این خط نوشته می شود. در رسم بلوک دیاگرام بلوکها پهلوی هم قرار گرفته و بین آنها سیم کشی می شود. در نهایت باید Truth Table ایجاد شود که تعیین میکند در ازای هر ورودی چه خروجی باید داده شود. در نهایت یک Flow Chart دقیقاً عین همان است

که در برنامه ریزی از آن استفاده می شود. یک مجموعه اعمال مشخص از بالا به پایین به ترتیب انجام خواهند شد. شرط هایی که معمولاً باعث پرش به نقاط مناسب می شود.

آنچه که HDS به وجود می آورد چیزی جز کد Verilog نیست. HDS می تواند طرح هایی را که اصلاً Verilog نبوده خود به خود تبدیل به کد کند. کدی که تولید می کند synthesable است. یعنی قابل تبدیل به مجموعه گیت های منطقی می باشد و ابزار سنتز می تواند آن را تحلیل کند. به هر حال این امکان HDS نیاز به دانستن Verilog را منتفی نمی کند، و برای استفاده موثر از طرح های HDS نیاز به تسلط کامل بر VERILOG می باشد. آموزش طرز عملکرد با HDS ساعتها زمان را می طلبد. به عنوان یک مرجع خوب برای شروع کار می توان به Tutorial ای که در بخش Help آن وجود دارد، رجوع کرد.

2-3-4 نرم افزار **Xilinx CoreGenerator**: یک Core عبارت است از مقداری که قبلاً

آماده شده و می توان از آن به صورت آماده در طرحها استفاده کرد. به طور مثال در بسیاری از مدارهای Logic شمارنده وجود دارد، حال به جای آن که هر بار برای یک مدار یک شمارنده طراحی شود و بهینه سازی شود، یک گروه طراح یک شمارنده قابل انعطاف و بهینه از لحاظ سرعت طراحی می کنند و آنها را به فروش می رسانند. به این ترتیب یک کار لازم نیست چندین بار تکرار شود. Core Generator نرم افزاری است که این نوع مدار های آماده را به صورت فایل edif تولید می کند. تنها باید در برنامه Verilog مدولی که توسط Core Generator تولید شده، را وارد نمود ولی توصیف آن لازم نیست. بعداً هنگام انجام عمل Implementation فایل edf حاصل از Core Gen در کنار فایل edf حاصل از سنتز مدار اصلی قرار می گیرد و به این ترتیب مدار core به بقیه مدارها اضافه می شود.

Editor 3-3-4 **های قدرتمند**: یکی از مهم ترین ابزارهایی که در طراحی استفاده می شود

Editor است. به طور مثال Notepad یک Editor معمولی است که برای کارهای ساده مناسب است. یک Editor خوب حتماً باید خاصیت syntax highlighting داشته باشد تا فهم

و غلط یابی کد Verilog را برای کاربر آسان کند. در حال حاضر دو editor فوق العاده قدرتمند برای نوشتن کد Verilog وجود دارند: اولی textpad که فقط تحت ویندوز موجود است و دومی nedit که تحت Linux کار می کند و از TextPAD بهتر می باشد زیرا هم OPEN SOURCE است و هم تمام آن کارها را انجام می دهد. نکته ای که نباید فراموش نمود رعایت نظم در نوشتن برنامه می باشد زیرا با رعایت نظم، هنگامی که برنامه ای بزرگ شود تست کردن و غلط یابی آن آسان تر می شود.

4-4 شبیه سازی:

برنامه هایی وجود دارد که کد Verilog را می گیرند و عملکرد آن را شبیه سازی می کنند. به این ترتیب که شکل ورودی مدول تحت تست برای آنها تعیین می شود و آنها خروجی مدول را می دهند.

1-4-4 نرم افزار Modelism : Modelism محصول شرکت model technology که خود یکی از شعبات mentor graphics است یکی از قوی ترین و مشهور ترین شبیه ساز هایی است که برای شبیه سازی مدار های Logic که با Verilog یا VHDL یا هر دو توصیف شده اند، به کار می رود. کار در ساده ترین حالت خود حول یک صفحه به نام Waves می چرخد که در آن تمام شکل موج ها نمایش داده می شود. در ابتدای کار که Modelism بالا می آید تنها یک پنجره کوچک در اختیار استفاده کننده قرار می دهد تا دستورات خود را وارد نماید برای اینکه عملکرد مشخص شود با یک مثال ادامه می دهیم:

فرض کنید می خواهیم عملکرد مدار ساده مولتی پلکس 4 بیت را شبیه سازی کنیم. اولین کاری که لازم است، نوشتن یک مدول دیگر است که سیگنالهایی را که برای تست مدول اصلی لازم است، تولید کند، به این برنامه Verilog به اصطلاح Test Fixture می شود شاید به نظر دشوار بیاید که برای هر برنامه اصلی یک برنامه دیگر نوشته شود که نوشتن آن هم چندان آسان نیست و افراد مبتدی ممکن است که ترجیح دهند که شکل موجها را مستقیم وبدون

استفاده از یک برنامه دیگر به مدول اعمال کنند. هر چند با گذشت زمان فرد به اهمیت تست کردن مدول پی می برد. و به نوشتن Test Fixture های مناسب روی خواهد آورد.

ممکن است که نوشتن Test Fixture و یا به عبارت دیگر Test Bench برای طراح از خود مدت زمان لازم برای طراحی بیشتر طول بکشد. در همین زمان است که بسیاری از نکات مخفی طرح برای طراح مشخص می شود و به بسیاری از اشتباهاتش پی می برد. Verify کردن یک مدول یعنی، بررسی اینکه آیا آن عملکرد درست است یا خیر، که خود یک علم است.

شرکتهای فراوان و محصولات متنوعی برای انجام عمل Verification وجود دارد. معمولاً تست یک مدول به این صورت انجام می شود که ابتدا با Verilog یا SystemC یا ...، برای آن یک مدول نوشته می شود. یعنی برنامه ای نوشته می شود که هر چند قابل سنتز نیست همان شکل موج ها را در مقابل بحریک ورودی تولید می کند. حال با استفاده از یکی از نرم افزارهای مشهور برای Verification به طور مثال Specman Elite از Verisity یا Veral محصول شرکت Synopsys یا Test Builder محصول Cadence (که به صورت Open Source و free منتشر می شود) به هر صورت با یکی از این نرم افزارها انواع و اقسام شکل موجها و حالت هایی را که ممکن است پیش آید ایجاد می شود و این شکل موجها به هردو مدول (مدول اصلی که به آن DUT یعنی Design Under Test یا DUV یعنی Design Under VerifIcation می گویند و مدلی که برای این مدول نوشته شده است.) فرستاده می شود حاصل خروجی مدول اصلی و مدل آن با هم مقایسه می شود و اگر باهم انطباق داشتند از صحت عملکرد مدار اطمینان حاصل می شود. (البته تا حدودی چون ممکن است که خود مدل هم اشتباه باشد.) Specman و یا Vera هر کدام برای تولید شکل موج های ورودی زبان برنامه نویسی مخصوص خودشان را دارند. معمولاً این زبانها خیلی شبیه

به C++ هستند. البته بحث راجع به Verification بسیار گسترده است و در این جا فرصت بحث بیشتر درباره آن را نداریم.

برای مدول ساده مولتی پلکس 4 بیت TEST FIXTURE این چنین است:

```
module mux_test_fixture;

reg [3:0] mux_in;

reg [1:0] mux_control;

reg clk;

wire mux_out;

four_bit_mux I0(.mux_out (mux_out),

.mux_in (mux_in),

.mux_control (mux_control),

.clk (clk));

initial begin

mux_control = 0;

clk = 0;

mux_in = 0;

end

always #4 clk = ~clk;

always #6 mux_control = mux_control + 1;

always #8 mux_in = mux_in + 5;

endmodule
```

در نوشتن Test Fixture سعی میشود طیف متفاوتی از سیگنالهای ورودی به مدول اصلی اعمال می شود و خروجی آنها بررسی میگردد. پس هم اکنون دو فایل موجود است: اولی برنامه Verilog اصلی است با خود دارد و نام آن : four_bit_mux.v می باشد . فایل دیگر test bench است. و نام آن mux_test_fixture می باشد. نکته ای که باید در نظر داشت این است که اولاً test fixture دارای پورت های ورودی و خروجی نبوده و ثانیاً مدول اصلی در داخل test fixture به کار گرفته شده است تا به آن سیگنال داده شود. پس در اینجا مدول مرتبه بالاتر یا اصطلاحاً top level، مدول mux_test_fixture خواهد بود.

دو واژه test bench و test fixture هر دو برای مدولی که به منظور تست برنامه دیگر نوشته می شود به کار می روند هر چند واژه درست تر test fixture است . test bench مخصوص زبان VHDL بوده و test fixture مخصوص Verilog.

حال اگر فرضاً دو فایل فوق در دایرکتوری D:\test قرار داشته باشند برای باز کردن اینها در modelism دستور زیر را باید وارد کرد :

```
Cd{D:\test}
```

حال لازم است که در این دایرکتوری یک library ساخته شود library آن دایرکتوری است که برنامه های Verilog ما به صورت کامپایل شده در آن قرار می گیرد وقتی قرار است عمل شبیه سازی انجام شود اطلاعات از آن دایرکتوری خوانده می شود. پس این دستور وارد می شود:

```
Vlib sim_1
```

حال اگر به D:\test مراجعه شود یک دایرکتوری به نام simu_1 ساخته شده است. حال باید برنامه های Verilog کامپایل شده و داخل دایرکتوری sim_1 ذخیره شود:

```
vlog -work sim_1 four_bit_mux.v mux_test_fixture.v
```

با صادر کردن دستور vlog، Modelism آن دو فایل را می خواند و حاصل compile را داخل sim_1 ذخیره می کند. از طرفی گزارشش می دهد که مدول top کدام است. حال می توان simulator را احضار کرد:

```
vsim sim_1.mux_test_fixture
```


با این دستور ها signals و waves آشکار می شود:

```
view signals; view wave
```

با رفتن به پنجره سیگنال و با کمک shift و ماوس تمام سیگنالها انتخاب می شوند. سپس می توان آنها را با کشیدن به داخل پنجره wave منتقل نمود. با وارد کردن دستور زیر در پنجره MODELISM شبیه سازی برای یک میکرو ثانیه انجام می شود.

```
Run 1 us
```

می توان شکل موجهای حاصل در پنجره wave را دید.



حال بعد از صحت عملکرد مدار می توان به مرحله بعد یعنی Synthesis رفت کارهای فوق

ساده ترین کارهایی بود که می توان در مدلیسم انجام داد. Modelism از Verilog PLI حمایت می کند. به این ترتیب به طور مثال می توان خروجی های شبیه سازی را به جای روی صفحه wave در پنجره برنامه ای که با visual نوشته شده است دید با Verilog pli می توان با هسته داخلی شبیه ساز ارتباط برقرار کرد، به آن داده وارد نمود یا داده از آن دریافت کرد. Modelism زبان Scripting، TCI را به طور کامل حمایت می کند. در واقع ورودی COMMAND در Modelism چیزی جز یک tci shell نیست. در دنیایی که

بزرگترین طرحها باید در کوتاه ترین زمان ممکن به مراحل نهایی خود برسند، scripting و اتو ماتیک کردن کارها بسیار اهمیت دارد.

4-4-2 نرم افزار LDV: LDV محصول شرکت Cadence در واقع مجموع چند شبیه ساز Verilog و VHDL است که به صورت یک محیط مجتمع عرضه شده اند. اولین شبیه ساز Verilog-XL است که در واقع یک نسخه بهبود یافته از Verilog بود Verilog-XL یک شبیه ساز تمام عیار Verilog است. به مفهوم این که هنگام کار با آنها بسیاری از مفاهیم برنامه نویسی با Verilog، که به خاطر سخت بودن کار با آنها، در شبیه ساز های دیگر حذف شده اند و یا مورد توجه قرار نمی گیرند، در Verilog-XL آشکارا دیده می شوند. Verilog-XL قابلیت هایی دارد که بقیه شبیه سازها ندارند. Verilog-XL دارای یک سری SYSTEM TASK هایی است که بقیه شبیه ساز ها آن را ندارند. این به کاربر کمک می کند که بتواند برای شبیه سازی (به خصوص برای تست) از قابلیت های بیشتری استفاده کند برنامه شبیه ساز دیگری که در LDV وجود دارد Affirma NC-Verilog است که یک شبیه ساز Verilog بسیار سریع است. عملکرد آن به این ترتیب است که برنامه Verilog ای که قرار است شبیه سازی شود می گیرد و آن را تبدیل به مجموعه ای از دستورات اسمبلی مخصوصی CPU ای که قرار است شبیه سازی روی آن انجام شود می نماید. تبدیل به گونه ای انجام می شود که اجرای دستورات اسمبلی و مقادیری که برای هر کدام حاصل می شود، معادل با وضعیت سیگنالها و سطح منطقی آنها در مدار تحت شبیه سازی باشد. همین خاطر، به آنها NC-Verilog یعنی Native Code Verilog می گویند. فایل دستورات اسمبلی حاصل مستقیماً برای اجرا شدن به CPU داده می شود.

مقادیر سیگنالها در یک database ذخیره می گردد تا استفاده کننده بتواند آنها را ببیند. به این ترتیب عمل شبیه سازی با سرعت بسیار بالایی انجام میشود. این نوع شبیه ساز ها برای طرح های بسیار بزرگ استفاده می شود. البته برای طرح های کوچک هم می توان از آنها استفاده

کرد. در نهایت می توان از نظر کارشناسان گفت که LDV از Modelism بسیار سریعتر، و پایدارتر است Modelism در حال حاضر هم مقدار زیادی bug دارد، ولی LDV از این لحاظ بسیار بهتر است. LDV هم مثل Modelism به طور کامل tci را حمایت می کند. باید دقت کرد از آنجا که توسعه دهنده اصلی Verilog خود شرکت Cadence است معمولاً جدیدترین قابلیت ها به LDV اضافه می شوند. Verilog pli در LDV هم وجود دارد.

5-4 سنتز:

مهم ترین مرحله برای ساختن هر IC منطقی که از زبانهای توصیف سخت افزاری برای آنها استفاده شده است، مرحله Synthesis است در این مرحله کد HDL تبدیل به مجموعه های از گیت های مناسب می شود.

5-4-1 نرم افزار FPGA Express و FPGA Compiler II: FPGA Express

محصول شرکت Synopsys یک Synthesizer آسان برای استفاده است. برنامه دارای یک Toolbar است که تمام کارها را از طریق آن می توان انجام داد. اولین دکمه روی Toolbar هنگامی که می خواهیم یک پروژه جدید را آغاز کنیم به کار می رود. مثلاً فرض کنید بخواهیم four_bit_mux را سنتز کنیم ابتدا روی New Project کلیک کرده به دایرکتوری D:\test می رویم که فایل در آن است و سپس synth_1 را انتخاب می کنیم. حال باید نام فایلهایی که باید سنتز شوند را وارد کرد. four_bit_mux.v را انتخاب می کنیم. FPGA Express فایل را برای اطمینان از لحاظ درستی syntax آنالیز می کند سپس در پنجره مقابل آن یک تیک می زند. حال روی علامت مثبتی که در کنار نام فایل وجود دارد کلیک میکنیم تا تا اسم مدولهای داخل فایل نشان داده شود. در داخل این فایل Verilog فقط یک مدول به نام four_bit_mux وجود دارد آن را انتخاب نموده و همراه با انتخاب آن به دکمه هایی که در Toolbar وجود دارد دقت می کنیم یکی از آنها پررنگ می شود روی آن کلیک کرده یک پنجره ظاهر می شود که در آن باید مشخص نمود که سنتز برای کدام FPGA از کدام شرکت

انجام شود. مثلاً XILINX ویا Spartan 2 ویا 2S15 . با فشار دادن OK عمل سنتز و Optimize شروع می شود. حال می توان حاصل را در پنجره سمت راست مشاهده نمود. در این بخش روی four_bit_mux-optimized کلیک کرده همزمان به Toolbar دقت می کنیم با انتخاب دکمه ای که فعال شده است فایل EDIF تولید می شود. فایل EDIF استاندارد پذیرفته شده در بین تمام شرکت های تولید کننده مدارات Logic است و حاوی اطلاعاتی مربوط به چگونگی وصل شدن گیتها به هم و نوع گیت هایی که استفاده شده، می باشد. در واقع یک Netlist از مدار را به همراه خود دارد. این فایل ورودی مرحله بعد یعنی Implement است . پس روی دکمه ی مربوط در Toolbar کلیک کرده و سپس ok را می زنیم. FPGA Express یک فایل با پسوند EDF در دایرکتوری Synth_1 که دایرکتوری پروژه بود می سازد. حال می توان به مرحله implemet رفت.

FPGA Compiler II نیز محصول شرکت Synopsys می باشد و در واقع با FPGA Express فرقی ندارد همیشه تکنولوژی های جدیدی که به برنامه سنتز کننده داده می شود به FPGA Compiler اضافه می شود. بعد از اینکه تست های کافی روی آن به عمل آمد این امکانات به FPGA Express هم اضافه می شود.

محیط آن کاملاً شبیه FPGA Express است. در حال حاضر Synopsys اعلام کرده که دیگر نرم افزاری به نام FPGA Express تولید نخواهد کرد و فقط FPGA Compiler خواهد شد.

4-5-2 نرم افزار Leonardo Spectrum : Leonardo Spectrum محصول شرکت exemplar است که خود جزئی از شرکت Mentor Graphics می باشد . با Leonardo می توان همان کارهای FPGA Express را انجام داد. Leonardo نسبت به FPGA express، دارای تنظیمات بیشتری است. سه پنجره اصلی در آن وجود دارد، اولی روند عمومی کار را و مراحل که تا تولید شدن فایل edf باید طی شوند را نمایش می دهد، در دومی

می توان دستور یا تنظیم هایی را که لازم است وارد نمود دو سوم پیا میهای است که Leonardo می فرستد.

مزیت Leonardo نسبت به FPGA Express در این است که Command Shell آن (همان پنجره دوم) در محیط GUI قرار دارد. در صورتی که برای Express این طور نیست و shell به صورت یک برنامه جدا ی از GUI قرار گرفته است. در حال حاضر دیگر Mentor Graphics نرم افزاری به نام Leonardo Spectrum تولید نمی کند و قصد دارد به جای آن نرم افزاری به نام precision Synthesizer ارائه دهد که به نظر می رسد یک نرم افزار سنتز فیزیکی خواهد بود.

4-5-3 نرم افزار simplify : simplify تولید شده توسط شرکت Synplicity است که با هوشترین و بهترین نرم افزار سنتزی است که وجود دارد (ابزار سنتز معمولی نه سنتز فیزیکی) استفاده از این نرم افزار هر روز در بین طراحان متداول تر می شود. کار کردن با آن کمی سخت است ولی قابلیت هایی دارد که سایر ابزار سنتز ندارند.

4-5-4 سنتز فیزیکی:

وقتی ابزار سنتز می خواهد مداری را تبدیل به گیت های معادل بنماید روشهای متفاوتی را پیش رو دارد ولی اینکه کدام روش ممکن است رضایت بیشتری به کاربر بدهد یک روش است که بستگی به خواسته او دارد مثلا اگر برای او سطح اشغال شده توسط مدار بر روی FPGA مهم باشد باید optimization بر حسب Area انجام شود و یا اگر بخواهد مدار سرعت بیشتری داشته باشد و مهم نباشد که چه سطحی و چه تعداد سلولی از FPGA اشغال می شود باید Optimization بر حسب speed انجام شود. یا شاید بخواهد حالت متعادل را پیاده کند.

حال فرض می کنیم که Optimization بر حسب سرعت انجام شود معیار نرم افزار سنتز برای اینکه کدام مدار سریعتر است چیست؟ نرم افزار سنتز دارای کتابخانه هایی می باشد که

در آنها برای هر FPGA نوع گیتها و میزان تاخیر هر کدام مشخص شده است. پس برنامه می تواند برای هر کدام از مدارها بیشترین تاخیر را با جمع زدن تاخیر گیتها روی طولانی ترین مسیر Logic ای که در هر مدار وجود دارد محاسبه کرده و مداری را انتخاب کند که کمترین تاخیر را دارا می باشد.

اما در اینجا نکته ای وجود دارد و آن این است که آیا این تاخیرها در واقعیت هم همین قدر می مانند. حال با یک مثال موضوع را روشنتر می نماییم. عناصر روی FPGA باید با سیم با هم ارتباط داشته باشند که این سیم ها (منابع Routing) خودشان می توانند تاخیر قابل ملاحظه ای را در مدار ایجاد کنند ابزار سنتز هنگامیکه عمل سنتز را انجام میداد هیچ گونه اطلاعی از تاخیرها نداشت در حالیکه برای بهترین انتخاب باید اینها هم در نظر گرفته شوند.

یک Physical Synthesizer در هنگام سنتز نه تنها به تاخیر گیتها بلکه به تمام تاخیرهای ممکن، با توجه به حرارتی که در هر ناحیه از IC تولید می شود، با توجه به وضعیت سیمهای اتصال، نحوه قرار گرفتن Cell ها روی Device و خلاصه با توجه به واقعیت فیزیکی IC که قرار است این طرح روی آن پیاده شود توجه دارد. Physical Synthesizer واقعی این توانایی را دارد که اعمال Placement و Routing را همزمان انجام دهد یعنی همان طور که دارد کدها را سنتز و بهینه سازی می نماید هم زمان Placement را هم انجام می دهد و تاخیرها را اندازه می گیرد و اگر رضایت بخش بود کار را تمام می نماید و اگر نه دوباره سنتز را به صورتی دیگر انجام می دهد پس خروجی نهایی یک Physical Synthesizer فایلی است که که طرح Place&Route شده است. (یعنی نهایی ترین چیزی که باید روی IC پیاده شود). اوایل عمل Synthesis جدای از اعمال Place&Route انجام می شد. مثلاً برای ASIC این طور بود که ابتدا مدار را با Design Compiler سنتز می کردند و سپس با یک ابزار Place&Route مثلاً Apollo از شرکت Avanti و یا Dracoulla از Cadence مدار نهایی IC با توجه به تکنولوژی مورد نیاز تولید می شد اما بعدها معلوم شد که اگر سنتز

Place&Route با هم انجام شود نتیجه بسیار بهتر است و در نتیجه هر کدام از شرکت های Synopsys و Cadence شروع به تولید Physical Synthesizer های مخصوص خود کردند.

Synopsys نرم افزار Physical Compiler را تولید کرد و Cadence نرم افزاری به نام Physical Knowledgeable System یا (PKS) را تولید نمود که نرم افزار های بسیار قدرتمندی می باشند که در بسیاری از طراحی های ASIC به کار می روند.

امادر حوزه FPGA مشکلاتی وجود دارد زیرا ابزارهای Place & Route فقط در دست سازندگان FPGA می باشد مثلاً XILINX نرم افزار ISE را تولید می کند که هسته آن برنامه ساده ای به نام PAR می باشد که عمل Place&Route را انجام می دهد. پس شرکت های سازنده ابزارهای سنتز فیزیکی به مشکل نداشتن برنامه Plce&Route برمی خوردند. sinplII City نرم افزاری به نام Amplify ساخته است که یک Physical Synthesizer مخصوص FPGA است البته این کار را با همکاری نزدیک Xilinx انجام داده است.

با این ابزار می توان طرح را برای پیاده سازی در یک ناحیه خاص بهینه سازی نمود و تاخیرها را با نسبت خوبی تخمین می زند و آنچه را که در هنگام place&Route رخ می دهد را با تقریب نسبتاً خوبی حدس می زند. Amplify می تواند طرحی را که یکبار Implement شده است را دریافت نماید و سنتز را دوباره طوری انجام دهد که تاخیرها کمتر شوند

4-5-5 مقایسه بین نرم افزارهای سنتز:

در فرکانسهای بالاتر از 125 مگا هرتز Leonardo Spectrum از همه ضعیف تر عمل می نماید. در بین FPGA Express و Synplify هنوز هم جدال وجود دارد و هر دو مدارها را به نحو مناسبی سنتز می کنند. هر چند گزارشهایی که Synplify می دهد بسیار دقیقتر از

Express است در نهایت شاید بتوان گفت که در حال حاضر بهترین گزینه استفاده از Amplify که یک ابزار سنتز فیزیکی است می باشد.

4-6 پیاده سازی:

آخرین مرحله انجام یک پروژه ساده با FPGA مرحله ای است که در آن فایل EDIF سنتز شده دریافت و، مدار مربوط به آن روی FPGA پیاده می شود. نرم افزارهای مربوط به این بخش را فقط شرکت تولید کننده FPGA دارند. Xilinx هم برنامه هایی را که برای پیاده سازی مدار روی FPGA و بعد شبیه سازی نتیجه کار، به کار می روند به صورت یک مجموعه برنامه در یک محیط مجتمع ارائه می دهد. مانند Xilinx Foundation و ISE. در واقع 3 فایل اجرایی مهم وجود دارد که کل کار به عهده آنهاست و ما در اینجا سه فایل مهم اجرایی اصلی و هر کدام را به صورت مختصر بررسی می کنیم:

4-6-1 Translation:

عملکرد برنامه NGDBUILDER.EXE به این صورت است که فایل EDF را می گیرد و از روی آن یک فایل NGD می سازد این فایل NGD منبع تمام کارهای بعدی خواهد بود. تمامی اطلاعاتی که برای مراحل بعد لازم است از جمله محدودیت ها، پایه ها و... در این فایل قرار می گیرند. از طرفی در برخی روشهای طراحی کل طرح را با هم سنتز نمی کنند بلکه آن را جدا جدا سنتز می کنند. بنا بر این طرحی که قرار است پیاده شود 2 یا بیشتر فایل EDF پیدا می کند. NGDBUILDER اینها را به هم می چسباند و یک فایل واحد از روی آنها می سازد. به این کار Design Expansion می گویند. (پس مثلا اگر Core یا Hardware Macro داشتیم در این مرحله از آنها استفاده می شود).

4-6-2 Mapping: برنامه map.exe فایل NGD مرحله قبل را می گیرد و یک فایل

NCD به ما می دهد. دقت کنید که هنوز برای هیچ کدام از عناصر NGD بر روی FPGA محلی در نظر گرفته نشده است بلکه فقط دسته بندی ثباتها و LUTها تعیین شده است. فایل

NCD حال تمام عناصری را که در مدار هستند را در خود ذخیره کرده است ولی به صورت
. Unplaced&Unrouted

:Placement 3-6-4

در این مرحله برای تمام عناصر موجود در NCD محلی روی FPGA در نظر گرفته می
شود. حاصل کار باز هم یک فایل NCD خواهد بود ولی این بار عناصر موجود در فایل
NCD به صورت Placed شده هستند. هنوز هم سیم های بین عناصر Unrouted هستند و از
منابع Routing استفاده نشده است.

:Routing 4-6 -4

آخرین و تقریباً مهم ترین مرحله کار Routing می باشد که طی آن عناصری که روی
FPGA در مکان های مشخصی در Block RAM های، Slice ها... قرار دارند با سیم و با
استفاده از منابع Routing روی FPGA به هم متصل می شوند. نتیجه یک Routing خوب
یک فرکانس عملکرد خوب است. هر چه الگوریتم های Routing بهتر عمل کند، کار بهتر
انجام خواهد شد. فایل اجرایی ای که عمل Place&Route را انجام می دهد par.exe نام
دارد.

4-7 بر آورد سرعت نهایی مدار:

فرض کنید مداری را Implement کردیم برای دانستن فرکانس کاری مدار و اینکه از هنگام
ظاهر شدن داده لبه بالا رونده در کلاک تا زمانی که داده در خروجی ظاهر شود چه زمانی
طول می کشد، SET UP های مربوط به فیلیپ فلاپها چقدر است و.. نرم افزار Timing
Analizer این کار را برای ما انجام می دهد. تمام تاخیرهای خروجی و تاخیرهای مدارهای
داخلی محاسبه می شوند و به صورت گزارش به استفاده کننده داده می شوند.

فصل پنجم

زبان توصیف سخت افزار VHDL :

زبان توصیف VHDL برای توصیف و شبیه سازی مدارهای دیجیتال از ساده ترین نوع گیتها، تا سیستم های پیچیده تر مداری مانند پروسسورها و.... ویا در طراحی مدارهای کاربرد

خاص (ASIC (APPLICATION SPECIFIC INTEGRATED CIRCUITS به کار برده می شود.

VHDL یک زبان استاندارد بین المللی برای توصیف مدارهای دیجیتال به صورت STRUCTURAL و BEHAVIOR است، که می توان با آن طراحی سیستم های دیجیتال را به صورت برنامه، به صورت متن برای کامپیوترها مهیا نمود تا توسط مهندسين، متخصصين و شرکتها در تمام دنیا قابل استفاده باشد.

اصولا VHDL برای شبیه سازی مدارهای سخت افزاری طراحی شده بود. و در آن موقع ابزارهای سنتز یا CAD برای طراحی یا پیاده سازی کامپیوتری وجود نداشت، ولی با پیشرفت ابزارهای برنامه ریزی FPGA، VHDL برای طراحی مدارهای دیجیتال نیز مورد استفاده قرار گرفت. این ابزارها به طور اتوماتیک قطعات منطقی یا دیجیتال را انتخاب، به هم وصل و طرح نهایی را بر روی مدارهای قابل برنامه ریزی FPGA، CPLD، یا ASIC پیاده می کنند.

در سالهای قبل از 1986 زبانهای توصیف سخت افزاری متفاوتی مانند PAL ASM ABLE و... توسط شرکتهای مختلف برای برنامه ریزی PAL, PLA, PLD وجود داشت که کاربران شکل سلیقه ای با آنها کار می کردند یعنی این زبانهای برنامه نویسی طرفداران مخصوص خود را داشتند و یک قالب جامع و استاندارد برای آنها در نظر گرفته نشده بود اما در سال 1980 وزارت دفاع امریکا با همکاری IEEE با هدف طراحی یک زبان جدید استاندارد و فراگیر برای توصیف مدارهای دیجیتال و توسعه در مدارهای مجتمع پر سرعت (CPLD, FPGA) و همچنین برای انتقال اطلاعات سیستم های دیجیتالی از شرکتی به شرکت دیگر و یا به کشور دیگر را، به سه شرکت قدرتمند INTERMETRICS, TEXAS INSTRUMENT, IBM سپرد تا شش سال بعد یعنی در سال 1986 اولین نسخه استاندارد و تایید شده آن به بازار عرضه شود (یعنی همان نسخه VHDL86) و نسخه بعدی آن یعنی VHDL 93 در سال 1994 به بازار آمد که از آن زمان تا به امروز نسخه مورد استفاده کاربران قرار گرفته است و این در حالی است که هر چند سالی یکبار اصلاحاتی جزئی در آن صورت می گیرد.

در اینجا یک نمای کلی از سلسله مراتب کدنویسی Verilog را مشاهده می کنید.

Y_HARTContext Clause

Library Clause

Use Clause

Library Units

Package Declaration(optional)

Package Body(optional)

Entity Declaration

Architecture Body

جدول تقسیمات دستورات VHDL از لحاظ ترتیبی (Sequential) یا همزمانی (Concurrency) بودن آنها.

Concurrent VHDL	Sequential VHDL	Con. & Seq.
process	If then else	Signal assignment
When else	case	type constant declaration
With select	Variable declaration	Function procedure call
Signal declaration	Loop statement	Assert statement
Block statement	Variable assignment	Signal attribute
	return	
	null	
	wait	

Y_chart

یکی از معروفترین نمایش‌هایی است که نگرشهای متفاوت و سلسله‌مراتبی مراحل طی یک سیستم دیجیتال را نشان می‌دهد فرض کنید در یکی از بخش‌های شرکت DSP مسئول طراحی نسل جدیدی از تراشه‌های پردازش سیگنالی دیجیتال هستیم. با توجه به هزینه‌های ساخت و محدوده زمانی که تراشه بایستی وارد بازار شود تا قابل رقابت باشد، می‌خواهیم قبل از اقدام به ساخت بررسی کنیم که آیا این تراشه می‌تواند کاربرهای مورد نیاز کاربر را تامین کند یا خیر. بر اساس روند طراحی Y_chart می‌دانیم که رفتار تراشه در سطوح مختلف طراحی از جمله سطح عملیاتی، RTL، سطح منطقی و... قابل توصیف به زبان VHDL است. در مرحله اول توصیف رفتاری (behavioral) که شبیه‌سازی بر پایه آن می‌تواند صحت عملکرد مدار را نشان دهد ضروری است.

عملکرد تراشه را در سایر سطوح نیز می‌توان بررسی کرد، مزیت چنین رویکردی در این

است که می توانیم ارزیابی را مستقل از روشهای پیاده سازی فیزیکی (physical) انجام دهیم.


پس از بررسی عملکرد می توانیم طرح را به یک توصیف ساختاری (structural) متشکل از واحدهای اصلی تراشه مانند و، alu و register، memory تبدیل نماییم. بار دیگر به کمک شبیه ساز می توان مطمئن شد که طرح ساختاری این DSP به وسیله واحدهای انتخاب شده طرح دلخواه را به درستی انجام می دهد یا خیر.

همانطور که در شکل می بینید توصیف سخت افزاری نیز می تواند با درجات متفاوتی از جزئیات ایجاد شود.

این توصیف را می توان آن قدر تکمیل کرد تا به یک توصیف فیزیکی (Physical) دست پیدا کنیم که در نهایت مشخصات ساخت را از آن استخراج نماییم.

تمام این مراحل به کمک زبان توصیف سخت افزاری VHDL و ابزارهای برنامه ریزی FPGA به سادگی اما با پشتکار و حوصله ، امکان پذیر است.

(1)



(3)

نحوه فراخوانی وبه کارگیری یک کتابخانه:

LIBRARY library_name;

Library ieee;

Library altera;

Library work;

Library std;

Or

Library ieee,altera,work,std;

نحوه فرا خوانی و بکارگیری یک package از داخل کتابخانه اش:

USE library_name.package_name.ALL;

Use ieee.std_logic_1164.all;

Use ieee.std_logic_arith.all;

Use ieee.std_logic_unsigned.all;

Use ieee.std_logic_signed.all;

Use altera.maxplus2.all;

Or

Use altera.maxplus2.max2lib,ieee.st_logic_1164.all;

فرم کلی: ENTITY:

ENTITY entity_name IS

 GENERIC(parameter_name : string := default_value;

 parameter_name : integer := default_value);

 PORT(

 input_name , input_name :IN STD_LOGIC;

 input_vector_name :IN

STD_LOGIC_VECTOR(*

high downto low);

 bidir_name , bidir_name : INOUT STD_LOGIC;

 output_name , output_name : OUT STD_LOGIC);

END entity_name;

دستور ENTITY به منظور معرفی شکل ظاهری قطعه یا طرح از نوع پایه های ورودی

و خروجی نه اتصالات داخلی استفاده می شود.

عبارت مربوط به GNERIC الزامی نیست بلکه بنا به نیاز مدار در حال طراحی و یا تشخیص

برنامه نویس ، می تواند نوشته شود . مثالهای زیر را ببینید:


مثال: نمونه ای از ENTITY یک فلیپ فلاپ نوع D.

ENTITY D_FLIPFLOP IS

```

PORT( Data      :in std_logic_vector(7 down to 0);
      Clock      :in std_logic;
      Enable     :in std_logic;
      Aclr       :in std_logic;
      Aset       :in std_logic;
      Q          :out std_logic_vector (7 downto 0));

```



End;

استفاده از نام entity و یا خود entity در جلوی end آن اختیاری است.

مثال:

Entity generic_Example is

```
Generic(delay:time:=10 ns);
```

```
Port(a,b:in std_logic;
```

```
      C:out std_logic);
```

End entity;

نمونه ای از entity از یک Multiplier (ضرب کننده):


Entity multiplier is

```
Port(A:in std_logic_vector(4 downto 0);
```

```
      B:in std_logic_vector(2 downto 0);
```

```
      Y:in std_logic_vector(6 downto 0));
```

End multiplier;



سیگنال: (signal)

برای اتصال قسمتهای مختلف مدار دیجیتال، سیگنال استفاده می شود از نظر سخت افزار
سیگنال مانند سیم اتصال کوتاه می باشد

طریقه اتصال سیگنالها به صورت همزمان:

سیگنال Vhdl حکم سیم اتصال یا پایه قطعه را دارد.
`signal <= expression;`
در

مثال:

مقدار سیگنال b به طور آنی به سیگنال a داده می شود.

`a <= b`

فرم کلی : Architecture

ARCHITECTURE `arch_name` OF `entity_name` IS

SIGNAL `signal_name` : STD_LOGIC;

SIGNAL `signal_name` : STD_LOGIC;

BEGIN

-- Process Statement

-- Concurrent Procedure Call

-- Concurrent Signal Assignment

-- Conditional Signal Assignment-- Selected Signal Assignment

-- Component Instantiation Statement

-- Generate Statement

END `arch_name`;

مثال:

ARCHITECTURE `arch_test` of `arch_example` is


Signal `in1`;std_logic; محل تعریف اتصالات داخلی

Begin

`in1 <= a and b;` شرح دادن عملکرد مدار

`y <= in1 or clk;`

end;



نوشتن نام architecture در جلوی end اختیاری است.

همین مدار را می توان به شکل زیر نوشت:

Architecture arch_test of arch_Example is

Signal in1: std_logic; محل تعریف اتصالات داخلی

Begin

Y <= in1 or clk; شرح عملکرد مدار

In1 <= a and b;

End;

اختلاف ظاهری این دو برنامه در جابجا نوشتن خطوط برنامه در بدنه Architecture است اما نتیجه کار هیچ فرقی نمی کند و علت آن هم این است که بدنه Architecture، به شکل Concurrency یا هم زمان عمل می کند یعنی بر خلاف دیگر برنامه ها مانند C، Pascal، Assembly و... که خط به خط برنامه را پیش می لرنند، vhdل دارای این ویژگی منحصر به فرد است که در داخل برنامه Architecture خود می تواند تمامی دستورات و عبارات را به طور هم زمان و یکجا مقدار دهی و تحلیل کند (البته در واقعیت با یک تاخیر بسیار کوچک، زیرا گیت های منطقی نیز در عمل دارای کمی تاخیر (delay) می باشند).

فرم کلی دستور CASE :

CASE expression IS

WHEN constant_value =>

statement;

statement;

WHEN constant_value =>

statement;

statement;

.

.

WHEN OTHERS =>

statement;

statement;

END CASE;

تمامی این دستورات به صورت همزمان انجام می شوند.

دستور CASE چون یک دستور SEQUENTIAL است یعنی عبارات داخلی آن به ترتیب و خط به خط اجرا می شوند لذا حتما می بایست داخل بدنه PROCESS نوشته شود.
مثال:

CASE SELECT IS

WHEN '0' => b <= 3;

When 1 | 2 => b <= 2 عملگر (|) به معنی (یا) می باشد

when others => b <= 0;

End case;

مثال:

Case sel is

When 0 => q <= 5;

When 1 to 17 => q <= 7;

When 23 downto 18 => q <= 2;

When others => q <= 0;

End case;

محدوده حالت‌های expression نباید همپوشانی داشته باشند.
مثال:

Case int is

When "000000" => a <= "000";

B <= "111";

C <= "001";

When "001110" => a <= "011";

When others => qout <= "001";

End case;

توجه داشته باشید تمام این case ها داخل بدنه process نوشته می شوند.

تخصیص (انتساب) سیگنالها به صورت شرطی:

label:

```
signal <= expression WHEN boolean_expression ELSE  
        expression WHEN boolean_expression ELSE  
        expression;
```

مثال:

```
dbus <= dwhen en='1' else 'z';  
q <= a when sel='0' wlse b;
```

هرگز این دستور را نباید در داخل پروسس بنویسید.

```
Z <= A when sel='00' else  
      B when sel='01' else  
      C when sel="10" else  
      D;
```

فرم کلی تعریف و مقدار دهی اولیه constant:

```
CONSTANT constant_name : type_name := constant_value;
```

مثال:

```
Constant delay :time:=5 ns;  
Constant a : a_type:="1001";
```

فرم کلی سیگنال داخلی:

```
SIGNAL signal_name : type_name
```

مثال:

```
Signal in1:std_logic;
```

فرم کلی متغیر (variable):

```
VARIABLE variable_name : type_name;
```

مثال:

```
Variable count,temp : integer;
```

فرم کلی تعریف process:

معمولا با توجه به ساختار مدار می توان یکی از دو نمونه زیر را استفاده کرد.

Process-1 با حساسیت (sensitivity list):

```
process_label:
PROCESS ( signal_name , signal_name , signal_name )
    VARIABLE variable_name : STD_LOGIC;
    VARIABLE variable_name : STD_LOGIC;
BEGIN
    -- Signal Assignment Statement
    -- Variable Assignment Statement
    -- Procedure Call Statement
    -- If Statement
    -- Case Statement
    -- Loop Statement__
END PROCESS process_label
```

خود دستور process، concurrent است) یعنی داخل بدنه Architecture نوشته می شود(اما داخل بدنه اش بر عکس بدنه architecture به صورت sequential عمل می کند). (البته با اِپسِیلِن تا خیر).

Process- 2 بدون لیست حساسیت به کمک عبارات wait, wait until, wait for, wait on
():

```
process_label: _
_PROCESS ( signal_name , signal_name , signal_name )
    VARIABLE variable_name : STD_LOGIC;
    VARIABLE variable_name : STD_LOGIC;
BEGIN
    WAIT UNTIL clk_signal = '1';          غیرقابل سنتز
    -- Signal Assignment Statement
    -- Variable Assignment Statement
    -- Procedure Call Statement
    -- If Statement
```


-- Case Statement

-- Loop Statement

END PROCESS process_label;

خود دستور process، concurrent است یعنی داخل بدنه Architecture نوشته می شود اما داخل بدنه اش بر عکس بدنه architecture به صورت sequential عمل می کند (البته با اِپسِیلن تا خیر).

می توان به جرات گفت که 90 درصد کد نویسی vhdl برای مدارات سخت افزاری دیجیتال، توسط دستور process نوشته می شود و این یعنی اینکه process یکی از پرکاربردترین دستورات VHDL می باشد.


مثال: دستور PROCESS را می توان برای مدارهای ترکیبی (COMBENTIONAL) اجرا نمود به این صورت که ورودی های آن را داخل لیست حساسیت قرار داد تا با کوچکترین تغییر وضعیت آنها، PROCESS این تغییر وضعیت را حس نموده و خروجی مورد نظر را تولید نماید.

Process(A,B,C,)

Begin

D<=(A and B) OR C;

End process;



مثال: دستور process را می توان برای مدارهای ترتیبی (sequential) نوشت به این

صورت که ورودی clock و در برخی موارد، ورودی های enable, reset, preset

داخل لیست حساسیت process قرار داد تا به محض تغییر یکی از آنها، یکبار

دستور process از بالا تا پایین عبارات ترتیبی داخلش را اجرا کند و خروجی مورد نظرش را تولید نماید.


Process(clock,ac1r)

Begin

If ac1r='1' then

q<=(others=>'0');

elseif(clock'event and clock='1')then



```

        q<=q=q+1;
    end if;
end process;

```

عبارت `others => '0'` به این معنی است که تمامی بیت‌های `q` را صفر کن و برای سادگی کار از این فرم نوشتن استفاده شده و می‌توان به جای آن از فرم نسبتاً طولانی تر `q=>"000000000";` نیز استفاده نمود.

عبارت `clock'event and clock='1'` به معنی بالا رونده بودن لبه پالس `clock` می‌باشد. در واقع جمله `clock'event` به معنی تغییر در لبه پالس `clock` می‌باشد و جمله `clock='1'` به مفهوم بالا رونده بودن لبه پالس ساعت می‌باشد.

فرم کلی دستور : `if...then...else`

```

IF expression THEN
    statement;
    statement;
ELSIF expression THEN
    statement;
    statement;
ELSE
    statement;
    statement;
END IF;

```

عبارات `if` به صورت ترتیبی خط به خط اجرا می‌شوند.

اگر `if` ساده بدون `else` باشد فقط یک عبارت را ارزیابی و در صورت `true` بودن اجرا می‌کند و از `if` خارج می‌شود و برنامه ادامه می‌یابد ولی اگر `if...else` داشته باشیم بین دو عبارت یکی را انتخاب می‌کند.

مثال :

```

If sel ='1'then
    q<=a;
else

```

```
q<= b;  
end if;
```

دستور if در VHDL با وجود شباهت عملکرد اما در VHDL سه فرق اساسی وجود دارد که بهتر است آنها را مد نظر داشته باشیم:

1- عبارت CASE مشابه IF می باشد و وسیله ای برای تصمیم گیری و انشعاب شرطی است ولی نتیجه شکل شرط به شکل BOOLEAN می باشد (یعنی FALSE، TRUE در حالیکه مورد CASE نتیجه شرط می تواند TYPE های مختلفی از جمله INTEGER، ENUMERATED، BIT_VECTOR، Std_logic و... باشد).

2- موقعی case به کار می رود، تمامی انشعابها دارای اولویت مساوی می باشند در حالیکه در if این طور نیست.

3- در case شرط تست می گردد و مستقیماً یکی از انشعابها انتخاب می شود ولی در دستور if چند انشعاب است که به ترتیب اولویت پشت سر هم اجرا می شوند.

فرم کلی انتساب در سیگنال ها:

```
Signal _name<=expression;
```

مثال :

```
qout<= a;  
count<=cnt+1;  
b<="00011010";  
sum<=A Xor B Xor C;  
int<=123;
```

فرم کلی انتساب در متغیر ها:

```
variable_name := expression ;
```

مثال:

```
Var:=var2;  
Var2:=sig2;  
A:=16;  
Cnt:=cnt+1;
```

دستور wait و انواع آن:

همان طور که در قسمت process بیان شد نوع دیگر استفاده از این دستور، نوع لیست بدون حساسیت است که بجای آن هم می بایست از یکی از انواع دستور wait بهره بگیریم. البته این دستور غیر قابل سنتز است.

```
WAIT UNTIL clk_name = '1';
```

```
WAIT ON clk_name = '1';
```

```
WAIT FOR time_value ns ;
```

```
WAIT;
```

مثال: این دستور در بدنه sequential نوشته می شود..

```
Wait until clk ='1'; ~ wait until (clk event and clk='1'); ~wait on clk='1';
```

این سه دستور معادل هم هستند و به این معنی می باشند که آن قدر منتظر می مانند تا یک لبه بالا رونده برای clk بیابد.

Process

Begin

```
Wait until clk ='1';
```

```
C >= a nor b;
```

End process;

دستور wait به تنهایی معمولاً در انتهای عبارات process استفاده می شود و به معنی توقف کامل اجرای برنامه است در واقع wait به تنهایی یعنی انتظار بی پایان.

فرم کلی دستور with...select:

label:

```
WITH expression SELECT
```

```
signal <= expression WHEN _ constant_value,
```

```
expression _ WHEN constant_value,
```

```
expression _ WHEN constant_value,
```

```
expression _ WHEN constant_value;
```

مثال:

With sel select

```
z <= a when "00",
```

```
b when "01",
```

```
c when "10",
d when "11";
```

تمامی حالت‌های ممکن sell بایست پوشش داده شود حتی اگر لازم باشد می‌توان از others نیز استفاده نمود.

مثال:

With inp select

```
Target <=value1 when "000",
Value2 when "001"|"110"|"011",
Value3 when others;
```

فرم کلی دستور: for...loop:

loop_label:

FOR index_variable IN discrete_range LOOP

```
statement;
statement; }
```

عبارات داخل for...loop به صورت خط به خط اجرا می‌شوند
برعکس عبارات for...generate که به صورت همزمان اجرا می‌شوند.

END LOOP

مثال :

loop_label;

For I in 0 to 4 loop

If a(i)='1' then

q(i)<=b(i);

end if;

end loop;

فرم کلی دستور : for...generate

generate_label:

FOR index_variable IN discrete_range GENERATE

`statement;`
`statement;`

عبارات `for ... generate` به صورت همزمان انجام می شوند بر عکس عبارات داخل `for ... loop` که به صورت خط به خط اجرا می شوند

END GENERATE;

مثال:

```

Gen_test1:for I in 0 to 7 generate
    Sum(i)<=a(i)xorb(i)xorc(i);
End generate;
  
```

فرم کلی دستور : `if...generate`

`generate_label:`

`stateemnt;`

`statement:`

IF `expression` GENERATE

`Statement;`
`Statement;`
`Gen_test2;if i<8 generate`
`sum<=a(i)xorb(i)xorc(i);`
`end generate;`

فرم کلی دستور : `if...generate` (عبارت `if...generate` به صورت همزمان اجرا میشوند.)

فرم کلی تعریف یک آرایه یک بعدی یا چند بعدی:

TYPE `type_name` IS ARRAY `<index_value>`
 OF `element_type`;
 STD_LOGIC_VECTOR(`high` DOWNTO `low`);
 BIT_VECTOR(`high` DOWNTO `low`);
 INTEGER RANGE `low` TO `high` ;

I. انواع آرایه های یک بعدی که می توان سیگنالها و متغیرها و حتی ثابتها را از این نوع انتخاب نمود.

مثال:

Signal a:std_logic_vefctor(7 downto 0);

با:

A(7),a(6),a(5),a(4),a(3),a(2),a(1)a(0)

معادل است

مثال:

Type a_type is array(3 downto 0) of std_logic;

Type my_int is integer range 0 to 15;

————→ Signal d:a_type;
Variable q:my_int;

مثال:

Type var is array(0 to 7) of integer;

————→ Constant addr:var:=(5,10,2,4,6,12,7,14,);

TYPE array_type_name IS ARRAY (_high DOWNTO low)

OF type_name;

TYPE array_type_name IS ARRAY (integer RANGE <>)

OF type_name;

II. تعریف آرایه دو بُعدی

مثال:

Type my_memory is array(4 down to 0) of std_logic_vector(2 downto 0);

————→ Signal RAM: MY_MEMORY;

	2	1	0
4			
3			
2			
1			
0			

مثال: در بعضی از مواقع آسان تر است که در موقع تعریف نوع آرایه ، ابعاد آرایه را مشخص نکنیم. برای اسن کار از الگوی نوع دوم استفاده م کنیم.

TYPE MATRIX IS ARRAY (INTEGER RANGE<>) OF INTEGER:

————→ Variable mat:matrix(2 downto -

8):=(3,5,1,4,,7,9,12,14,20,18,);

فرم کلی نوع شمارشی: enumerated

TYPE enumerated_type_name IS (name , name , name);

نوع شمارشی شامل لیستی از نامها و کاراکترها است که با آنها می توان مدارهای دیجیتال را

متناسب با عملیاتی که انجام می دهند و انواع مقادیر خروجی ای که داریم بگیرند، با توجه به نیاز برنامه نویسی مدل سازی نمود.

این type بیشتر در طراحی ماشین حال (state machin) استفاده می شود.

مثال:

```
type david_type is ('0','1','z');
type state_type is (s0,s1,s2,s3);
type mano_pc is (add,sub,shiftr,shiftrl,mult,div,inc,load,store);
type my_state is (start,idle,waiting,run);
—————→ signal msh : david;
               signal state:state_type:=s1;
               variable ALU_inputs:mano_pc;

               فرم کلی تعریف subtype:
```

```
SUBTYPE subtype_name IS type_name RANGE low_value TO
high_value;
SUBTYPE array_subtype_name IS array_type_name( high_index
DOWNTO low_index );
```

subtype در واقع زیر مجموعه ای از type است یعنی نوع محدود شده و دارای عناصر کمتر type می باشد.

مثال:

```
subtype my_int is integer range 0 to 511;
subtype byte is bit_vector(7 downto 0);
—————→ signal a:my_int;
               signal b:byte;

توجه داشته باشید که type و subtype در قسمت اعلانات architecture یعنی قبل از
begin تعریف می شوند.


فرم کلی تعریف و به کار گیری component :


```

```
COMPONENT component_name
    GENERIC( parameter_name : string := default_value;
    بستگی
```


به

انتخاب (`parameter_name : integer := default_value`)

برنامه

نویس دارد (اختیاری)

PORT(

`input_name , input_name : IN STD_LOGIC;`

`bidir_name , bidir_name : INOUT STD_LOGIC;`

`output_name , output_name : OUT STD_LOGIC);`

END COMPONENT

نامهای ورودی و خروجی component دقیقاً باید مشابه نامهای ورودی و خروجی entity قعه
مورد نظر باشد.

در ضمن تعریف قطعه یا همان component باید در قسمت اعلانات architecture صورت
بگیرد.

مثال:

component full_adder

`port(a,b,c,in std_logic;`

`sum,carry:outstd_logic);`

end component;

مثال:

component or2

`port(in1,in2:in std_logic;`

`out:out std_logic);`

end component;

فرم کلی نمونه گیری از یک قطعه (`component instance`)

`instance_name: component_name`

PORT MAP (`component_port => connect_port ,`

`component_port => connect_port);`

`instance_name: component_name`

PORT MAP (connect_port , connect_port);

گاهی موقع لازم است از یک یا ندین قطعه متفاوت دیگر در طرح خود استفاده کنیم لذا در این مواقع دستور component به کمک ما خواهد آمد تا بتوانیم این قطعات را به طرح اصلی خود معرفی کنیم و در نهایت به کمک دستور component instance از این قطعات استفاده کنیم .

نوع 1 تعریف کامل تری است زیرا به کمک آن می توانیم از برخی پایه های قطعه نمونه گرفته شده استفاده نکنیم در حالیکه در نوع 2

با وجود اینکه روش اتصال سیمها (سیگنالها) به پایه های قطعه نمونه گرفته شده آسانتر است اما در این روش باید از همه پایه ها استفاده شود همچنین امکان جابجا نوشتن پایه ها از لحاظ ترتیب تعریف آنها وجود ندارد.

در ضمن component instance در بدنه architecture نوشته می شود.

مثال:

u1: full_adder

port

map(A(0)=>a,B(0)=>b,

cin=>ci,

sum(0)=>sum,

carry(0)=>cout);

u2:full_adder

port

map(A(1)=>a,B(1)=>b,

carry(0)=>ci,


sum(1)=>sum,

carry(1)=>cout);

u3:full_adder

port map (A(2)=>a , B(2)=>b,

CARRY(1)=>ci,



```
SUM(2)=>sum,
CARRY(2)=>cout);
```

u4: full_adder

```
port map (A(3)=>a ,B(3)=>b,
          CARRY(2)=>ci,
          SUM(3)=>Sum,
          CARRY(3)=>cout);
```

اگر به عنوان مثال بخواهیم برای نمونه برداری از u3 از نوع 2 دستور map استفاده کنیم، بدین شکل باید عملکرد:

```
U3:full_adder port map(A(2),B(2),CARY(1),SUM(2),CARRY(2) );
```

فرم کلی تعریف و به کار گیری PACKAGE :

```
PACKAGE pack_name IS
```

.

```
Pack_declarations
```

.

```
END pack_name ;
```

```
-----
PACKAGE BODY pack_name IS
```

.

```
Pack_declarations
```

.

```
END PACKAGE BODY pack_name ;
```

مثال:

```
Pacage my_int is
```

```
    Type small_int is integer range 0 to 15;
```

End package;

حال می خواهیم از این type که در داخل package ای به اسم my_unit است و این package به طور اتوماتیک در داخل کتابخانه work (کتابخانه پیش فرض برای قرار گیری اتوماتیک تمامی برنامه های کاربر می باشد) قرار گرفته در برنامه دیگری به نام small_adder استفاده می کنیم پس اینطور می نویسیم:

Use work.my int.all;

Entity smaller_adder is

Port (a,b :in small_int;

S: out small_int);

End;

مثال: در اینجا قصد داریم دو تابع منطقی nand و xor دو ورودی را داخل یک package با نام logical_pack قرار دهیم:

Library ieee;

Use ieee.std_logic_1164.all;

Package logical_pack is

Component NAND2

Port(in1,in2,:in std_logic;

Out1:out std_logic);

End component;

End package;

Library ieee;

Use ieee.std_logic_1164.all;

Package body logical_pack is

Entity nan2

Port(in1,in2:in std_logic;

Out1:out std_logic);

end NAND2;

Architecture nand2 arch of NAND2 is

begin

```

        out1<= in 1 nand in2;
end nand2arch;
Enttity xor2
    Port(in1,in2:in std _logic;
          out : out std_logic):
end xor2;
Architecture xor2arch of xor2 is
begin
    out1<=in1 xor in2;
end xor2arch;
end package body;

```

فرم کلی تعریف و فراخوانی (function) :

```

FUNCTION func_name ( func_inputs : in inputs_type ) RETURN
output_var_type IS
    VARIABLE var_name : var_type ; —————>

```

.چون، تابع هیچگاه خروجی سیگنال نمی دهد بلکه

. باید حتما از یک متغیر تعریف شده داخل خود به

. عنوان خروجی برگشت استفاده کند.

```

BEGIN

```

. تابع در architecture , package و یا اعلان میشود

```

Output_var := statement ;

```

Return ; —————> هر تابع بر عکس procedure ، فقط یک خروجی دارد
output

End func_name;

مثال:

Function analysis(value,maxmin:intger) return integer is

Begin

If value>max then return max;

Elseif value<min then return min;

Elde rurn value;

End if;

End function;

فراخوانی تابع در جملات تخصیص (انتساب) متغیر و سیگنال نیز می تواند صورت بگیرد

مانند:

Var1:=analysis(current_temperature+increment,10,100);

Count<=carry(a,b,c);

مثال:

Function carry (bit,bit2,bit3:in std_logic)return std_logic is

Variable result :std_logic;

Begin

Result:=(bit1 and bit2) or (bit1 and bit3)or (bit2 and bit3);

Return result;

End carry;

فرم کلی تعریف و فراخوانی procedure :

PROCEDURE **procedure_name** (**procedure_inputs** : in **inputs_type** ;
procedure_outputs : out **outputs_type**)

IS

VARIABLE **var_name** : **var_type** ;

VARIABLE **var_name** : **var_type** ;

.

.

```

.
BEGIN
.
.
.
Output_var := statement ;
Output_var := statement ;
END PROCEDURE procedure_name ;

```

Procedure همانند function یک برنامه فرعی برای انجام محاسبات و routine ها ایتکراری به کار می رود

فرق procedure با function در این است که procedure می تواند هر تعداد خروجی که بخواهیم داشته باشد در الیکه تابع فقط مجاز است به برگرداندن یک خروجی همچنین procedure داده هایی از نوع inout نیز داشته اشد یعنی اطلاعات وارد procedure شود سپس عملیاتی روی آن انجام گیرد و در نهایت به خروجی فرستاده شود.
مثال:

```

Procedure full_adder4(a, :in std_logic_vector(3 downto 0);
                    Result: out std_logic_vector(3 downto 0);
                    Overflow: out Boolean) is
    Variable sum: std_logic_vector(3 downto 0 );
    Variable carry :bit='0';
Begin
    For I in 0 to 3 loop
        Sum(i):=a(i)xorb(i)xor carry;
        Carry:=(a(i)andb(i))or(carry and (a(i) or b(i)));
    End loop;
    Overflow:=carry='1';
End procedure;

```

در اینجا فرم کلی یک شمارنده (counter) را ملاحظه می کنید:

```

LIBRARY ieee;

```

```
USE ieee.std_logic_1164.all;
```

```
ENTITY entity_name IS
```

```
    PORT
```

```
    (
```

```
        data_input_name : IN INTEGER
```

```
    RANGE 0 TO count_value;
```

```
        clk_input_name : IN STD_LOGIC;
```

```
        clrn_input_name : IN STD_LOGIC;
```

```
        ena_input_name : IN STD_LOGIC;
```

```
        ld_input_name : IN STD_LOGIC;
```

```
        count_output_name : OUT INTEGER RANGE 0 TO  
        count_value
```

```
    );
```

```
END entity_name;
```

```
ARCHITECTURE arch_name OF entity_name IS
```

```
    SIGNAL count_signal_name : INTEGER RANGE 0 TO  
    count_value;
```

```
    BEGIN
```

```
        PROCESS ( clk_input_name , clrn_input_name )
```

```
        BEGIN
```

```
            IF clrn_input_name = '0' THEN —————→
```


معروف به

ASYNCHRONOUSE RESET

چون قبل از دستور بررسی لبه کردن لبه clk، نوشته شده

است یعنی مستقل از آمدن لبه clk مدار را reset می کند.

```
        count_signal_name <= 0
```




```

        ELSIF ( clk_input_name'EVENT AND clk_input_name =
'1_') THEN

            IF ld_input_name = '1' THEN
                count_signal_name <=data_input_name;
            ELSE
                IF ena_input_name = '1' THEN
                    count_signal_name <=
count_signal_name + 1;
                ELSE
                    count_signal_name <=
count_signal_name;
                END IF;
            END IF;
        END IF;
    END PROCESS;
    count_output_name <= count_signal_name;
END ARCH_NAME;


```

در اینجا فرم کلبیک کد نویسی یک FLIP_FLOP را ملاحظه می کنید:

```

LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY entity_name IS
    PORT
        d_input_name : IN STD_LOGIC;
        clk_input_name : IN STD_LOGIC;
        clrn_input_name : IN STD_LOGIC;
        ena_input_name : IN STD_LOGIC;
        q_output_name : OUT STD_LOGIC
    );
END entity_name;

```



```

ARCHITECTURE arch_name OF entity_name IS
    SIGNAL q_signal_name : STD_LOGIC;
BEGIN
    PROCESS ( clk_input_name , clrn_input_name )
    BEGIN
        IF clrn_input_name = '0' THEN
            q_signal_name <= '0';
        ELSIF ( clk_input_name'EVENT AND clk_input_name =
'1' ) THEN
            IF ena_input_name = '1' THEN
                q_signal_name <= d_input_name;
            ELSE
                q_signal_name <= q_signal_name
            END IF;
        END IF;
    END PROCESS;
    q_output_name <= q_signal_name;
END arch_name;

```

فرم کلی کد نویسی با ماشین حالت با asynchronous reset:

```

ENTITY machine_name IS
PORT(
    clk : IN STD_LOGIC;
    reset : IN STD_LOGIC;
    input_name , input_name : IN STD_LOGIC;
    output_name , output_name : OUT STD_LOGIC);
END machine_name;

```

```

ARCHITECTURE arch_name OF machine_name IS
    TYPE STATE_TYPE IS ( state_name , state_name , state_name );
    SIGNAL state : STATE_TYPE;
BEGIN
    PROCESS (clk)
    BEGIN
        IF reset = '1' THEN →
            معروف به asynchrone reset چون قبل از دستور بررسی
            به clk نو شته شده است یعنی مستقل از آمدن clk مدار را reset می کند
            اگر این دستور بعد از دستور آمدن لبه clk بنویسد در این حالت گفته
            می شود Synchronous reset زیرا باید '1' شدن Reset با آمدن لبه
            clk همزمان صورت بگیرد.

```

```

state <= state_name;
    ELSIF clk'EVENT AND clk = '1' THEN
        CASE state IS
            WHEN state_name =>
                IF condition THEN
                    state <= state_name;
                END IF;

            WHEN state_name =>
                IF condition THEN
                    state <= state_name;
                END IF;

            WHEN state_name =>
                IF condition THEN
                    state <= state_name;
                END IF;

```

```

        END CASE;
    END IF;
END PROCESS;
WITH state SELECT
    output_name <= output_value WHEN state_name,
    output_value WHEN state_name,
    output_value WHEN state_name;
END arch_name;

```

در اینجا فرم کلی یک tri state buffer را ملاحظه می کنید:

```
USE ieee.std_logic_1164.all;
```

```
ENTITY entity_name IS
```

```
    PORT
```

```
    (
```

```
        oe_input_name : IN STD_LOGIC;
```

```
        data_input_name : IN STD_LOGIC;
```

```
        tri_output_name : OUT STD_LOGIC
```

```
    );
```

```
END entity_name;
```

```
ARCHITECTURE arch_name OF entity_name IS
```

```
BEGIN
```

```
    PROCESS ( oe_input_name , data_input_name )
```

```
    BEGIN
```

```
        IF oe_input_name = '0' THEN
```

```
            tri_output_name <= 'Z';
```

```
        ELSE
```

```
            tri_output_name <= data_input_name;
```



```
END IF;  
END PROCESS;  
END arch_name;
```

```
_____
```

```
_____
```

```
_____
```

فصل ششم

روند طراحی یک مدار قابل برنامه

ریزی بر اساس Xilinx foundation :

نرم افزار Xilinx foundation محیطی جهت ایجاد برنامه هایی برای توصیف طرح منطقی مورد نظر می باشد. روند طراحی با استفاده از نرم افزار foundation به این ترتیب است:

7-1 طرح مورد نظر با استفاده از ادیتور شماتیک یا ادیتور ماشین حالت یا ادیتور متنی HDL (ABEL یا VHDL) وارد می شوند. طرح مورد نظر می تواند توسط یکی از آنها یا ترکیبی از آنها ایجاد شود.

7-2 یک سیمولاتور (شبیه ساز) عملی عملکرد یک طرح کامپایل شده را چک می کند و به شما اجازه می دهد که تا نتایج را ببینید و صحت یا عدم صحت نتایج را بررسی کنید. در صورت بروز هر گونه خطائی می توان به محیط ادیتوری شماتیک، HDL یا ماشین حالت برگشته خطاها را اصلاح کنید.

روند طراحی برای XC9500/XC4000



شکل 7-1 تغییرات جریان طراحی دیجیتال هنگام استفاده از نرم افزار Xilinx Foundation برای

: XC4000 FPGA یا xc9500

7-3 ابزار اجرای نرم افزار Foundation ابتدا لیست گیتها و اتصالات ایجاد شده را به یک

فایل با فرمت باینری تبدیل می کند که جهت برنامه ریزی FPLD استفاده خواهد

شد. در این مرحله است که یک Device باید انتخاب شود مانند خانواده های

XC95108 و XC 400 و 5XL برای Device های XC9500، برنامه مورد نظر طراحی

در داخل یک CPLD قرار می گیرد ولی در XC4000، طرح در داخل یک FPGA

قرار می گیرد. به این ترتیب که گیتها داخل CLB مشخص قرار می گیرند و مسیریابی

وسیم پیچی ها از طریق PSM ها انجام می شود.

7-4 بعد از اینکه ابزار اجرایی نرم افزار FOUNDATION تاخیرهای مربوط به گیتها

و عمل مسیر یابی را مشخص کردند، شبیه سازی خصوصیات زمانی طرح با یک

MAPPING مشخص را در یک FPLD انجام می شوند.

7-5 با وارد کردن طرح ورودی ها به یک برد xs95 یا xs40 از طریق کابل پورت موازی

کامپیوتر عمل خطایابی (Debugging) انجام می شود

7-6 مثالی در مورد نحوه برنامه ریزی یک برد XS40 (جمع کننده تک بیتی):

جدول حقیقت برای یک جمع کننده ۲ بیتی همراه با کاری ورودی و خروجی :


Input 1	Input 0	Carry input	Sum output	Carry output
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

ابتدا طرح را به وسیله ادیتور شماتیک به نام ADDL-40 تعریف می کنیم که طرح را برای


XC4005XL ایجاد می کند. ادیتور شماتیک را فعال می کنیم و گیتها را مطابق شکل A به هم

متصل می کنیم. شکل A یک جمع کننده تک بیتی را با اضافه کردن بافرهای ورودی و خروجی

نشان می دهد.



شکل A



شکل B

وقتی شماتیک کامل شد ، آن را به عنوان ADD-SCH ذخیره می کنیم. سپس یک netlist را با انتخاب Netlist option-export ایجاد می کنیم آن را در فرمت EDIF 200 ارسال می کنیم.(همچنین با انتخاب Option-integrity test می توان درستی همه چیز را قبل از

ادامه عملیات چک کرد) سپس از ادیتور روی کلید در flow tab از صفحه project manager کلیک می کنیم.

با انتخاب signal-Add signal از منو ،سیگنا های ورودی و خروجی را به صفحه Waveform viewer اضافه می کنیم. با انتخاب signal-Add Simulators از منو ورودی ها را به پایین ترین سه بیت شمارنده (B0,B1,B2) متصل می کنیم .در نهایت روی دکمه SIMULATORE در Toolbar logic کلیک می کنیم .شکل موجهای نشان داده شده در شکل B ظاهر می شوند.

می توان از دکمه و Scrollbar در صفحه waveform جهت باز کردن و متمرکز کردن شکل موج ها استفاده کرد(چنانچه با دقت بررسی کنیم می بینیم که نتیجه شبیه سازی با آنچه در جدول حقیقت نشان داده شده بود ،مطابقت دارد .بعد از چک کردن عملکرد جمع کننده تک بیتی می توانیم از سیمولاتور (شبیه ساز) خارج شده و فایل را برای XC05x1 FPGA کامپایل کنیم.

در ابتدا لازم است که ترمینالهای ورودی و خروجی را به پینهای فیزیکی I/O در xc4005c اختصاص دهیم .به این منظور از ادیتور HDL جهت ایجاد فایل ADDL-40.UCF و افزودن خطوط زیر به آن استفاده می کنیم.

NET INPUT 1	LOC=P64;
NET INPUT 0	LOC=P45;
NET CARRY-INPUT	LOC=P44;
NET SUM	LOC=P25;
NET CARRY-OUTPUT	LOC=P26;

حال روی دکمه جهت شروع کردن کامپایل کردن طرح کلیک می کنیم. سپس در صفحه IMPLEMENT Design که ظاهر خواهد شد. روی دکمه option کلیک می کنیم. در صفحه option در قسمت user constraints، نام ucfای را که ایجاد کرده ایم وارد می کنیم. مثلا c:\XCPROJ\ADDL-40\ADDL-40.UCF. (یا از دکمه BROWSE جهت انتخاب UCF استفاده می کنیم.) سپس OK را برای باز گشت به صفحه implement Design کلیک کرده و run را در این مرحله، در این مرحله باید یک فایل addl-40.bit داشته باشیم که بتوانیم در مورد xs40 download کنیم.

- 1- چه فضائی از xc4005xl FPGA جهت ساخت یک جمع کننده یک بیتی اشغال می شود؟
- 2- آیا کامپایلر ورودی ها و خروجیها را به پینهایی که ما درخواست کرده بودیم اختصاص می دهد؟

ما می توانیم پاسخ این سوالها را از فایلهای گزارش که توسط Foundation implementation ایجاد می شود در یابیم.

در قسمت سمت راست صفحه، Report tab project manager را انتخاب می کنیم سپس روی آیکون Implementation report file، دو بار کلیک میکنیم، صفحه report browser ظاهر خواهد شد. روی هر کدام از آیکونها دو بار کلیک می کنیم تا محتویات مربوط به آن گزارش را مشاهده کنیم.. این گزارشها اطلاعات زیر را خلاصه می کنند:

7-6-1 گزارش ترجمه:

هر مشکلی که در هنگام تبدیل netlist به فرمت داخلی که توسط ابزار foundation implementation استفاده می شود، مشاهده می شود، در این قسمت لیست می شود.

در این قسمت چک کردن قوانین طراحی و فایل ucf جهت خطایابی، نیز صورت می گیرد
معمولا بیشتر خطاهایی که در این قسمت می بینید مربوط به عبارات غیر قابل قبولی است که
وارد کرده اید.

2-6-7 گزارش انطباق:

در اینجا در مورد اینکه چه نوع بهینه سازی هایی روی netlist انجام شده است، اطلاعاتی به
دست خواهید آورد. گیت های منطقی جابجا و اضافه می شوند به طوریکه بدون تغییر عملکرد در
مدار، آن را بهینه سازی می کنند. یک مثال از جابجائی منطقی زمانی اتفاق می افتد که یک
گیت را در طرح قرار می دهید ولی خروجی را برای هیچ چیز استفاده نمی کنید. مثال دیگر
گیت AND است که با یک ورودی متصل شده به "0" منطقی (GND) است که نتیجه خروجی
همیشه LOW خواهد بود.

هم چنین گزارش می دهد که گیت های منطقی چگونه گروه بندی شده در CLB های FPGA قرار
می گیرند.

3-6-7 گزارش جابجایی و مسیر یابی:

این گزارش، انتخابهایی را که ما جهت اثر گذاری بر روند جایگذاری و مسیر یابی انجام داده
ایم، یادداشت میکند. همچنین خطاها و اخطار ها را لیست کرده و زمان صرف شده در
جایگذاری و مسیر یابی های مختلف را ثبت می کند. این گزارش همچنین مشخصاتی آماری
گونگونی عملکرد زمانی مسیر یابی را گزارش می دهد.
ولی مهم تر از همه، این گزارش پاسخ سوال اول ما را در مورد اینکه چه حجمی از
XC4005XL جهت ساخت یک جمع کننده تک بیتی مورد استفاده قرار می گیرد، خواهد داد.
خلاصه استفاده از فضای DEVICE :

IO	5/112	4%used
	5/61	8% bonded
LOGIC	1/961	0% used
IBO	5/112	4% used
CLB	1/196	0% used

جمع کننده تک بیتی دارای 3 ورودی و 2 خروجی می باشد و مجموع 5 بلوک از 112 بلوک

I/O (IOB) قابل دسترسی در XC4005XI FPGA را استفاده می کند.

البته فقط 61 بلوک از این IOB ها واقعا به پینهای فیزیکی روی بسته 84 پینی PLCC متصل

هستند. بنا بر این تقریبا 8% از I/O های قابل دسترسی، در جمع کننده یک بیتی استفاده می

شوند.

هر دو مدار SUM و carry-output در طرحها، یک خروجی و سه ورودی دارند. هر مدار

باید 4 lut پینی قرار گیرد بنا بر این انتظار داریم که از دو lut برای مدار جمع کننده یک بیتی

خود استفاده کنیم. و در هر CLB هم دو 4 lut وجود دارد بنابراین این فقط یک CLB برای طراحی یک

جمع کننده بیتی مورد نیاز است.

4-6-7 گزارش PAD:

پرسش دوم در این گزارش پاسخ داده می شود این گزارش در مورد محل تر مینالهای I/O

طرح ما با در نظر گرفتن پینهای بسته توضیح می دهد. در این جدول قسمتی از اطلاعات

طرح ما قرار دارد

Comp name	Pin number
CARRY-INPUT	P44
CARRY-OUTPUT	P25
INPUTO	P45
INPUT	P46
SUM	P25

تخصیص پینها با آنچه در فایل UCF قرار دادیم باید یکی باشد.

در زیر گزارش لیستی از تخصیص پینها وجود دارد که می تواند در یک Phisical (PCF)

file constraint استفاده شود.

```
COMP `CARRY-INPUT`LOCATE = SITE `P44`;
COMP `CARRY-OUTPUT`LOCATE = SITE `P26`;
COMP `INPUT1`LOCATE = SITE `P45`;
COMP `INPUT`LOCATE = SITE `P46`;
COMP `SUM`LOCATE = SITE `P25`;
```

pcf ها از syntax های متفاوتی نسبت به ucf ها استفاده می کنند.

Foundation Implementation را RUN و سپس از اسامی پینهای یافت شده در گزارش

جهت ایجاد یک FCU استفاده کنید. به احتمال 100% اختصاص پینها که توسط Compiler

صورت می گیرد با آنچه شما می خواهید یکی نخواهد بود. ولی شما می توانید فایل را آن طور

که می خواهید ویرایش کنید.

5-6-7 گزارش تاخیر آسنکرون:

تاخیر توزیع برای هر سیگنال مسیر یابی شده در این گزارش لیست شده اند.

6-6-7 گزارش تاخیر ناشی از Layout:

این گزارش هر مسیر جایگذاری و مسیر یابی را که محدودیت زمانی مورد نظر را از بین

می برد گزارش می دهد.

مثلا چنانچه مدار شما باید با فرکانس 50 mhz کار کند (تمام عملیات منطقی در 20 ns

کامل شوند) و مسیری یافت شود که دارای تاخیر بزرگتر از 20ns باشد در این گزارش

ذکر می شود.

6-6-7 گزارش تولید فایل بیت:

این گزارش تمام موارد و انتخاب های موثر در هنگام تولید فایل بیت با یبری را یادداشت

می کند. هر خطایی که در تولید با یبری اتفاق می افتد در این گزارش لیست می شود.

حال می توانیم مقادیر سه ورودی را به جمع کننده اعمال کنیم.

انطباق ترمینالهای ورودی مدار جمع کننده و پینهای XC4005XL در جدول زیر نمایش

داده شده است.

ADDER TERMINAL	XC4005CL PIN	
CARRY-INPUT	44	
INPUT0	45	
INPUT1	46	
NOT Used	47	
NOT Used	48	
NOT Used	49	
NOT Used	32	
NOT Used	34	

همچنین فایل add1-40.ucf، خروجی های Sum و carry-out را به پینهای 25 و 26 از

XC4005XL FPGA اختصاص می دهد.

پین 25 به S0 از 7-SEGMENT متصل می شود در حالیکه پین 26 و s1 را Device می کند.

چنانچه همه چیز به درستی انجام شده باشد، تست طرح Down load شده شما باید با نتایج شبیه سازی شده و جدول حقیقت منطبق باشد.

7-7 نکاتی در مورد برد آموزشی XS40 :

مهم ترین عضو برد آزمایشی گفته شده یک XC95108 CPLD یا XC4005 FPGA می باشد FPLD با فایل های باینری که توسط نرم افزار Xilinx ایجاد می گردد بار می شود. این فایل های باینری از طریق پورت کامپوتر در برد down load می شود. این پورت موازی همان طور که گفته شد برای اعمال سیگنال های تست نیز کاربرد دارد. قسمت 7-segment وصل شده به FPLD یک تصویر از چگونگی کارکرد مدار، آماده می کند. یک RA استاتیک KB32 نیز به FPLD برای آماده کردن دیتای ذخیره شده خارجی، متصل می شود. اجزای دیگری نیز برای آماده کردن کلاکها و قدرت تنظیم شده برای باقی قسمت ها وجود دارند.

پیشنهادهات:

با توجه به اینکه دنیا IC های دیجیتال روز به روز گسترده تر، پیشرفته تر و کار بردی تر می شود و این علم در دنیای امروزی جایگاهی بسیار مهم پیدا کرده است و در بعد صنعتی نیز یکی از مهم ترین صنایع جهان به شمار می رود به نظر می رسد که در کشور ما آن جایگاه لازم را پیدا نکرده و نمود آنرا می توان در دانشگاه هایمان نظاره گر باشیم به هر حال به نظر من در حال حاضر می توان با گنجاندن چند واحد درسی مانند آزمایشگاه میکروپروسسور و... و آشنا شدن دانشجویان با کار عملی در محیط میکرو چیپها این وضعیت را بهبود بخشید. در رابطه با زمان پروژه نیز به نظر من می توان گفت دانشجویان ترم پاییز در مضيقه هستند چرا که دانشجویانی که در ترم بهار این واحد را می گذرانند می توانند آنرا در پایان تابستان تحویل دهند و همچنین آنهایی که در ترم تابستان پروژه را تحویل می گیرند از دانشجویان ترم پاییز بیشتر زمان دارند.

نتیجه گیری:

این پروژه فرصت خوبی بود تا بتوانم با نوعی از IC های دیجیتال آشنا شوم که در دنیای دیجیتال بسیار کاربرد داشته و یکی از گزینه های مناسب برای طرحهای دیجیتالی بسیار پیچیده می باشند. همچنین به اندکی از واقعیتهای موجود در ایران در رابطه با منابع علمی، تحقیقاتی، آشنا شدم و این امر برایم روشن شد که برای دستیابی به منابع علمی اطمینان چندان به منابع فارسی نیست و یکی از امور مهم برای هر فعالیتی در این زمینه ها دانستن زبان انگلیسی می باشد.

منابع:

www.Xilinx.com

www.altera.com

www.eca.ir

WWW.FPGA4fun.com