فهرست

فصل اول: انواع مدار های منطقی قابل برنامه ریزی

فصل دوم:معرفي FPGA


فصل سوم:ساختار FPGA

foundation

فصل چهارم:ایجاد یک پیکر بندی جدید در FPGA

فصل ششم: زبان توصيف سخت افزار VHDL

فصل هفتم: روند طراحی یک مدار قا بل برنامه ریزی بر اساس Xilinx



#### مقدمه

سالها پیش که طراحی دیجیتال پا به عرصه ی وجود نهاد و IC های استانداردی چون گیتها ، فلیپ فلاپ ها ، لچ ها شمارنده هاو... ساخته شدند و بعدها به تدریج پردازنده هایی با قدرت محدود که اولین کامپیوتر های شخصی بر اساس آنها طراحی شده بود دنیای دیجیتال را به وجود آوردند، تصور روزی که فاصله ی سخت افزار و نرم افزار به حد کنونی برسد به طوری که تمام مرزهای طراحی را در نوردیده و سخت افزار به نرمی و انعطاف پذیری در آید بسیار دشوار بود

اما بعد ها با طراحی حافظه های قابل برنامه ریزی دوباره و فن آوری حافظه های پایای با قابلیت برنامه ریزی و پاک شدن(EPROM) و PAL آرایه های منطقی قابل برنامه ریزی و سرانجام فن آوری آرایه های سوئیچ های فیوزهای قابل برنامه ریزی چند باره ، انقلابی نوین را در عرصه طراحی دیجیتال به وجود آورد.

## فصل اول:


# 1-1انواع مدارهای منطقی قابل برنامه ریزی:

در گذشته طراحی سیستم های دیجیتا ل با مجمو عه ای از گیتها و IC های استاندارد انجام می شد ولی امروزه طراحی سیستم ها با استفاده از مدار های منطقی برنامه پذیر ،تغییرات زیادی نموده است. این مدار ها باظرفیتی حدود 100 تا چند هزار گیت در یک مدار مجتمع دیجیتال قرار VLSI می گیرند.

مدار های منطقی بر نامه پذیر دارای انواع محتلف FPGA، CPLD، SPLD، PAL، PLA مدار های منطقی بر نامه پذیر دارای ظرفیت،سرعت،وویژگی هایی می باشندو در اینجا به معرفی هر کدام می پردازیم.

#### :PROM


اولین تراشه های قابل برنامه ریزی که به بازار عرضه شدند، PROM ها بودند که خطوط آدرس به عنوان ورودی وخطوط داده به عنوان خروجی این تراشه ها بودند. PROMها شامل دسته ای از گیتهای AND غیر قابل برنامه ریزی است که به صورت رمز گشا بسته شده اند ونیز یک آرایه OR قابل برنامه ریزی است. از آنجایی که PROM دارای قابلتهای لازم برای پیاده سازی دار های منطقی نمی باشداز این تراشه ها بیشتر به عنوان حافظه های قابل برنامه ریزی استفاده می شود. نمودار قالبی PROM ها در شکل 1-1 نشان داده شده است.



#### :PLA

قطعات قابل برنامه ریزی (PLD) برای اولین بار در اواسط دهه هفتاد میلادی به وجود آمدند ایده اولیه این بود که قطعه های بسازند که بتواند مدار های ترکیبی را حمایت کند بر خلاف میکرو پروسسورها که برنامه ها را با یک سخت افزار ثابت اجرا می کنند PLDها برنامه ریزی را در سخت افزار خود انجام میدهند به عبارتی دیگر pLDها قطعاتی هستند که می توانند برای پیاده سازی مدارهای مختلف مطلوب تغییر شکل دهند اولین نوع از این قطعات ودیگری PLAها بودند که از دوآرایه قابل برنامه ریزی سازمان یافته بود یکی آرایه AND ودیگری

آرایه OR بود که به صورت عمودی به هم متصل شده بودند و ساختار آن را در شکل زیر می بینید این قطعات فقط قا بلیت پیاده سازی مدار های ترکیبی را داشتند برای برطرف کردن این نقیصه یک فلیپ فلاپ به آنها اضافه شد که به این ترتیب می توانستند مدار های ترتیبی را نیز پیاده سازی کنند.




شكل 1-2: ساختار داخلي PLAها

#### :PAL

PLA ها دارای دو ایراد بودند یکی اینکه سرعت آنها کم بود و دیگری قیمت نسبتا بالای آنها بود به همین دلیل PALها روانه بازار شدند که دارای یک آرایه برنامه پذیر AND ویک آرایه ثابت OR بودند که همین امر باعث ایجاد سرعت بیشتر و همچنین هزینه ساخت کمتر می شد برای رفع عیب ثابت بودن آرایه ORسازندگان انواع مختلفی از PALها را ارائه کردندکه از لحاظ تعداد OR همچنین تعداد و رودی های گیت ORبا هم متفاوت بودند

امروزدر اکثر PALها خروجی های گیت ORبه یک فلیپ فلاپ وصل می شوند و بدین ترتیب می توان مدار های ترتیبی با پالس ساعت را نیز با آنها پیاده سازی نمود.



شكل1-3(ساختار داخلى PAL ها):


#### :CPLD

PAL ها IC های قابل برنامه ریزی خوبی هستند لی برای طراحی سسیستمهای پیچیده دیجیتال ممکن است چندین PAL نیاز باشد.برای این منظور مدار های قابل برنامه ریزی CPLD طراحی شدند که از دو یا چندین بلوک منطقی و تعدادی ماکرو سل تشکیل شده اند که با سیستم های ارتباطی و سوئیچ های قابل برنامه ریزی با هم ارتباط داده می شوند.


CPLD های تجاری با اندازه های مختلفی از 2 تا 100 بلوک منطقی یا SPLD و با ظرفیتی حدود 1000تا 15000 گیت ساخته شده اند.

و CPLD خانواده max9000 از شرکت ALTERA دارای ظرفیتی در حدود 12000 گیت می باشد. CPLD تاخیر کمی دز حدود نانو ثانیه دارند لذا بسیار سریع ودر حدود فرکانس 100مگا هرتز کار می کنند .

شرکت ALTERA سری های CPLD به شام CPLD سری های ALTERA سری ALTERA سری MAX7000 بیشتر به کار می رود.در MAX9000، می بازار عرضه نموده استکه سری MAX7000 بیشتر به کار می رود.در MAX7000 CPLD هر بلوک منطقی آن دارای یک ماکرو سل است که ماکرو سل آن شامل آرایه های قابل برنامه ریزی AND می باشد که،خروجی آرایه AND به گیت OR وبالا خره به یک فیلیپ فلاپ منتهی می شود.



شكل4-1 (ساختار كلى CPLDها):



#### شك5-1 (ماكرو سلMAX7000 شركت ALTERA):

شرکت XILINX نیز CPLD سری XC7000 راو نوع جدید آنXC9500 را به بازار عرضه نموده است که مشابه سری MAX7000 شرکت ALTERA می باشد.

CPLD به علت سرعت زیاد وظرفیت بالا (حدود چند هزار گیت در یک IC)برای طراحی نمونه ساز های سیستم های دیجیتال،کنترل کننده های گرافیکی،شبکه های کامپیوتری،ده می شود.

## 1فصل دوم:


## 1-2 معرفي FPGA:

AFPGA های گیتی قابل برنامه ریزی میدانی)یک بوم نقاشی سفید را در اختیار طراح قرار می دهند که به او اجازه می دهد تا میدانی)یک بوم نقاشی سفید را در اختیار طراح قرار می دهند که به او اجازه می دهد تا طراحی دیجیتال خود را آنچنان که می خواهد و با هر حجم و پیچیدگی لازم ،طراحی و سپس به جای اتخاب IC های استاندارد و جدا از هم و کنار هم قرار دادن آنها در روی یک مدار ووصل کردن آنها از طریق یک بورد مدار چاپی(PCB) ،با استفاده از یکی از زبانهای توصیف سختافزاری نظیر VHDL ، هر یک از قطعات دیجیتالی مورد نیاز را نوشته و با وصل کردن نرم افزاری آنها ،سرانجام فایل کامپایل شده نهایی را زا طریق یک رابط سخت افزاری بر روی یک بسته سخت افزاری خام با تعداد پایه های مورد نیاز برنامه ریزی کرده و از این IC جدید "خود ساخته" استفاده کند.

شاید تا به حال مدارهای منطقی را به وسیله گیتهای ,or,and.xor و ... ساخته اید .برای ساخت چنین مدارهایی (از قبیل شمارنده ها وکنترل کننده ها ،و ... )ابتدا باید تعریفی از مدار در دست باشد .سپس با توجه به منطق اعداد دودویی یک جدول صحت برای مدار تشکیل می شودو حالتهای مختلف مورد بررسی قرار می گیرد و حالتهای مختلف مدار مورد بررسی قرار می گیرد

سپس با توجه به جدول صحت مدار، توسط گیتهای منطقی مانند and,or,notو... طراحی می شود پس از این مرحله نوبت به پیاده سازی مدار بر روی برد توسط آی سی های منطقی می رسد

و همانطور که میدانید یکی از سخت ترین و وقت گیر ترین مراحل یک مدار همین قسمت است بعد از این مرحله نوبت به تست مدار جهت اطلاع از درستی مراحل کارکرد مدار رسد اگر دریکی از مراحل قبل اشتباه کرده باشیم مطمئنا در مرحله تست مدار دچار مشکل میشویم . در صورت اشتباه در مراحل قبل باید تمام مراحل قبل را از آخر به اول یک به یک چک کنیم تا بتوانیم احتمالی موجود در نحوه بستن وسیم کشی مدارو و طراحی مدار از روی جدول صحت ودرستی جدول صحت مدار را برطرف کنیم .با توجه به مطالب گفته شده حتما به این نکته ادعان خواهید داشت که بیشترین اشتباهات در مرحله سیم کشی و بستن روی برد مدار پیش می آید. ممکن است سیمی در جایی و صل نشده باشد و یا ممکن است یک پایه به هیجچ کجا متصل نباشد و یا اشتباهات مشابه اینها ... از طرف دیگر میدانییم هر چه مدار بزرگتروپیچیده تر باشد اشتباهات بیشتر و عیب یابی مشکل تر خواهد شد. اینجاست که نقش آی سی های FPGA نمایان تر می شود. آی سی ها یی که با داشتن انواع گیت هایی مختلف در ون خود بسیاری از مشکلات ناشی از عیب یابی مدار های منطقی را بر طرف کرده است.



#### 2-1مزيتهاي FPGA:

1- امکان تعریف هر یک از پایه های IC به صورت ورودی یاخروجی یا هر دو

2-امکان تعریف وضعیت عملکرد هر پایه در هنگام استفاده یا عدم استفاده به عنوان مثال عملکرد HIGH امپدانس(Z)در هنگام عدم استفاده و یا قرار گرفتن در یک وضعیت منطقی صفر یا یک در هنگام استفاده

3- امكان تشخيص تغيبيرات سطوح يا لبه هاى پايين رونده يا بالا رونده منطقى اعمال شده به هر پايه.

4- امکان برنامه ریزی چند باره از طریق پایه های برنامه ریزی Jtag یکی از استاندارد

های برنامه ریزی (IEEE و تغییر معماری آن.

-5

امکان تغییر متناوب معماری داخلی با استفاده از سری های BOOTABLE که نقشه معماری آنها در یک حافظه خارجی نگهداری شده و با تغغییر آدرس برنامه ریزی می توان IC را با معماری جدید BOOT کرد.

6- امکان برنامه ریزی در مدار (ISP) که این قابلیت را به وجود می آورد تا بدون اعمال تغییرات سخت افزاری و تنها از طریق پورت برنامه ریزی، معماری داخلی IC را تغییر داد, 7- محدوده گستره ای از پایه های قابل استفاده در این IC ها که از بسته های 44 پایه تا 514 پایه و حتی بالاتر با حجم گیتی داخلی متفا وت که بسته به نیاز بر اساس میزان پیچیدگی داخلی و تعداد پایه های IC را تغییر داد.

8-کاهش حیرت انگیز حجم مدار و مجتمع سازی در ابعادی تنها به مساحت چند سانتی متر مربع.

9- یکسان سازی عناصر طراحی و از میان بردن تمامی مشکلات ناشی از عدم تطابق استاندار د های مختلف (LS.HC.s.AS...)

10-از میان بردن تمامی نویز های ناشی از وجود قطعات مختلف و مجزا در مدار.

11- كاهش چشمگير توان مصرفي و اتلاف توان.

12- افز ایش سرعت پردازش و خطاهای انتشار به دلیل استفاده از فناوری پیشرفته و دستیابی به خطاهای انتشار تا 4 ns و فرکانس کلاک فرارتر از 178 مگاهرتز.

13- کار با دو سطح ولتاژ 5 vو 3.3 vجهت استفاده از آنها در دستگاه های قابل حمل مانند گوشی های موبایل

14- ضریب ایمنی صد در صد به دلیل عدم امکان دستیابی به محتوای داخلی و عدم توان

توصیف محتوای داخلی به د لیل انجام ساده سازی و فشرده سازی بسیار پیچیده.و بسیاری از قابلیتهای حیرت انگیز دیگر که امکان انجام یک طراحی مجتمع ،کم حجم ،بهینه و سریع را فراهم می آورد.

## : FPGA شر کتهای ساز نده 1-3

گر چه شرکتهای بسیاری بسته های FPGA را تولید می کنند اما از میان آنها در شرکت Altera و Xilinx از جمله عمده ترین تولید کنندگان این محصول هستند شرکتهای Quicklogic,Lattice,Actel هم فقط تولیدات مخصوص خود را دارند. عمده تولیدات کمپانی CPLD،Lattice می باشند همچنین FPGAهای Instant-on را هم تولید می کنند کمپانی های QuickLogic,Actel تولیدات ضد فیوز دارند یعنی فقط یک بار قابل برنامه ریزی هستند.

## فصل سوم:


### : FPGA ساختار


هر FPGA را به طور کلی می توان به صورت جزیره هایی مجزا در نظر گرفت که توسط شاه راه ها یی به هم متصل می شوند به عبارتی FPGA شامل یک سری بلوکهای منطقی و نیز سیم های بین آنها می گردد دو پد ورودی و خروجی نیز در انتهای هر یک از ردیف ها یا ستونها قرار داده شده است خطوط اتصال دهنده بین بلوکها از نظر تعداد و اندازه یکسان می باشند.

به طور جز ئیتر می توان گفت هر FPGA از عناصر مختلفی تشکیل شده است که روز به روز در حال پیشرفت می باشند مانند بلوکهای ورودی وخروجی ،بلوک های سوئیچ،بلوکهای منطقی ،بلوکهای المبلوک های ضرب کننده ،سیم های اتصال دهنده،و همچنین در FIFO،ALU، جدید تر امکانا تی چون میکرو پروسسور های متنوع ،FIFO،ALU،و... در این فصل هر کدام از این عناصر تا حدودی معرفی می شوند.

### 3-1ساختار کلیFPGA:

اندازه PAL ها محدود ودر حدود 200 گیت می باشد ودر ضمن پایه های خروجی آن مجموع حاصل ضرب می باشد مدارهای قابل برنامه ریزی پر قدرت تر ، FPGA ها میباشند که از آرایه ای از بلوکها یا سلول های منطقی تشکیل شده اند که توسط خطوط ارتباطی واز طریق سوئیچهای قابل برنامه ریزی می توانند به هم متصل شوند علاوه بر این، بافرهای ورودی وخروجی قابل برنامه ریزی برای ارباط با پایه های FPGA پیش بینی شده است شکل 8-8 خطوط ارتباطی و همچنین سوئیچهای قابل برنامه ریزی مرای ارباط با پایه های FPGAرابه طور دقیق تر نشان می دهد. همانطور که از شکل پیداست خروجی هر بلوک منطقی از طریق خطوط ارتباطی افقی و عمودی و همچنین سوئیچهای قابل برنامه ریزی شکل ب می تواند به ورودی هر یک از





بلوک سوئیچ شکل(3-1-ب) ا از تعدادی سوئیچ قابل برنامه ریزی شکل(3-1-ج) تشکیل شده است که با برنامه ریزی سوئیچهای مذکور توسط ابارهای برنامه ریزی سوئیچهای مذکور اوسلول منطقی دیگر متصل نمود سوئیچهای مذکور از تکنولوژی SRAMیا آنتی فیوز می باشند کهدر همین فصل مورد بحث قرارمی گیرند.


ظرفیت FPGA ها با معادل تعداد گیتهای NANDدو ورودی سنجیده می شوند. امروزه ظرفیت معمول FPGAها در حدود 20000 گیت NAND به بالا می باشدو با فرکانس حدود 100 مگا هر تزکار می کنند بلوک یا سلول منطقی می تواند:

1-از تعدادی مولتی پلکسر تشکیل شده باشد (شکل 9- 1الف)

2-از جدول LUTتشكيل شود(9-1ب)

برخی FPGAعلاوه بر بلوک های منطقی دارای حافظه های ROM، RAM ،بلوک های محاسباتیFIFO،ALUو . نیز می باشند

سلولهای منطقی به صورت ماتریسی در FPGAقرار گرفته اند ولی ممکن است سلولهای مذکور به شکل ردیفی نیز با شند که از طریق خطوط اتصال وسوئیچ ها به هم متصل می شوند.



شكل 3-2 )اصول ساختار سلولهاي منطفي:

# 2-3:سلولها يا بلوك منطقى قابل برنامه ريزى (CLBياCLB):

سلول های منطقی قابل برنامه ریزی برای پیاده سازی توابع منطقی با تعداد ورودی نسبتا زیاد


استفاده می شود پیچیدگی یک سلول منطقی تابع،تابع تعداد توابعی است که بر روی هر سلول قابل پیاده سازی است. همانطور که اشاره شد ساختار سلول منطقی قابل برنامه ریزی بر اساس مولتی پلکسر یا جدول LUT می باشد که در ذیل هر یک از آنها مورد بحث قرار می گیرد.

## الف) سلولهای منطقی بر اساس جدول LUT:

اکثر سلولهای منطقی FPGA بر اساس جدول LUT ساخته شدهاند. جدول LUT از تعدادی سلولهای حافظه SRAM ساخته می شود ،که در موقع برنامه ریزی به آن مقدار داده می شود.

در زمان کار تر کیب سیگنا لها ی ورودی ،یکی از سلولهای حافظه را انتخاب می کنند که محتوای آن ،به خروجی LUT منتقل می شود.به عنوان مثال تابع Fبر حسب سه متغیر A,B,C مطابق جدول درستی شکل زیر تعریف شده است.

مقادیر خروجی تابع F توسط ابزار برنامه ریزی FPGA ،در بیتهای خافظه F شکل مقادیر خروجی تابع F توسط ابزار برنامه ریزی F شکل قرار داده می شود در این صورت به ازاء هر یک از تر کیب های A,B,C که در ورودی




ب) بِباده سازی جدول درسنی در جدول LUT سه ورودی LUT 3-LUT با حا فظه SRAM \$

#### شكل3-3:سلول منطقى FPGA براساس جدو لLUT

کنترل مولتی پلکسر قرار گیرد،یک آدرس حافظه SRAMیک بیتی انتخاب،ودر نتیجه محتوای حافظه که برابر با خروجی تابع F مطابق جدول شکل 1 می باشد به خروجی مولتی پلکسر جدولLUTمنتقل می شود.

در خروجی LUT یک فیلیپ فلاپ نیز می توان قرار داد که برای ذخیره اطلا عات می توان از آنها استفاده نمود شکل(1-11)بدیهی است که با جدول LUT با ورودی بیشتر تاع های پیچیده تری نیز می توان پیاده




شكل(2-4) ساختار يك سلول منطقى(CLC):

## ب)سلول منطقى ير اساس مولتى يلكسر:


یکی از سولهای منطقی با مولتی پلکسر به نام سلول منطقی خانواده 1-ACT از شرکت ACT ست که شامل 8ورودی ،سه مولتی پلکسر 2 به 1 ، یک گیت OR دو ورودی ویک خروجی می باشد.

با سلول منطقی فوق می توان گیتهای NOR، NAND ، OR، AND با 2،3 با 4 ورودی ، با سلول منطقی فوق می توان گیتهای XOR و یا هر تابع منطقی دیگر مانند AND-OR را پیاده سازی نمود.



شكل 3-5: سلول منطقى FPGA مبتنى بر مولتى پلكسر (خانواده1-ACT از شركت ACTEL ):


ظبه عنوان مثال اگر بخواهیم تابعF مطبق جدول درستی زیر ومعادله F=XY+Z را در سلول منطقی فوق پاده سازی کنیم ،کافیست ورودیهای مولتی پلکسر را توسط ابزار برنامه ریزی FPGA مطابق شکل قرار دهیم .



ACTEL با سلول منطقی خانواده 1-F=XY+Z شرکت F=XY+Z در این صورت در شکل G=3:

مولتی پکسر شماره 1: تابع AND خروجی آن یعنی تابع یعنی XYرا تولید می کند مولتی پلکسر شماره 2: خروجی آن برابر ورودی 0 مولتی پلکسر یعنی همیشه مساوی 1 است.

مولتی پلکسر شماره 3: تابع OR را تولید می کند یعنی خروجی آن بر ابر XY+Z می باشد.




شکل: 3-7 یپاده سازی تابع F=XY+Z با سلول منطقی خانواده 1-ACT شرکت ACTEL شکل: 5-7 یپاده سازی تابع ACTEL که تعدادی از این سلولهای منطقی ،بر اساس مولتی لذادر FPGA های شرکت ACTEL که تعدادی از این سلولهای منطقی ،بر اساس مولتی پلکسر است،می توان هر تابع منطقی ای راپیاده سازی کرد.

## ج)سلولهای منطقی(FPGA CLB ها) شرکت Xilinx:

شرکت FPGA، xilinx های سری

xc4000,xc7000,xc5000,xc8100.xc3000.XC2000 و spartan .... را به بازار عرضه نموده است که از نظر اصولی مشابه هستند

FPGAهای سری xc7000 دارای ظرفیت معادل 2000تا 15000 گیت هستند و مبتنی بر جدول LUTوتکنولوژی SRAMمیبا شند




شكل 8-3:سلول منطقى FPGA، CLB سرى شركت Xilinx



LUT چهار ورودی ویک جدول CLB سری xc4000 شامل دو جدول LUT چهار ورودی ویک جدول CLB دو ورودی و همچنین دو فلیپ فلاپ خروجی می باشد در این CLB می توان هر تابع منطقی از جمله دستگاه محاسباتی ALU و ... راپیاده سازی نمود. هر جدول LUT با یک بیت خروجی و k بیت ورودی دارای k بیت حافظه SRAM است که کاربر با ابزار برنامه ریزی کند که تابع مورد نظر ریزی کند که تابع مورد نظر حاصل شود.

در FPGAهای سری XC4000 سلولهای منطقی (CLB) به صورت آرایه ای مطابق شکل 3-9قرار گرفته اند واز طریق کانالها و سیم های افقی و عمودی ارتباط آنها باهم برقرار می شود.



شكل9-3: آرايه بلوكهاى منطقى(FPGA (CLB) سرى XC4000

سوئیچ های برنامه ریزی از نوع SRAM می باشد که هر سیم افقی را به سیم عمودی متصل می کند ،به عبارت دیگر خروجی هر CLB را به ورودی CLB دیگر متصل می کند. نکته ای که قابل توجه است این است که سیگنال،از خروجی یک سلول CLBبا گذشتن از سوئیچ های قابل برنامه ریزی ،به ورودی CLBهای دیگر وارد می شود،لذا تعداد سوئیچ

هایی که در یک طرح بخصوص استفاده می شود تابع نوع طرح می باشد بنابر این تاخیر یک طرح در FPGA ، تابع تعداد سوئیچ هایی است که توسط ابزار برناممه ریزی FPGA برای بیاده سازی مدار برای آن استفاده شده است.

## 3-3 ساختار سوئيچهای قابل برنامه ريزی در FPGAوCPLD :

اولین نوع سوئیچ قابل برنامه ریزی فیوز بود که با برنامه ریزی ارتباط آنها قطع می شدودر CPLD با ظرفیت زیاد مانند CPLD جا ها به کار برده می شد.برای مدار های مجتمع CMOS با ظرفیت زیاد مانند می تر انزیستور با گیت شناور به عنوان سوئیچ قابل برنامه ریزی ،مشابه حافظه های EPROMو EPROMو EEPROM برده می شود.در FPGA نیز از سوئیچهای با کنترل SRAM و آنتی فیوز برای برنامه ریزی آنها استفاده می شودکه در ذیل هر یک از آنها مورد بررسی قرار میگیرد.

3-3-1:ترانزیستور سوئیچ قابل برنامه ریزی با گیت شناور:

ترانزیستورهای سوئیچ با گیت شناور مانندیک فیوز عمل می کنند ودر یک آرایه CPLD قرار میگیرند.

ترانزیستورهای با گیت شناور از نوع NMOS به نام EPROM معروف بوده وبه دفعات قابل برنامه ریزی و پاک شدن هستند.این ترانزیستورها دارای دو گیت می باشند که یکی از آنها مانند گیت ترانزیستورهای NMOS معمولی به سیم اتصال خارج متصل می شود وگیت دوم به نام گیت شناور داخل عایق ترانزیستور قرار دارد. برای برنامه ریزی این ترانزیستور،یک ولتاژ مثبت در گیت بیرون قرار میگیرد که باعث می شود شارژهای منفی یا الکترون به گیت شناور وارد شوند. بعد از حذف ولتاژ مثبت مذکور،این شارژهای منفی در گیت شناور باقی میمانند به عبارت دیگر در آن حبس می شوند.حال اگر ولتاژ 1 منطقی یعنی کولت درورودی گیت بیرونی قرار گیرد،ترانزیستور نمی تواند به هدایت برود،به عبارت

دیگر ترانزیستور برای همیشه قطع می ماند، مانند این است که فیوز قطع شده باشد یا برنامه ریزی شده باشد.


برای پاک کردن گیت شناور مذکور ،باید شار ژهای منفی گیت شناور از بین برود، ،که در این صورت ترانزیستور منکور مانند یک ترانزیستور معمولیNMOSبا گیت خارجی کار خواهد کرد.

به این ترتیب ترانزیستور با گیت شناور NMOSقابل پاک شدن وبرنامه ریزی مجدد می باشد. ترانزیستور EPROM عمل میکند، با این تفاوت که به صورت الکتریکی با یک پا لس پاک می شود.

## 2-3-3: سوئيچ هاى قابل برنامه ريزى با حافظه SRAM:


در برخی FPGAها،سوئیچ های قابل برنامه ریزی ترانزیستوری به کار برده می شود که با حافظه SRAMبرنامه ریزی یا کنترل میشوند.در این صورت اگر خروجی حافظه SRAMبرابر 1 شود سوئیچ ترانزیستوری مذکور بسته می شود ودو سیم را به هم متصل می کند.در برخی FPGA ها مولتی پلکسر، به عنوان سوئیچ مورد استفاده قرار میگیرد که با قرار دادن مقادیر مختلف در خطوط select مولتی پلکسر، هر یک از ورودی های مورد نظر مولتی پکسر، به خروجی آن متصل می شود،یعنی یک سیم افقی که خروجی یک سلول منطقی می باشدبه یک سیم عمودی که ورودی سلول منطقی دیگر است، متصل می شود

ساختار یک سلول حافظه SRAMمطابق شکل(3-10) می باشد. تر انزیستور های -M2 می باشد. تر انزیستور های -M2 M2 می باشندکه یک فلیپ فلاپCMOS از حافظه C-MOS را تشکیل می دهند.



اطلاعات از طریق تر انزیستور T1 در حافظه SRAM ذخیره می شود، به عبارت دیگر حافظه برنامه ریزی می شود. خروجی حافظه SRAM یا فلیپ فلاپ به تر انزیستور سوئیچ T2 متصل است که اگر خروجی مذکور بر ابر 1 باشد ، تر انزیستور سوئیچ T3 هدایت میکند یعنی سوئیچ بسته می شود و در صور تی که خروجی حافظه مساوی 0 باشد تر انزیستور سوئیچ T3 قطع یا باز می گردد. به این تر تیب تر انزیستور سوئیچ T3، توسط فلیپ فللاپ یا یک سلول حافظه T3 بر نامه ریزی، یا کنترل می شود.

نوع دیگر سوئیچ قابل برنامه ریزی در FPGA ها سوئیچ آنتی فیوز می باشد. آنتی فیوز بر عکس فیوز در ابتدا مانند مدار باز عمل میکند وموقعی که برنامه ریزی شود مدار بسته یا اتصال وصل می گردد، لذا آنتی فیوز عکس فیوز عمل میکند. چون ساختن آنتی فیوز با تکنولوژی CMOS ساده است، لذا در برخی از FPGAها استفاده می شود. شکل ساختار آنتی فیوز شرکت ACTELرا نشان می دهد.




شكل 3-11 ساختار سوئيچ آنتي فيوز شركت ACTEL

همان طور که در شکل(3-11) مشاهده می شود،سوئیچ آنتی فیوز بین سیم1وسیم2که یکی خروجی یک سلول منطقی و دیگری و رودی سلول منطقی دیگر است قرار داده شده است که با برنامه ریزی سوئیچ مذکور،دو سیم به طور دائم به هم وصل میشوند.

سوئیچ آنتی فیوز از سه لایه تشکیل شده است که دو لایه بالا و پایین هادی و لایه و سط عایق یا دی الکتریک می باشد زمانی که سوئیچ برنامه ریزی نشده باشد ار تباط بین دو لایه بالا و پایین قطع است یعنی سوئیچ باز می باشدولی هنگامی که سوئیچ برنامه ریزی شود،در این صورت لایه عایق تبدیل به لایه هادی می شودوار تباط دو لایه بالا و پایین برقر ار می شود،به عبارت دیگر سوئیچ بسته می شود.در سوئیچ مذکور لایه بالا از نوع پلی سیلیکون (POLY-SI)و لایه پایین سیلیکون از نوع (POLY-SI) و لایه پایین سیلیکون از نوع (POLY-SI) که با اعمال و لتاژ بین پلی سیلیکون و سیلیکون نوع (POLY-SI) دی الکتریک ذوب می شودواتصال دو لایه بالاوپایین بر قر ار می شود.

## 3-4: بلوک ورودی وخر وجی:



شكل 3-12:بلوك ورودي وخروجي

یک بلوک ورودی وخروجی (INPUT/OUTPUT BLOCK) در واقع آن بخش از FPGA است که رابط بین پایه های FPGA ومحیط خارج است . هر کدام از پایه های FPGA که مربوط به استفاده کننده باشد، (مثلا CCC) نباشد بلکه در اختیار استفاده کننده باشد که از آن به عنوان خروجی/ورودی داده استفاده کند.)به یک IOBربط دارد . سپس

IOB به مدارهای داخل FPGA وصل می شود. در حالت ساده یک IOB دارای سه فلیپ فلاپ است . یکی برای نگه داری داده هایی که از بخش داخلی FPGA می آید و قرار است فلاپ است . یکی برای نگه داری داده هایی که از بخش داخلی FPGA می آید و قرار است بیرون برود استفاده می شود .یکی برای کنترل بافری که مقدار ولتاژ معادل صفر یا یک را در خروجی قرار می دهد ،استفاده می شود .به این ترتیب که اگر قرار باشد از این پایه FPGA برای ورود داده استفاده شود آن وقت Output Buffer فعال شده تا داده بتواند وارد FPGA شود .در نهایت فلیپ فلاپ سوم برای نگه داری داده ای که قرار است از بیرون وارد FPGA شود .به کار میرود .هرسه FF دارای پالس ساعت یکسان وورودی یک حالت هستند .باید دقت کرد که می توان از هیچ کدام از FFها استفاده نکرد ودر واقع یک حالت (Combentional را برای ورودی و خروجی ها داشت.

## 3-5: بلوك هاى حافظه:

فرض کنید یک تابع منطقی با 20 متغیر را بخواهید روی FPGA پیاده کنید. در این صورت به تعداد زیادی CLB نیاز است. در حالیکه اگر RAMهای بزرگی روی مدار وجود داشته باشند می توان از آنها استفاده کرد.تمام FPGAهای جدید دارای بلوک های حافظه بسیار انعطاف پذیری میباشند در اکثر موارد طراح نیاز دارد داه های مربوط به مداررا در جایی ذخیره کند ،تا در نهایت مثلا بتواند الگوریتمی را روی انها انجام دهد .از طرفی قرار دادن MRAهای خارجی که در بیرون FPGA قرار دارند وداده ها را ذخیره می کنند، همیشه دادن RAMهای خارجی که در بیرون FPGA قرار دارند وداده ها را ذخیره می کنند، همیشه به صرفه نیست. چرا که او لا سرعت عملکرد انها کند است، ثانیا طراحی مدار را مشکل میسازد، ثالثا تعدادی از پایه های FPGAرا از دست میدهیم به عنوان مثال FPGA های SPARTAN -II است داارای بلوکهای حافظه هر کدام به ظرفیت 4096بیت که یکی از FPGA های 4096 بیت هر کدام از mraهای ایستا ۲×4096 یا ۲×2048 یا


 $1 \times 1024$  یا... را پیاده کند. جدول 1 حالتهای مختلف را نشان می دهد : (به صورت تعداد بیتهای

ممکن برای عرض گذرگاه های آدرس وداده)

جدول1:حالتهای	Width	Depth	ADDR Bus	Data Bus
مختلف RAM	1	4096	ADDR<11:0>	DATA<0>
	2	2048	ADDR<10:0>	DATA<1:0>
	4	1024	ADDR<9:0>	DATA<3:0>
	8	512	ADDR<8:0>	DATA<7:0>
انداره متمتنده	16	256	ADDR<7:0>	DATA<15:0>

از طرفی متوتن هر

بلوک ram را به صورت SIGNAL PORT و یا DUAL PORT پیکربندی کرد.در شکل (13-3) بلوک دیاگرام هر نوع RAM نشان داده شده است:



شكل3-3

پورت های اصلی یکsignal port ram چنین است:

[m:0] Add : که ورودی ادرس حافظه است و تعیین میکند خواندن و یا نوشتن از و به کجا باید انجام شود.

DIN[N:0] : که داده ورودی ایست که باید در حافظه ذخیره شود.

DOUT[n:0] : داده خروجی که حاصل عمل خواندن باید در ان ریخته شود.

WE : هنگامی که بالا باشد نشان می دهد که داده ای باید درون حافظه ریخته شود.

CLK: پالس ورودی به حافظه است کلیه اعمال با پالس ساغت سنکرون و انجام می شود.

هنگامی که یک BLOCK RAM به صورت DUAL PORT فرار است استفاده شود، دو پورت ورودی وخروجی داریم ودو پالس ورودی ساعت. هردو پورت به کل داده های موجود در RAM به بالا رونده پالیس ساعت هر دو می توانند از محل های مختلف حافظه بنویسند. (البته هر دو به صورت های مختلف حافظه بنویسند. (البته هر دو به صورت همز مان نمی توانند در یک آدرس بنویسند.)چنین شاختاری برای پیاده شازی یک همز مان نمی توانند در یک آدرس بنویسند.)چنین شاختاری برای پیاده شازی یک گیرنده کند وصل شود. فرستنده داده ها را به صورت BURST انتقال می دهد. به این ترتیب که در یک بازه زمانی بسیار کوچک حجم بسیار زیادی از داده را با سر عت زیادی به گیرنده می دهد. (مثلا فرض کنید فرستنده یک SERVER بسیار سریع است که به نوبت به هر کدام از میانگیر بین فرستنده وگیرنده نیاز است، پالس ساعت گیرنده فرکانس اندکی دارد ولی دائمی میانگیر بین فرستنده وگیرنده نیاز است، پالس ساعت گیرنده فرکانس اندکی دارد ولی دائمی است. در غوض فرستنده پالس ساعتی با فرکانس بالا دارد ولی به صورت لحظه ای اعمال می شود. اینجا یک FIFO

استفاده بسیار متداول دیگری که از DUALPORT می شود به عنوان B B می شود به عنوان B و CONVERTER می شود به عنوان B و B و CONVERTER




به این ترتیب می توان داده های 16 بیتی را دریافت و به صورت 32بیت ارسال نمود ویابر عکس

با BLOCK RAM می توان مدارهای متداول زیر را پیاده کرد. BLOCK RAM و BLOCK RAM و BLOCK RAM و BLOCK RAM و BLOKED LIST و BLOKE و BLOCK RAM و BLOKE E BLOKE و BLOKE E BLOKE و BLOKE E BLOKE E


## 3-6: سيم هاى ارتباط داخلى:

داخل FPGA مقدار بسیار زیادی سیم وجود دارد. تعداد بسیار زیادی هم سوئیچ که می توانند هر کدام از پورتهایشان را به هر کدام دیگر وصل کنند. مجموعه این سیم ها و Sitch Matrix هر کدام از پورتهایشان را به هر کدام دیگر وصل کنند. مجموعه این سیم ها و FPGA پیاده ها به کار می روند تا قسمتهای مختلف مدار های Logic که قرار است روی FPGA پیاده شوند به هم متصل شوند.در هر FPGA برای و Clk رای و FPGA سیم های خاصی وجود دارد که این امر در بسیاری از مواقع از جمله مواقعی که نیاز به انجام اعمال ریاضی است به سرعت عملکرد مدار کمک شایانی می نماید. شکل (3-14) شبکه ای که برای پخش کردن پالس داخل FPGA به کار می رود را نشان می دهد.




شكل 3-15: شبكه پخش CLK در يك FPGA

به عنوان مثال در Spartan-II تمام CLBهایی که در یک سطر قرار داند ،با خطوط ارتباطی مستقیم به هم وصل می شوند شکل(3-15)یک نوع از منابع ارتباطی روی FPGA را که برای CLB ها هم به صورت(QUAD) کتایی به کار می رود رانشان می دهد.



شکل 3-16 سیم های ارتباط مستقیم QUAD در در Spartan-II شکل

3-7 مدار های موجود برای تست عملکرد:




شکل: 17-3 مدار Boundary scan

این مدار برای وقتی استفاده دارد که بخواهیم حین عملکرد FPGA در مدار وضعیت پایه های مختلف آن را به دست آوریم این مدار در واقع یک شیفت رجیستر بزرگ است که دور تا دور FPGA را فرا گرفته است،چند پایه خاص روی هر FPGA وجود داردکه ورودی وخروجی این شیفت رجیستر وسیگنال های مربوط به کنترل آن را فراهم می آورد به این ترتیب هم می توانیم وضعیت سیگنالهای داخل FPGA رادر یک زمان خاص پیدا کنیم و هم مقادیر مختلفی را به داخل FPGA بفرستیم،به مجموع این پاتیه ها درگاه jtag میگویند.

تمام IC های بزرگ Logic حتما درگاه jtag دارند.به این وسیله می توان تست کردن عملکرد بخش های مختلف یک بورد را بسیار آسان کرد به این ترتیب که در یک لحظه خاص IC را متوقف میکنیم ومقادیر موجود در روی شیفت رجیستر داخل IC را شیفت میدهیم بیرون وبه وضعیت پایه ها(بدون نیاز به اسکوپ)یی میبریم وقتی که مدار بسیار بزرگ باشد یی به

ارزش این درگاه میبریم زیراکه می توان در یک لحظه وضعیت تمام خطوط ارتباطی را تشخیص داد.

#### 3-8: بلوكهاى ضرب كننده:



شكل3-18:شكل نمايي يك ضرب كننده 18×18

در بعضی از محصولات جدید هر دو شرکت Xilinx و Altera بلوک های ضرب کننده وجود دارد. یعنی عمل ضرب را می توان به دو صورت انجام داد. یکی استفاده از CLB ها ودیگری استفاده از ضرب کننده ها. به طور مثال برای virtex-II این بلوک ها 18 بیتی میباشند. اینها می توانند به صورت pipeline و یا در یک سیکل کار کنند. در حالت pipe طبیعتا سرعت بالاتر است. (حدودا 200 مگاهرتز) برای استفاده از این ضرب کننده ها می توان از Core بالاتر است. کمک گرفت.

اگر ابزار سنتز پیشرفته باشد هنگامی که در برنامه از عمل ضرب استفاده شده باشد به طور خودکار به سراغ بلوک های ضرب کننده ها می رود این ضرب کننده ها معمولا برای پردازش سیگنال (که عملا چیزی جز کانولوشن نیستند) بسیار مطلوب می باشد.

## 3- 9: ميكرو يروسسور داخلى:

این قطعه در محصولات جدید ی همچون Virtex-II Pro از شرکت Xilinx به کار گرفته شده است یعنی علاوه بر تمام قسمتهای Virtex-II دار ای چند میکرو پروسسور VVirtex-II با VHDL با Logic نیز می باشد که با آنها می توان مدارات مختلفی را پیاده سازی نمود.مدار VHDL با Verilogic طراحی می شود و اعمالی که باید Power PCانجام دهد به صورت برنامه (که

بعدا برای اجرا روی میکرو پروسسور Compile می شود. )نوشته می شود مجموعه اینها با هم عملکرد Virtex-II Pro را مشخص می کنند.این FPGA تخصصی بوده وبرای کارهای خاص (مثل سوئیچ های سریع) باید از آن استفاده نمود. PowerPC در واقع میکرو پروسسوری است که توسط IBM تولید می شود. هنگامی که که چنین مداری در یک FPGA استفاده می شود اصطلاحا به آن Hard Core IP می گویند.

## 3-10يك مثال:

تمام خصوصیات خوب یک FPGA را می توان در Virtex-II دید کوچکترین FPGA این خانواده XC2V40 است که دارای 256 عدد Slice می باشد. همچنین 4 بلوک حافظه و 4 بلوک ضرب کننده دارد. نهایتا برای مدیریت یالس 4 عدد Manager در آن تعبییه شده است. XC2V40 میتوتند تیا 88 پایه ICرا به استفاده کننده اختصاص دهد،استفاده كننده مي تواند با اين 88پايه هر كاري كه مي خواهد بكند. أنها را ورودی/خروجی تعریف کند وبه نحو مناسب آنها را به مدار داخلی FPGA ربط دهد تمام این کار ها بر اساس برنامه VERILOG و پاVHDL ای که استفاده کننده می نویسد و پا محدودیت هایی که در Implement تعیین می کند انجام می شود. بزرگترین ICدر این خانواده XC2V10000ست که با 61440 ، 61440که می توان با ان مدار های بسیار بزرگ را پیاده کرد. Sliceها در Virtex-II اصلاح شده اند تا مدارهای مختلفLogic بتوانند با تا خیر های کمتر پیاده شوند . در حال حاضر Virtex-II در چند SPEED GRADE مختلف توليد مي شود :5-،4-،6-،هر جه اين عدد بالا تر رود به اين مفهوم است كه در ساختن اين FPGA از مواد بهتر ،تكنولوژی پیشرفته ترواستفاده شده استوتاخیرها در FPGA کوچکتر می باشدیس یک FPGAبا speed grade برابر با 6- گران تر وسریعتر از همسان خود با سرعت 5- است با Virtex-II می توان مدار هایی تا فرکانس 300 مگا هرتز را بیاده کرد تعداد Block Ram هایی که در این FPGA استفاده می شود نسبت به تمام سری های قبل بیشتر می باشد. حجم هر بلوک 18 کیلو بیت است بلوک به صورت تک پورتی ودو پورتی قابل استفاده است و عرض پورتها می تواند متفاوت باشد . می توان تنظیم کرد که Block قابل استفاده است و عرض پورتها می خواهند بخوانند به یک محل حافظه دسترسی پیدا کنند (مثلا یکی Ram وقتی هر دو پورت می خواهند بنویسد .)به چه صورت عمل نماید .به طور مثال داده کنونی در آن محل به پورت مربوط به خواندن برود وداده جدید نوشته شود یا اینکه داده جدید نوشته شود و همان داده به پورت خواندن برود.

IOB در Virtex-II انواع مختلف تری از سیگنا لینگها را حمایت میکند . با استفا ده از Virtex-II می توان داده های (Low Voltage Differential Signaling) LVDS می توان داده های سریال را با سرعت 840 Mbit/sec

# فصل چهارم

## ایجاد یک پیکر بندی جدید در FPGA:

این عمل دارای مراحل مختلفی می باشد که هر مرحله نیز دارای چندین ابزار (برنامه) مخصوص به خود می باشد در همین راستا است که به معرفی برنامه هایی که در دنیای Fpga Compiler، Xilinx core generator، HDS کاربرد دارند مانند FPGA کاربرد دارند مانند Amplify، PKS، Leonardo Spectrum، می پردازیم و درباره آنها بحث می کنیم.

## 4-1 روشهای پیکر بندی:

switch عملی است که طی آن وضعیت عملکرد تمام mux هاو LUT ها و Configuration های داخل FPGA تعیین می شود دو روش برای برای انتقال اطلاعات پیکر بندی به داخل FPGA وجود دارد.

همان طور که گفته شد با استفاده از JTAG می توان داده ها را به داخل FPGA فرستاد.مود خاصی از عملکرد FPGAوجود دارد که طی آن اطلاعات آمده از درگاه JTAG برای پیکر بندی استفاده شده،در محل مناسب در FPGA قرار میگیرد.برای این منظور لازم است بوردی راکه FPGA روی آن قرار دارد به کامپیوتر وصل کرده تا اطلاعات از طریق JTAG انتقال یابد.با این کار می توان در هر لحظه مدار را تست کرده وحالتهای مختلف را آزمایش کرده .کابل های JTAG مدارساده ای دارد و به راحتی می توان ان را ساخت.کابل JTAG کرده .کابل های JTAG مدارساده ای دارد و به راحتی می توان ان را ساخت.کابل FPGA ها ی معمولا به صورت موازی به کامپیوتر وصل می شود.سپس به طور مثال برای FPGA ها ی شرکت XILINX برای آنکه داده های پیکر بندی را در FPGA ریخت باید از نرم افزار TTAG استفاده کرد.

روش دیگر (وقتی که قرار است FPGA در یک بورد مجزا کار کند)آن است که اطلاعات مربوط را در یک PROGRAM بریزیم وآن را به FPGAوصل کنیم. (معمولا PROGRAM کردن این PROM ها با استفاده از پورت JTAG آن انجام می شود.)در هنگام پیکر بندی کردن این PROM ها با استفاده میکند.انتقال بین داده ها به دو صورت موازی وسریال FPGA از اینPROMها استفاده میکند.انتقال بین داده ها به دو صورت موازی وسریال انجام می شود.همچنین دو حالت برای پالس ساعتی که با لبه بالا رونده آن داده انتقال می یابد ممکن است:حالتی که پالس ساعت ساعت از خارج FPGA تامین می شود که به آن حالت ممکن است:حالتی که پالس ساعت ساعت از خارج SLAVE تامین می شود که به آن حالت ممکن در آن با یک پالس خارجی داده به صورت سریال به FPGA انتقال می یابد. حالت دوم حالت MASTER است که در آن پالس انتقال داده را خود FPGA تولید میکند.در تمام FPGAها یک اسیلاتور نا

دقیق برای انجام این کار وجود دارد. این اسیلاتور یک پالس به طور مثال 2 تا8 مگا هرتزی (برای SPARTAN) تولید میکند. (که البته فرکانس آن دقیق نیست و تابع دما می باشد.) آنچه که در FPGA ریخته می شود یک فایل با پسوند BIT می باشدکه بعد از مرحله Implement ساخته می شود. آنچه که مهم است این است که طول فایل بیت صرف نظر از اینکه چه طراحی انجام شده است برای یک FPGA خاص همیشه مقداری ثابت می باشد. اینکه چه طراحی انجام شده است برای یک FPGA خاص همیشه مقداری ثابت می باشد یعنی به هر حال وضعیت تمام قسمتهای FPGA مشخص می شود. PROMهای خاص برای انجام این کار توسط شرکت های سازنده FPGAساخته می شود. بعضی از آنها OPT ROM هستند: OPT ROM که فقط یک بار روی آنها می توان برنامه میزی کرد. مثل سری کرد. مثل سری XC18Vxx بعضی دیگر به تعداد بار دلخواه قابل برنامه ریزی اند

## 4-2 مراحل ایجاد پیکر بندی:

کلا برای هر طراحی که قرار است روی FPGA پیاده شود،باید یک سری کار هایی مشخص انجام شود. ابتدا باید مدار اصلی طراحی شود . در طراحی مدار اصلی معمولا به این صورت عمل می کنند که ابتدا تعداد مدولها ، عملکرد هر مدول وارتباط آنها را با هم مشخص می کنند وسپس به طراحی تک تک مدول ها می پردازند . به این روش طراحی ،روش top می کنند وسپس به طراحی تک تک مدول ها می پردازند . به این روش طراحی ،روش وسپس می گفته می شود . یعنی شما ابتدا عملکرد کلی مدار را تعیین می کنید وسپس هر کدام از اجزا را به دفت توصیف می کنید تا آن نتیجه مطلوب حاصل شود. کلا کار هایی که تا مرحله آماده شدن کد Verilog انجام شبیه سازی انجام می شود را Verilog می طرحله گویند. پس بعد از مرحله Posign Entry کدهای Design Entry ما آماده هستند. حال به مرحله گویند و پس بعد از مرحله Function Simulation می رسیم. در این مرحله عملکرد مدار در حالت تاخیر صفر شبیه سازی می کنیم تا مطمئن شویم طراحی را درست انجام داده ایم . یعنی هر دفعه به ورودی

مقادیر مختلفی می دهیم وبا توجه به خروجی صحت عملکرد مدار را بررسی می کنیم .و اگر جواب هر یک از مراحل تست درست نباشد دوباره باید به مرحله Design Entry باز گشت وطرح را اصلاح کرد.معمولا همراه هر مدول Verilog که نوشته می شود یک برنامه دیگر (یک مدول دیگر) به اسم Verilog test fixture هم نوشته میشود.این برنامه سیگنال های ورودی مناسب برای هر مدول تحت تست را تولید می کند . به این ترتیب عملکرد کلی این طور است که با استفاده از یکی از نرم افزارهای شبیه سازی Verilog مجموعه مدول اصلی و مدول تست آن را ،که به هم و صل شده ا ند را شبیه سازی کرده و صحت عملکرد مدول اصلی را بررسی می کنیم.

پس از اطمینان از عملکرد صحیح مدار ، نوبت به مرحله Synthesis می رسد. در این مرحله با استفاده از یکی از نرم افزار های Synthesizer مدار را تبدیل به مجموعهای از گیتهای منطقی می کنیم. می توان این مجموعه گیتها را دوباره تبدیل به برنامه Verilog کرد وحاصل راشبیه سازی کرد تا از صحت خروجی برنامه Synthesizer مطمئن شویم. تا این مرحله به عنوان ابزار های شبیه سازی وسنتز از برنامه های هر شرکتی می توان استفاده نمود.مرحله آخر آن است که خروجی Synthesizer را به ابزار placement بدهیم.ابزار TPGA ابزاری است که خروجی Synthesizer را تبدیل به ترکیبی از المان های موجود در Placement می نماید. سپس این عنصرها را در جای مناسب روی FPGA قرار می دهد . (Placement) و بین آنها را سیم کشی می کند (Routing) . در نهایت یک فایل با پسوند BIT تولید می کند و بین آنها را سیم کشی می کند(Program کردن Rom ای که قرار است به FPGA وصل شود

ابزار Implementهر شرکت مخصوص خودش است،مثلا برای FPGA های Xilinx حتما باید از ابزار Implement خود Xilinx استفاده کرد.

# 4- 3 طراحی ابتدایی:



برای کسانی که می خواهند یک برنامه Verilog معمولی بنویسند ،به عنوان برای کسانی که می خواهند یک برنامه Verilog معمولی بنویسند ولی entry tool فقط یک Editor خود را درآن بنویسد ولی برای پروژه های بزرگ این اصلا کافی نیست.

1-3-4 نرم افزار ( HDL Designer : یکی از قدر تمند ترین نرم افزار هایی که می توان برای Design Entry استفاده کرد HDL Designer تولید شرکت OraphICs می باشد . HDL Designer می باشد . HDL Designer می باشد . HDL Designer می باشد . Werilog می تواند از HDS می توان یک مدار شامل : شده است ، کد Verilog بساز دبه عبارت ساده به کمک HDS می توان یک مدار شامل : Block Diagram هایی که ورودی /خروجیها ،مدول ها وار تباط های آنها با هم را نشان می دهد.

\_State machine ماشین های حالت که بر اساس لبه ساعت ومقدار ورودی از یک حالت به یک حالت به یک حالت دیگر می روند و خروجی مناسب را هم تولید می کنند.

\_Truth Table جدول های در ستی را بر اساس ورودی، خروجی را مشخص می کنند.

\_Flow Chart که نشان می دهد یک مجموعه منظم کارها رزا با توجه به شرایط در هر مرحله چگونه باید انجام شود.

طراحی کرد بدون اینکه نیاز باشد حتی یک سطر که vrilog و یا VHDL نوشته شود. به طور مثال در پیاده کردن Machine State فقط حالتهای ماشین که به صورت دایره هستند در نقاط مناسب روی صفحه گذاشته میشوند و با یک سری خط جهت دار به هم وصل میشود. این خطوط در واقع بیانگر transistion از یک حالت به حالت دیگر هستند. شرطی را که طی آن این انتقال از یک حالت به یک حالت دیگر رخ می دهد، همچنین خروجی که باید در این هنگام تولید شود روی این خط نوشته می شود .در رسم بلوک دیاگر ام بلوکها پهلوی هم قرار گرفته وبین انها سیم کشی می شود .در نهایت باید Truth Table ایجاد شود که تعیین میکند در ازای هر ورودی چه خروجی باید داده شود. در نهایت یک Flow Chart در نهایت یک همان است

که در برنامه ریزی از آن استفاده می شود. یک مجموعه اعمال مشخص از بالا به پایین به ترتیب انجام خواهند شد. شرط هایی که معمولا باعث برش به نقاط مناسب می شود.

آنچه که HDS به وجود می آورد چیزی جز کد Verilog نیست . HDS می تواند طرح هایی را که اصلا Verilog به بوده خود به خود تبدیل به کد کند . کدی که تولید می کند synthesable است. یعنی قابل تبدیل به مجموعه گیت های منطقی می باشد وابزار سنتز می تواند آن را تحلیل کند. به هر حال این امکان HDS نیاز به دانستن Verilog را منتقی Verilog نیاز به تسلط کامل بر VERILOG را منتقی ند، وبرای استفاده موثر از طرح های HDS نیاز به تسلط کامل بر VERILOG می باشد. آموزش طرز عملکردن با HDS ساعتها زمان را می طلبد به عنوان یک مرجع خوب برای شروع کار می توان به Tutorialای که در بخش Help آن وجو دارد، رجوع کرد.

2-3-4 نرم افزار Core Core است از آن به صورت آماده در طرحها استفاده کرد. به طورمثال در بسیاری از آماده شده و می توان از آن به صورت آماده در طرحها استفاده کرد. به طورمثال در بسیاری از مدار های Logic شمارنده وجود دارد ، حال به جای آن که هر باربرای یک مدار یک شمارنده طراحی شود و بهینه سازی شود ،یک گروه طراح یک شمارنده قابل انعطاف و بهینه از لحاظ سرعت طراحی می کنند و آنها را به فروش می رسانند به این ترتیب یک کار لازم نیست چندین بار تکرار شود. Core Generator نرم افزاری است که این نوع مدار های آماده را به صورت فایل edif تولید می کند. تنها باید در برنامه Verilog مدولی که توسط Core توصیف آن لازم نیست. بعدا هنگام انجام عمل Generator کار در و به این ترتیب مدار وارد نمود ولی توصیف آن لازم نیست. بعدا هنگام انجام عمل از سنتز مدار اصلی قرار می گیرد و به این ترتیب مدار و صدر در در در به بقیه مدار ها اضافه می شود.

Editor 3-3-4 های قدرتمند: یکی از مهم ترین ابزارهایی که درطراحی استفاده می شود Editor 3-3-4 معمولی است که برای کارهای ساده Editor یک Notepad یک Editor معمولی است. یک Editor خوب حتما باید خاصیت Editor خوب حتما باید خاصیت

و غلط یابی کد Verilog را برای کاربر آسان کند. در حال حاضر دو Verilog فوق العاده قدر تمند برای نوشتن کد Verilog وجود دارند: اولی textpad که فقط تحت ویندوزموجود است و دومی nedit که تحت Linux کار می کند واز TextPAD بهتر می باشد زیرا هم OPEN SOURCE است و هم تمام آن کار ها را انجام می دهد .نکته ای که نباید فراموش نمود ر عایت نظم در نوشتن برنامه می باشد زیرا با ر عایت نظم، هنگامی که برنامه ای بزرگ شود تست کردن و غلط یابی آن آسان تر می شود.

#### 4-4 شببیه سازی:

برنامه هایی وجودد ارد که کد Verilog را می گیرند و عملکرد آن را شبیه سازی می کنند. به این ترتیب که شکل ورودی مدول تحت تست برای آنها تعیین می شود و آنها خروجی مدول را می دهند.

4-4-1 نرم افزار Modelism: Modelism است یکی از قوی ترین و مشهور ترین شبیه ساز خود یکی ااز شعبات mentor graphics است یکی از قوی ترین و مشهور ترین شبیه ساز هایی است که که برای شبیه سازی مدارهای Logic که با VHDL یا هر دو توصیف شده اند، به کار می رود . کار در ساده ترین حالت خود حول یک صفحه به نام توصیف شده اند، به کار می رود . کار در ساده ترین حالت خود حول یک صفحه به نام Waves می چرخد که در آن تمام شکل موج ها نمایش داده می شود . در ابتدای کار که Modelism بالا می آید تنها یک پنجره کوچک در اختیار استفاده کننده قرار می دهد تا دستورات خود را وارد نماید برای اینکه عملکرد مشخص شود با یک مثال ادامه می دهیم: فرض کنید می خواهیم عملکرد مدار ساده مولتی پلکس 4 بیت را شبیه سازی کنیم. اولین کاری که لازم است، نوشتن یک مدول دیگر است که سیگنالهایی را که برای تست مدول اصلی کاری که لازم است، نوشت بین برنامه اصلی یک برنامه دیگر نوشته شود که نوشتن آن هم چندان آسان نیست و افراد مبتدی ممکن است که ترجیح دهند که شکل موجها رامستقیم و بدون

استفاده از یک برنامه دیگر به مدول اعمال کنند. هر چند با گذشت زمان فرد به اهمیت تست کردن مدول یی می برد. و به نوشتنTest Fixture های مناسب روی خواهد آورد.

ممکن است که نوشتن Test Fixture ویا به عبارت دیگر Test Bench برای طراح از خود مدت زمان لازم برای طراحی بیشتر طول بکشد در همین زمان است که بسیاری از نکات مخفی طرح برای طراح مشخص می شود و به بسیاری از اشتباهاتش پی می برد. Verify کردن یک مدول یعنی، بررسی اینکه آیا ان عملکرد درست است یا خیر،که خود یک علم است

شرکتهای فراوان ومحصولات متنوعی برای انجام عمل Verification وجود دارد.معمولا تست یک مدول به این صورت انجام می شودکه ابتدا با Verilog یا SystemC یا ...، برای آن یک مدول نوشته می شود یعنی برنامه ای نوشته می شود که هر چند قابل سنتز نیست همان شکل موج ها را در مقابل بحریک ورودی تولید می کند. حال با استفاده از یکی از نرم افزار های مشهور برای Verification به طور مثال Specman Elite از Verisity یا Vera محصول شرکت Synopsys یا Test Builder محصول Cadence که به صورت Open Source و free منتشر می شود )به هرصورت با یکی از این نرم افزار ها انواع واقسام شكل موجها وحالتهايي راكه ممكن است پيش آيد ايجاد مي شود واين شكل موجها به هر دو مدول (مدول اصلی که به آن DUT یعنی Design Under Test یا DUV یعنی Design Under VerifICation می گویند ومدلی که برای این مدول نوشته شده است.) فرستاده مي شود حاصل خروجي مدول اصلي ومدل أن با هم مقايسه مي شود واگر باهم انطباق داشتند از صحت عملكرد مدار اطمينان حاصل مي شود (البته تا حدودي چون ممكن است که خود مدل هم اشتباه باشد.)Specman ویا Vera هر کدام برای تولید شکل موج های ورودی زبان برنامه نویسی مخصوص خودشان را دارند معمولا این زبانها خیلی شبیه

```
به+++ هستند.البته بحث راجع به Verification بسیار گسترده است و در این جا فرصت بحث بیشتر درباره آن را نداریم. برای مدول ساده مولتی پلکس 4 بیت TEST FIXTURE این چنین است:
```

```
module mux_test_fixture;
reg [3:0] mux_in;
reg [1:0] mux_control;
reg clk;
wire mux_out;
four_bit_mux IO(.mux_out (mux_out),
.mux_in (mux_in),
.mux_control (mux_control),
.clk (clk));
initial begin
mux_control = 0;
clk = 0;
mux_in = 0;
end
always #4 clk = \sim clk;
always #6 mux_control = mux_control + 1;
always #8 mux_in = mux_in + 5;
endmodule
```

در نوشتن Test Fixture سعی میشود طیف متفاوتی از سیگنالهای ورودی به مدول اصلی اعمال می شود و خروجی آنها بررسی میگردد. پس هم اکنون دو فایل موجود است :اولی برنامه Verilog اصلی است با خود دارد و نام آن : four\_bit\_mux.v می باشد . فایل دیگر افعاد فایل دیگر افعاد است و نام آن mux\_test\_fixture می باشد . نکته ای که باید در نظر داشت این است که او لا test fixture دارای پور تهای ورودی و خروجی نبوده و ثانیا مدول اصلی در داخل test fixture به کار گرفته شده است تا به آن سیگنال داده شود . پس در اینجا مدول مرتبه بالاتر یا اصطلاحا top level ،مدول stature مدول شود .

دو واژه test bench و test fixture هر دو برای مدولی که به منظور تست برنامه دیگر نوشته می شود به کار می روند هر چند واژه درست تر test fixrure است . Verilog مخصوص زبان VHDL بوده و test fixture مخصوص زبان

حال اگرفرضا ً دو فایل فوق در دایرکتوری D:\test قرار داشته باشند برای باز کردن اینها در modelism دستور زیر را باید وارد کرد :

Cd{D:/test}

حال لازم است که در این دایر کتوری یک library ساخته شود library آن دایرکتوری است که برنامه های Verilog ما به صورت کامپایل شده در ان قرار می گیرد وقتی قرار است عمل شبیه سازی انجام شود اطلا عات از آن دایرکتوری خوانده می شود . پس این دستور وارد می شود:

Vlib sim\_1

حال اگر به d:test مراجعه شود یک دایرکتوری به نام  $simu_1$  ساخته شده است. حال باید برنامه های verilog کامپایل شده و داخل دایر کتوری verilog ذخیره شود:

vlog -work sim\_1 four\_bit\_mux.v mux\_test\_fixture.v

با صادر کردن دستور Modelism ، vlog آن دو فایل را می خواندوحاصل compile را داخل sim\_1 ذخیره می کند.از طرفی گزارش می دهد که مدول top کدام است. حال می توان simulator را احضار کرد:


vsim sim\_1.mux\_test\_fixture

با این دستور ها signalsو waves آشکار می شود:

view signals; view wave

با رفتن به پنجره سیگنال و با کمک shift و ماوس تمام سیگنالها انتخاب می شوند سپس می توان آنهارا با کشیدن به داخل پنجره wave منتقل نمود. با وارد کردن دستور زیر در پنجره MODELISM شبیه سازی برای یک میکرو ثانیه انجام می شود.

Run 1 us می تو ان شکل موجهای حاصل در بنجر ه wave را دید



حال بعد از صحت عملکرد مدار می توان به مرحله بعد یعنی Synthesis رفت کارهای فوق ساده ترین کارهایی بود که می توان در مدلیسم انجام داد . Modelism از Verilog PLI از که می توان در مدلیسم انجام داد . مایت می کند. به این ترتیب به طور مثال می توان خروجی های شبیه سازی را به جای روی صفحه wave در پنجره برنامه ای که با visual در پنجره برنامه ای که با wave نوشته شده است دید با می توان با هسته داخلی شبیه ساز ارتباط بر قرار کرد ،به آن داده وارد نمود یا داده از آن دریافت کرد. TCI، Scripting را به طور کامل حمایت می کند.در واقع ورودی COMMAND در Modelism چیزی جزیک tci shell چیزی جزیک در دنیایی که

بزرگترین طرحها باید در کوتاه ترین زمان ممکن به مراحل نهایی خود برسند،scripting واتو ماتیک کردن کارها بسیار اهمیت دارد.

2-4-4نرم افزارLDV: LDV محصول شركت Cadence در واقع مجموع چند شبيه ساز Verilog و VHDLاست که به صورت یک محیط مجتمع عرضه شده اند اولین شبیه ساز Verilog-XL است که در واقع یک نسخه بهبود یافته از Verilog-XL یک شبیه ساز تمام عیار Verilog است. به مفهوم این که هنگام کار با آنها بسیاری از مفاهیم برنامه نویسی با Verilog ،که به خاطر سخت بودن کار با آنها، در شبیه ساز های دیگر حذف شده اند و یا مورد توجه قرار نمی گیرند،در Verilog-XL آشکارا دیده می شوند. -Verilog XL قابلیت هایی دارد که بقیه شبیه ساز ها ندارند. Verilog-XL دارای یک سری SYSTEM TASK هایی است که بقیه شبیه ساز ها آن را ندارند این به کاربر کمک می کند که بتواند برای شبیه سازی (به خصوص برای تست.)از قابلیت های بیشتری استفاده کند برنامه شبیه ساز دیگری که در LDV وجود دارد Affirma NC-Verilog است که یک شبیه ساز Verilog بسیار سریع است. عملکرد آن به این ترتیب است که برنامه Verilog ای که قرار است شبیه سازی شود می گیرد و آن را تبدیل به مجموعه ای از دستورات اسمبلی مخصوصی CPU ای که قرار است شبیه سازی روی آن انجام شود می نماید تبدیل به گونه ای انجام می شود که اجر ای دستور ات اسمبلی و مقادیری که بر ای هر کدام حاصل می شود ،معادل با وضعیت سیگنالها وسطح منطقی آنها در مدار تحت شبیه سازی باشدبه همین خاطر به آنها NC-Verilg يعنىNC-Verilg مي گويند فايل دستورات اسمبلي حاصل مستقیما برای اجرا شدن بهCPU داده می شود.

مقادیر سیگنالها در یک database ذخیره می گردد تا استفاده کننده بتواند آنها را ببیند به این ترتیب عمل شبیه سازی با سرعت بسیار بالایی انجام میشود.این نوع شبیه ساز ها برای طرح های بسیار بزرگ استفاده می شود. البته برای طرح های کوچک هم می توان از آنها استفاده

کرد .در نهایت می توان از نظر کارشناسان گفت که LDV از Modelism بسیار سریعتر، و پایدار تراست Modelism در حال حاضر هم مقدار زیادی bug دارد، ولی LDV از این لحاظ بسیار بهتر است. LDV هم مثل Modelism به طور کامل tci را حمایت می کند. باید دقت کرد از آنجا که توسعه دهنده اصلی Verilog کود شرکت Cadence است معمولا جدید ترین قابلیت ها به LDV اضافه می شوند. LDV اضافه می شوند.

#### 4-5 سنتز:

مهم ترین مرحله برای ساختن هر IC منطقی که از زبانهای توصیف سخت افزاری برای آنها استفاده شده است ،مرحله Synthesis است در این مرحله کد HDLتبدیل به مجموعهای از گیتهای مناسب می شود.

محصول شرکت Synopsys یک Synopsys آسان برای استفاده است برنامه دارای یک Toolbar یک Synopsys آسان برای استفاده است برنامه دارای یک Toolbar است که تمام کار ها را از طریق آن می توان انجام داد اولین دکمه روی که می خواهیم یک پروژه جدید راآغاز کنیم به کار می رود مثلا فرض کنید بخواهیم هنگا می که می خواهیم یک پروژه جدید راآغاز کنیم به کار می رود مثلا فرض کنید بخواهیم D:\test کنیم ابتدا روی New Project کلیک کرده به دایر کتوری four\_bit\_mux می رویم که فایل در آن است و سپس 1 synth را انتخاب می کنیم. حال باید نام فایلهایی که باید سنتز شوند را وارد کرد .yyyy آنالیز می کند سپس در پنجره مقابل آن یک تیک را برای اطمینان از لحاظ در ستی syntax آنالیز می کند سپس در پنجره مقابل آن یک تیک می زند حال روی علامت مثبتی که در کنار نام فایل وجود دارد کلیک میکنیم تا تا اسم مدولهای داخل فایل نشان داده شود . در داخل این فایل وجود دارد کلیک میکنیم تا تا اسم مدولهای داخل فایل نشان داده شود . در داخل این فایل کودام کوده به مدول به نام مدوله و جود دارد دقت می کنیم یکی از آنها پر رنگ می شودروی آن کلیک کرده یک در ینجره ظاهر می شود که در آن باید مشخص نمود که سنتز برای کدام FPGA از کدام شرکت

انجام شود.مثلا XILINX ویا 2 Spartan ویا 2S15. با فشار دادن OK ممل سنتز و Spartan و Spartan می شود.حال می توان حاصل را در پنجره سمت راست مشاهده نمود.در این بخش روی four\_bit\_mux-optimized کلیک کرده همزمان به Toolbar می کنیم این بخش روی four\_bit\_mux-optimized کلیک کرده همزمان به EDIFدقت می کنیم با انتخاب دکمه ای که فعال شده است فایل EDIF تولید می شود.فایل EDIFاستاندار دی پنیرفته شده در بین تمام شرکتهای تولید کننده مدار اتLogic است وحاوی اطلاعاتی مربوط به چگونگی وصل شدن گیتها به هم و نوع گیت هایی که استفاده شده، می باشد. در واقع یک استفاده شده، می باشد. در واقع یک استفاده این مدار را به همراه خود دارد.این فایل ورودی مرحله بعد یعنی Implement است. پس روی دکمه ی مربوط در Toolbar کلیک کرده وسپس مارا می زنیم. FPGA Express پس روی دکمه ی مربوط در دایرکتوری که دایرکتوری پروژه بود می سازد.حال یک فایل با پسوند EDF در دایرکتوری Synth\_1 که دایرکتوری پروژه بود می سازد.حال می توان به مرحله implement رفت.

FPGA Compiler II نیز محصول شرکت Synopsys می باشد و در واقع با FPGA Compiler II فرقی ندار د همیشه تکنولوژی های جدیدی که به برنامه سنتز کننده داده می شود به Express فرقی ندار د همیشه تکنولوژی های جدیدی که به برنامه سنتز کننده داده می شود بعد ارز اینکه تست های کافی روی آن به عمل آمد این امکانات به FPGA Express هم اضافه می شود.

محیط آن کاملا شبیه FPGA Express است.در حال حاضر Synopsys اعلام کرده که دیگر نرم افزاری به نام FPGA Express تولید نخواهد کرد وفقط FPGA Compiler تولید خواهد شد.

Leonardo Spectrum: Leonardo Spectrum محصول شرکت Leonardo است که خود جزئی از شرکت Mentor Graphics می باشد. با examplar FPGA است که خود جزئی از شرکت Leonardo نسبت به FPGA نسبت به examplar دارای تنظیمات بیشتری است.سه پنجره اصلی در آن وجود دارد ،اولی روند عمومی کار را ومراحلی که تا تولید شدن فایل express شوند را نمایش می دهد،در دومی

می توان دستور یا تنظیم هایی را که لازم است وارد نمو دو سوم پیا مهایی است که Leonardo

مزیت Leonardo نسبت به FPGA Express در این است که Command Shell این طور نیست پنجره دوم)در محیط GUI قرار دارد.در صورتی که برای Express این طور نیست و GUI قرار دارد.در صورتی که برای GUI قرار گرفته است.در حال حاضر دیگر Mentor و GUI نرم افزاری به نام Leonardo Spectrum تولید نمی کند و قصد داردبه جای آن نرم افزاری به نام precision Synthesizer ارائه دهد که به نظر می رسد یک نرم افزار سنتز فیزیکی خواهد بود.

3-5-4 نرم افزار Symplicity : simplify : simplify است که با هوشترین و بهترین نرم افزار سنتزی است که وجود دارد (ابزار سنتز معمولی نه سنتز فیزیکی)استفاده از این نرم افزار هر روز در بین طراحان متداول تر می شود. کار کردن با آن کمی سخت است ولی قابلیتهایی دارد که سایر ابزار سنتز ندارند.

# 4-5-4 سنتز فيزيكى:

وقتی ابزار سنتز می خواهد مداری را تبدیل به گیت های معادل بنماید روشهای متفا وتی را پیش رو دارد ولی اینکه کدام روش ممکن است رضایت بیشتری به کاربر بدهد یک روش است که بستگی به خواسته او دارد مثلا اگر برای او سطح اشغال شده توسط مدار بر روی FPGA مهم باشد باید optimization بر حسب Area انجام شود ویا اگر بخواهد مدار سرعت بیشتری داشته باشد ومهم نباشد که چه سطحی وچه تعداد سلولی از FPGA اشغال می optimization بر حسب speed انجام شود یا شاید بخواهد حالت متعادل را پیاده شود باید Optimization بر حسب کند

حال فرض می کنیم که Optimization باد بر حسب سرعت انجام شود معیار نرم افزار سنتز برای اینکه کدام مدار سریعتر است چیست؟نرم افزار سنتز دارای کتابخانه هایی می باشد که

در آنها برای هر FPGA نوع گیتها و میزان تاخیر هر کدام مشخص شده است.پس برنامه می تواندبرای هر کدام از مدارها بیشترین تاخیر را با جمع زدن تاخیر گیتها روی طولانی ترین مسیر Logic ای که در هر مدار وجود دارد محاسبه کرده ومداری را انتخاب کند که کمترین تاخیر را دارا می باشد.

اما درا ینجا نکته ای وجود دارد و آن این است که آیا این تاخیر ها در و اقعیت هم همین قدر می مانند. حال با یک مثال موضوع را روشنتر می نماییم. عناصر روی FPGA باید با سیم با هم ارتباط داشته باشند که این سیم ها (منابع Routing )خودشان می توانند تاخیر قابل ملاحضه ای را در مدار ایجاد کنند ابزار سنتز هنگامیکه عمل سنتز را انجام میداد هیچ گونه اطلاعی از تاخیر ها نداشت در حالیکه برای بهترین انتخاب باید اینها هم در نظر گرفته شوند.

یک Phisical Synthesizer در هنگام سنتز نه تنها به تاخیر گیتها بلکه به تمام تاخیر های ممکن، با توجه به حرارتی که در هر ناحیه از IC تولید می شود ،با توجه به وضعیت سیمهای اتصالی ،نحوه قرار گرفتن Cell ها رویDevice و خلاصه با توجه به واقیت فیزیکی IC اتصالی ،نحوه قرار گرفتن Phisical Synhesizer و خلاصه با توجه به واقیت فیزیکی Phisical Synhesizer. که قرار است این طرح روی آن پیاده شود توجه دارد . Routing و Placement و توانایی رادارد که اعمال Placement و gouting را همزمان انجام دهدیعنی همان طور که دارد کدها را سنتز وبهینه سازی می نماید هم زمان Placement را هم انجام می دهد وتاخیر ها را اندازه می گیرد واگر رضایت بخش بود کار را تمام می نماید واگر نه دوباره سنتز را به صورتی دیگر انجام می دهد پس خروجی نهایی یک Phisical Synthesizer فایلی است که شود.) اوایل عمل Place&Route شده است. (یعنی نهایی ترین چیزی که باید روی IC پیاده شود.) اوایل عمل Synthesis جدای از اعمال Place&Route انجام می شد. مثلا برای ASIC این طور بود که ابتدا مدار را با Place&Route سنتز می کردند وسپس با یک اجزار احمال Dracoulla از شرکت Design Compiler از محمد که اگر سنتز می در نهایی Place&Route مدار نهایی Place&Route مدار نهایی Place&Route مدار نهایی Place&Route مدار نهایی Place مدا ما بعدها معلوم شد که اگر سنتز

Place&Route با هم انجام شود نتیجه بسیار بهتر است و در نتیجه هر کدام از شرکت های Synopsys و Phisical Synthesizer های مخصوص خود کردند.

Synopsys نرم افزار Phisical Compiler را تولید کرد و Cadence نرم افزاری به نام Phisical Compiler برم افزار های بسیار Phisical Kowledgeable System یا (PKS) راتولید نمود که نرم افزار های بسیار قدر تمندی می باشند که در بسیاری از طراحی های ASIC به کار می روند.

امادر حوزه FPGA مشکلاتی وجود دارد زیرا ابزارهایPlace &Route در دست سازندگان FPGA می باشد مثلا XILINX نرم افزار ISE را تولید می کند که هسته آن برنامه ساده ای به نام PAR می باشد که عملPlace &Route را انجام می دهد.پس شرکتهای سازنده ابزارهای سنتز فیزیکی به مشکل نداشتن برنامه Plce&Route برمی خورنده ابزارهای سنتز فیزیکی به مشکل نداشتن برنامه افزاری به نام Amplify ساخته است که یک sinplICity نرم افزاری به نام Phisical Synthesizer ساخته است که یک Phisical Synthesizer مخصوص FPGA استالبته این کار را با همکاری نزدیک Xilinx انجام داده است.

با این ابزار می توان طرح را برای پیاده سازی در یک ناحیه خاص بهینه سازی نمود وتاخیرها را با نسبت خوبی تخمین می زند و آنچه را که در هنگام place&Route رخ می دهد را با تقریب نسبتا خوبی حدس می زند. Amplify می تواند طرحی را که یکبار دهد را با تقریب نسبتا خوبی حدس می زند. Implement شوند

# 4-5-5 مقایسه بین نرم افزارهای سنتز:

در فرکانسهای بالاتر از 125 مگا هرتز Leonardo Spectrum از همه ضعیف تر عمل می نماید .در بین FPGA Express هنوز هم جدال وجود دارد و هردو مدارها را به نحو مناسبی سنتز می کنند .هر چند گزارشهایی که Synplify می دهد بسیار دقیقتر از

Express است در نهایت شاید بتوان گفت که در حال حاضر بهترین گزینه استفاده از Amplify که یک ابزار سنتز فیزیکی است می باشد.

#### 4-6 يياده سازى:

آخرین مرحله انجام یک پروژه ساده با FPGA مرحله ای است که در آن فایل EDIFسنتز شده دریافت و ،مدار مربوط به آن روی FPGA پیاده می شود.نرم افزار های مر بوط به این بخش را فقط شرکت تولید کننده FPGA دارند. Xilinx هم برنامه هایی را که برای پیاده سازی مدار روی FPGA و بعد شبیه سازی نتیجه کار ، به کار می روند به صورت یک مجموعه برنامه در یک محیط مجتمع ارئه می دهد.مانند Xilinx Foundation و SEI . در واقع قفایل برنامه در یک محیط مجتمع ارئه می دهد.مانند وما در اینجا سه فایل مهم اجرایی لصلی و اجرایی مهم وجود دارد که کل کار به عهده آنهاست وما در اینجا سه فایل مهم اجرایی لصلی و هر کدام را به صورت مختصر بررسی می کنیم:

#### :Translation 1-6-4

عملکرد برنامه NGD می سازداین فایل NGD منبع تمام کارهای بعدی خواهد بود.تمامی روی آن یک فایل NGD می سازداین فایل NGD منبع تمام کارهای بعدی خواهد بود.تمامی اطلاعاتی که برای مراحل بعد لازم است از جمله محدودیت ها ،پایه ها و ...در این فایل قرار می گیرند.از طرفی در برخی روشهای طراحی کل طرح را با هم سنتز نمی کنند بلکه آن را جدا جدا سنتز می کنند بنا بر این طرحی که قرار است پیاده شود 2یا بیشتر فایل EDF پیدا می کند . ACD بیدا می سازد. به کند . NGDBUILDER اینها را به هم می چسباند ویک فایل واحد از روی آنها می سازد. به این کار Design Expantion می گویند. (پس مثلا اگر Core یا Core دار آنها استفاده می شود.)

2-6-4 برنامه map.exe فایل Mapping مرحله قبل را می گیرد و یک فایل map.exe مرحله قبل را می گیرد و یک فایل FPGA بر روی NGD به ما می دهد. دقت کنید که هنوز برای هیچ کدام از عناصر NGD بر روی NCD محلی در نظر گرفته نشده است بلکه فقط دسته بندی ثباتها و LUTها تعیین شده است فایل

NCD حال تمام عناصری را که در مدار هستند را در خود ذخیره کرده است ولی به صورت Unplaced&Unrouted .

#### :Placement 3-6-4

در این مرحله برای تمام عناصر موجود در NCD محلی روی FPGA در نظر گرفته می شود. حاصل کار باز هم یک فایل NCD خواهد بود ولی این بار عناصر موجود در فایل NCD به صورت Placed شده هستند. هنوز هم سیم های بین عناصر Unrouted هستند واز منابع Routing استفاده نشده است.

## :Routing 4-6 -4

آخرین وتقریبا مهم ترین مرحله کار Routing می باشد که طی آن عناصری که روی FPGA در مکان های مشخصی در Block RAMهای،Slice هاو... قرار دارند با سیم وبا استفاده از منابع Routing روی FPGA به هم متصل می شوند .نتیجه یک Routing خوب یک فرکانس عملکرد خوب است . هر چه الگوریتم های Routing بهتر عمل کند،کار بهتر انجام خواهد شد فایل اجرایی ای که عمل Place&Route را انجام می دهد par.exe نام دارد.

## 4-7بر آورد سرعت نهایی مدار:

فرض کنید مداری را Implement کردیم برای دانستن فرکانس کاری مدار واینکه از هنگام ظاهر شدن داده لبه بالا رونده در کلاک تا زمانی که داده در خروجی ظاهر شود چه زمانی طول می کشد SET UP، های مر بوط به فیلیپ فلایها چقدر است و .. نرم افزار Analizer این کار را برای ما انجام می دهد.تمام تاخیر های خروجی و تا خیر های مدار های داخلی محاسبه می شوند و به صور ت گزارش به استفاده کننده داده می شوند.

# فصل پنجم زبان توصیف سخت افزار VHDL:

زبان توصیف VHDLبرای توصیف و شبیه سازی مدار های دیجیتال از ساده ترین نوع گیتها،تا سیستم های پیچیده تر مداری مانند پروسسور ها و...ویا در طراحی مدار های کاربرد

خاص (APPILICATION SPECIFIC INTEGRATED CIRCUITS) خاص کار برده می شود.

VHDLیک زبان استاندارد بین المللی بر ای توصیف مدار های دیجیتال به صورت BEHAVIOR و STURCTURAL است ،که می توان با آن طراحی سیستم های دیجیتال را به صورت برنامه ،به صورت متن بر ای کامپیوتر ها مهیا نمود تا توسط مهندسین ، متخصصین و شرکتها در تمام دنیا قابل استفاده باشد.

اصولا VHDLبرای شبیه سازی مدارهای سخت افزاری طراحی شده بود .ودرآن موقع ابزارهای سنتزیا CADبرای طراحی یا پیاده سازی کامپیوتری وجود نداشت،ولی باپیشرفت ابزارهای برنامه ریزی FPGA، VHDLبرای طراحی مدارهای دیجیتال نیز مورد استقاده قرار گرفت.این ابزارها به طور اتوماتیک قطعات منطقی یا دیجیتال را لنتخاب،به هم وصل وطرح نهایی را بر روی مدارهای قابل برنامه ریزی CPLD, FPGAیا ASICپیاده می کنند.

در سالهای قبل از 1986 زبانهای توصیف سخت افزاری متفاوتی مانند PAL,PLA,PLD و ... توسط شرکتهای مختلف برای برنامه ریزی PAL,PLA,PLD و جود داشت که کاربران شکل سلیقه ای با آنها کار می کردند یعنی این زبانهای برنامه نویسی طرفدار ان مخحصوص خود را داشتند و یک قالب جامع و استاندار دی برای آهنها در نظر گرفته نشده بود اما در سال 1980 و زارت دفاع امریکا با همکاری IEEE با هدف طراحی یک ز بان جدید استاندار د وفراگیر برای توصیف مدار های دیجیتال و توسعه در مدار های مجتمع پر سرعت وفراگیر برای توصیف مدار های دیجیتال و توسعه در مدار های مجتمع پر سرعت شذرکت دیگر و یا به کشور دیگر را،به سه شرگت قدر تمند INTERMETRICS,TEXAS اسپرد تا شش سال بعد یعنی در سال 1986 اولین نسخه استاندار د وتایید شده آن به بازار عرضه شود (یعنی همان نسخه 1986 اولین نسخه بعدی آن یعنی VHDL 93 در سال 1994 به بازار آمد که از آن زمان تا به امروز نسخه مورد استفاده کار بران قرار گرفته استواین در حالی است که هر چند سالی یکبار اصلاحاتی جزئی در آن صورت می گیرد.

در اینجا یک نمای کلی از سلسله مراتب کدنویسی Verilog را مشاهده می کنید

Y\_HARTContext Clause

Library Clause

Use Clause

Library Units

Package Declaration(optional)

Package Body(optional)

**Entity Declaration** 

**Architecture Body** 

جدول تقسیمات دستور ات VHDL از لحاظ ترتیبی (Sequential)یا همزمانی ودن آنها.

Concurrent VHDL	Sequential VHDL	Con. & Seq.
process	If then else	Signal assignment
When else	case	type constant declaration
With select	Variable declaration	Function procedure
		call
Signal decleration	Loop statement	Assert statement
Block statement	Variable assignment	Signal attribute
	return	
	null	
	wait	

#### Y\_chart

یکی از معروفترین نمایشهایی است که نگرشهای متفاوت وسلسله مراتبی مراحل طی یک سیستم دیجیتالی را نشان می دهد فرض کنید در یکی از بخش های شرکت DSPمسئول طراحی نسل جدیدی از تراشه های پردازش سیگناالی دیجیتالی هستیم با توجه به هزینه های ساخت و محدوده زما نی که تراشه بایستی وارد با زار شود تا قابل رقابت باشد،می خواهیم قبل از اقدام به ساخت بررسی کنیم که آیا این تراشه می تواند کار بر های مورد نیاز کاربر را تامین کند یا خیر بر اساس روند طراحی ۲ می دانیم که رفتار تراشه در سطوح مختلف طراحی از جمله سطح عملیاتی، RTL ،سطح منطقی و ... قابل توصیف به زبان VHDL است. در مرحله اول توصیف رفتاری (behavioral) که شبیه سازی بر پایه آن می تواند صحت عملکرد مدار را نشان دهد ضروری است.

عملکرد تراشه را در سایر سطوح نیز می توان بررسی کرد،مزیت چنین رویکردی در این




است که می توانیم ارزیابی را مستقل از روشهای پیاده سازی فیزیکی (physical) انجام دهیم.

پس از بررسی عملکرد می توانیم طرح را به یک توصیف ساختاری (structural) متشکل از و احدهای اصلی تراشه مانند و ,alu و register, memory تبدیل نماییم بار دیگر به کمک شبیه ساز می توان مطمئن شد که طرح ساختاری این DSP به وسیله و احدهای انتخاب شده طرح دلخواه را به درستی انجام می دهد یا خیر.

همانطور که در شکل می بینید توصیف سخت افزاری نیز می تواند با در جات متفاوتی از جزئیات ایجاد شود.

این توصیف را می توان آن قدر تکمیل کرد تا به یک توصیف فیزیکی (Phisical) دست پیدا کنیم که در نهایت مشخصات ساخت را از آن استخراج نماییم.

تمام این مراحل به کمک زبان توصیف سخت افزاری VHDL و ابزارهای برنامه ریزی FPGA به سادگی اما با پشتکار وحوصله ،امکان پذیر است.



Library ieee;

Library altera;

```
Library work;
Library std;
Or
Library ieee, altera, work, std;
                     نحوه فرا خوانی وبکارگیری یک package از داخل کتابخانه اش:
USE library name.package name.ALL;
Use ieee.std_logic_1164.all;
Use ieee.std_logic_arith.all;
Use ieee.std_logic_unsigned.all;
Use ieee.std_logic_signed.all;
Use altera.maxplus2.all;
Or
Use altera.maxplus2.max2lib,ieee.st logic 1164.all;
                                                       فرم کلی: ENTITY:
 ENTITY entity_name IS
        GENERIC( parameter_name : string := default_value;
                    parameter_name : integer := default_value);
        PORT(
               input_name , input_name
                                            :IN STD LOGIC;
               input vector name
                                            :IN
                                                                *
STD_LOGIC_VECTOR(
high
         downto low);
               bidir_name, bidir_name
                                            : INOUT STD_LOGIC;
               output_name , output_name : OUT STD_LOGIC);
END entity_name;
  دستور ENTITY به منظور معرفی شکل ظاهری قطعه یا طرح از نوع پایه های ورودی
                                     و خر و جی نه اتصالات داخلی استفاده می شو د.
عبارت مربوط به GNERIC الزامي نيست بلكه بنا به نياز مدار در حال طراحي و با تشخيص
                            بر نامه نو بس ،می تو اند نو شته شو د مثالهای زبر را بببنید:
```

## مثال:نمونه اى از ENTITY يک فليپ فلاپ نو De مثال:

## ENTITY D\_FLIPFLOP IS

PORT( Data :in std\_logic\_vector(7 down to 0);

Clock :in std\_logic;

Enable :in std\_logic;

Aclr :in std\_logic;

Aset :in std\_logic;

Q :out std\_logic\_vector (7 downto 0));

End;

استفاده ز نام entity ویا خود entity در جلوی end آن اختیاری است.

مثال:

Dflipflop

q[7..0]

data[7..0]

> clock enable

Entity generic\_Example is

Generic(delay:time:=10 ns);

Port(a,b:in std\_logic;

C:out std\_logic);

End entity;

نمونه ای از entity از یک Multiplier (ضرب کننده):


Entity multiplier is

Port(A:in std\_logic\_vectorr(4 downto 0);

B:in std\_logic\_vector(2 downto 0);

Y:in std\_logic\_vector(6 downto 0));

End multiplier;



سیگنال: (signal)

برای اتصال قسمتهای مختلف مدار دیجیتال،سیگنا ل استفاده می شود از نظر سخت افزار سیگنال مانند سیم اتصال کوتاه می باشد

طريقه اتصال سيگنالها به صورت همزمان:

signal <= expression; سیگنال Vhdl حکم سیم اتصال یا پایه قطعه را دارد.

در

مثال:

مقدار سیگنال طبه طور آنی به سیگنال aداده می شود.

 $a \le b$ 

فرم کلی: Architecture

ARCHITECTURE arch\_name OF entity\_name IS

SIGNAL signal\_name : STD\_LOGIC;

SIGNAL signal\_name : STD\_LOGIC;

**BEGIN** 

- -- Process Statement
- -- Concurrent Procedure Call
- -- Concurrent Signal Assignment
- -- Conditional Signal Assignment-- Selected Signal Assignment
- -- Component Instantiation Statement
- -- Generate Statement

END arch name;

مثال.

ARCHITECTURE arch\_test of arch\_example is


Signal in1;std\_logic; محل تعریف اتصالات داخلی

Begin

in1<=a and b; شرح دادن عملكر د مدار

 $y \le 1n1 \text{ or } clk;$ 

end;



نوشتن نام architectureدر جلوی lendن اختیاری است. همین مدار را می توان به شکل زیر نوشت:

Architecture arch\_test of arch\_Example is

محل تعریف اتصالت داخلی Signal in1: std\_logic;

Begin

Y <= in1 or clk; شرح عملكر د مدار

 $In1 \le a$  and b:

End;

اختلاف ظاهری این دو برنامه در جابجا نوشتن خطوط برنامه در بدنه Architecture اما نتیجه کار هیچ فرقی نمی کندو علت آن هم این است که بدنه Architecture، به شکل کند یعنی بر خلاف دیگر برنامه ها مانند C، که خط به خط برنامه را پیش می لرند، Pscal, Assembly و ... که خط به خط برنامه را پیش می لرند، Architecture این ویژگی منحصر به فرد است که در داخل برنامه Architecture خود میی تواند تمامی دستورات و عبارات را به طور هم زمان و یکجا مقدار دهی و تحلیل کند )البته در و اقعیت با یک تاخیر بسیار کوچک، زیرا گیتهای منطقی نیز در عمل دارای کمی تاخیر (delay )می باشند.

# فرم كلى دستور CASE:

## **CASE** expression IS

WHEN constant value =>

statement:

statement;

WHEN constant value =>

statement;

statement;

•

WHEN OTHERS =>

statement;

statement;

#### END CASE;

تمامی این دستورات به صورت همزمان انجام می شوند.

دستور CASEچون یک دستور SEQUENTIALاست یعنی عبارات داخلی آن به ترتیب وخط به خط اجرا می شوند لذا حتما می بایست داخل بدنه PROCESSنوشته شود. مثال:

CASE SELECT IS

WHEN 
$$0' => b <= 3;$$

When 
$$1|2 => b <= 2$$
 عملگر ( | ) به معنی (یا) می باشد

when others => b <=0;

End case;

مثال:

Case sel is

When 
$$0 = >q <=5;$$

When 1 to 17 
$$=>q <= 7$$
;

When 23 downto 18 
$$\Rightarrow$$
 q <=2;

When others 
$$=> q <= 0$$
;

End case;

محدوده حالتهای expressionنباید همپوشانی داشته باشند.

مثال:

Case int is

When "
$$000000$$
" => a <=" $000$ ";

When "001110" 
$$\Rightarrow$$
 a  $\neq$  "011";

When others 
$$\Rightarrow$$
 gout  $\leq$  "001";

End case;

توجه داشته باشید تمام این caseها داخل بدنه processنوشته می شوند.

```
تخصیص (انتساب)سیگنالها به صورت شرطی:
```

فرم کلی تعریف :process

```
signal <= expression WHEN boolean_expression ELSE
                expression WHEN boolean_expression ELSE
                expression;
                                                                     مثال:
dbus <= dwhen en='1' else 'z';
 q <=a when sel='0' wlse b;
                                هر گز این دستور ر انبااید در داخل بر و سس بنو بسید.
   Z \le A when sel='00' else
        B when sel ='01' else
        C when sel="10" else
        D;
                                     فرم كلى تعريف ومقدار دهي اوليه constant:
CONSTANT constant_name : type_name := constant_value;
                                                                   مثال:
   Constant delay :time:=5 ns;
   Constant a : a_type:="1001";
                                                      فرم كلى سيكنال داخلى:
SIGNAL signal_name : type_name
                                                                     مثال:
   Signal in1:std_logic;
                                                 فرم کلی متغیر: (variable)
VARIABLE variable_name : type_name;
                                                                    مثال:
Variable count, temp: integer;
```

label:

```
معمولاً با توجه به ساختار مدار می توان یکی از دو نمونه زیر را استفاده کرد.
                                    Process-1! حساسيت(sensitivity list):
process_label:
PROCESS (signal name, signal name, signal name)
   VARIABLE variable_name : STD_LOGIC;
   VARIABLE variable_name : STD_LOGIC;
BEGIN
      -- Signal Assignment Statement
      -- Variable Assignment Statement
      -- Procedure Call Statement
      -- If Statement
      -- Case Statement
      -- Loop Statement
END PROCESS process_label
     خود دستور concurrent 'process')یعنی داخل بدنه Architectureنوشته می
     شود (اما داخل بدنه اش بر عکس بدنه architectureبه ضورت sequentialعمل می
                                                کند (البته با ابسیلن تا خبر )
Process- 2بدون لیست حساسیت به کمک عبارات Process- 2
                                                                  ():
process_label: _
PROCESS (signal name, signal name, signal name)
       VARIABLE variable_name : STD_LOGIC;
       VARIABLE variable name: STD_LOGIC;
  BEGIN
                                              غير قابل سنتز
     WAIT UNTIL clk_signal = '1';
   -- Signal Assignment Statement
   -- Variable Assignment Statement
   -- Procedure Call Statement
   -- If Statement
```


- -- Case Statement
- -- Loop Statement


## END PROCESS process\_label;

خود دستور rprocess است یعنی داخل بدنه Architectureنوشته می شوداما داخل بدنه sequential نوشته می شوداما داخل بدنه اش بر عکس بدنه architecture به ضورت sequential عمل می کند (البته با ابسیلن تا خیر.)

می توان به جرات گفت که 90در صد کد نویسی vhdlبرای مدارات سخت افزاری دیجیتال ،توسط دستور processنوشته می شودو این یعنی اینکه processیکی از پر کار برد ترین دستورات VHDLمی باشد.

مثال: دستور PROCESSرا می توان برای مدارهای ترکیبی (COMBENTIONAL) اجرا نمود به این صورت که ورودی های ان راداخل لیست حساسیت قرار داد تا با کوچکترین تغییر وضعیت را حس نموده و خروجی مورد نظر را تولید نماید.






End process;

مثال :دستور processرا می توان برای مدارهای ترتیبی (sequintial)نوشت به این صورت که ورودی مای penable,reset,preset در صورت که ورودی های penable,reset,preset در داخل لیست حساسیت processقرار دادتا به محض تغییر یکی از آنها ،یکبار دستور processز بالاتا پایین عبارات ترتیبی داخلش را اجرا کند و خروجی مورد نظرش را تولید نماید.

Process(clock,aclr)



Begin

```
q \le q = q+1;
                             end if:
  end process;
     عبارت 0'= others جارت معنی است که تمامی بیتهای q اصفر کن وبرای سادگی کار
                                                  از این فرم نوشتن استفاده شده و می توان به جای آن از فرم نسبتا طو لانی تر
                                                                                                                                                            :"00000000"<=pنيز استفاده نمود.
عبارت 'clock'event and clock='1' عبارت 'clock'event and clock
 در واقع جمله event' clock"به معنى تغيير در لبه بالس clock اله عنى تغيير در الله عنى تغيير در الله عنى الله عنى
                                                                                                                           به مفهوم بالا رونده بودن لبه يالس ساعت مي باشد.
                                                                                                                                                                if...then...else : فرم کلی دستور
IF expression THEN
             statement:
             statement;
   ELSIF expression THEN
                    statement;
                    statement;
         ELSE
                      statement;
                      statement;
END IF:
                                                                                                             عبار ات fiبه صورت ترتبیی خط به خط اجر ا می شوند.
          اگر fiساده بدون elseباشد فقط یک عبارت را ارزیابی و در صورت trueبو دن اجرا می
                  کند و از if خارج می شود و برنامه ادامه می یابد ولی اگر if ... elseداشته باشیم بین دو
                                                                                                                                                                                     عبارت یکی را انتخاب میکند.
                                                                                                                                                                                                                                                        مثال:
If sel ='1'then
               q<=a;
      else
```

```
q \le b;
end if:
   دستور if با دستور caseبا وجود شباهت عملکرد اما در VHDLسه فرق اساسی و جود
                                      دارد که بهتر است انها را مد نظر داشته باشیم:
   -1عبارت CASEمشابه IFمي باشد ووسيله اي براي تصميم گيري وانشعاب شرطي است
   ولى نتيجه شكل شرط به شكل BOOLEAN مي باشد)يعني TRUE 9 ، FALSE,در
    حالیکه مورد CASE نتیجه شرط می تواند TYPEهای مختلفی از جمله TYPE
                   ، Std_logic 'BIT_VECTOR 'ENUMERATED, '
           -2موقعی caseبه کار می رود ، تمامی انشعابها دارای اولویت مساوی می باشند
                                               در حالیکه در if این طور نیست.
-3در caseشرط تست می گردد و مستقیما یکی از انشعابها انتخاب می شود ولی در دستور if
                     چند انشعاب است که به ترتیب اولویت پشت سر هم اجرا می شوند.
                                                  فرم کلی انتساب در سیگنال ها:
Signal _name<=expression;
: مثال
qout<= a;
count<=cnt+1;</pre>
b<="00011010";
sum<=A Xor B Xor C;
int<=123;
                                                   فرم کلی انتساب در متغیر ها:
                                            variable_name := expression;
                                                                       مثال:
Var:=var2;
Var2:=sig2;
A := 16:
Cnt:=cnt+1;
                                                       دستور wait وانواع آن:
```

```
همان طور که در قسمت processبیان شد نوع دیگر استفاده از این دستور،نوع لیست بدون
         حساسیت استکه بجای آن هم می بایست از یکی از انواع دستور wait بهریم.
                                               البته ابن دستور غير قابل سنتز است.
WAIT UNTIL clk_name = '1';
WAIT ON clk_name = '1';
WAIT FOR time_value ns;
WAIT:
                                 مثال: این دستور در بدنه sequentialنو شته می شود..
  Wait until clk ='1'; ~ wait until (clk event and clk='1'); ~wait on clk='1';
 این سه دستور معادل هم هستند و به این معنی می باشند که آن قدر منتظر می مانند تا یک لبه
                                                       بالا رونده برای clk بیابد.
Process
    Begin
       Wait until clk ='1';
         C > = a \text{ nor } b:
End process;
 دستور wait به معمولاً در انتهای عبارات process استفاده می شود و به معنی توقف
                  کامل اجرای برنامه است در واقع wait تنهایی یعنی انتظار بی پایان.
                                                with...select: فرم کلی دستور
label:
WITH expression SELECT
       signal <= expression WHEN _ constant_value,
                  expression _WHEN constant_value,
                  expression _WHEN constant_value,
                 expression _WHEN constant_value;
                                                                        مثال:
With sel select
        z<=a when"00",
             b when "01",
```

```
c when "10",
             d when "11";
       تمامی حالتهای ممکن sellمی بایست یوشش داده شود حتی اگر لازم باشد می توان از
                                                         othersنیز استفاده نمود.
:مثال
With inp select
       Target <=value1 when "000',
                  Value2 when "001" | "110" | "011",
                   Value3 when others;
                                                     فرم کلی دستور: for...loop:
loop_label:
FOR index_variable IN discrete_range LOOP
statement;
                                   عبارات داخل for...loop به صورت خط به خط اجرا می شوند
                            بر عكس عبارات for... generate كه به صورت همزمان اجرامي شوند.
statement;
END LOOP
                                                                         مثال:
loop_label;
For I in 0 to 4 loop
       If a(i)='1' then
            q(i) \le b(i);
       end if;
end loop;
                                               فرم کلی دستور: for...generate
```

generate\_label:

FOR index\_variable IN discrete\_range GENERATE

```
عبارات generate... generate... ومن مان انجام می شوند بر عکس عبارات داخل [for...loop]که به صورت خط به خط اجرا
  statement;
  statement:
END GENERATE;
:مثال
Gen_test1:for I in 0 to 7 generate
          Sum(i)<=a(i)xorb(i)xorc(i);
          End generate;
                                                 if...generate : فرم کلی دستور
generate_label:
stateemnt;
      statement:
IF expression GENERATE
   Statement;
                                  فرم کلی دستور : if...generate
                       (عبارت f... generate به صورت همزمان اجرا میشوند.)
   Statement;
    Gen_test2;if i<8 generate
               sum<=a(i)xorb(i)xorc(i);
            end generate;
                                     فرم کلی تعریف یک آر ایه یک بعدی یا چند بعدی:
TYPE type_name IS ARRAY < index_value>
OF element_type;
STD_LOGIC_VECTOR( high DOWNTO low ); 

BIT_VECTOR( high DOWNTO low );
BIT_VECTOR( high DOWNTO low );
INTEGER RANGE low TO high;
Signal a:std_logic_vefctor(7 downto 0);
با:
 A(7),a(6),a(5),a(4),a(3),a(2),a(1)a(0)
```

Packbook.ir

```
Type a_type is arry(3 downt 0)of std_logic;
Type my_int is integer range 0 to 15;
 → Signal d:a_type;
       Variable q:my _int;
                                                                   مثال:
Type var is array(0 to 7) of integer;
     → Constant addr:var:=(5,10,2,4,6,12,7,14,);
TYPE array_type_name IS ARRAY (_high DOWNTO low)
TYPE array_type_name IS ARRAY ( integer RANGE <>)

OF type_name:
                                                                   مثال:
Type my memory is array(4 down to 0) of std logic vector(2 downto 0);
          Signal RAM: MY_MEMORY;
مثال :در بعضى از مواقع أسان تر است كه در موقع تعريف نوع آرايه ،ابعاد آرايه را مشخص
                              نکنیم برای اسن کار از الگوی نوع دوم استفاده م کنیم
TYPE MATRIX IS ARRAY (INTEGER RANGE<>) OF INTEGER:
         → Variable mat:matrix(2 downto -
8):=(3,5,1,4,7,9,12,14,20,18,);
                                         فرم کلی نوع شمارشی: enumerated
TYPE enumerated_type_name IS ( name , name , name );
 نوع شمارشی شامل لیستی از نامها و کار اکتر ها است که با آنها می توان مدار های دبجیتا ل را
```

```
متناسب با عملیاتی که انجام می دهند و انواع مقادیر خروجی ای که داریم بگیرند، با توجه به
                                                یاز برنامه نویس مدل سازی نمود.
                این typeبیشتر در طراحی ماشین حال (state machin)استفاده می شود.
                                                                       مثال:
type david_type is ('0','1','z'):
type state_type is (s0,s1,s2,s3):
type mano_pc is(add,sub,shiftr,shiftl,mult,div,inc,load,store);
type my_state is (start,idle,waiting,run);
           signal msh : david;
           signal state:state_type:=s1;
           variable ALU_inputs:mano_pc;
                                                     فرم کلی تعریف subtype:
SUBTYPE subtype_name IS type_name RANGE low_value TO
high_value;
SUBTYPE array_subtype_name IS array_type_name( high_index
DOWNTO low index );
 subtypeدر واقع زیر مجموعه ای از typeاست یعنی نوع محدود شده و دار ای عناصر کمتر
                                                               type می باشد.
                                                                       مثال:
subtype my_int is integer range 0 to 511;
subtype byte is bit_vector(7 downto 0);
 → signal a:my_int;
            signal b:byte;
      توجه داشته باشید که type و subtype در قسمت اعلانات architecture یعنی قبل از
                                                       begin تعریف می شوند
                                     فرم کلی تعریف و به کار گیری component :
COMPONENT component_name
       ONEN I component_.....

GENERIC( parameter_name : string := default_value;

Packbook.ir
```


```
به
                  parameter_name : integer := default_value ) انتخاب
بر نامه
                                                       نویس دار د (اختیاری)
PORT(
       input_name , input_name : IN STD_LOGIC;
       bidir_name, bidir_name: INOUT STD_LOGIC;
       output_name , output_name : OUT STD_LOGIC);
END COMPONENT
نامهای ورودی و خروجی componentدقیقا باید مشابه نامهای ورودی و خروجی entity قعه
                                                          مور د نظر باشد
 در ضمن تعریف قطعه یا همانcomponent باید در قسمت اعلانات architecture صورت
                                                                  بگير د.
                                                                   مثال:
component full_adder
                      port(a.b,c,:in std_logic;
                            sum,carry:outstd_logic);
end component;
                                                                   مثال:
component or2
                port(in1,in2:in std_logic;
                      out:out std_logic);
end component;
                     فرم کلی نمونه گیری از یک قطعه (component instance)
instance_name: component_name
             PORT MAP ( component_port => connect_port ,
                           component_port => connect_port );
instance_name: component_name
```

### PORT MAP ( connect\_port , connect\_port );

گاهی موقع لازم است از یک یا ندین قطعه متفاوت دیگر در طرح خود استفاده کنیم لذا در این مواقع دستور component به کمک ما خواهد آمد تابتوانیم این قطعات رابه طرح اصلی خود معرفی کنیم ودر نهایت به کمک دستور component instance از این قطعات استفاده کنیم . نوع 1 تعریف کامل تری است زیرا به کمک آن می توانیم از برخی پایه های قطعه نمونه گرفته شده استفاده نکنیم در حالیکه در نوع 2

با وجود اینکه روش اتصال سیمها (سیگنالها) به پایه های قطعه نمونه گرفته شده آسانتر است اما در این روش باید از همه پایه ها استفاده شود همچنین امکان جابجا نوشتن پایه ها از لحاظ ترتیب تعریف آنها وجود ندارد.

در ضمن componenet instance در بدنه architcture نوشته می شود.



```
SUM(2) => sum,
              CARRY(2) = > cout);
u4: full_adder
  port map (A(3) = >a, B(3) = >b,
            CARRY(2) = > ci,
             SUM(3) => Sum,
             CARRY(3)=>cout);
       اگر به عنوان مثال بخواهیم برای نمونه برداری از u3 از نوع2 دستور map استفاده
                                                کنیم،بدین شکل باید عملکرد:
U3:full_adder port map(A(2),B(2),CARY(1),SUM(2),CARRY(2));
                                 فرم كلى تعريف و به كار گيرى PACKAGE:
PACKAGE pack name IS
Pack declarations
END pack_name;
PACKAGE BODY pack_name IS
Pack_declarations
END PACKAGE BODY pack_name ;
                                                                 مثال:
Pacage my_int is
   Type small_int is integer range 0 to 15;
```

```
End package;
  حال مي خواهيم از اين type كهدر داخل pacage اي به اسمmy unit است واين pacage
 به طور اتوما تیک در داخل کتا بخانه work (کتابخانه work یک کتابخانه پیش فرض برای
 قر ار گیری اتوماتیک تمامی بر نامه های کار بر می باشد)قر از گرفته در بر نامه دیگری به نام
                              small adder استفاده می کنیم بس اینطور می نویسیم:
Use work.my int.all;
Entity smaller_adder is
Port (a,b:in small_int;
      S: out small_int);
End;
مثال: در اینجا قصد داریم دو تابع منطقی nand و nackage با
                                                  نامlogical_pack قرار دهیم:
Library ieee;
Use ieee.std_logic_1164.all;
Package logical_pack is
 Component NAND2
      Port(in1,in2,:in std_logic;
               Out1:out std_logic);
End component;
End package;
Library ieee;
Use ieee.std_logic_1164.all;
Package body logical_pack is
    Entity nan2
      Port(in1,in2:in std_logic;
              Out1:out std_logic);
end NAND2;
```

begin

Architecture nand2 arch of NAND2 is

```
out 1 \le \text{in } 1 \text{ nand in } 2;
end nand2arch;
Enttity xor2
 Port(in1,in2:in std _logic;
         out : out std_logic):
end xor2;
Architecture xor2arch of xor2 is
 begin
    out1<=in1 xor in2;
   end xor2arch;
end package body;
                                       فرم کلی تعریف و فراخوانی (function):
FUNCTION func_name (func_inputs: in inputs_type) RETURN
output_var_type IS
      VARIABLE var name : var type ;
                                 چون، تابع هیچگاه خروجی سیگنال نمی دهد بلکه
                                  باید حتما از یک متغیر تعریف شده داخل خود به
                                            عنوان خروجی برگشت استفاده کند.
BEGIN
                              تابع در package ,architecture ویا اعلان میشود
Output_var := statement ;
    هر تابع بر عکس procedure ،فقط یک خروجی دارد
                                                                  output
```

```
End func_name;
                                                                      مثال:
Function analysis(value,maxmin:intger) return integer is
   Begin
        If value>max then return max;
           Elseif value<min then return min;
               Elde ruturn value;
        End if:
End function;
    فراخوانی تابع در جملات تخصیص (انتساب)متغیر و سیگنال نیز می تواند صورت بگیرد
                                                                     مانندز
Var1:=analysis(current_temperature+increment, 10, 100);
Count<=carry(a,b,c);
                                                                      مثال:
Function carry (bit,bit2,bit3:in std_logic)return std_logic is
      Variable result :std_logic;
Begin
    Result:=(bit1 and bit2) or (bit1 and bit3)or (bit2 and bit3);
     Return result;
End carry;
                                        فرم كلى تعريف وفراخواني procedure:
PROCEDURE procedure_name ( procedure_inputs : in inputs_type ;
                                  procedure_outputs : out outputs_type )
IS
     VARIABLE var_name : var_type ;
     VARIABLE var_name : var_type ;
```

```
BEGIN
     Output_var := statement;
    Output_var := statement;
END PROCEDURE procedure_name;
  Procedure همانند function یک برنامه فرعی برای انجام محاسبات و functionهاایتکراری
                                                               به کار می رود
  فرقprocedure در این است که procedure در این است که procedure
        بخواهیم داشته باشد در الیکه تابع فقط مجاز است به برگرداندن یک خروجی همچنین
 procedure داده هایی از نوع inout نیز داشته اشد یعنی اطلاعات و ار procedure شود
                  سپس عملیاتی روی آن انجام گیر دو در نهایت به خروجی فرستاده شود.
                                                                       مثال.
Procedure full_adder4(a, :in std_logic_vector(3 doento 0);
                       Result: out std_logic_vector(3 downto 0);
                       Over flow; out Boolean) is
     Variable sum: std_logic_vector(3 doento 0);
     Variable carry :bit='0';
Begin
   For I in 0 to 3 loop
       Sum(i):=a(i)xorb(i)xor carry;
       Carry:=(a(i)andb(i))or(carry and (a(i) or b(i));
    End loop;
    Overflow:=carry='1';
End procedure;
                        در اینجافرم کلی یک شمارنده (counter) را ملاحضه می کنید:
LIBRARY ieee;
```

```
USE ieee.std_logic_1164.all;
                                                     counter msh
                                                   sload
ENTITY entity_name IS
                                                   data[7..0]
                                                            q[7..0]-
     PORT
                                                   Solook
                                                    cnt_en
            data_input_name : IN INTEGER
RANGE 0 TO count_value;
            clk_input_name : IN STD_LOGIC;
            clrn_input_name : IN STD_LOGIC;
            ena_input_name : IN STD_LOGIC;
            ld_input_name : IN STD_LOGIC;
            count_output_name : OUT INTEGER RANGE 0 TO
            count_value
    );
END entity_name;
ARCHITECTURE arch_name OF entity_name IS
    SIGNAL count_signal_name : INTEGER RANGE 0 TO
count_value;
  BEGIN
      PROCESS ( clk_input_name , clrn_input_name )
      BEGIN
         IF clrn_input_name = '0' THEN —
                                                           معروف به
                                     ASYNCHRONOUSE RESET
                          چون قبل از دستور بررسی لبه کردن لبه داده شده
                          است یعنی مستقل از آمدن لبه clk مدار راreset می کند.
                   count_signal_name <= 0
```

```
ELSIF ( clk_input_name 'EVENT AND clk_input_name =
'1' ) THEN
                    IF ld_input_name = '1' THEN
                         count_signal_name <=data_input_name;</pre>
                    ELSE
                         IF ena_input_name = '1' THEN
                                count_signal_name <=</pre>
count_signal_name + 1;
                           ELSE
                                count_signal_name <=</pre>
count_signal_name;
                         END IF;
                   END IF:
            END IF;
      END PROCESS;
count_output_name <= count_signal_name;</pre>
END ARCH_NAME;
               در اینجا فرم کلبییک کد نویسی یکFLIP_FLOP را ملاحضه می کنید:
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY entity_name IS
       PORT
          d_input_name : IN STD_LOGIC;
                                                     data[7..0]
                                                              q[7..0]
          clk_input_name : IN STD_LOGIC;
          clrn_input_name : IN STD_LOGIC;
          ena_input_name : IN STD_LOGIC;
          q_output_name : OUT STD_LOGIC
       );
END entity_name;
```

```
ARCHITECTURE arch_name OF entity_name IS
      SIGNAL q_signal_name : STD_LOGIC;
  BEGIN
     PROCESS ( clk_input_name , clrn_input_name )
     BEGIN
           IF clrn_input_name = '0' THEN
                q_signal_name <= '0';
            ELSIF ( clk_input_name 'EVENT AND clk_input_name =
'1') THEN
                  IF ena_input_name = '1' THEN
                       q_signal_name <= d_input_name;
                  ELSE
                       q_signal_name <= q_signal_name
                  END IF;
           END IF;
     END PROCESS;
     q_output_name <= q_signal_name;</pre>
END arch_name;
                     فرم کلی کد نویسی با ماشین حالت با asynchronous reset:
ENTITY machine name IS
PORT(
      clk: IN STD_LOGIC;
      reset: IN STD_LOGIC;
      input_name , input_name : IN STD_LOGIC;
      output_name , output_name : OUT STD_LOGIC);
END machine_name;
                                                    Packbook.ir
```

81

```
ARCHITECTURE arch_name OF machine_name IS
      TYPE STATE_TYPE IS ( state_name , state_name , state_name );
       SIGNAL state : STATE_TYPE;
BEGIN
    PROCESS (clk)
    BEGIN
       IF reset = '1' THEN
                      معروف به asynchronouse reset چون قبل از دستور بررسی
                  به clk نو شته شده است یعنی مستقل از آمدن clk مدار ر rest می کند
                   اگر این دستور بعد از دستور آهمدن لبه clk بنویسد در این حالت گفته
                   مى شود Synchronous reset زير ا بايد '1' شدن Reset با آمدن لبه
                                                  clk همز مان صور ت بگیر د
 state <= state_name;</pre>
          ELSIF clk'EVENT AND clk = '1' THEN
               CASE state IS
                     WHEN state_name =>
                             IF condition THEN
                                    state <=state_name;</pre>
                                END IF;
                     WHEN state_name =>
                            IF condition THEN
                               state <=state_name;</pre>
                            END IF;
                     WHEN state_name =>
                           IF condition THEN
                               state <= state_name;</pre>
                           END IF;
```

```
END CASE;
       END IF;
 END PROCESS;
 WITH state SELECT
        output_name <= output_value WHEN state_name,
                       output_value WHEN state_name,
                       output_value WHEN state_name;
END arch_name;
                       در اینجا فرم کلی یکtri state buffer را ملاحضه می کنید:
USE ieee.std_logic_1164.all;
ENTITY entity_name IS
      PORT
       oe_input_name : IN STD_LOGIC;
       data_input_name : IN STD_LOGIC;
       tri_output_name : OUT STD_LOGIC
      );
END entity_name;
ARCHITECTURE arch_name OF entity_name IS
BEGIN
       PROCESS ( oe_input_name , data_input_name )
       BEGIN
             IF oe_input_name = '0' THEN
                    tri_output_name <= 'Z';</pre>
              ELSE
                    tri_output_name <= data_input_name;</pre>
```

END IF;	
END PROCESS;	
END arch_name;	

### فصل ششم

## روند طراحی یک مدار قابل برنامه


#### زیزی بر اساس Xilinx foundation

نرم افزار Xilinx foundation محیطی جهت ایجاد برنامه هایی برای توصیف طرح منطقی مورد نظر می باشد. روند طراحی با استفاده از نرم افزار foundation به این ترتیب است:

7-1طرح مورد نظر با استفاده ازاد یتور شماتیک یا ادیتور ماشین حالت یا ادیتور متنی VHDL (VHDL یا CVHDL) وارد می شوند. طرح مورد نظر می تواند توسط یکی از آنها یا تر کیبی از آنها ایجاد شود.

7-2یک سیمولاتور (شبیه ساز) عملی عملکرد یک طرح کامپایل شده را چک می کند وبه شما اجازه می دهد که تا نتایج را ببینیدو صحت یا عدم صحت نتایج را بررسی کنید در صورت بروز هر گونه خطائی می توان به محیط ادیتوری شماتیک ،HDL یا ماشین حالت بر گشته خطاها رااصلاح کنید

روند طراحی برای XC9500/XC4000



شکل 7-1تغییرات جریان طراحی دیجیتال هنگام استفاده از نرم افزار Xilinx Foundation برای xc9500 :

7-31بزار اجرای نرم افزار Foundation ابتدا لیست گیتها واتصالات ایجادشده را به یک فایل با فرمت باینری تبدیل می کند که جهت برنامه ریزی FPLD استفاده خواهد شد.در این مرحله است که یکDevice باید انتخاب شودمانند خانواده های شد.در این مرحله است که یکDevice باید انتخاب شودمانند خانواده های کید و کلید و کلید که کید و کلید که کارند و کلید که کارند و کلید که کارند و کارد در داخل یک CPLD قرار می گیرد و لی در CLO مشخص قرار می گیرند و مسیر یابی قرار می گیرند و مسیر یابی وسیم پیچی ها از طریق PSM انجام می شود.


7-5 با وارد کردن طرح ورودی ها به یک بورد xs95 یا xs40 از طریق کابل پورت موازی کامپیوتر عمل خطا یابی (Debugging ) انجام می شود


7-6مثالی در مورد نحوه برنامه ریزی یک بورد XS40 (جمع کننده تک بیتی):

جدول حقیقت براي یك جمع كنندة ۲ بیتي همراه باكري ورودي و خروجي :

Input 1	Input 0	Carry input	Sum output	Carry output
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

ابتدا طرح را به وسیله ادیتور شماتیک به نام40-40 تعریف می کنیم که طرح را برای XC4005XL ایجاد می کند. ادیتور شماتیک را فعال می کنیم وگیتها را مطابق شکل Aبه هم متصل می کنیم. شکل Aیک جمع کننده تک بیتی رابا اضافه کردن بافر های ورودی و خروجی نشان می دهد.





وقتی شماتیک کامل شد ، آن را به عنوان ADD-SCH ذخیره می کنیم .سپس یک netlist را با انتخاب می کنیم .سپس یک EDIF 200 ارسال می کنیم آن را در فرمت EDIF 200 ارسال می کنیم. (همچنین با انخاب Option-integrity test می کنیم. (همچنین با انخاب Voption-integrity test می کنیم.

ادامه عملیات چک کرد) سپس از ادیتور روی کلید در flow tab از صفحه roject کلیک می کنیم.

با انتخاب signal-Add signal از منو ،سیگنا های ورودی وخروجی را به صفحه Waveform viewer اضافه می کنیم. با انتخاب signal-Add Simulators از منو ورودی ها را به پا بین ترین سه بیت شمارنده (B0,B1,B2) متصل می کنیم در نها بت روی دکمه SIMULATORE در Toolbar logic کلیک می کنیم .شکل موجهای نشان داده شده در شکل Bظاهر می شوند.

می توان از دکمه و Scrollbar در صفحه waveform جهت باز کردن و متمرکز کردن شکل موج ها استفاده کرد)چنانچه با دقت بررسی کنیم می بینیم که نتیجه شبیه سازی با آنجه در جدول حقیقت نشان داده شده بود ،مطابقت دارد بعد از چک کردن عملکرد جمع کننده تک بیتی می توانیم از سیمولاتور (شبیه ساز) خارج شده و فایل را برای XC05xl FPGA کامیایل کنیم.

در ابتدا لازم است که ترمینالهای ورودی وخروجی را به پینهای فیزیکی I/O در I/O در xx4005cl در I/O در ADDL-40.UCF اختصاص دهیم به این منظور از ادیتور HDL جهت ایجاد فایل ADDL-40.UCF

NET INPUT 1 LOC=P64:

NET INPUT 0 LOC=P45;

NET CARRY-INPUT LOC=P44;

NET SUM LOC=P25;

NET CARRY-OUTPUT LOC=P26;

حال روی دکمه جهت شروع کردن کامپایل کردن طرح کلیک می کنیم. سپس در صفحه IMPLEMENT Design که ظاهر خواهد شد. روی دکمه option کلیک می کنیم. در صفحه option در قسمت user constraints ،نام option ای را که ایجاد کرده ایم وارد می کنیم. مثلا PROWSE جهت مثلا c:\XCPROJ\ADDL-40\ADDL-40.UCF جهت انتخاب UCF استفاده می کنیم.) سپس OK را برای باز گشت به صفحه addl-40.bit داشته باشیم که کلیک کرده و nur این مرحله ،در این مرحله باید یک فایل addl-40.bit داشته باشیم که بتوانیم در بورد download xs40 کنیم.

1-چه فضائی از xc4005x1 FPGA جهت ساخت یک جمع کننده یک بیتی اشغال می شود؟ 2- آیا کامپایلر ورودی ها و خروجیها را به پینهایی که ما در خواست کرده بودیم اختصاص می دهد؟

ما می توانیم پاسخ این سوالها را از فایلهای گزارش که توسطFoundation implemention ایجاد می شود در یابیم.

در قسمت سمت راست صفحه ،Report tab project manager را انتخاب می کنیم سپس روی آیکون Implemention report file ،دو بار کلیک میکنیم،صفحه report browser ظاهر خواهد شد روی هر کدام از آیکونها دو بار کلیک می کنیم تا محتویات مربوط به آن گزارش را مشاهده کنیم. این گزارشها اطلاعات زیر را خلاصه می کنند:

# 7-6-1گزارش ترجمه:

هر مشکلی که در هنگام تبدیل netlist به فرمت داخلی که توسط ابزار implemention هر مشکلی که در این قسمت لیست می شود.

در این قسمت چک کردن قوانین طراحی وفایل ucf جهت خطا یابی،نیز صورت می گیرد معمولا بیشتر خطاهایی که در این قسمت می بینید مربوط به عبارات غیر قابل قبولی است که وارد کرده اید.

## 7-6-2گزارش انطباق:

در اینجا در مورد اینکه چه نوع بهینه سازی هایی روی netlist انجام شده است،اطلا عاتی به دست خواهید آورد.گیتهای منطقی جابجا واضافه می شوند به طوریکه بدون تغییر عملکرد در مدار،آن را بهینه سازی می کنندیک مثال از جابجائی منطقی زمانی اتفاق می افتد که یک گیت را در طرح قرار می دهید ولی خروجی رابرای هیچ چیز استفاده نمی کنید.مثال دیگر گیت ANDاست که با یک ورودی متصل شده به "0" منطقی (GND) است که نتیجه خروجی همیشه LOW خواهد بود.

هم چنین گزارش می دهد که گیتهای منطقی چگونه گروه بندی شده در CLBهایFPGAقرار می گیرند.

# 7-6-3 گزارش جابجایی ومسیر یابی:

این گزارش،انتخابهایی را که ما جهت اثر گذاری بر روند جایگذاری و مسیر یابی انجام داده ایم،یادداشت میکند همچنین خطاها و اخطار ها را لیست کرده و زمان صرف شده در جایگذاری و مسیر یابی های مختلف را ثبت می کند این گزارش همجنین مشخصاتی آماری گوناگونی عملکرد زمانی مسیر یابی را گزارش می دهد.

ولی مهم تر از همه ،این گزارش پاسخ سوال اول ما را در مورد اینکه چه حجمی از XC4005XL جهت ساخت یک جمع کننده تک بیتی مورد استفاده قرار می گیرد ،خواهد داد. خلاصه استفاده از فضای DEVICE :

IO	5/112	4%used
	5/61	8% bonded
LOGIC	1/961	0% used
IBO	5/112	4% used
CLB	1/196	0% used

جمع کننده تک بیتی دارای 3 ورودی و 2 خروجی می باشد و د مجموع 5 بلوک از 112 بلوک XC4005XIFPGA را استفاده می کند.

البته فقط 61 بلوک از این IOBها واقعا به پینهای فیزیکی روی بسته 84 پینی PLCC متصل هستند بنا براین تقریبا 8% از I/O های قابل دسترسی ،در جمع کننده یک بیتی استفاده می شوند.

هر دو مدار SUM و carry-output در طرحها ،یک خروجی وسه ورودی دارند . هر مدار باید علی علی فرار گیرد بنا بر این انتظار داریم که از دو lut برای مدار جمع کننده یک بیتی خود استفاده کنیم و در هر clb هم دو 4lut و جود دارد بنابر این فقط یک clbبرای طراحی یک جمع کننده بیتی مورد نیاز است.

### 4-6-7 گزارش PAD:

پرسش دوم در این گزارش پااسخ داده می شود این گزارش در مورد محل تر مینالهای I/O طرح ما با در نظر گرفتن پینهای بسته توضیح می دهد.در این جدول قسمتی از اطلاعات طرح ما قرار دارد

Comp name	Pin number
CARRY-INPUT	P44
CARRY-OUTPUT	P25
INPUTO	P45
INPUT	P46
SUM	P25

تخصیص بینها با آنچه در فایل UCF قرار دادیم باید یکی باشد.

در زیر گزارش لیستی از تخصیص پینها وجود دارد که می تواند در یک (PCF) Phisical (PCF) در زیر گزارش لیستی از تخصیص پینها وجود دارد که می تواند در یک

```
COMP 'CARRY-INPU'T LOCATE = SITE 'P44';
COMP 'CARRY-OUTPUT'LOCATE = SITE 'P26'
COMP 'INPUT1'LOCATE = SITE 'P45';
COMP 'INPUT 'LOCATE = SITE 'P46';
COMP 'SUM' LOCATE = SITE 'P25';
```

syntax های متفاوتی نسبت به ucfها استفاده می کنند.

Foundation Implemention را RUN و سپس از اسامی پینهای یافت شده در گزارش جهت ایجاد یک FOU استفاده کنید به احتمال100% اختصاص پینها که توسط FCU صورت می گیرد با آنچه شما می خواهید یکی نخواهد بود ولی شما می توانید فایل راآن طور که می خواهید ویرایش کنید.

7-6-5گزارش تا خیر آسنکرون:

تاخیر توزیع برای هر سیگنال مسیر یابی شده در این گزارش لیست شده اند.

6-6-7 گزارش تاخیر ناشی از Layout:

این گزارش هر مسیر جایگذاری و مسیر یابی را که محدودیت زمانی مورد نظر را از بین می بردگزارش می دهد.

مثلاً چناچه مدار شما باید با فرکانس mhz50 کار کند (تمام عملیات منطقی در ns مثلاً چناچه مدار شما باید با فرکانس mhz50 کامل شوند) و مسیری یافت شود که دار ای تاخیر بزرگتر از 20ns باشد در این گزارش ذکر می شود.

# 7-6-6گزارش تولید فایل بیت:

این گزارش تمام موارد وانتخاب های موثر در هنگام تولید فایل بیت با ینری را یادداشت می کند . هر خطایی که در تولید با ینری اتفاق می افتد در این گزارش لیست می شود. حال می توانیم مقادیر سه ورودی را به جمع کننده اعما ل کنیم.

انطباق ترمینا لهای ورودی مدار جمع کننده وپینهای XC4005XL در جدول زیر نمایش داده شده است



ADDER TERMINAL	XC4005CL PIN	
CARRY-INPUT	44	
INPUTO	45	
INPUT1	46	
***NOT Used***	47	
***NOT Used***	48	
***NOT Used***	49	
***NOT Used***	32	
***NOT Used***	34	

همچنین فایل add1-40.ucf ،خروجی های Sum و carry-out را به پینهای 25و 26 از Sum میدنین فایل XC4005XL FPGA را به پینهای 25و 26 از

پین 25 به S0 از SEGMENT متصل می شود در حالیکه پین 26 و S1 ر Device می کند.

چناچه همه چیز به درستی انجام شده باشد ،تست طرح Down load شده شما باید با نتایج شبیه سازی شده و جدول حقیقت منطبق باشد.

7-7 نكاتى در مورد برد آمو زشى XS40:

مهم ترین عضو برد آزما بشی گفته شده یک XC4005 FPGA یا XC95108 CPLD می باشد باینری که توسط نرم افزار Xilinx ایجاد می گردد بار می شود. این فایلهای باینری از طریق پورت کامپوتر در بوردdown load می شود. این پورت موازی همان طور که گفته شد برای اعمال سیگنالهای تست نیز کاربرد دارد.قسمتT-segment یک تصویر از چگونگی کارکرد مدار ،آماده می کند.،یک RAاستاتیک وصل شده به FPLDبرای آماده کردن دیتای ذخیره شده خارجی ،متصل می شود.

اجزای دیگری نیز برای آماده کردن کلاکها وقدرت تنظیم شده برای باقی قسمتها وجود دارند.

### پیشنهادات:

با توجه به اینکه دنیا IC های دیجیتال روز به روز گسترده تر ،پیشرفته تر وکار بردی تر می شود واین علم در دنیای امروزی جایگاهی بسیار مهم پیدا کرده است و در بعد صنعتی نیز یکی از مهم ترین صنایع جهان به شمار می رود به نظر می رسد که در کشور ما آن جایگاه لازم را پیدا نکرده و نمود آنرا می توان در دانشگاه هایمان نظاره گر باشیم به هر حال به نظر من در حال حاضرمی توان با گنجاندن چند واحد درسی مانند آز مایشگاه میکروپروسسور و ... و آشنا شدن دانشجویان با کار عملی در محیط میکرو چیپها این وضعیت را بهبود بخشید. در رابطه با زمان پروژه نیز به نظر من می توان گفت دانشجویان ترم پاییز در مضیقه هسنتد چرا که دانشجویانی که در ترم بهار این واحدرا می گذر انند می توانند آنر ادر پایان تابستان تحویل دهند و همچنین آنهایی که در ترم تابستان پروژه را تحویل می گیرند از دانشجویان ترم پاییز بیشتر زمان دارند.

## نتيجه گيرى:

این پروژه فرصت خوبی بود تا بتوانم با نوعی از ICهای دیجیتالی آشنا شوم که در دنیای دیجیتال بسیار کاربرد داشته و یکی از گزینه های مناسب برای طرحهای دیجیتالی بسییار پیچیده می باشند. همچنین به اندکی از واقعیتهای موجود در ایران در رابطه با منابع علمی، تحقیقاتی، آشنا شدم و این امر برایم روشن شد که برای دستیابی به منابع علمی اطمینان چندانی به منابع فارسی نیست و یکی از امور مهم برای هر فعالیتی در این زمینه ها دانستن زبان انگلیسی می باشد.

www.Xilinx.com

www.altera.com

www.eca.ir

WWW.FPGA4fun.com