جزوه آموزشی **VHDL**

جزوه آموزشی VHDL

تهیه کنندگان: حسین برهانی فر غلامرضا جهانی پور رضا شعبانعلی نژاد

بهمن ماه 1390

جزوه آموزشی VHDL

فهرست		
مقدمه	4	4
فصل اول: ساختار کلی VHDL		
-1-1 مقدمه	7	7
2-1- یک مثال طراحی	7	7
1-3-1 طراحی Entities	9	9
1-3-1 تعریف Entity	0	10
2-3-1 پورتها	1	11
Architecture -3-3-1	2	12
Data object ، Data type ، و نسبتها	7	17
1-4-1 مشخصه ها	7	17
Data Object -2-4-1	8	18
1-4-1 نوع داده ها	9	19
5-1- خطاها	.3	23
فصل دوم: ایجاد مدارهای ترکیبی و ترتیبی		
-1-2 مقدمه	8	28
2-2- مدارهای ترکیبی	8	28
2-2-1 دستورات همزمان	38	
2-2-2 دستورات ترتيبى	9	39
المارات منطقی سنکرون $-3-2$	-6	46
Reset -1-3-2 در صدارات سنكرون	1	51
Reset -2-3-2 و preset آسنکرون	3	53
-3-3-2 سیگنالهای دو طرفه و بافرهای سه حالته	6	56
2-3-2 ساختارهای دوطرفهها و سه حالتهها	50	60
2-4- طراحی یک FIFO	52	62
5-2 حلقه ها	3	63

فصل سوم: طراحى ماشين حالت

4-8- توابع استاندارد

92 نوع توابع تبديل 2-4- استفاده از توابع در ساده سازی Component ها 4-4- بيان توابع نا معلوم 5-4- استفاده از توابع 6-5- اپراتورهای فراخوانی		
69 (وش طراحی رایج 1-2-3 (ایج 1-2-3 (ایج 2-2-3 ماشین حالت در VHDL (۱۰ (۱۰ (۱۰ (۱۰ (۱۰ (۱۰ (۱۰ (۱۰ (۱۰ (۱۰	-1-3 مقدمه	69
71 VHDL درا من الله الله الله الله الله الله الله الل	2-3- یک مثال ساده طراحی	69
75 - طراحي يک كنترلر حافظه 76 VHDL عبديل دياگرام حالت به VHDL عبديل دياگرام حالت به VHDL عبديل دياگرام حالت به 2-3-3 83 عبديل كد ديگر عبديل عبديل عبديل عبديل عبديل عبديل التهاده از توابع تبديل التهاده از توابع در ساده سازی Component عا 2-4-4 بيان توابع نا معلوم التهاده از توابع نا معلوم 2-5- استفاده از توابع العملوم 2-5- استفاده از توابع التهاده از توابع التهاده از توابع -6-4 البراتورهای فراخوانی 6-6-4	3-2-1 روش طراحی رایج	69
76 VHDL 1 تبديل دياگرام حالت به VHDL 6 على 1-3-3 على 1-3-3 على 1-3-3 على 1-2-3-3 على 1-2-3-3 على 1-2-3-3 على 1-3-4	VHDL ماشین حالت در −2−2−3	71
83 -2-3-3 ما اختار كد ديگر الفصل چهارم: توابع و رويه ها 84 -1- توابع الفصل جهارم: توابع تبديل الفصل جهارم: توابع تبديل الفصل جهارم: توابع تبديل الفصل جهارم: توابع تبديل الفصل جهارم: توابع در ساده سازی Component ها الفصل جهارم: توابع نا معلوم الفصل جهارم: توابع نا معلوم الفصل جهارم: توابع نا معلوم الفصل جمال توابع نا معلوم الفصل جهارم: توابع نا معلوم الفصل جهارم: توابع نا معلوم الفصل جهارم: توابع نا معلوم الفصل جهارم: توابع نا معلوم	3-3- طراحی یک کنترلر حافظه	75
قصل جهارم: توابع و رویه ها 1-4- 4-8- 2-4- 3-4- 4-4- 4-4- 4-4- 4-5- 4-4- 4-5- 4-4- 4-6- 4-6- 4-6- 4-7- 4-8- 5-8- 6-8- 6-9- 6	7−3−3 تبدیل دیاگرام حالت به VHDL	76
88 -1-4 توابع تبديل 92 نوع توابع تبديل 3-4 بيان توابع در ساده سازی Component ها 94 بيان توابع نا معلوم 95 استفاده از توابع 96 اپراتورهای فراخوانی	3-3-2 یک ساختار کد دیگر	83
92 نوع توابع تبديل 2-4- استفاده از توابع در ساده سازی Component ها 4-4- بيان توابع نا معلوم 5-4- استفاده از توابع 6-5- اپراتورهای فراخوانی	فصل چهارم: توابع و رویه ها	
92 Component ها در ساده سازی Component ها -3-4 94 -4-4 بیان توابع نا معلوم 95 -5-4 استفاده از توابع -6-4	1-4- تـوابـع	88
94 -4-4 بيان توابع نا معلوم 95 -5-4 استفاده از توابع 96 -6-4 اپراتورهای فراخوانی	4-2- نوع توابع تبديل	89
95 - استفاده از توابع 98 - 6- اپراتورهای فراخوانی	3-4- استفاده از توابع در ساده سازی Component ها	92
98 - 6- اپراتورهای فراخوانی	4-4- بیان توابع نا معلوم	94
	4-5- استفاده از توابع	95
7-4 توابع ف اخواني	4-6- اپراتورهای فراخوانی	98
	4-7- توابع فرانحوانی	101

105

مقدمه

آیسیهای FPGA که در زمینه الکترونیک دیجیتال استفاده میشوند، یکی از تکنولوژیهایی است که در سالهای اخیر کاربرد وسیعی در پروژه-های صنعتی خصوصا در مدارات فرکانس بالا پیدا کرده است و در بسیاری از پروژه ها قابل رقابت با روشهای میکروپروسسوری و میکروکنترلری و در بعضی جماها نیز بسیار بهتر عمل میکند. آیسیهای FPGA که توسعه یافته آیسیهای قابل برنامه پذیر قبلی از جمله PAL, PLA, GAL, ... می-باشد نیاز داشت تا روشهای بهتر و سادهتری غیر از شماتیک جهت طراحی ارائه شود. چرا که در طرحهای پیچیده طراحی با شماتیک بسیار مشکل می شود. بدین منظور اساتید محترمی در این زمینه گام برداشته و زبان برنامه نویسی سخت افزاری را بنا نهادندتا طراحان بتوانند با این روش در کنار روش شماتیک، طراحی خود را راحت تر انجام دهند. یکی از زبانهای برنامه نویسی که بصورت استاندارد نیز میباشد زبان VHDL میباشد و امروزه یکی از روشهای مهم و بسیار قدرتمند در زمینه طراحی میباشد. با توجه به کاربردی بودن این مبحث، بر آن شدیم تا یکی از منابع را بطور خلاصه و مفید و بصورت جزوه ای در اختیار علاقمندان به این مبحث قرار بگیرد.

در این جزوه مطالب در چهار فصل ارائه شده اند و جهت آشنایی بیشتر خوانندگان محترم با مطالب موجود توضیح مختصری در مورد هر فصل داده میشود.

در فصل اول ساختار کلی برنامه نویسی به زبان VHDL مطرح شده و قسمتهای مختلف آن یعنی Entity و Architecture با جزییات مربوطه و یک سری اصول اولیه برنامه نویسی با ذکر مثالهای ساده توضیح داده شده است.

روش طراحی مدارات ترکیبی و ترتیبی (سنکرون و آسنکرون) در فصل دوم ارائه گردیده و در این میان انواع دستورات همزمان و ترتیبی و حلقه هابا ذکر مثال معرفی شده اند. در پایان این فصل با ذکر معرفی سیگنالهای دو طرفه و سه حالته، به عنوان یک مثال پیچیده تر، طراحی یک حافظه FIFO و نحوه دسترسی به آن، مطرح شده است.

در فصل سوم روش دیاگرام حالت بیان شده است. از آنجاییکه زبان برنامه برنامه نویسی سخت افزاری بدلیل ساختاری با سایر زبانهای برنامه نویسی تفاوت اساسی دارد، روش فلوچارت چندان مناسب نیست و نمیتواند رفتار مدار را بدرستی بیان کند. ولی روش دیاگرام حالت برای این

جزوه آموزشی **VHDL**

منظور مناسب می باشد که در این فصل این روش بطور کامل با ذکر مثال معرفی شده است.

در فصل چهارم به بیان توابع، رویهها و نحوه تعریف و استفاده از آنها در زبان VHDL پرداخته شده است. از توابع و رویهها میتوان جهت سادهسازی مدارات و دسته بندی برنامهها استفاده کرد.

در پایان با امید به اینکه این جزوه مورد استفاده علاقمندان به این مبحث قرار بگیرد، از خوانندگان محترم خواهشمندیم که در صورت برخورد هر گونه ایراد و اشکال، نظرات خود را در سایت www.fpgagroup.com ارائه نمایند و قطعا انتقادات و پیشنهادات شما عزیزان باعث ارائه بهتر این جزوه و کارهای بعدی خواهد شد.

حسین برهانی فر غلامرضا جهانی پور رضا شعبانعلی نژاد جزوه آموزشی VHDL

بخش اول

Architecture ₉Entity

1-1-مقدمه

در این قسمت بلوکهای اصلی زبان VHDL که شامل در این قسمت بلوکهای اصلی زبان مثالهایی توضیح داده می شود.

1-2- يك مثال طراحى :

مقایسه کننده چهار بیتی:

در مثال 1-1 كدهاي VHDL مربوط به يك مقايسه كنندة چهار بيتي آورده شده است كه قسمتهاي مختلف آن را توضيح مي دهيم .

- 1- library ieee;
- 2- use ieee.std_logic_1164.all;
- 3- use ieee.std logic unsigned.all;

- 4- -- eqcomp4 is a four bit equality comparator
- 5- entity eqcomp4 is
- 6- port(a,b :in bit vector(3 downto 0);
- 7- equals :out bit); --equals is active high
- 8- end eqcomp4 ;
- 9- architecture dataflow of eqcomp4 is
- 10- begin

equals
$$\leq$$
='1' when (a=b) else'0';

11-

12- end dataflow;

ليست1-1

همانطوریکه دیده می شود در این برنامه سه بخش اساسی وجود دارد. اول Library دوم توضیح entity و سوم بدنه

در اول برنامه كتابخانه يا Library مـورد استفاده شده توسط برنامه را باید معرفی كنیم البته در فصول بعدی كتابخانه را معرفی مـی كنیم.

در زبان VHDL يك سري كلمات كليدي وجود دارند كه هر كدام معني خاص خود را دارد .

دو خط (--) که در خط چهارم برنامه آمده براي ارائه توضيحاتي در مورد برنامه و طراحي ندارد . با

جزوه آموزشی VHDL

این کار می توان روند طراحی مدار را گزارش بدهیم . بنابراین هر کجا خواستیم گزارش بنویسیم دو خط گذاشته و تا پایان آن خط به عنوان گزارش محسوب می شود . این دو خط می تواند در طول یك خط و بعد از یك کد VHDL همانند گزارشی که در خط چهارم برنامه وجود دار قرار بگیرد . در ضمن اگر گزارش بیش از یك خط باشد در ابتدای هر خطی باید دو خط قرار بگیرد .


خط 5 تا 8 ورودیها و خروجیهای مقایسه کنندة چهار بیتی که با entity برنامه eqcomp4 است را مشخص می کند . خط 5 و 8 شروع و پایان eqcomp4 برای eqcomp4 را مشخص می کنند .

خط 6 با یك Port شروع شده است و با پرانتزي كه در جلو آن مشخص شده است مي توان ورودیها و خروجیها را معرفي كنیم و بعد از پرانتز ; قرار بگیرد . در حقیقت Port ارتباطات مربوط به entity را مشخص مي كند

در خط 6 این مثال، دو پورت a و b معرفي شده اند که بصورت باس یا bit_vector پیا bit_vector بیتی می باشد هر شماره ای از این bit_vector بطور مثال a(0) به عنوان یك بیت بوده و می تواند مقادیر a(0) یا a(0) بیذیرد. (در طرفین اعداد یك بیتی باید یك a(0) قرار بگیرد و اگر عدد بیش از یك عدد باشد باید دو a(0) قرار بگیرد بطور مثال a(0).

در خط equals 7 معرفي شده که به عنوان خروجي مدار مي باشد. پس به طور کلي entity پایه هاي ورودي و خروجي مدار شما را در نظر مي گيرد و به چيز دیگري کار ندارد .

نماي شماتيكي كه entity مشخص مي كند بصورت شكل 1-1 مي باشد.



شكل 1-1: نماي شماتيكي از طرح entity

خطوط 9 تا 12 مشخص مي كنند كه entity مربوطه بايد چه كاري انجام دهد. كه اين كار در بدنه Architecture تعريف مي شود . اين عمليات با يك كلمة كليدي Architecture در خط 9 شـروع و بـا END در خـط 12 پايـان يافـته است.

در خط 9 یك نام (dataflow) براي Architecture از وط بیه مربوط بیه مربوط بیه وط بیه میرووم است. نامی كه انتخاب می شود اختیاری می باشید در این مثال این نام data flow معرفی شده برای اینكه روش معرفی طعم data flow به روش data flow می باشد .


در فصلهاي بعدي روش هاي مختلف Architecture را توضيح مي دهيم.

بدنة Architecture با يك كلمة كليدي بنام begin كه در خط 10 مشخص شده شده شروع مي گردد . در خط 11 عملياتي كه بايد صورت بگيرد تعريف شده است . اين Architecture ساده تساوي مقايسه كننده را معرفي مي كنيد و بيان مي كند در صورتي كه مقدار دو باس ورودي a,b با هم برابر بود ورايان مي كند در صورتي كه مقدار دو باس ورودي a,b با هم برابر a,b أنگاه سيگنال خروجي equals برابر a(a,b) و در غير اينصورت برابر a(a,b) مي شود . عمل شود . عمل مقايسه صورت مي گيرد . يعني a(a,b) با a(a,b) و الي آخر عمل مقايسه صورت مي گيرد .

در این مثال برای معرفی کردن باس یا bit_vector از کلمة کلیدی obit_vector (3 Downto 0) در این روش ما می down to استفاده شده است (bit_vector (3 Downto 0)) در این روش ما می خواسته ایم که بیت با ایندکس بالاتر دارای با ارزش ترین بیت هستند . اگر باشد. در این مثال (3) و (3) دارای با ارزش ترین بیت هستند . اگر این باسها بصورت (bit_vector (0 to 3) معرفی می شوند در این حال (3) و (3) و (1) مشخص می شوند .

3-1- طراحي Entities

طراحي که به زبان VHDL صورت ميي گيرد، شامل يك entity و يك Architecture




شكل 1-2 : رابطه بين تعريف entity و بدنه Architecture از يك طراحي

1-3-1 تعریف Entity

در قسمت entity ورودي ها و خروجي هاي مدار مشخص مي شوند . براي مثال يك كد VHDL براي قسمت Entity از يك Adder چهار بيتي در زير نوشته شده و نماي شماتيكي آن در شكل 1-3 نشان داده شده است . 3 به عنوان دو عدد چهار بيتي در ورودي بايد عمل جمع روي آنها صورت بگيرد . 3 عنوان عدد ورودي مي باشد . 3 نتيجة جمع را نشان مي دهد 3 د و 3 مم به عنوان 3 حروجي مي باشد .

entity add4 is

```
port(a,b : in std_logic_vector(3 downto 0) ;
      ci : in std_logic ;
      sum:out std_logic_vector(3 downto 0);
      co :out std_logic );
end add4;
```



شكل 1-3 : نماي معادل از Adder چهار بيتي

1-3-1 يورت ها

هر سیگنایی که در قسمت entity تعریف می شود در قسمت پورت قرار می گیرد که در حقیقت به عنوان یك پین در نمای شماتیکی است. هر پورتی که در این قسمت تعریف می شود ابتدا باید مد آن سیگنال و سپس نوع data را مشخص کنیم .

د (MODE) عد

مد، جهت data که روي آن خط انتقال قرار مي گيرد را مشخص مي سازد. مد مي تواند چهار نوع مختلف باشد : buffer, inout, out, in

اگر براي يك پورتي مد آن را مشخص نسازيم ، بصورت پيش فرض مد آن in قرار مي گيرد. حال به توضيح اين مدها مي پردازيم :

In: در این مد جهت Data بسمت داخل entity است. مقدار دهي یا راه اندازي این پورت در خارج از entity یا خارج از مدار مورد طراحي انجام مي شود. معمولاً از این مد براي ورودي کلاك، ورودیهاي کنترلي (enable, reset, load) و data هایي که فقط به عنوان ورودي هستند استفاده میگردد .

OUT: در این مد، جهت data به سمت خارج از entity است و راه اندازي این پورت توسط خود entity صورت مي گیرد . باید توجه داشت که در این پورت اجازه نداریم به عنوان فیدبك استفاده کنیم . از این مد براي کلیه سیگنالها خروجي نظیر خروجي یك کانتر یا یك مقایسه کننده استفاده می گردد .

Buffer : این مد شبیه مد out ، خروجی بوده و مانند آن راه اندازی می شود فقط با این تفاوت که در این مد می توان از این پورت به عنوان فیدبك نیز در مدار استفاده کرد .

Inout : از این مد برای پورتهای دو جهته نظیر Inout استفاده می فردد . بنابراین راه اندازی این پورت هم می تواند از داخل entity گردد . بنابراین راه اندازی این پورت هم می تواند از داخل Feedback هم از خارج آن صورت گیرد . مد انسان المان المان المان المان المان المان مد می تواند جایگزین دیگر مدهای buffer و out بشود چون تمامی خواص آنها را دارد .

: (type) data نـوع

بعد از اینکه مد پورت مشخص گردید، باید نوع داده آن را مشخص کنیم. نوع های استانداردی که توسط استاندارد IEEE 1076/93 فراهم شده و قابل سنتز می باشند شامل integer, bit_vector, bit, Boolean می باشد . در ضمن نوع دیگر که بصورت پکیج های IEEE Std_Logic_1164 می باشند نظیر که بصورت پکیج های Std_Logic و بسیار قابل استفاده هم هستند قابل سنتز می باشند .

براي اينكه Compiler مورد نظر بتواند اسامي Standard Logic را ستنز كند براي بايد نوع Library آن را مشخص كنيم. بنابراين مثال Library كه براي add4 گفته شده قابل سنتز نبوده مگر اينكه به صورت زير اصلاح يابد:

```
library ieee;
use ieee.std_logic_1164.all;
entity add4 is port(
    a,b: in std_logic_vector(3 downto 0);
    ci: in std_logic;
    sum:out std_logic_vector(3 downto 0);
    co: out std_logic);
end add4;
```

Architecture -3-3-1

در قسمت Architecture توابع یا عملکرد مدار بیان می شود . VHDL اجازه می دهد که طراحی به شیوه های مختلفی صورت بگیرد . این شیوه ها به نامهای بیان رفتاری ، جریان داده و ساختاری می باشند .

بیان رفتاري (behavioral) :

لیست 1-2 یك مثال از طراحي به بیان رفتاري را نشان مي دهد که شبیه لیست 1-1 است . بیان رفتاري یك بیان سطح بالا نسبت به دیگر روش هاي طراحي مي باشد .

وقتي طراحي به زبان سطح بالا باشد ديگر لزومي به تمركز روي نحوة پياده سازي در سطح گيت نمي باشد. بنابراين در اين روش شما بيشتر به چگونگي جزوه آموزشی VHDL جزوه آموزشی

```
پیاده سازی ایده های خود توجه دارید نه به نحوة پیاده سازی مدار
                                                                     مورد طراحي .
library ieee;
use ieee.std logic 1164.all;
entity egcomp4 is port(
     a,b: in std logic vector(3 downto 0);
   equals: out std logic);
end eqcomp4;
architecture behavioral of egcomp4 is
 begin
   Comp: process (a,b)
 begin
     if a=b then
      equals <='1';
    else
      equals <='0';
  end if;
end process comp;
end behavioral;
```

لىست 1-2

خطوط 1 و 2 براي شناسايي نوع هاي (types) كه در قسمت خطوط 1 و المعاللة الم

```
بیان می کند زمانی خروجی فعال ( یك ) می شود که شرط a=b برقرار
باشد . در Process می توان از انواع دستوراتی که در VHDL وجود
دارند استفاده كرد. شما به كمك اين دستورات مي توانيد نحوة ارتباط
خروجیها با ورودیها را برقرار کنید. Architecture می تواند شامل
چندین Process باشد که همگی موازی هم کار می کنند. قسمت Architecture
            مربوط به لیست 1-2 می تواند بصورت لیست زیر نوشته شود :
architecture behavioral of egcomp4 is
 begin
   comp :process (a,b)
 begin
       equals <='0'
    if a=b then
       equals <='1';
  end if;
end process comp;
end behavioral;
                               لىست 1-3
این Process بیان می کند که خروجی equals بصورت پیش فرضی دارای مقدار
 a=b است و اگر شرط a=b برقرار شود در اینصورت این خروجی a=b می شود.
                                        : (Data Flow) بيان جريان داده
لیست 1-1 بیان جریان داده است ؛ لیست 1-4 نیز بیانی از جریان
                                 داده با انتخاب نوع پورتها مي باشد .
--eqcomp4 is a four bit equality comparator
library ieee;
use ieee.std logic 1164.all;
entity eqcomp4 is port(
     a,b:in std logic vector(3 downto 0);
     equals :out std logic );
end egcomp4;
architecture dataflow of egcomp4 is
  begin
```


```
equals <='1' when (a=b) else'0';--equals is active high
end dataflow;
          لیست 1-4 بیان ساختار جریان داده برای eqcomp4
این ساختار یك بیان جریان داده است برای اینکه بیان می کند
که چگونه داده از یك سیگنال دیگر و از ورودي به خروجي بدون
استفاده از دستورات سری ( Sequential Statements ) انتقال پیدا می کند
اولین اختلافی که دیده می شد این است که در این ساختار Process تعریف
نشده است . در این مثال data flow ما از جملات شرطی ( When – else )
استفاده كرده ايم مي توان براي يياده سازي الگوريتم، از جملات
                        انتخابی ( with - Select - when ) نیز استفاده کرد
لیست 1-5 نشان می دهد که چگونه با استفاده از لاجیکها می توان مدار
                                                            طراحی کرد .
library ieee;
use ieee.std logic 1164.all;
 entity eqcomp4 is
      port(a,b:in std logic vector(3 downto 0);
     equals :out std logic);
end egcomp4;
architecture bool of eqcomp4 is
 begin
   equals \leq not(a(0) xor b(0))
         and not(a(1) xor b(1))
         and not(a(2) xor b(2))
         and not(a(3) xor b(3));
end bool;
ليست 1-5: ساختار data Flow براى eqcomp با استفاده از معادلات بولين
^{4}مانطور که ملاحظه می کنید تفاوت بین لیست ^{2} و ^{2} با ^{5} این
است که در لیست 1-2 عملیات بصورت ترتیبی (Sequential) صورت می گیرد ولي
```

در لیست 1-4 عملیات بصورت همزمان (Canurency) انجام می گیرد .

بیان ساختاری (Structural):

```
لیست 1-6 را بخوانید و مشاهده کنید که چگونه یك بیان ساختاری
                                                                    تشكيل مي شود .
library ieee
use ieee.std logic 1164.all
  entity eqcomp4 is
     port(a,b :in std logic vector(3 downto 0);
    equals :out std logic);
end eqcomp4;
use work.gatespkg.all;
architecture struct of eqcomp4 is
     signal x : std logic vector(0 to 3);
 begin
    u0 : xnor2 port map (a(0),b(0),x(0));
    u1 : xnor2 port map (a(1),b(1),x(1));
    u2 : xnor2 port map (a(2),b(2),x(2));
    u3 : xnor2 port map (a(3),b(3),x(3));
    u4 : and4 port map (x(0),x(1),x(2),x(3),equals);
end struct;
                       ليست 1-6: بيان ساختاري eqcomp4
```

این طراحی نیازمند ایان است که Component و xnor2 و Xnor2 و Library بصورت بسته هایی (Package) تعریف شده باشند و در Library موجود و gatespkg باشند. که در این مثال ایان Component از Work library و Package و Package و Work library در فصلهای بعدی گفته خواهد شد .)
در فصلهای بعدی گفته خواهد شد .)
بیان ساختاری شامل netlist از VHDL می شود. ایان netlist خیلی متناظر با netlist شماتیك هستند. component های تعریف شده با سیگنالها به همدیگر اتصال پیدا کرده اند .
طراحی ساختاری بصورت سلسله مراتبی است. در این مثال طراحی طراحی ما سیگنالها مراتبی است. در این مثال طراحی شکل الله مراتبی است. در این مثال طراحی شکل الله مراتبی است. در این مثال طراحی شکل 4 حالت سلسله مراتبی را نشان می دهد .



یك مدار مقایسه كنندة چهار بیتي معمولاً به روش ساختاري بیان نمي گردد و چنین مداري با این روش ابتدایي است. در طراحیهاي برزگ و پیچیده روش ساختاري یك روش مناسب مي باشد. بدین صورت كه مدار بزرگ و و پیچیده به بلوكهاي كوچكتر تبدیل شده و هر بلوك به روش behavioral یا Component طراحي مي گردد و هر بلوك به عنوان یك data flow در نظر گرفته مي شود و سپس به روش ساختاري این بلوكها را به هم ارتباط داده و در نهایت تمامي مدار طراحي مي گردد .

1-4− مشخصه ما ، Data Object, Data type و نسبتها :

در این قسمت ما جزئیات مربوط به مشخصه ها ، Data type ، در این قسمت ما جزئیات مربوط به مشخصه ها ، object و نسبتها را با استفاده از مثالهایی جهت درك بهتر مفاهیم اساسی، بیان می كنیم .

1-4-1 مشخصه ها :

مشخصه هاي اساسي از حروف الفبايي ، عددي و پارامترهاي زير خط دار ساخته مي شوند قوانين زير در مورد مشخصه ها وجود دارد :

- _ اولین کاراکتر باید یك حرف باشد .
- _ آخرین کاراکتر نباید یك زیر خط باشد .
- _ دو زیر خط نمي تواند کنار هم قرار بگيرد .

زبان VHDL داراي يك سري كلمات رزرو مي باشد كه نمـي تـوان از آنها در مشخصه ها استفاده كرد. در ضمن حروف كوچك و بـزرگ در مشخصـه ها معادل هم هستند.

Data Object -2-4-1

Data Object مقادیری از نوع مشخص شدة خودشان، در خود نگه می دارند. آنها شامل چهار دستة مختلف هستند : ثابتها ، سیگنالها ، متغیرها و فایلها که قبل از استفاده باید آنها را معرفی کرد .

ثابتها:

ثابتها مقداري را در خود ذخيره مي كنند كه در طول برنامه ديگر غي توان آنها را تغيير داد. اين مقادير معمولاً در ابتداي توضيح برنامه مشخص مي شوند. ثابتها مي توانند در توضيحات , Process عرفي شوند . مثال زير نمونه اي از مقدار دهي ثابت ها مي باشد .

Constant width: integer: = 8;

سىگنالها:

توسط سیگنالها می توان خطوط ارتباطی یا اتصالات بین توان خطوط ارتباطی یا اتصالات بین ها را مشخص کرد . سیگنالهای نیز می توانند ورودی یا خروجی گیتهای لاجیکی باشند. مثال زیر نمونه ای از معرفی یك سیگنال می باشد : Signal count : bit – vector (3 downto);

سيگنالها مي توانند داراي مقدار اوليه نيز باشند : Signal Conut : bit- vector (3 downto o) := "0101"

در طول برنامه زمانیکه بخواهیم به سیگنال مقدار بدهیم از نماد => استفاده می شود در ضمن سیگنال خاصیت خواندنی و نوشتنی دارد .

Varibles : متغرها

از متغیرها در Process و زیر برنامه ها می توان استفاده کـرد . و در محدودة Process یا زیر برنامه باید معرفي شوند از یك متغیر در دو

Process غي توان استفاده كرد. متغيرها برخلاف سيگنالها داراي سيم و اجزاء حافظه اي نيستند و بنابراين تاخير ندارند و معمولاً براي اهداف محاسباتي استفاده مي گردند. در هنگام معرفي متغير، مي توان به آن مقدار اوليه نيز داده شود بطور مثال:

variable result : std logic: '0';

متغییرها فقط مقداری را در یك زمان نگه می دارند و نمی توان شكل موج خروجی آنرا مشاهده كرد. در طول برنامه برای مقدار دهی به متغیر از نماد =: استفاده می شود.

: (Files) فايلها

فایلها مقادیری از یك نوع مشخص را معین می كنند. از فایلها معمولا در برنامه های تست استفاده می گردد.

: Aliases

از یك Aliase براي شناسایی یك Object خارجی استفاده می گـردد و آن معنوان یك Object بدید نمی باشد. یك Aliase معـادل Object اصـلی آن می باشد. و معمولاً بعنوان یك روش مناسب برای مشخص كردن رنجی از یـك می باشد. و معمولاً بعنوان یك روش مناسب برای مشخص كردن رنجی از یـك Array type استفاده می شود . برای مثال ، در مشخص كردن Field هـایـی در یك آدرس :

signal address: std_logic_vector(31 downto 0);

alias tp ad: std logic vector(3 downto 0) is address (31 downto 28);

alias bank: std logic vector(3 downto 0) is address (27 downto 24);

alias row_ad: std_logic_vector(11 downto 0) is address (23 downto 12);

3-4-1 نوع داده ها Data Types

: Scalar type

این نوع اجازه می دهد که اپراتورهای نسبی بتوانند با هم کار Ploysical, flouting , و enumeration و . integer

: Enumeration type

یك Enumeration type یك لیستی از مقادیر است که Enumeration type ی از همان نوع را می تواند در خود نگه دارد . Enumeration type اغلب برای Machine تعریف می گردد :

type states is (idle, preamble, data, nosfd, error);

یك سیگنال مي تواند از نوع enumeration type مشخص شده ،تعریف گردد.

Signal Current_State : States :

Enumeration type که توسط استاندارد IEEE 1076 براي استفاده در سنتز معرفي شده است شامل Boolean و Bit است که بصورت زیر تعریف مي شوند :

Type boolean is (FALSE, TRUE);

Type bit is ('0', '1');

استاندارد IEEE 1164 يك type اضافي بنام Std - ulogic معرفي كرده است كه داراي Sub type هاي مختلف است و براي هر دو مورد سنتز و شبيه سازي بكار مي رود . نوعStd_ulogic

type std_ulogic is ('u' ,--uninitialized

'x',--forcing unknown

'0',--forcing 0

'1',-- forcing 1

'Z',--high impedance

'W',--weak unknown

'L',-- " 0'

'H',-- "'1'

' ' ,-- Do not care);

. نوع Std_Logic نیز داراي مقادیر یکسان با Std_Logic مي باشد . std_ ulogic استاندارد IEEE 1164 داراي مجموعة ulogic_vector مي باشد .

: integer type

اپراتورهاي نسبي و integer توسط VHDL تعریف شده است. ابزارهاي نرم افزاري که VHDL را پردازش مي کنند باید Integer را از رنج VHDL - 2,147,483,687 (2^31-1) - تا (2^31-1) (2^31-1) بشتیباني کنند . يك سیگنال یا متغير که از نوع integer است باید با یك رنجي مشخص گردد . برای مثال :

Variable a :integer range - 255 to 255;

: Flooating type

مقادیري که از نوع Floating_Point بکار مي رود براي اعداد تقریبي استفاده مي شود. شبیه integer انواع Flouting مي توانند محدود شوند . نوع Floating اغلب توسط ابزارهاي سنتز پشتیباني نمي شوند براي اینکه براي پیاده سازي عملکردهاي محاسباتي با آنها نیاز دارد که به مقادیر عددي دسترسي پیدا کند .

: Physical types

مقادیر از نوع Physical بصورت واحدهای اندازه گیری استفاده می شود. تنها نوع فیزیکی که تعریف شده زمان است :

Type time is rang - 2147483647 to 2147483647

Unit

Fs;

Ps = 1000 fs;

ns = 1000ps;

us = 1000ns;

ms = 1000us;

Sec = 1000ms;

min = 60sec;

Hr = 60min;

End units;

از نوع فیزیکی برای ایجاد برنامه های تست یا test benche استفاده می کنیم. برای دیگر واحدهای اندازه گیری پایه نظیر متر ، گرم ، فوت و ... باید خودتان تعریف کنید .

: Composite type

```
Data object از نوع Scalar در طول زمان شبیه سازی فقط یك مقدار
می توانند پیدا کنند ولی Composite Object کلا دو دسته هستند:
                                                             ., array type
object از نوع array از نوع : Array type
یکسان است. اغلب array type که استفاده می شوند توسط استاندارد , 1164
                                               1079 استفاده شده است:
Type bit vector is array (natural range <> ) of bit;
Type std ulogic vector is array (natural range <> ) of std ulogic;
Type std logic vector is array (natural range <> ) of std logic;
این نوع ها بصورت array بدون محدوده تعریف شده اند: تعداد بیت
Std_ulogic در آنها مشخص شده اند. Std_ulogic در آنها مشخص
محدود شده اند. از این نوع اغلب براي باسها استفاده مي گردد. براي
                                                                مثال:
Signal a: std logic vector (3 downto 0);
          یك باس همچنن می تواند با Type مشخص شده تعریف شود .
Type word is array (16 downto 0) of bit;
Signal b:word;
از array هاي دو بعدي براي ايجاد كردن يك جدول دو بعدي استفاده
                                                             می گردد .
Type table 8*4 is array (0 to 7, 0 to 3) of bit;
Constant exclusive or : table 8*4 := (
"000 0"
"001 1"
"010 1"
"011 0"
"100 1"
"101 0"
"110 0"
"111 1"
record type از نوع Object شامل چندین جزء با نوعهاي
                                                       مختلف مي باشد .
```

جزوه أموزشي VHDL جزوه

```
field هاي اختصاصي از يك record مي توانند توسط نام اجزا، مرجع قرار
بگیرد . برنامه زیر یك record_type را نشان می دهد که که برای iocell
تعریف شده است ، object بصورت آن نوع، تعریف و مقادیری به آنها تعلق
                                                                    گرفته است:
Type iocell is record.
  Buffer inp:bit vector (7 downto 0)
Enable: bit;
Buffer out: bit_vector (7 downto 0)
End record;
Signal bus a , bus b , bus c : iocell ;
Signal rec: bit vector (7 downto 0);
Bus a , buffer inp <= vec ;
Bus b, buffer inp <= bus a, buffer inp;
Bus b, enable \leq 11';
Bus c \le bus b;
                                                           error -5-1 های عمومی
 کدی که در لیست 1-7 آمده شامل چندین error است. ببیند آیا می
                                                 توانید آنها را تشخیص دهید:
                                                              --line 1
Library ieee;
Use ieee. Std logic 1164.all;
                                                              --line 2
Use work.std arith.all
                                                              --line 3
Entity terminal count is port (
                                                              --line 4
       clolk, reset, enable
                            : in bit;
                                                              --line 5
                            : in std logic vector (7 downto 0); --line 6
       data
       equals, term cnt
                            : out std logic);
                                                              --line 7
end terminal count;
                                                               --line 8
architecture terminal count of terminal count is
                                                               --line 9
   signal count : std logic vector (7 downto 0);
                                                               --line 10
 begin
                                                               --line 11
   compare = process
                                                               --line 12
                                                               --line 13
     begin
   if data = count then
                                                               --line 14
```

جزوه آموزشی VHDL جزوه آموزشی

```
equals = '1';
                                                           --line 15
   End if;
                                                           --line 16
                                                          --line 17
  End process;
                                                          --line 18
counter = process (clk)
                                                          --line 19
 begin
                                                          --line 20
   if reset = '1' then
                                                          --line 21
      count <= "111111111"
                                                            --line 22
                                                          --line 23
 elsif rising edge (clolk) then
     count \le count + 1;
                                                          --line 24
                                                          --line 25
   End if;
                                                         --line 26
  End process;
Term cnt <= 'z' when enable = '0' else
                                                         --line 27
            '1' when count = "1----" Else
                                                          --line 28
            '0';
                                                         --line 29
                                                         --line 30
end terminal count;
                ليست1-7: برنامه اي با داشتن چندين غلط
 اولین error در خط 11 است. Process به یك لیست حساسیت نیاز دارد
                                         که باید شامل data و count باشد
   error بعدي در خط 14 است، ايراتور بايد بصورت => نوشته شود.
  error بعدي يك error مفهومي است فقدان يك else براي مقدار دهي
                       دیده می شود که بایستی بصورت زیر نوشته می شد:
if data = count then
  equals = '1';
else
  equals = '0';
end if;
این قسمت از برنامه با استفاده از دستور when-else بصورت زیر
                                                            می توان نوشت:
equals <= '1' when data = count else '0';
```

```
error بعدی در خط 18 و در لیست حساسیت پروسس counter می باشد
 اولاً باید clock به clock تغییر یابد و ثانیاً علاوه بر clock سیگنال reset
  نیز در لیست حساسیت قرار بگیرد. خط 21 نیز شامل error است: در
                                                    يك عدد 1 اضافي است .
    error بعدي در خط 22 است. در استفاده تابع rising edge سبگنال
   باید از نوع std_logic باشد. بنابراین یا باید نوع سیگنال clock را
                  به std_logic تغییر داد یا اینکه از تابع استفاده شود
  درخط 23 نیز یك error وجود دارد. اپراتور + براي نوع error وجود
     یا integer تعریف نشده است بنابراین ما باید یکیج std arith را به
   برنامه اضافه كنيم. خط 27 شامل error بعدي است. حرف 2 تنها بايستي
                                       بصورت بزرگ نوشته شود نه کوچك .
 z به ebject ی تعلق می گیرد که از نوع std logic باشد. آخرین error در خط
    28 قرار گرفته است. که تساوي count با "11111111" غلط است براي
      نوشتن صورت باید تابع std_match استفاده شده باشد. در این حالت
                                         برنامه بصورت زیر نوشته شود:
  term cnt <= 'z' when enable = '0' else
             '1' when count > "10000000" else -- or count > 127
           '0';
                                . کد صحیح در لیست 1-8 قرار گرفته است
Library ieee;
Use ieee. Std logic 1164.all;
Use work.std arith.all
Entity terminal count is port (
      clolk, reset, enable
                         : in std logic;
                         : in std logic vector (7 downto 0);
      data
      equals, term ent
                         : out std logic);
end terminal count;
architecture terminal count of terminal count is
  signal count : std logic vector (7 downto 0);
begin
  compare = process ( clock,reset )
    begin
   if data = count then
```

```
equals = '1';
   else
     equals = '0';
   end if;
   end process;
counter = process (clk)
 begin
    if reset = '1' then
      count <= "11111111"
 elsif rising _ edge ( clolk ) then
      count \le count + 1;
    End if;
   End process;
       term\_cnt \le 'z' when enable = '0' else
                    '1' when std_match (count, "1-----") else
                                              ٠0'
end terminal_count ;
                ليست 1-8 : كد VHDL تصحيح يافته ليست 1-7
```

جزوه آموزشی VHDL

فصل دوم ايجاد مدارات تركيبي و سنكرون

-1-2 مقدمه

در قسمت قبل توضيحات مربوط به entity و بدنه Architectar داده شد که entity شامل لیستی از پورتهای مشخص می باشد. پورتها هر کدام دارای

یك type و mode مشخص بودند. و همچنین دیدیم که بدنه Architectar ممکن است بصورت یك یا ترکیبی از ساختارهای behavioral, dataflow, structural باشد . دراین قسمت ، چگونگی تعریف مدارات ترکیبی مدارات ترکیبی و سنکرون که در ساختارهای مختلف استفاده می شود بیان می شود و با مثالهای ساده برنامه ها به چندین روش نوشته شده اند .

2-2- مدارات تركيبي

مدارات ترکیبی به روشهای مختلفی می توانند طراحی شوند و دستورهای همزمان در بیان dataflow و structural استفاده می شود . دستورهای پشت سرهم در بیان behavioral استفاده می شود .

2-2-1 استفاده از دستورهای همزمان

دستورهاي همزمان خمارج از يك Process قرار گرفته و بصورت همزمان اجرا مي گردند .

در بیان data flow سه نوع دستور همزمان وجبود دارد : دستورهاي with - seled - when و همزمان با جبر بولین، دستورهاي انتخابي با دستور شرطي when - else .

معادلات بولس:

معادلات بولين در هر نوع دستور همزمان يا پشت سرهم مي تواند استفاده شود. در اين قسمت استفاده معادلات بولين را در دستور همزمان جهت استفاده در مدارات تركيبي بيان مي كنيم. ليست زير تعريف يك مالتي پلكسر 4 به 1 كه باسهاي 4 بيتي را مالتي پلكس مي كند مي باشد . Library ieee;

Use ieee std logic_1164.all;

Entity mux is port (

A,b,c,d: in std_logic_vector (3 downto 0);

S: in std_logic_vector (1 downto 0);

X: in std_logic_vector (3 downto 0);

End mux;

Architecture archmux of mux is

Begin

 $X(3) \le (a(3) \text{ and not } (s(1) \text{ and not } (s(0)))$

جزوه آموزشی VHDL جزوه

```
(s(0)))
       Or (b(3)) and not (s(1)) and
       Or (c(3)) and s(1) and not
                                          (s(0)))
       Or (d(3)) and s(1) and s(0);
X(2) \le (a(2) \text{ and not } (s(1) \text{ and not } (s(0)))
       Or (b(2)) and not (s(1)) and
                                         (s(0)))
       Or (c(2)) and s(1) and not
                                          (s(0)))
       Or (d(2)) and s(1) and s(0);
X(1) \le (a(1) \text{ and not } (s(1) \text{ and not } (s(0)))
       Or (b(1)) and not (s(1)) and
                                         (s(0)))
       Or (c(1)) and s(1) and not
                                          (s(0)))
       Or (d(1)) and s(1) and s(0);
X(0) \le (a(0) \text{ and not } (s(1) \text{ and not } (s(0)))
```

Or (b(0)) and not (s(1)) and

Or (c(0)) and s(1) and not


Or (d(0)) and s(1) and s(0);

End archmux;

ليست 1-2 :يك مالتي پلكسر 4 بيتي .

(s(0)))

(s(0)))



شكل 2-1: بلوك دياگرام مالتي پلگسر

لیست 1-2 یك تعریف طاقت فرسا (سخت) و زبان سطح پایین است که عموماً در گذشته براي PAL استفاده مي شد بكار مي رفت. براي اینچنین توابعي با معادلات جبر بولین بسیار ساده تر تعریف مي شوند و VHDL از این توانایي برخوردار است. براي مثال، در لیست

2-2 چندین سیگنال با استفاده از جبر بولین مقداردهی شده اند. در حالتی شبیه به این استفاده از دستور $if_{then_{else}}$ طاقت فرسا می باشد. ما مثالهای زیادی که بر معادلات بولین مناسب هستند در ادامه جزوه خواهیم آورد .

```
Entity my dedign is port (
     Men op, io_op:inbit;
     Reud, write
                     : in bit;
     Memr, memw: out bit;
     Io rd, io wr : out bit);
End my design;
Architecture control of my design is
Begin
     Memw <= mem -op
                           and write;
     Memr <= mem -op
                           and read;
     Io -wr \leq io - op
                           and write;
     Io -rd \leq io - op
                           and read;
End control;
```

ليست 2-2: تعريف سيكنالها با معادلات بولين

عملكرد (ايراتورهاي) لاجيكي :

اپراتورهاي لاجيكي اساس معادلات بولين هستند. اپراتورهاي لاجيكي array عاي boolean يا type يا براي not, xnor, xor, nand, or, and هاي تك بعدي از bit و بولين از پيش تعريف شده انـد. در اسـتفاده از اين اپراتورها (بجـز not) بـا array هـايي از بيـت يـا بـولين ، دو عملوند بايد پهناي بيت مساوي داشته باشند. استاندارد IEEE 1164 ايـن اپراتورها را براي type هاي array, std_logic, std_ulogic هاي يـك بعـدي از اپراتورها را براي type هاي ماي نيك بعـدي از انها فراهم كرده است .

اپراتورهاي لاجيکي داراي اولويت هستند . بـراي مثـال بـا جـبر بولين، شما جملة A+(B.C) را انتظار داريد که بصورت A+(B.C) ارزيـابي شود. بهر حـال در A+(B.C) ، اپراتورهـاي لاجيکـي وجودنــدارد کـه داراي اولويت بيشتري بـاشــد. بــراي مثــال در جحـزا سـازي عمليــات پرانــتزهــا

```
x <= A \text{ or } : موردنیاز هستند . جمله (A+B) \cdot C در حقیقت بصورت زیر است
                                                                B and C;
                                                            with - Select - when
 دستور with - select - when سیگنال انتخاب شده برای مقدار دهی را مشخص
                                                                    می کند .
                                                                  در ترکیب:
With selection signal select
   Signal _name <= value _ a when value_1_of_ selection_signal,
                  value b when value 2 of selection signal,
                                     value c when value 3 of selection signal,...
                  value _ x when last_value_of_ selection_signal;
signal_name با توجه به مقدار selection_signal مقدار دهی می شود. تمامی
مقادیر Selection_signal باید در شرط های when وجـود داشـته و مـتقـابلاً
انحصاري باشند . درليست 3-2 با استفاده از اين دستور مالتي يلكسر
                                  مربوط به شکل 1-2 را تعریف می کنیم
library ieee;
use ieee . std logic 1164 . all;
entity mux is port (
         A,b,c,d: in std logic vector (3 downto 0);
        S
             : in std logic vector (1 downto 0);
        X
             : in std logic vector (3 downto 0);
End mux;
Architecture archmux of mux is
 Begin
    With s select
     X \le a when "00"
          b when "01"
          c when "10"
          d when others;
 end archmux;
              لیست 2-3 مقدار دهی سیگنال بصورت انتخابی
```

```
d یا توجه به مقدار c,b,a سیگنال x یکی از چهار مقدار c,b,a یا
      را ييدا مي كند . others بجاي 11 براي موارد زير بكار مي رود :
s بصورت type های از std logic vector باشد و 9 مقدار ممکن برای یك
                                . از نوع Std_Logic وجود دارد data object
برای سخت افزار و ابزارهای سنتز ، 11 فقط کقدار با معینی دارد
اما code باید برای VHDL امکان پذیر باشد. شما می توانید مقدار 11
را صریحاً بصورت یکی از مقادیر s بکار ببرید ولی بهر حال حالت Others
                               برای مشخص کردن تمامی حالات S لازم است:
Architecture archmux of mux is
Begin
   With s select
    X \le a \text{ when "}00"
         b when "01"
         c when "10"
         d when others;
 end archmux;
        مقدار metalogical همچنین می تواند جهت مشخص کردن مقدار x
                                         : استفاده شود بصورت don't care
Architecture archmux of mux is
Begin
   With s select
    X \le a \text{ when "}00"
         b when "01"
         c when "10"
         d when "11",
         " when others;
 end archmux;
 سنتز ، نتایج برای هر کدام از سه ورژن Architecture یکسان است،
      براي اینکه سخت افزار مشخص میکند که اگر براي S مقدار لاجیکی
                                      شناخته نشود X نیز تعریف نمی شود.
                                                       : when – else
```

```
ساختار when - else دستوري است که براي مقدار دهي سيگنالها
بصورت شرطی بکار می رود به این معنی که سیگنال به یك مقدار تعلق می
 گیرد، در صورتیکه شرط آن برقرار باشد. ساختار کلی بصورت زیر است :
signal name <= value a when condition 1 else
               value b when condition 2 else
               value c when condition 3 else ...
               value x;
signal_name به مقداری که درمعادلات شرطها وجبود دارد تعلیق میی
یابد. اولین شرطی که برقرار باشد مقدار آن بیه signal_name تعلیق میی
 گیرد. در لیست 4-2 همان مالتی پلکسر چهار به یا دستور when_else
                                                        نوشته شده است .
library ieee;
use ieee . std logic 1164 . all;
entity mux is port (
        A,b,c,d: in std logic vector (3 downto 0);
            : in std logic vector (1 downto 0);
            : out std logic vector (3 downto 0);
End mux;
Architecture archmux of mux is
 Begin
   With s select
    X \le a when (S = "00") else
         b when (S="01") else
         c when (S="10") else
         d;
 end archmux;
              لیست 4-2: مفدار دهی سیگنال بصورت شرطی
در برنامه فوق همة شرطها در Statement و when-else بصورت انحصاري
                                                          لیست شده اند.
اگر در when else شرطها بصورت انحصاری نباشد بالاترین اولویت با اولین
شرط صحیح است. اگر مقادیر سیگنالها بصورت انحصاری استفاده شود ،
ساختار when_else اندکی از ساختار with_select_when طولانی تر می شود .
```

```
( شبیه مالتی یلکسر ) اما این ساختار میتواند به شما در مختصر کردن
بیان الگوهای اولویت کمك کند شبیه مثال که در لیست 5-2 آمده است:
library ieee;
use ieee . std logic 1164 . all;
entity priority is port (
         A,b,c,d,w,x,y,z: in std logic;
          J : out std logic);
End priority;
Architecture priority of priority is
 Begin
   J \le w when a = '1' else
          x when b = '1' else
          y when c = '1' else
          z when d = '1' else
           '0';
end priority;
   لیست 5-2: انکودر اولویت دار با مقداردهی سیگنال بصورت شرطی
  اگر c,b,a و d متناظراً منحصر بفرد هستند اگر در یك زمان فقط
  توسط یکی شناخته شوند. کدهایی که در لیست 6-2 آمده اختصاصی است:
library ieee;
use ieee . std logic 1164 .all;
entity no priority is port (
       a,b,c,d,w,x,y,z : in std-logic ;
        J: out std logic);
End no priority;
Architecture no priority of no priority is
Begin
  J \le (a \text{ and } w) \text{ or } (b \text{ and } x) \text{ or } (c \text{ and } y) \text{ or } (d \text{ and } z);
end no priority;
     ليست 6-2 : انتخاب بدون اولويت با استفاده ازمعادلات بولين .
```

```
2-6 و d انحصاری شناخته شیوند حاصیل لیست c , b , a
2-7 معادل توابعي با وروديهاي كمتر است . حاصل كدهايي كـه در ليسـت
                                    آمده است با لیست قبل تفاوت دارد .
library ieee;
use ieee . std logic 1164 .all;
entity compares is port (
      a,b,c,d,w,x,y,z : in std-logic;
       J: out std logic);
End compares;
Architecture compares of compares is
 Signal tmp: std logic vector (3 downto 0);
Begin
 Tmp <= (a,b,c,d);
With tmp select
     J \le w \text{ when "1000"},
          x when "0100",
          y when "0010",
          z when "0001",
          '0' when others;
end compares;
      d, c, b, a انتخاب با استفاده از ترکیبی مقادیر: 2-7
                                                     شروط به زبان ساده :
 شرط ها در جملات when_else می تواند بصورت زبان ساده باشند اگر
    بصورت کدی که در زیر آمده است نوشته شوند. این نوع شرط با جملات
        with_select when معمولاً امكان پذير نيست براي اينكه شرطها بايد
                                     مقادیری از سیگنال انتخاب باشند .
Signal stream, instrm, oldstrm: std logic vector (3 downto 0);
Signal state: states;
Signal we : std logic;
Signal id
         : std logic vector (15 downto 0);
stream \leq "0000" when (state = idle and sturt = '0') else
         "0001" when (state = idle and sturt = '1') else
```

جزوه آموزشی VHDL جزوه آموزشی

```
instrm when ( state = incoming ) else oldstrm ; we <= '1' \ when \ ( state = wirte \ and \ id < x \ "1FFF" \ ) \ else \ '0' \ ;
```

ايراتورهاي نسبي :

اپراتورهاي نسبي براي تست کردن برابري ، نابرابري و آرايشي از آنها استفاده مي شوند . اپراتورهاي برابيري و نيابرابيري (= و=/) براي تمامي type ها معرفي مي شوند. اپراتورهاي دامنيه دار (>, >, >, =) براي type هاي scalar يا scalar با يك رنج پيوسته تعرييف مي شوند. = array هاي که هم ارز و داراي طول برابر هستند مي توان مي شوند. نتيجه اپراتورهاي نسبي، بولين است (جواب آن يا درست يا نادرست) .

oprand type ها در یك اپراتور نسبي باید مثل هم باشند. جمله زیر غلط است براي اینکه یك اپراتور نسبي باید مثل هم باشند. جمله زیر غلط : Std_logic_vector است و 123 یك signal a: std_logic_vector (7 downto 0)

if a = 123 then ...

اپراتورهاي بارگذاري :

اپراتورهای بارگذاری اجازه استفاده از اپراتورهای با چندین type اپراتورهای بارگذاری اجازه استفاده از اپراتورهای با چندین type را می دهند. برای هر اپراتور توسط استاندارد IEEE 1076 تعریف نشده است. اپراتور ممکن است با استفاده از تعریف function بارگذاری باشند ، اما تعدادی اپراتور بارگذاری دراستاندارد IEEE 1164 و 1076.3 تعریف شده است . برای مثال استاندارد IEEE 1076.3 تابعی برای اپراتور

```
Library ieee;
Use ieee. Std_logic_1164.all;
Use work .numeric_std.all;
Entity compare is port (

A = in unsigned (3 downto 0);
X = out std_logic;
End add_vec;
Architecture compare of compare is
```

بنام std match می باشند.

```
Begin
 X \le '1' when a = 123 else '0';
End;
        لیست 2-8 : اپراتور بارگذاری = تعریف شده در numeric _ std
    توابع ایراتور بارگذاری در numeric std package از استاندارد
 1076.3 تعریف شده اند و این Package باید در entity طراحی با یك ماده
اي ( قضيه اي ) از آن فعال شود . package هايي نيز براي ايراتورهاي
                              بارگذاری برای std_logic اضافه شده است .
      Std_arith package ساخته شده، براي چندين تابع جديد و ايراتورهاي
 ریاضی بدون علامت در راه اندازی std logic_vector تعریف شده است. مثال
                                       زیر نمونه ای از این مورد است .
Library ieee;
Use ieee. Std logic 1164.all;
Use work . std arith.all;
                      _ std _arith , rather than numeric _std
Entity compare is port (
 A = in std logic vector (3 downto 0); __type std_logic_vector
 X = out std logic;
End add vec;
Architecture compare of compare is
Begin
       X \le '1' when a = 123 else '0';
End;
       لیست 2-9 : ایراتور بارگذاری = تعریف شده در std arith
بـرای مثالهـایی از ایـن نـوع ، مـا numeric std package در بیـان
بكارگيري type ،توابع و اپراتورها استفاده مي كنيم ما همچنين std_arith
 package را در مثالهای دیگر در بیان چگونگی استفاده از یك
std_logic_rector, array type که می توانید overhead را کیا هش دهید استفاده
                                                              می کنیم .
```


Package های numeric std و std arith همچنین شامل تــابع مهـم دیگـری

```
این تابع در دو مقدار از نوع std_logic بصورت یك don't care یا
witd – card استفاده مي شـود. مقـدار آن مـي تـوانـد بصـورت '0' يـا '1'
ارزیابی شود . این تابع استاندارد میتواند مفید باشد برای اینکه
مقایسه ارزیابی زیر برای همه مقادیر بجر "1-1" است و در سخت افزار
                                                  هرگز درست (true) نیست.
If a = "1__1" then ___ always evaluates false in synthesis
  ابزارهاي سنتز و شبيه سازي بايد بصورت يك مقدار ترجمه كنند.
               بنابراین مقایسه فقط زمانی درست است که یك باشد .
       گرچه ارزیابی don't care ، ایراتور = نمی تواند در شناسایی
                                       حالتهای don't care استفاده شود.
   با استفاده از تابع std match مقایسه "1-1" از std match با
            . رمان درست است که بیتهای اول و آخر یك باشند donwto 0
If std_mutch (a, "1_1")then ... _ true if a (3) = a (0) = '1'
                                                شناسایی component ها :
        شناسایی component ها در جملات، همزمان می باشد که اتصالات
سیگنالها در یك طراحی را مشخص می كند. نوشتن یك برنامه مقایسه كننده
  4 بيتي ليست 10−2 غير معقولانه است ولي براي بيان شناسايي Statement كه
می تواند در پیاده سازی لاجیکها ترکیبی بکار رود ، کدها به این صورت
                                                       نوشته شده اند .
library ieee;
use work . std logic 1164. all;
entity compare is port (
    a,b: in std logic vector (3 donwto 0);
    aegb: out std logic);
end compare;
architecture archcompare of compare is
 signal c: std logic vector (3 donwto 0);
begin
  X0 : xor2 port map (a (0), b (0), c (0));
  X1 : xor2 port map(a(1),b(1),c(1));
  X2 : xor2 port map(a(2),b(2),c(2));
```

```
X3 : xor2 port map(a(3),b(3),c(3));
 N1 : nor4 port map ( c(0), c(1), c(2), c(3), a eqb );
End;
     لیست 2-10 : بیان یك مقایسه كننده 4 بیتی به روش structural
     data Component ها توسط استاندارد VHDL تعریف شده اند این
   طراحی نیاز دارد که گیتهای nor2, xor2 در دیگر Package تعریف شود .
                                    2-2-2 با استفاده از جملات ترتدی:
جملات ترتیبی در process ها ، تابع ها و procedur بکار میی رونید .
توابع و Procedure در فصل بعدي معرفي ميي شوند. در اين قسمت جملات
ترتیبی در process که چگونه در طراحی مدارات ترکیبی استفاده می شوند
                                                   را بیان می کنیم .
                                                          If then else
   ساختار if_then_else براي انتخاب يا مقدار دهي جملات مي باشد، و
اجراي آن بر اساس ارزیابی بولین ( درست یا غلط ) از یك شرط است. در
                                                        ساختار زیر:
if (condition) then
 do something;
else
 do something different;
end if;
اگر شرط بصورت true ارزیابی شود بعد از اجـرا جملـة
  انتخاب می گردد و اگر بصورت false ارزیابی گردد بعید از else جملیه
      . انتخاب می گردد ساختار با something different
         Process هایی که در زیر آمده یك کار را انجام می دهند .
Signal step: std logic;
Signal addr: std logic vector (7 downto 0);
```

```
similar 1 = process (addr)
begin
  step \leq 10';
  if addr > x "0F" then
    step <= '1';
end if;
end process;
similar 2 = process (addr)
begin
  if addr > x "0F" then
    step <= '1';
 else
    step \leq 10';
end if;
end process similar 2;
در هر دو process اگر که addr بـزرگتر از of hex بـاشــد step مقــدار '1' و
اگر کمتر یامساوی باشد مقدار '0' را پیدا میکنید. پروسیس زییر لاجیاک
مساوي قبلي را بيان نمي كند براي اينكه غير از اين شرط هيچ مقـدار
                                       ییش فرضی به step تعلق نمی یابد .
not similar = process (addr)
begin
  if addr > x "0F" then
    step <= '1';
end if;
end process;
يروسس not_similar دلالت بر اين دارد كه step بايـد زمانيكـه
کمتر یا مساوی of hex است مقداری در خود نگه دارد. این بصورت یك خود
 نگه دارنده یا یك حافظه عمل می كند . بنابراین یك بار فعال شده و
به آنچه که فعال شده باقی می ماند بصورتی که در شکل 2-2 نشان step
                         داده شده و توسط معادلة زير تعريف شده است .
step = addr(3) * addr(2) * addr(1) * addr(0) + step
```

جزوه آموزشی VHDL جزوه آموزشی



```
اگر شما نخواهید که به step مقدار بدهید مطمئناً دارای یك مقدار پیش
 فرض است یا می توانید که دستور if-then را با یك else تکمیل کنید .
دستور if - then - else مي تواند توسعه يابد و تعداد if - then - else هاي بيشتري جهت
     مقدار دهی و اولویت پذیری داشته باشد فرم کلی بصورت زیر است :
if (condition 1) then
  do something;
elsif (condition 2) then
  do something different;
  do something completely different;
end if;
   برای هر سیگنال X به یك مقدار تعلق یافته بر اساس شرط بوده
                  است ، حاصل سنتز یك معادله است برای مثال كد زیر :
if (condition 1) then
 x \le value 1;
elsif (condition 2) then
 x \le value 2;
   else
 x \le value 3;
end if;
                                               نتیجه در این معادله است:
X = condition 1 * value 1
 + / condition 1 * condition 2 * value 2
 + / condition 1 * condition 2 * condition 3 * value 3
 +___
```


```
یك ساختار When - else را می توان بصورت بیان When - else نوشت
مالتي يلكسر 4 بيتي، جهار به يك مي تواند با ساختار - if - then
                  elsif - else بيان شود بصورتي كه در ليست 11-2 آمده است .
Architecture arch mux of mux is
Begin
Mux 4-1: process (a, b, c, d, s)
 Begin
  If s = "00" then
    X \leq a;
  elsIf s = "01" then
    X \leq b;
  elsIf s = "10" then
    X \leq c;
  Else
   X \leq d:
End if;
End process mux 4-1;
End arch mux;
         نيست 2-11 : تعريف يك مالتي يلكسر با يك بيان if then
    معادله نتیجه شده از سنتز برای این طراحی بصورت زیر است :
 x=\overline{s1} \ \overline{s0} \ a + \overline{s1} \ s0 \ b + s1 \ \overline{s0} \ c + s1 \ s0 \ d
```

لیست 12-2 برای یك دیكودر آدرس است. طراحی که برای یك آدرس، 1 بیتی داده شده، مشخص می کند که برای قسمتی از فضای آدرس باید فعال شوند، و این فعال سازی به بخش فعال اختصاص یافته است. در این طراحی برای تعریف فضای حافظه و فعال سازی سیگنالهای درست آن از ساختار 1 برای تعریف فضای حافظه و نعیل سازی سیگنالهای درست آن از ساختار 1 برای اینکه رنج های آدرس (شرط ها) متقابلاً اختصاصی هستند فقیط یک نتیجه به ازای

```
سیگنال خروجی نیاز است ،کدهایی که با معادلات بهینه شده اند بصورت
Library ieee;
Use ieee .std logic 1164.all;
Entity decode is port (
  Address = in std_logic_vector (15 downto 0);
  Valid, boot up = in std logic;
   Sram, prom, eeprom, shadow, periph 1, periph 2, :out std logic);
End decode;
Architecture mem decode of decode is
 begin
mapper = process (address, valid, boot up)
 begin
  shadow \leq 0';
          <= '0';
  prom
  periph 1 \le 0';
  periph 2 \le 0';
  eeprom \leq 0';
  Sram \leq 0';
  If valid = '1' then
    If address \geq= X "0000" and address \leq X "4000" then
      If boot up = '1' then
       Shadow <= '1';
      Else
         prom <= '1';
      end if;
  elsif address \geq X "4000" and address \leq X "4008" then
       periph 1 <= '1';
  elsif address \geq X "4008" and address \leq X "4010" then
       periph 2 \le 1';
  elsif address >= X "8000" and address < X "C000" then
         sram 2 \le '1';
     elsif address \geq= X "C000" then
         eeprom <= '1';
```

end if;
end if;
end process;
end mem_decode;
...ودر آدرسی: 2-12

شکل زیر قسمتهای مختلف حافظه برای برنامه ای که گفته شده را نشان می دهد.



شكل 2-3: نقشه حافظه

: Case - when

Pase - When case بيان ديگر است و با اجراي Case يكي دعو بيان ديگر است و با اجراي دعو يكي دعو از آن بيانها فعال يا مقداردهي مي شود و اجراي آن بر اساس مقدار سيگنالي است كه در عبارت case آمده است . ساختار زير شكل كلي بيان دعو دعو دود ده ده د كه بر اساس مقدار selection_signal اجرا ميگردد . دود دهو دعو دعو دعو دعو دعو دعود دار اساس مقدار الساس مقدار الساس مقدار ميگردد . (نشان مي دهد كه بر اساس مقدار selection_signal is

When value_1_of_selection_signal => (do something) __ set of statement 1

When value_2_of_selection_signal => (do something) __ set of statement 2

When value_3_of_selection_signal => (do something) __ set of statement 3


```
When last value of selection signal =>
  ( do something ) _ _ set of statements X
    برای مثال لیست زیر که با عبارات case - when نوشته شده است
                           براي بيان يك ديكودر آدرس بكار رفته است .
Library ieee;
Use ieee. Std logic 1164.all
Entity test case is port (
    Address = in std logic vector (2 downto 0);
    Decode = out std logic vector (7 downto 0);
End test case;
Architecture design of test case is
 Bagin
Process (address)
  Begin
   Case address is
    When "001" => decode <= X "11";
    When "111" \Rightarrow decode \iff X "42";
    When "010" \Rightarrow decode \iff X "44";
    When "101" => decode <= X "88";
    When others \Rightarrow decode \iff X "00";
  End case;
End process;
End design;
 لیست 13−2 : یك برنامه آدرسی دیكودر با استفاده از دستورcase – when
  این برنامه مشخص میکند که با توجه به مقدار address چه مقدار
 به سیگنال decode تعلق می گیرد. عبارت when others شامل همة حالاتی است
                                    که در when هاي قبلي ذکر نشده است .
  شما می توانید در هر شرط when به چندین سیگنال مختلف مقدار بدهید.
```

جزوه آموزشي **VHDL** جزوه آموزشي

2-3- مدارات منطقي سنكرون

ابزارهاي قابل برنامه ريزي در كاربردهاي سنكرون مناسب طراحي شده اند. ساختار اين ابزارها طراحي بلوكهايي هستند كه از تركيب لاجيكها كه به ورودي يك فيلپ فلاپ وصل شده اند ، بصورت يك بلوك پايه در يك ماكروسل CPLD يك يك لاجيك سل FPGA ساخته شده اند. در اين قسمت ما نشان مي دهيم كه چگونه مي توان با زبان VHDL و با ساختارهاي behaviral و Structural مدارات لاجيك سنكرون را ساخت. كد زير يك فليپ فلاپ ساده از نوع D را نشان مي دهد .

```
Library ieee;
Use ieee. Std logic 1164.all;
Entity dff_logic is port (
 d, clk = in std logic;
   q = out std_logic);
End dff logic;
Architecture example of dff logic is
 Begin
Process (clk) begin
  If (clk' event and clk = '1') then
       q \leq d;
    End if;
 End process;
End example;
 لیست 14-2 : بیان یك فلیپ فلاپ از نوع D كه با لبه بالارونده فعال
                                    مے شود.
```




شكل 2-4: بلوك دياگرام DFF

VHDL پروسس فقط به تغییر کلاك حساس است. بنابراین یك شبیه ساز VHDL فقط زمانی که CLK حالت گذرا دارد این پروسس را اجرا می کند. شرط فقط زمانی که یك تغییری در مقدار آن است درست است . Clk حتماً باید در لیست حساسیت پروسس قرار بگیرد کلاك را باید با لبه بالارونده یا پایین رونده تعریف کرد . اگر clk=1 باشد حساس به لبه بایین رونده است و به صورت زیر نوشته می شوند :

If (clk' event and clk = '1')

Lightarrow If (clk' event and clk = '0')



شكل 2-5: بلوك دياگرام يك 1atch


```
: (clk') event and clk = 'l') then q <= d; end if; If (clk') event and clk = 'l') then q <= d; else
```

```
q \ll q;
end if;
        t در زیر دو مثال کامل یکی برای تعریف فلیپ فلاپ از نوع
  ودیگري یك رجیستر 8 بیتي آمده كه هر دو حساس به لبة بالا روندة كلاك
                                                                  عمل می کنند .
Library ieee;
Use ieee. Std logic 1164.all;
Entity tff_logic is port (
 t,clk = in std logic;
   q = buffer std_logic);
End tff logic;
Architecture t-example of dff_logic is
 Begin
Process (clk) begin
  If (clk' event and clk = '1') then
    If (t = '1') then
      q \le not(q);
  else
     q \leq q;
   end if;
  end if;
 end process;
end t_example;
                   ليست 15-2 : تعريف يك فليپ فلاپ از نوع
Library ieee;
Use ieee. Std logic 1164.all;
Entity reg logic is port (
      d = in std logic vector (0 to 7);
    clk = in std logic;
   q = out std logic vector (0 to 7);
End reg_logic ;
Architecture r-example of reg logic is
```

```
Begin
Process (clk) begin
  If (clk' event and clk = '1') then
     q \leq d;
  end if;
end process;
end r example;
                  ليست 16-2 : تعريف يك رجيستر 8 بيتي
                                                         : wait untit بيان
  شما همچنین می توانید رفتار مدار رجیستر را با استفاده از بیان
 If ( clk' event and clk = '1' ) then
                                                         wait untilبجای بیان
Architecture example of dff logic is
Begin
Process begin
  Wait until ( clk = '1')
     q \leq d;
end process;
end t_example;
در این پروسس از یك لیست حساسیت استفاده نشده است ولي با بیان
   wait آغاز شده است بنابراین در یك پروسس كه از این بیان استفاده
                              شده نیازی به لیست حساسیت وجود ندارد .
                         توابع مربوط به لبة بالارونده و باین رونده :
      توابع لبة بالارونده و پایین رونده در آشکار سازی لبة بالا
  رونده سیگنالها را تعریف کرده است . یکی از این توابع اگر سیگنال
   از نوع std_logic باشد مي تواند بصورت 'l' = clk' event and clk تعريف شود
     ما می توانیم بجای 'rising_edge (clk ) از (clk' event and clk = '1' استفاده
   . کنیم . لیست 2-17 بازیك بیان از فلیپ فلاپ نوع D رانشان \Delta
Library ieee;
Use ieee. Std logic 1164.all;
Entity dff logic is port (
```

```
d, clk = in std logic;
        q = out std_logic);
End dff logic;
Architecture example of dff logic is
Begin
Process (clk) begin
  If rising edge (clk) then
      q \le d;
    End if;
 End process;
End example;
    ليست 17-2 : تعريف يك فليپ فلاپ نوع D با استفاده از تابع
                                 rising edge
                                           : در مدارات سنكرون reset 1-3-2
 هیچکدام از مثالهایی که تا بحال گفته شده از شرط فعال سازی یا
     reset استفاده نشده بود . شما می توانید reset و preset را با تغییر
                   ساده بصورتی که در لیست زیر آمده است تعریف کرد:
Architecture rexample of dff logic is
Begin
Process (clk, reset) begin
  If reset = '1' then
   q \le '0'
  elsif rising edge (clk) then
      q \le d;
    End if;
 End process;
End example;
                  ليست 18-2: تعريف يك reset
```

جزوه آموزشی **VHD**L



```
شكل 2-6: بلوك دياگرام DFF با reset آسنكرون
```

```
درلیست حساسیت هر دو سیگنال reset, clk معرفی شده اند. هر تغییر
    حالتي از اين سيگنالها باعث اجراي ترتيبي پروسس خواهد شد. در اين
 مدار اگر reset فعال شود بدون توجه به clk مقدار یك صفر را پیدا مي
    1 کند. و اگر reset غیر فعال بود در اینصورت با تغییر کلاك از
                                   مقدار سیگنال d به q تعلق می گیرد .
    براي تعريف preset بجاي reset شما مي توانيد تغيير زير را انجام
                                                                   دهید:
If ( preset = '1' ) then
  q \le '1';
 elsif rising edge (clk) then ---
در ضمن شما می توانید reset یا preset فلیپ فلایها را سنکرون تعریف
کنید براي اینکار شرط reset یا preset درون شرط کلاك قرار مي گیرد مثال
               زیر نمونه ای از DFF با reset سنکرون را نشان می دهد .
Architecture sync rexample of dff logic is
Begin
Process (clk, ) begin
 if rising edge (clk) then
   If (reset = '1') then
      q \le '0'
  else
      q \leq d;
    End if;
   End if;
```

End process;

```
End example;
                   ليست 19-2 تعريف يك reset سنكرون
لیست پروسس را تعریف کرده است که فقط به تغییر حساس باشد
است و زمانیکه reset است که سنکرن با D است و زمانیکه D
reset فعال باشد و لبة بالا رونده كلاك اتفاق بيافتد آنگاه reset عمل
                                                                 مي نمايد.
 شما همچنین می توانید یك مدار سنكرون / آسنكرون با reset یا preset در
VHDLتعریف کنید. مثال زیر یك رجیستر 8 بیتی را نشان میی دهید کیه
فعال شد
                 آسنکرون با reset و سنکرون با init می باشد. اگر
تمامي بيتهاصفر مي شود و اگر init فعال بوده و لبه بالا رونده كلاك هم
                                       زده شود تمامی بیتها یك می گردد:
Library ieee;
Use ieee. Std logic 1164.all;
Entity reg logic is port (
         d = in std logic vector (0 to 7);
reset, init, clk = in std logic
         q = out std logic vector (0 to 7);
End reg logic;
Architecture fancy example of reg logic is
 Begin
Process (clk,reset) begin
 If (reset = '1') then
   q \le b \text{ "00000000"};
 If (clk' event and clk = '1') then
   If (init = '1') then
     q \le b "111111111";
   else
     q \le d;
    End if;
   End if;
  End process;
End fancy example;
```

```
لیست 2-20 یك رجیستر 8 بیتی آسنكرون با reset وسنكرون با preset كردن
                                                  ايراتورى محاسباتى :
اپراتولهاي محاسباتي شامل : جمع ،تفريق، concatention علامت
گذاری، ضرب ، تقسیم، modulus باقیمانده و قدر مطلق مقدار می باشد.
اغلب از اپراتورهای محاسباتی جمع و تفریق استفاده میشود که در تعریف
جمع كننده ها ،تفريق كننده ها ، افزايش دهنده ها و كاهش دهنده ها
 استفاده می گردد. تمامی ایراتورهای محاسباتی بـرای انـواع integer ,
floationتعریف شده است. مثال ساده زیر یك جمع كننده چهار بیتی از نوع
                                             integer را نشان می دهد .
Entity myadd is port (
      a, b = in integer range 0 to 3;
      sum = out integer range 0 to 6);
End myadd;
Architecture archmyadd of myadd is
Begin
   Sum \le a + b:
End archmyadd;
 جمله زیر در صورتی که overflow آن لازم نباشد در کانترها مورد استفاده
                                                         قرار می گیرد:
Count \le count + 1;
                                         reset -2-3-2 و preset آسنكرون
لیست زیر یك كانتر 8 بیتي را تعریف مي كند كـه بـا یـك سـیگنال
آسنكرون خروجي مقدار"00111010" را ييدا مي كند. كانتر همچنين يك enable
و یك load سنكرون دارد . در این طراحي اپراتور + دو پكیج load
        موجود است. پورتهاي data , out از نوع unsigned تعريف شده اند.
Library ieee;
Use ieee. Std logic 1164.all;
Use work.numeric std . all;
Entity cnt8 is port (
```

Txclk, grst = in std logic;

```
Enable, load = in std logic;
                     = in unsignded (7 \text{ downto } 0);
                     = buffer unsignded (7 \text{ downto } 0);
       Cnt
End cnt8;
Architecture archent8 of cnt8 is
begin
 Count = process (grst, txclk)
 begin
 If (grst = '1') then
   cnt <= "00111010";
  If (txclk' event and txclk = '1') then
    If load = '1' then
       Cnt \le data;
    Elsif enable = '1' then
      Cnt < cnt + 1;
     End if;
  End process count;
End archent8;
 ليست2-1 يك كانتر 8بيتي با يك سيگنال آسنكرون براي صفر و يك كردن
                              فلیپ فلایهای این کانتر
```

و txclk و grst مي باشد . زمانيكه و txclk و grst مي باشد . زمانيكه و اليست حساسيت پروسس شامل grst مي فعال شده باشد . زمانيكه فعال شده بالا رونده الادالات الكليل ال

: preset با reset

```
و reset و reset گاهي اوقات در يك طراحي نياز است كه دو سيگنال reset و آسنكرون باشد. ليست زير كه بـراي همان كانتر 8 بـيتي منظور ما را برآورده مي كند، ليست حساسيت شامل grst و grst ميباشد . Library ieee ;
```


```
Use ieee. Std logic 1164.all;
Use work.numeric std . all;
Entity cnt8 is port (
  gpst, txclk, grst = in std logic;
       Enable, load = in std logic;
       Data
                     = in unsignded (7 \text{ downto } 0);
                     = buffer unsignded (7 downto 0);
       Cnt
End cnt8;
Architecture archent8 of cnt8 is
 begin
 Count = process ( grst , gpst , txclk )
 begin
  If (grst = '1') then
   cnt \le (others = '0');
 elsif gpst = '1' then
   cnt <= ( others => '1' ) then
  elsif (txclk' event and txclk = '1') then
    If load = '1' then
       Cnt \le data;
    Elsif enable = '1' then
      Cnt < cnt + 1;
    End if;
    End if;
  End process count;
End archent8;
                 ليست 22-2 كانتر با reset و preset آسنكرون
       عبارات ( '0' <= others => '1' ) يا ( others => '0' ) باعث مي شود که تمامي
بيتهاي سيگنال مربوطه 0 يا 1 شوند. با اين روش مي توان فقط تعدادي
                                                             را صفریا یك كرد .
                                                                             مثال:
Signal a: std logic vector (7 downto 0);
a \le ('1', '0', others = >'1');
                     در اينصورت مقدار a برابر "10111111" مي شود .
```

```
2-3-3 سیگنالهای دو طرفه و بافرهای سه حالتی :
مقادیری که سیگنال سه حالتی پیدا میکند شامل '2', '1', '0' می باشد
که همگی توسط نوع std_logic پشتیبانی می شوند. در کد زیر که باز همان
مثال کانتر 8 بیتی است خروجی به عنوان یك سیگنال سه حالتی در نظر
       گرفتـه شـده اسـت. در ایـن دو مثـال همچـنین از یکـیج std_qrith
                                . براي std_logic_vector براي std_logic_vector
Library ieee;
Use ieee. Std logic 1164.all;
Use work . std arith . all;
Entity cnt8 is port (
       txclk, grst = in std logic;
       Enable, load = in std logic;
                   = in std logic;
       Oe
                                                     -- out put enable
                    = in unsignded (7 \text{ downto } 0);
       Data
                    = buffer unsignded (7 downto 0); -- cnt out put
       Cnt out
End cnt8;
Architecture archent8 of cnt8 is
 Signal cnt: std logic vector (7 downto 0); -- cnt signal for counting
 begin
 Count = process (grst, txclk)
 begin
  If grst = '1' then
    cnt <= "00111010";
 elsif rising edge (txclk) then
   if load = '1' then
       Cnt \le data;
   Elsif enable = '1' then
     Cnt < cnt + 1;
    End if;
   End if;
  End process count;
```

Oes: process (oe , cnt)

```
begin
  if oe = '0' then
    cnt _ out <= (others => 'z');
  else
    cnt _ out <= cnt;
  end if;
  end process oes;
End archent8;</pre>
```

سیگنال 00 که در این شکل استفاده شده است برای این است که خروجی را به حالت امپدانس بالا قرار دهد. بنابراین به عنوان کنترل three_state می باشد. در این برنامه از دو پروسس استفاده شده است و از آنجایی که یك خروجی را در دو پروسس نمی توان تغییر داد به این دلیل یك سیگنال بنام cnt تعریف شده است. در پروسس اول مقدار cnt عاسبه می شود و در پروسس دوم مقدار سیگنال به خروجی cnt تعلق می گیرد. شکل زیر یك بافر سه حالتی رانشان می دهد .



```
when - else بافرهاي سه حالتي همچنين مي توانـد بـا دسـتور استفاده شـده اسـت. در مثال پايين غونه اي از اين دستور استفاده شـده اسـت. در مثال پايين غونه اي از اين دستور استفاده شـده است و زماني كه سيگنال collision اين مثال يك سيگنال and مي شود .

الك سيگنال يك سيگنالهاي and مي شود .

الك enabe , load الكانالهاي and مي شود .

الك we wee ;

Use ieee . Std_logic_1164.all ;

Use work . std_arith . all ;

Entity cnt8 is port (

    txclk , grst : in std_logic ;

Enable , load : in std_logic ;

Oe : in std_logic ;

Data : in std logic vector ( 7 downto 0 ) ;
```

```
Collision
                      : out std logic;
                                                          -- 3 state out put
        Cnt out
                      : buffer std logic vector (7 downto 0);
End cnt8;
Architecture archent8 of cnt8 is
 Signal cnt : std logic vector (7 downto 0);
 begin
 Count = process (grst, txclk)
 begin
  If grst = '1' then
     cnt <= "00111010";
 elsif rising edge (txclk) then
    if load = '1' then
        Cnt \le data;
    Elsif enable = '1' then
      Cnt < cnt + 1;
     End if;
    End if;
   End process count;
-- three - state out puts described here:
  cnt out \leq (other \Rightarrow 'z') when oe = '0' else cnt;
  collision <= (enable and load) when oe = '1' else 'z';
End archent8;
   لیست 31- 2 خروجی های سه حالته که با ساختار when_else تعریف شده
                                          اند.
```

دو طرفه ها:

```
باتغییر اندکی در کدهای 2-30 و 2-31 براحتی می توان سیگنال دوطرفه تعریف کرد. در لیست 2-32 یك سیگنال دوطرفه معرفی شده است زمانی که لبه بالا روندة کلاك زده و Load فعال باشد این سیگنال به عنوان ورودی بوده و مقادیر آن در سیگنال قرار می گیرد . و در پروسس دوم وقتی که مخالف صفر باشد سیگنال ( که در اینجا به عنوان خروجی است ) مقدار داده می شود.
```

```
Library ieee;
Use ieee. Std_logic_1164.all;
Use work . std arith . all;
Entity cnt8 is port (
        txclk, grst : in std logic;
        Enable, load: in std logic;
                     : in std_logic;
        Oe
                      : inout std logic vector (7 downto 0)); -- inout reg,d
        Cnt out
End cnt8;
Architecture archent8 of cnt8 is
 Signal cnt: std logic vector (7 downto 0);
 begin
 Count = process (grst, txclk)
 begin
  If grst = '1' then
     cnt <= "00111010";
    elsif (txclk' event and txclk = '1') then
      if load = '1' then
        Cnt <= cnt out; -- cnt now loaded from the cnt out port
    Elsif enable = '1' then
      Cnt < cnt + 1;
     End if;
    End if;
   End process count;
Oes: process (oe, cnt)
 begin
   if oe = '0' then
     cnt _ out <= (others => 'z');
  else
     cnt _ out <= cnt;
   end if;
 end process oes;
End archent8;
```

```
ليست 32 : I/O : 2 طرفه
```

فعال كننده هاي بدون شرط خروجي :

```
در لیست 33-2 خروجی از یك بافر سه حالتی که بصورت بی قید و col_- روحی از یك بافر سه حالتی که بصورت بی قید و شرط تعریف شده فعال گردیده است. اگر مقدار Present_state برابر address, res_assent , row_address یا Cas_assert باشد آنگاه بافرهای سه حالته برای سیگنال می گردد. بافرهای سه حالتی به ازای سایر مقادیر present_state فعال نمی گردد . گردد . 

**Mary Cas_assert Description (**Description of the color of the
```

if (present_state = row_address or present_state = ras_assert) then
 dram <= row_addr ;
elsif (present_state = col_address or present_state = cas_assert) thene
 dram <= col_addr ;
else</pre>

 $dram \le (others \implies 'z');$ end if;

end process;

ليست 33 - 2 : كنترل فعال كننده خروجي Implicit

2-3-2 ساختار دو طرفه ها و سه حالته ها :

با دیگر ساختار ها شما می توانید یك componet برای یك بافر سه حالته ایجادکنید. کدی که در لیست 33-2 قرار گرفته برای مثال، بافرهای سه حالته ای برای لاجیك output_enable ایجاد کرده است. اگر شما خواسته باشید Component فعال کنندة خروجی را صریحاً (واضح) تعریف کنید ، شما براحتی می توانید بصورت زیر Component را تعریف کنید . (اینجا ، نام three state , Component است) :

U0 : threestate port map (cnt(0) , oe , cnt_out(0));

: For – Genarate

اگر شما Component و three state راجهت پیاده سازي یك بافر سه حالتي براي یك بافر سه حالتي براي یك باس 32 بیتي تعریف کنید، شما باید 23 For_generate در این حالت تعریف کنید که این کار پرزجمتي است. دستور For_generate در این حالت کمك می کند.

gen_label:

for I in 0 to 31 generate

 $inst_label: threestate\ port\ map\ (\ vaalue(i)\ ,\ read\ ,\ value_out(i)\)\ ;$ end generate ;

این دستور دو قسمت همزمان (concurrent), یک architecture بیدون یک پروسس پیاده سازی می شود. این دستور به نام نیاز دارد که در این جا، gen_label است. شما همچنین می توانید در این دستور از عبارتهای شرطی نیز استفاده کنید .


2-4- طراحی یك FIFO:

در این قسمت می خواهیم چگونگی ایجاد مدارات سنکرون و ترکیبی را با چندین مثل ساده نشان دهیم. ما می خواهیم که یك 9 FIFO بیتی 8 تایی را طراحی کنیم. زمانیکه سیگنال خواندن (rd) فعال شد می خواهیم که خروجی TIOF از FIOF در زمانیکه فعال نیست، خروجی به حالت امپدانس بالا قرار گیرد. و زمانیکه سیگنال نوشتن (wr) فعال شد می خواهیم که یك رجیستر با پهنای (wr) بیتی نوشته شود. سیگنالهای wrinc, rdinc جهت افزایش آدرس رجیسترهای خواندن و نوشتن استفاده می شود.

FIFO براي reset كردن آدرس روي اولين رجيستر Wrptrclr و Wrptrclr براي badd كردن آدرس روي اولين رجيسترها استفاده مي گيرد . از Data_in براي FIFO كردن FIFO را نشان مي دهد.

 جزوه آموزشی **VHDL**

مفهوم جمدید دیگري که مي توانیم استفاده کنیم loop اسـت کـه در ادامه این فصل دیده مي شود



شكل 2-8: بلوك دياگرام FIFO

looP -5-2

در جماهایی که تکرار نیاز باشد از دستورات Loop استفاده میی شود . مثال forLoop,

. سا سند While_Loop

دستور For براي تعداد مشخص از حلقه ها اجرا مي گردد. دستور For اجراي يك عملكرد را ادامه مي دهد تا زماني كه شرط صحيح باشد. يك مرحله براي مقداردهي اوليه به متغيرهاي يك دستور while نياز است. براي نمونه reset، آسنكرون array FIFO بااستفاده از Loop بصورت زيراست:

for i in 7 downto 0 loop fifo(i) \leq = (others => '0'); end loop;

```
دستور while_loop بجاي For Loop مي تواند استفاده شود، ولي بايـد
اولاً به متغیر مقدار اولیه تعلق گیرد و در Loop باید متغیر را اضافه
                                                                          كرد .
reg array: process (rst, clk)
     variable i : integer = '0';
 begin
   if rst = '1' then
       while i < 7 loop
      fifo(i) \le (others = > '0');
end loop;
                                                         : Conditional Iterations
  دستور next جهت نگهداري يك عمل روي شرط خاصي استفاده مي شود
   . براي مثال فرض كنيد زمانيكه rst فعال شد بايد همة رجيسترهاي Fifo
                                          بعز رجیستر (Fifo (4) ریست می شوند :
reg array: process (rst, clk)
     variable i : integer = '0';
 begin
   if rst = '1' then
     for i in 7 downto 0 loop
       if i = 4 then
         next;
    else
      fifo(i) \le (others => '0');
end loop;
                  یا با یك دستور while Loop بصورت زیر نوشته می شود :
reg array: process (rst, clk)
     variable i: integer;
 begin
 i := 0;
   if rst = '1' then
```

```
while i < 8 loop
       if i = 4 then
         next;
    else
     fifo(i) \le (others = > '0');
end loop;
-----
                                                   خارج شدن از loop ها :
در loop هایی که گفته شد ما متغیر ها را درون process قـرار مـی
داديم. دستور exit براي خارج شدن از loop استفاده مي شود و مي تـوان
جهت چك كردن يك شرط غير مجاز استفاده شود. شرط بايـد در
تعین شود. برای مثال فرض کنید که fifo یك component ی اسـت کـه در یـك
طراحي hierarchical معرفي شده است. درضمن فرض كنيد كه عمق fifo توسط يلك
generic یا یارامتر مشخص شده است شما ممکن است بخواهید زمانی که عمق generic
بزرگتر از مقدار از پیش تعیین شده باشد از loop خارج شود . برای
                                                                     مثال:
reg array: process (rst, clk)
 begin
   if rst = '1' then
 loop1 for i in deep downto 0 loop
       if i > 20 then
     exit loop1;
    else
     fifo(i) \le (others = > '0');
end loop;
                   این کد همچنین بصورت زیر می تواند نوشته شود:
reg array: process (rst, clk)
 begin
   if rst = '1' then
 loop1 for i in deep downto 0 loop
     exit loop 1 when i > 20;
    else
     fifo(i) \le (others = > '0');
```

```
end loop;
          اکنون با استفاده از مفاهم جدید برنامهٔ Fifo را دوباره
                                                                بازنویسی می کنیم:
Library ieee;
Use ieee. Std logic 1164.all;
Use work . std arith . all;
Entity fifoxbyy is generic (wide: integer: = 32); -- width is 31+1
        Port (
                              : in std logic;
        clk, rst, oe
        rd,wr, rdinc ,wrinc
                              : in std logic;
        rdptrclr, wrptrclr
                              : in std logic;
                               : in std logic vector (wide downto 0);
        data in
data out
                       : out std logic vector (wide downto 0));
End fifoxbyy;
Architecture archfifoxbyy of fifoxbyy is
 Constant deep: integer : = 20: --depth is 20 + 1
 Type fifo array is array( deep downto 0 ) of std logic vector (wide downto 0 );
 Signal fifo: fifo array;
 Signal rdptr, wrptr: integer range 0 to deep;
 Signal en : std logic vector (deep downto 0);
 Signal dmuxout : std logic vector ( wide downto 0 );
 begin
 -- fifo register array:
 reg array: process (rst, clk)
  begin
    If rst = '1' then
       for i in fifo, range loop
         fifo(i) \le (others => '0');
```

```
end loop:
     elsif rising _ edge ( clk ) then
        if wr = '1' then
        fifo( wrptr ) <= data_in;
     End if;
    End if;
   End process;
-- read pointer
read_count : process ( rst , clk )
 begin
  if rst = '1' then
    rdptr \le 0;
  elsif rising_edge (clk) then
    if rdptrclr = '1' then
        rdptr \le 0;
    elsif rdinc = '1' then
        rdptr \le rdptr + 1;
     end if;
   end if;
 end process;
-- write pointer
write count: process (rst, clk)
 begin
  if rst = '1' then
    wrptr \leq 0;
  elsif rising_edge (clk) then
    if wrptrclr = '1' then
        wrptr \leq 0;
    elsif rdinc = '1' then
        wrptr \le wrptr + 1;
     end if;
   end if;
 end process;
```

```
-- data output multiplexer
dmuxout <= fifo ( wrptr );
-- three_state control of outputs
three_state : process ( oe, dmuxout )
begin
  if oe = '1' then
    data_out <= dmuxout;
  else
    data_out <= (others => 'z');
  end if;
end process;
end archfifoxbyy;
```

جزوه آموزشی **VHDL**

فصل سوم:

طراحي State machine

: مقدمه

در فصول گذشته بلوکهاي اساسي و ساختارهاي زبان در VHDL را بيان کرديم. در اين فصل، ما همان مفهوم ها را بصورت طراحي State بيان کرديم. در اين فصل، ما همان مفهوم ها را بصورت طراحي اينکه machine را بررسي ميکنيم. روش State machine را انتخاب کرديم براي اينکه اين روش معمولا در پياده سازي آيسيهاي قابل برنامه ريازي استفاده ميشود. ما چگونگي تعريف و سنتز State machine را با هدف طراحي بصورت بهينه شدن سرعت و سطح بيان ميکنيم. در اين فصل مثالهاي ساده اي بيان

جزوه آموزشی **VHDL**


شده تا بتوان رفتار State machine در VHDL بـا دستورات case-when و -if در then-else و -if در then-else

2-3 يك مثال ساده طراحي:

و write enable (wr) استفاده از سیگنالهای کنترلری (write enable (wr) و کنترلر با استفاده از سیگنالهای کنترلر و فیر فعال و فیر فعال و میکنید . سیگنالهای read-write و read-write خروجیی از یا میکروپروسسور و ورودی به کنترلر هستند. سیگنالهای we و oo خروجیهای کنترلار هستند. مقدار read-write نشان دهنده انتقال خواندن و نوشتن است. زمانی که read-write فعال شود آنگاه یک انتقال میتواند صورت گیرد. خروجی we در طول انتقال خواندن فعال میگردند.

3-2-1 روش طراحي مرسوم:

اولين مرحله براي تشكيل يك دياگرام حالت بايـد جـدول حالـت را مشخص كنيم. ما با داشتن حالتهاي فعال شدن و ايجاد حالتهاي گذرا قادر هستيم كه حالتهاي بعدي و خروجي را مشخص كنـيم. از تعريـف مسـئله و مشخص كردن حالتهاي مختلف شكل 3-1 حاصل مي گردد.



شك State machine :1-3 ساده

این دیاگرام نشان میدهد که یك انتقال خولندن یا نوشتن با فعال شدن ready آغاز میگردد که حالت State machine از decision تغییر پیدا میکند. با توجه به مقیدار read-write در کیلاك بعیدی ، انتقال خواندن یا نوشتن فعال شده و State machine به حالت مربوطه هیدایت میشود. یك انتقال زمانی پایان مییابد که ready فعال شده باشید و کنترلیر در حالت idle قرار بگیرد. زمانیکه ready فعال نمیشود کنترلیر در حالت حود باقی میماند. حالتهای برابر در این دستگاه وجود ندارد.

VHDL در State machine -2-2-3

```
دیاگرام حمالتی که نشان داده شده براحتی میتواند با یك بیان سطح
بالاي VHDL بدون داشتن شكل فعال شدن حالتها، جـدول توليـد حالتـهاي
گذرا یا مشخص بودن حالتهای بعدی بر مبنای نوع فلیپفلایهای موجـود،
تعریف شود. در VHDL هر حالتی میتواند به کملك پلك ساختار case-when
تعریف شود. تغییر حالتها میتواند با دستورات if-else-then مشخص شود.
برای مثال، ما یك typeی تعریف كرده ايم كه شامل اسامی حالتهاست و دو
                                     سیگنال از این type معرفی کرده ایم:
     type statetype is (idle, decision, read, write);
     signal present state, next state: statetype;
سیس ما یك پروسس ايجاد میكنیم . next_state توسط ياك تابعی از
present_state و وروديهاي read-write و read-write تعريف شده است. بنابراين
                                   ليست حساسيت شامل اين سيگنالها است:
     state comb: process (present state, read write, ready)
           begin
           end process state comb;
در پروسس حالتهای مختلف را بیان کرده ایم . ما یک ساختار -case
when ایجاد کرده ایم و اولین حالت را idle_state قـرار داده ایم. بـرای ایـن
         حالت خروجیهایی که با idle_state فعال میشوند را مشخص میکنیم:
     state comb: process (present state, read write, ready)
      begin
       case present state is
        when idle =>
           oe <= '0'; we<='0';
           if ready='1' then
             next state <= decision;
           else
                                    -- else not necessary
             next state <= idle;
                                    -- include for readability
           end if;
در این حالت دو راه وجود دارد ( البته زمانیکـه ridle ، present state
```

1- اگر ready اتفاق افتد به decision تغییر حالت میدهد .

End process state_comb;

```
2- باقی ماندن در حالت idle
حالتهاي گذرا در اين برنامه بايد كامل قرار گيرند : شاخهاي از
(when state_name =>) ، تعیین کردن
                                                 بيان case براي هر حالتي
                         خروجیهای آن حالت و تعیین حالتهای گذرا با بیان
      . if-then-else
         در زیر، برنامه کامل از حالتهای گذرا و خروجیها آمده است :
State comb: process(present state, read write, ready) begin
  Case present state is
      When idle \Rightarrow oe<='0'; we<='0';
         If ready='1' then
            Next state <= decision;
         Else
            Next state <= idle;
         End if;
      When decision \Rightarrow oe\leq'0'; we\leq'0';
         If (read_write='1') then
            Next state <= read;
         Else
            Next state <= write;
         End if;
      When read \Rightarrow oe\leq1'; we\leq2';
         If ready='1' then
            Next state <= idle;
         Else
            Next state <= read;
         End if;
      When write =>
                      oe<='0'; we<='1';
         If ready='1' then
            Next state <= idle;
         Else
             Next_state <= write;</pre>
         End if;
      End case;
```

```
رخمداد سنکرون با لبه بالا رونده کلاك است که باید بصـورت یـك پـروسـس
دیگر تعریف شود. شبیه آنچه که در زیر آمده است برای اینکه این
FSM با دو پروسس تعریف شده است ما آنرا FSM دو پروسـس نامیـده ایم.
                                               بیان دو پروسس بصورت زیر است:
State clocked: process(clk) begin
 If (clk' event and clk='1') then
      Present_state <= next_state;
 End if;
End process state clocked;
The complete code for this two-process FSM follows.
Entity example is port(
 Read write, ready, clk: in bit;
 Oe, we
                       : out bit );
End example;
Architecture state machine of example is
  Type statetype is (idle, decision, read, write);
  Signal present state, next state : state type;
Begin
State comb: process(present state, read write, ready) begin
  Case present state is
                      oe<='0'; we<='0';
      When idle =>
          If ready='1' then
             Next_state <= decision;</pre>
          Else
             Next state <= idle;
          End if;
      When decision \Rightarrow oe\leq='0'; we\leq='0';
          If (read write='1') then
```


Next state <= read;

FSM دو پروسس : پروسس فوق به این اشاره دارد که چگونه حالـت

بعدی (next_state) با توجه به حالت جدید و ورودیها تعیین میشود. این

```
Else
            Next_state <= write;</pre>
         End if;
                     oe<='1'; we<='0';
      When read =>
         If ready='1' then
            Next state <= idle;
         Else
            Next state <= read;
         End if;
      When write =>
                      oe<='0'; we<='1';
         If ready='1' then
            Next state <= idle;
         Else
            Next state <= write;
         End if;
      End case;
  End process state_comb;
  State_clocked : process(clk) begin
      If (clk'event and clk='1') then
         Present state <= next state;
      End if;
 End process state clocked;
End architecture state machine;
"architecture" is optional; for clarity
                 ليست 1-3: طراحي يك كنترلر حافظه ساده
                                                         3-3- يك كنترلر حافظه
مثال طراحي بعدي بازيك كنترلر حافظه است، اما آن عمليتر و
جزئیات بیشتری نسبت به مثال قبلی دارد. شکل 2-3 یك بلوك دیاگرام از
سیستمی که یك State machine براي یك کنترلر حافظه استفاده كرده را
                                                                   نشان میدهد.
```

جزوه آموزشی **VHDL**



شكل2-3: بلوك دياگرام كنترلر حافظه

سیستم به این صورت کار میکند: ابزارهای دیگری روی بیاس قیرار گرفته اند که با شناسایی مقدار (F3(hex دریافتی به منظور بیافر کیردن حافظه استفاده میشوند. یك سیكل بعد، سیگنال read_write که نشاندهندة این است که یك انتقال نوشتن روی بافر حافظه قرار گرفته است.

اگر حافظه انتقال خواندن دریافت کنید، خوانیدن ممکن است یا بصورت خوانیدن از نوع single باشید یا از نوع burst (انفجاری). یک خواندن برست با فعال شدن burst در طول اولین کلاك مشخص میشود، که باعث میشود کنترلر به چهار قسمت از بافر دسترسی داشته باشید. محلهای متوالی با فعال شدن متوالی ready دسترسی میشوند. کنترلر فعال کننیدة خروجی oo را بعد از یك خواندن غیر فعال کرده و دو بیت آدرس را یکی کاهش میدهد.

انتقال نوشتن در بافر همیشه بصورت single صورت میگیرد نیه بصورت burst در طول انتقال نوشتن با مشخص کردن آدرس data، در حافظه نوشته میشود. عمل خواندن و نوشتن با فعال شدن ready تمام میشود.

جزوه أموزشي **VHDL** جزوه أموزشي

VHDL تبديل دياگرام حالت به

```
دیاگرام حالت بسادگی میتواند با یک سری از حالتهایی در
ساختار case - when بصورت زیر تعریف شود ( در اینجا reset سنکرون
                                                      نادىدە گرفتە شدە است ) :
case present state is
  when idle =>
                    oe<='0'; we<='0'; addr<="'00";
      if (bus_id = '11110011") then
         next state <= decision;</pre>
      else
         next state <= idle;
      end if:
when decision =>
                    oe<='0'; we<='0'; addr<="'00";
      if (read write='1') then
         next state <= read1;</pre>
      else
         next state <= write;</pre>
      end if;
when read 1 = >
                    oe<='1'; we<='0'; addr<="'00";
      if (ready='0') then
         next state <= read1;</pre>
      elsif (burst='0') then
         next state <= idle;
      else
         next state <= read2;</pre>
      end if;
                    oe<='1'; we<='0'; addr<="'01";
when read2 =>
      if (ready='1') then
         next state <= read3;</pre>
      else
         next state <= read2;</pre>
      end if;
when read3 =>
                    oe<='1'; we<='0'; addr<="10";
      if (ready='1') then
```

```
next state <= read4;
       else
          next state <= read3;
       end if;
                      oe<='1'; we<='0'; addr<="11";
when read4 =>
       if (ready='1') then
          next state <= idle;
       else
          next state <= read4;
       end if;
when write =>
                      oe<='0'; we<='1'; addr<="'00";
       if (ready='1') then
          next state <= idle;
       else
          next state <= write;</pre>
       end if;
end case;
```

شبیه آنچه که میبینید هر حالت بسادگی با یک بیان case بدست میآید. برای هر حالتی، خروجیهای machine state با دستورات ترتیبی تعریف می شوند، و همة حالتهای گذرا در دستورات if-then-else تعریف شده است.

reset سنکرون در یك FSM دو پروسس :


این machine state به یك reset سنكرون احتیاج دارد . با اعمال resert باید هر حالتی كه فعال است به حالت idle تغییر حالت دهد. ما می توانیم با بیان یك دستور if-then-else در شروع پروسس بدین منظور كه اگر reset فعال گردید به حالت idle هدایت شود، تعریف كنیم. و اگر reset فعال نباشد برنامه كار عادی خود را انجام دهد. همچنین در reset باید خروجیهای oo و پروستن reset بصورت زیر wr و مطلت پیش فرض قرار دهیم. نحوة نوشتن reset بصورت زیراست:

```
state_comb : process (reset , present_state , burst , read_write , ready) begin
```

```
if (reset='1') then
         oe<='-'; we='-'; addr="--";
         next state <= idle;
       else
        case present state is
         . . . . .
        end case;
       end if;
end process state comb;
کد کامل از State_machine کنترلر حافظه در لیست 2-3 نشان داده
                                                                                شده است.
library ieee;
use ieee.std_logic_1164.all;
entity memory controller is port (
       reset, read write, ready,
                     : in std logic;
       burst, clk
       bus id
                     : in std logic vector(7 downto 0);
       oe, we
                     : out std logic;
                     : out std logic vector(1 downto 0));
       addr
end memory controller;
architecture state machine of memory controller is
       type state type is (idle, decision, read1, read2, read3, read4, write);
       signal present state, next state: statetype;
begin
state comb: process(reset, bus id, present state, burst, read write, ready)
begin
   if (reset='1') then
       oe <= '-'; we <= '-'; addr <= "--";
       next state <= idle;
   else
```


```
case present state is
                              oe<='0'; we<='0'; addr<="'00";
          when idle =>
       if (bus id = '11110011") then
          next state <= decision;
       else
          next state <= idle;
       end if;
                              oe<='0'; we<='0'; addr<="'00";
       when decision =>
       if (read write='1') then
   next state <= read1;</pre>
       else
          next state <= write;</pre>
       end if;
       when read 1 = >
                              oe<='1'; we<='0'; addr<="'00";
       if (ready='0') then
          next state <= read1;</pre>
       elsif (burst='0') then
          next state <= idle;
       else
          next state <= read2;
       end if;
                              oe<='1'; we<='0'; addr<="01";
       when read2 = >
       if (ready='1') then
          next state <= read3;</pre>
       else
          next state <= read2;
       end if;
                      oe<='1'; we<='0'; addr<="10";
when read3 =>
       if (ready='1') then
          next_state <= read4;</pre>
       else
          next_state <= read3;</pre>
       end if;
                              oe<='1'; we<='0'; addr<="11";
       when read4 =>
```

```
if (ready='1') then
        next state <= idle;
      else
        next state <= read4;
      end if;
      when write =>
                        oe<='0'; we<='1'; addr<="'00";
            if (ready='1') then
        next state <= idle;
      else
        next state <= write;
      end if;
      end case;
  end if;
end process state comb;
state_clocked : process(clk) begin
   if rising edge(clk) then
      present state <= next state;</pre>
   end if;
end process state clocked;
end state machine;
         لیست 2-2 : تعریف کنترلر حافظه بصورت FSM دو پروسس
لیست 2-2 یك بیان FSM دو پروسس است. یك پروسس لاجیكهای تـركیبی
و تغییر حالتها با کلاك را نشان میدهد. این ساختار کد قابل قیاس با
                شكل 3-3 مىباشد كه در يك ساختار CPLD پياده شده است.
کدهای present_state و ورودیها در قسمت ترکیبی لاجیك بلوکها بصورت
آنیه در شکلها تعریف شده اجرا میشود. حالت next_stat سنکرون در پروسس
state_clocked تعریف شده که بانکی از رجیسترها نظیر ماکروسلها در یل
                                                بلوك لاجيك را بيان مىكند.
```



2 شكل-3-الف : ساختار كد ليست

combinalorial logic



شكل 3-3-ب : يياده سازي State machine در يك

reset کردن آسنکرون در یك FSM دو پروسس:

```
اگریك reset آسنكرون بجاي reset سنكرون بكار رود در كد پروسس
state_clocked: state_clocked : process(clk, reset) begin
if reset='1' then
present_state <= idle;
elsif rising_edge(clk) then
present_state <= next_state;
```

end if;

end if;

end process state clocked;

```
اگر سیگنال reset فقط برای فعال سازی سیستم یا زمانیکـه مـدار
hang میکند استفاده شود، در اینصورت استفاده کردن reset آسنکرون ممکن
                                   است بهتر از یك reset سنكرون باشد .
```

3-3-2 یك ساختار كد دیگر

```
FSM يك يروسس: كدى كه در ليست 3 آمـده اسـت از لحـاظ معـادلات
انجام شده و نتایج خروجی معادل کدی است که در لیست 2 آمیده است
البته اگر reset آن بصورت آسـنكرون اسـتفاده شـود. ليسـت 3-3 بـراي
تعریف حالتهای گذرا و سنکرون سازی این حالتها با کلاك فقط از یك
 يروسس استفاده كرده است بنابراين ما آنرا FSM يك يروسس ناميده ايم.
architecture state machine of memory controller is
      type state type is (idle, decision, read1, read2, read3, read4, write);
      signal present state, next state: statetype;
begin
state tr: process(reset, clk) begin -- one process fsm
  if (reset='1') then
                         -- asynchronous reset
      state <= idle;
  elsif rising edge(clk) then -- synchronization to clk
      case state is
                                -- state transitions defined
        when idle =>
      if (bus id = '11110011'') then
         state <= decision;
      else
                                -- not req'd; for clarity
         state <= idle;
      end if;
      when decision =>
      if (read write='1') then
         state <= read1;
      else
                         -- read write='0'
         state <= write;
```

```
when read1 =>
       if (ready='0') then
          state <= read1;
       elsif (burst='0') then
          state <= idle;
       else
          state <= read2;
       end if;
       when read2 =>
       if (ready='1') then
          state <= read3;
       else
          state <= read2;
       end if;
when read3 =>
       if (ready='1') then
          state <= read4;
       else
          state <= read3;
       end if;
       when read4 =>
       if (ready='1') then
          state <= idle;
       else
          state <= read4;
       end if;
       when write =>
              if (ready='1') then
          state <= idle;
       else
          state <= write;
       end if;
       end case;
```

```
end if;
end process state tr;
--combinatorially decoded outputs
With state select
      Oe<='1' when ead1 | read2 | read3 | read4,
            '0' when others;
We <= '1' when state=write else '0';
With state select
      Addr \leq= "01" when read2,
               "10" when read3,
               "11" when read4,
               "00" when others;
End state machine;
      ليست 3−3 : تعريف يك كنترلر حافظه بصورت يك FSM تك يروسس
در این بیان طراحی، حالتهای گـذرای پروسـس state_tr بـرای لاجیـك
next state و براى كلاك زدن state register ها استفاده شده است. فقط يك
سیگنال state از نوع state type مورد نیاز است. بیانی که در زیر آمیده،
مقدار دهي همة سيگنالهاي ترتيبي در پروسـس روي لبـة بـالا رونـدة كـلاك
                                                                اتفاق مى افتد:
      elsif rising edge (clk) then
    در مجموعه زیر مقدار دهی state بصورت سنکرون صورت گرفته است:
      state_tr : process(reset , clk) begin
        Elsif rising_edge(clk) then
          Case state is
            When idle =>
              If (bus id="11110011" then
                   State<=decision;
               Else
                                -- not reg'd; for clarity
                   State <= idle;
               End if;
```

با استفاده از این ساختار، اگر state فعلی مقیدار idle و بیاس مقیدار F3(hex) را داشته باشد، آنگاه در لبیة کیلاک بعیدی F3(hex) مقدار جدید پیدا میکند. قطعة کد بالا میتواند بصورت زیر تغییر کنید؛ زمانیکه حالت فعلی idle است، اگیر bus_id مقیدار 11110011 را داشته باشد، آنگاه حالت جدید decision است. در سایر حالات که بیا else مشخص شده idle خواهد شد. سیگنالهای خروجی که در لیست3-3 نشان داده شده با دستورات همزمان که مدارات آن قابل سنتز در مدارات ترکیبی است مقدار دهی شده اند.

فصل 4: توابع و رویه ها

ليست 1-4 يك نوع تابع تبديل را انجام b12bit . ليست 1-4 يك نوع تابع 0.5

```
1
               function b12bit (a : boolean) return bit is
2
                  begin
3
                     if a then
4
                        return '1';
5
                     else
                        return '0';
6
7
                     end if;
8
               end b12bit;
```

لیست 1-4 : یك نوع تابع تبدیل بولین به بیت

لیست 1-4 یك تابع كد براي تبدیل یك سیگنال از نوع boolean به ناوع bit و فر دو در فر bit استفاده شود را تعریف میكند. bit هیر دو در استاندارد IEEE 1076 تعریف شده اند. خط 1 تابع bit ورودي است و بصورت نوع boolean تعریف شده و باید به نوع bit برگردانده شود را معرفي میكند. خط 2 و 8 ابتدا و انتهاي تابع را مشخص میكند.

تمامي دستوراتي که براي تعریف تابع بکار ميروند باید از نوع دستورات ترتیبي هستند و سیگنال ه دستورات ترتیبي هستند و سیگنال ه را که مقدار آن یك نوع boolean است، برميگرداند. اگر ه درست باشد مقدار 1 و اگر غلط باشد مقدار 0 را خواهد داشت. دیگر توابع تبدیلي که اغلب استفاده مي شود، bit_vector و std_logic به bit_vector هستند.

از یك تابع تبدیل نوع bit به boolean یا boolean میتوان در نوشتن معادلات بولین یا ارزیابی شروط مورد استفاده قیرار داد. بیرای مثال اگر سیگنال clk از نیوع boolean باشید شما مییتوانید اینگونیه بنویسید:

wait until clk; rather than

جزوه آموزشی **VHDL**

wait until clk='1'

يــا

if (clk'evevnt and clk) then

Rather than

If (clk' event and clk='1') then

همينطور

if ((A and B) xor (C and D)) then

ميتواند جايگذين شود بجاي

if (((A and B) xor ((C and D)='1') then

یك راه لزوما بهتر از دیگري نیست. براي طراحان نوشتن مدهاي VHDL براي سنتز، نوع std_logic ترجیح داده میشود.

پارامترهاي تابع :

پارامترهاي تابع فقط ميتواند ورودي باشند. بنابراين پارامترها غيتوانند بهينه شوند. پارامتر a در ليست 1 فقط يك ورودي است. با فرض اينكه تمامي پارامترها از مد inهستند، بنابراين نيازي نيست كه مد آنها صريحا نوشته شوند. توابع فقط ميتوانند به يك آرگومان برگردند. (درحاليكه procedure ها ميتوانند به چندين آرگومان برگردند).

در مجموع سیگنال جدیدی در تابع function نمیتواند تعریف شـود، ولي متغیر variable ممکن است در تابع تعریف شود و مقادیری به آن تعلق گیرد.

4-2- نوع توابع تبدیل :

نار (integer به bit_vector) bv2I . (integer) bit_vector) bv2I . توابع را دریابید.

```
1
               -- bv2I
2
               -- bit vector to integer.
3
               - in : bit vector.
4
               - return; integer.
5
                function bv2I (bv : bit vector) return integer is
6
                    variable result, abit: integer := 0;
7
8
                    variable count
                                          : integer := 0;
```

جزوه آموزشی VHDL جزوه آموزشی

```
9
               begin -- bv2I
10
                  bits: for I in by' low to by' high loop
11
                  abit := 0;
12
                    if ((bv(I) = '1')) then
13
                       abit := 2**(I - bv' low);
14
                    end if;
15
                       result := result + abit;
                                                     -- add in bit if '1'.
16
                    count := count + 1;
17
                    exit bits when count=32;
18
                  end loop bits;
19
                  return (result);
20
               end bv2I;
```

ليست 2-4 : يك نوع تابع تبديل

خطوط 1 تا 5 از لیست 2-4 توضیحاتی هستند که نشاندهندة نیام تابع، تعریف نوع تابع تبدیل، و مشخص کنندة پارامتر ورودی و نوعی که برمیگرداند، میباشد. به این تابع یك ورودی ویك مقدار integer بر می یك تبدیل باینری به دسیمال را اعمال کرده و یك مقدار bit_vector بر می گرداند. خط 6 یك پارامتر ورودی دارد که پهنای bit_vector آن محدود نشده است. اما پهنای بردار در فراخوانی تابع در زمان کامپایل باید مشخص شود. خطوط 7 و 8 تعریف avariable هایی هستند که شبیه به پروسس در حاشیه آن ساخته میشوند. در این تابع العکا ، سه bv2l سه العدورت تعریف شده که با صفر مقدار دهی شده اند.

تابع نیز با یك begin شروع و با با یك end پایان مي یابید کیه در این برنامه خطوط 9 و 20 مي باشند. خط 10 ابتداي یك loop را مشخص high و low او bit_vector by ميكند که با کمترین مقدار VHDL شروع ميشود. صفتهاي VHDL در VHDL معرفي شده که در اینجا براي برگردانیدن کمترین و بیزرگترین و بیزرگترین و پارامتر داده مي شود ، استفاده شیده است. بنابراین بدون توجه به عامل x ارزشترین بیدون توجه به عامل bit_vector by - (y to یا رفترین بیت شناخته شده و مقدار integer که براي bit_vector ساخته مي شود، MSB x, LSB y مي باشد.

```
براي مثال، دو a ، bit_vector و d ممكن است بصورت زير تعريف گردد:
     signal a : bit vector(13 downto 6);
     signal b : bit vector(6 to 13);
در هر كـدام از ابـن bit vector هـا ، (6) و (6) ابـه عنـوان LSB
ملاحظه مي گردد. تابع بايد بصورتي نوشته شود که هميشه مقدار سمـت چـپ
به عنوان MSB مشخص شود. bit_vector loop از LSB به تغییری کسه
به عنوان bit vector index استفاده شده، افزایش یافته است. abit با توجه
                   به وضعیت bit_vector توانی به آن اختصاص داده میشود.
ملاحظه می کنید a(13 downto 6) bit vector : اگر (a(8) '1' باشد ، آنگاه
مقدار 4 integer را پیدا می کند. برای اینکه 8 است ، 6 bv'low است ،
                                           2 I-bv' low و 2**2 می باشد.
این مقدار باینری 100 را ارائه می کند، جمع result برای هر تکراری از
loop مقدار abit است. count که استفاده شده مشخص کننیدة یهنای
است که به یك integer تبدیل شده است. رنج integer که در VHDL استفاده
می شود به 2^32 محدود شده است. زمانیکه loop پایان مییابید یا خارج
میگردد، result برگردانده میشود ( خصط 19 ) ، و تبدیل bit_vector بسه
                                                  integer پایان می یابد.
                                          : ( bit vector __ integer ) 12bv
تابع i2bv تبديل integer به bit vector را انجام مي دهد. ليست 3-4 را
                                بخوانید و چگونگی انجام آنرا درك كنید:
-- i2bv
--integer to Bit-vector.
      Integer, value and width.
--In:
--Return: bit- vector, with right Bit the most significant.
function i12bv (val, widht: integer) return bit vector is
  variable result : bit vector(0 to width-1) := (others=>'0');
  variable bits : integer := width;
begin
```

-- avoid overflow errors.

if (bits > 32) then

جزوه آموزشی VHDL

```
Bits := 32;

Else

Assert 2**bits > VAL report

"Value too big for bit_vector width"
severity warning;
end if;

for I in 0 to bits-1 loop

if ((val/(2**I)) mod 2 = 1) then
result(I) := '1';
end if;
end loop;

return (result);
end i2bv;
```

ليست 3-4 : تابع تبديل نوع integer به

این تابع دو ورودي یکي مقدار integer و دیگري اندازه یا پهناي bit_vector که باید انجام شود را مي گيرد. تابع یك مبدل دسیمال به باینري است و مقدار integer را به bit_vector باینري است و مقدار

در تابع تعریف شده، result بصورت یك متغیر از نوع bit_vector تعریف شده که اندازه آن با مقدار width مشخص شده است. عرض width به عنوان یك متغیر در این تابع میباشد و آن باید از مد in بوده و نمیتوانید بهینه شود. اندازه bit_vector به 32 بیت محدود شده است.

3-4 توابعی که در ساده سازی component ها استفاده میشوند :

توابع گاهي اوقات در قسمتهايي از component هاي جاري استفاده مي شود. براي اينكه آنها يك روش براي اختصار نويسي فراهم ميكنند. توابع براي جايگذاري component با يك خروجي محدود شده است. آنها دستورات تارتيبي استفاده كنند.

```
: ( bit_vector افزایش inv_bv
تمرین لیست 4-4 چگونگی انجام یك تابع افزایشی را نشان می دهد .
-- inc by
--increment Bit-vector.
--In :
        bit vector.
--Return: bit- vector.
function inc by (a: bit vector) return bit vector is
  variable s : bit_vector(a'range);
  variable carry: bit;
begin
  carry := '1';
  for I in a'low to a'high loop
      s(I) := a(I) xor carry;
      carry := a(I) and carry;
  end loop;
  return (s);
end inc by;
```

ليست 4-4 : يك تابع براي افزايش bit_vector

تابع bv یک ورودي a از نوع bit_vector را گرفته و مقدار آنرا bit_vector به bit_vector به bit_vector به bit_vector افزایش میدهد، و یک vector به vector از قبل در vector تعریف شده و رنج یک vector را برمیگرداند. مستغیر vector تعریف شده و رنج یک vector را برمیگرداند. مستغیر vector بصورت یک vector با vector به بردار ورودی vector فعال شده است. vector بصورت یک بیت مشخص شده است.

اكثرىت:

تابع بعدي يك بيتي را برميگرداند كـه اكثريـت سـيگنالهاي ورودي تابع را مشخص مـيكند .

```
function majority (a,b, c: bit) return bit is.
Begin
   Return ((a and b) or (a and c) or (b and c));
End majority;
                ليست 5-4 : تابع اكثريت براي سه ورودي
                      سیس چگونگی بکارگیری این توابع را بیان میکند .
                                             4-4- بيان توابع نامعلوم:
باید توجه داشت که برخی از توابع نامعلوم ممکن است در برخی از
سنتزكننده ها نتوانند راه اندازي شوند. ليست 6-4 يك تابع اكثريت
براي يك bit_vector با يك يهناي مشخص تعريف شده كله يهناي bit_vector در
فراخوانی تابع مشخص می گردد. این تابع از یك loop استفاده كرده كه
                            به تعداد یك ها در bit_vector تكرار میگردد.
يك كانتر متغير جهت نگهداري رديابي تعداد يكها استفاده شده است. سيس
مقدار این متغیر با مقدار نصف bit_vector مقایسه میگردد. اگر مقدار
متغیر کانتر بزرگتر از این مقدار باشد، آنگاه تابع عدد '1' و در غیر
                                        اینصورت عدد '0' را برمیگرداند.
function maj(vec: bit vector) return bit is
  variable tmp: integer;
begin
  temp := 0;
  for I in vec'range loop
     if vec(I) = '1' then
        tmp := tmp + 1;
     end if;
  end loop;
  if tmp > (vec'high)/2 then return('1');
                 else return('0');
  end if;
end maj;
```

جزوه أموزشي VHDL جزوه أموزشي

n_bits با يهناي bit_vector ليست 4-6 : تابع اكثريت براي يك

4-5- استفاده كردن توابع:

یك تابع ممكن است در حاشیه یك architecture تعریف شود، در این حالت تابع بصورت یك تابع تعریف شده معنی پیدا می كند. شما ممكن است بخواهید یك مجموعه ای از انواع و توابع جانشینی component و مبدلها ایجاد كنید، و آنها رادر یك package قرار دهید و آن package را در یك library كامپایل كنید و بنابراین شما میتوانید براحتی آنها را در یك طراحی بكار گیرید.

یك تابعي که در یاك architecture تعریف گردیاده فقاط توسط همان package ميتواند استفاده گردد. یك تابع تعریف شاده در یاك میتواند با یك شرطی در دیگر طراحیها استفاده گردد .

در اینجا، اولین تابع اکثریت که در لیست 5 آمیده بیود را میی خواهیم برای طراحی یك full adder که در لیست 7-4 آمده استفاده کنیم. ما این تابع را در محاسیة carry_out بکیار میگیریم. تعریف تیابع در ابتدای architecture صورت گرفته و همچنین بصورت یك تابع تعریف شده بکیار میرود.

```
entity full_add is port (
    a , b , carry_in : in bit;
    sum , carry_out : out bit);
end full_add;
architecture full_add of full_add is
    function majority (a , b , c : bit ) return bit is
    begin
        return ((a and b) or (a and c) or (b and c));
    end majority;
begin
    sum <= a xor b xor carry_in;
    carry_out <= majority(a , b , carry_in);
end;</pre>
```

```
لیست 7-4: طراحی یك full adder با استفاده از تابع اكثریت
بصورتي ديگر، تابع ميتواند در يك تعريف package ، بيان شـود و
در بدنة package اختصاص يابد. در اين حالت ما تابع majority را بخـوبـي
                                توابع inc_bv و 12vb و inc_bv بيان ميكنيم.
package my package is
  function majority (a, b, c: bit) return bit;
  function inc by (a: bit vector) return bit vector;
  function i2bv (val, width: integer) return bit vector;
end my package;
package body my package is
  function majority (a, b, c: bit) return bit is
  begin
      return ((a and b) or (a and c) or (b and c));
  end majority;
   -- inc by
   -- increment bit_vector.
   -- in : bit vector.
   -- return : bit vector.
function inc_bv (a : bit_vector) return bit_vector is
  variable s
                 : bit vector (a'range);
  variable carry : bit;
begin
  carry := '1';
   for i in a'low to a'high loop
      s(i)
             := a(i) xor carry;
      carry := a(i) and carry;
   end loop;
    return (s);
end loop;
```

```
-- i2bv
-- integer to bit vector.
-- in: integer, value and width.
-- return: bit vector, with right bit the most significant.
function i2bv (val, width, : integer) return bit vector is
   variable result : bit vector(0 to width-1) := (others => '0');
   variable bits : integer := width;
begin
if (bits > 32) then
  bits := 32;
else
  assert 2**bits > VAL report
      "value too big for bit vector width"
      severity warning;
end if;
for i in 0 to bits-1 loop
  if ((val/(2**i)) \mod 2 = 1) then
      result(i) := '1';
  end if;
end loop;
return (result);
end i2bv;
end my package;
        لیست Package : 4-8ی که شامل چهار نوع تابع تبدیل است
تعریف package فقط با تعریف تابع میباشد. این تعریف تابع یا
واسط template براي طراحيهايي است كه اين تابع را صدا ميكنند.
تعریف تابع در بدنة package صورت گرفته است. لیست 9 این package
موجود را ساخته است. فرض براین است کـه package کامیایـل شـده و در
                                              کتابخانه work قرار گرفته است.
```

```
entity full_add is port(
    a , b , carry_in : in bit;
    sum , carry_out : out bit);
end full_add;

use work.my_package.majority -- could specify .all , but not needed architecture full_add of full_add is
begin
    sum <= a xor b xor carry_in;
    carry_out <= majority(a , b , carry_in);
end;</pre>
```

package لیست 4-9: بکار بردن توابع تعریف شده در یك -6-4

یکی از تواناییهای استفاده تابع در اپراتورهای فراخوانی میباشد. برخی از توابع فراخوانی همچنین در استانداردهای IEEE1164 و 1076.3 معرفی شده اند. ما میخواهیم چگونگی تعریف اپراتورهای فراخوانی را بیان کنیم.

اپراتور + توسط استاندارد IEEE1076 تعریف شده که روی انواع عددی (انواع عددی (physical ، floating point ، integer انواع غیر انواع غیر عددی نظیر std_logic یا bit_vector عمل نجی کند. در عمل جمع یا std_logic ثابات با یك سیگنال از نوع std_logic ، یك اپراتور فراخوانی نیاز است. لیست 10-4 برنامه جمع کردن یك niteger با یك bit_vector را نشان میهدهد. موارد استفاده دیگر این اپراتورها نظیر جمع کردن یك bit_vector با یك integer ، یا std_logic با یك دون یك std_logic با یك دون دولاد استفاده دیگر این اپراتورها نظیر جمع کردن یك std_logic_vector ، یا در انتفاده دیگر این اپراتورها نظیر جمع کردن یك std_logic_vector ، یا در انتفاده دیگر این اپراتورها نظیر جمع کردن یك std_logic_vector ، یا در انتفاده دیگر این در عمل عیباشد.

```
entity counter is port(
    clk , rst , pst , load , counten : in bit;
    data : in bit_vector(3 downto 0);
    count: buffer bit_vector(3 downto 0));
end counter;
```

```
use work.myops.all;
architecture archcounter of counter is
begin
upcount : process(clk , rst , pst)
     begin
       if rst='1' then
           count <= "0000";
       elsif pst='1' then
           count <= "1111";
       elsif (clk' event and clk='1') then
           if load='1' then
              count <= data;
           elsif counten='1' then
              count \le count +1;
           end if;
        end if;
     end process upcount;
end archcounter;
لیست 4-10 : یك شمارنده با عملگر + كه عملوندهایی از نوع bit_vector و
                               . دارد integer
VHDL اصلي این جمع را انجام نمي دهد بـراي اینکـه عملونـدها از
نوع bit_vector و integer است. اپراتورهاي فراخـوانـي بايــد همـراه
                                                      خودشان معرفي گردند.
شما میتوانید چندید تابع که عملکردی مساوی برای انواع typeها داشته
باشند ايجاد كنيد. ابزارهاي سنتز و شـبيه سـاز VHDL بـراي همـاهنگي
                                       كامل احتياج به تغيير فرم دارند.
لیست 11-4 شامل یاک package تعریف شده و بدنیة package است که دو
            ايراتور فراخواني براي عمل + را تعريف و مشخص كرده است.
package myops is
 function "+" (a, b: bit vector)
                                   return bit vector
```

```
function "+" (a: bit vector; b: integer) return bit vector
end myops;
use work.my package .all;
package body myops is
  -- "+"
  -- add overload for;
  -- in: two bit vector.
  -- return : bit vector.
function "+" (a, b: bit vector) return bit vector is
   variable s : bit vector (a'range);
   variable carry: bit;
   variable bi
                 : integer;
                               -- indexes b;
begin
               carry := '0';
       for i in a'low to a'high loop
         bi := b'low + (i - a'low);
         s(i) := (a(i) xor b(bi)) xor carry;
          carry := ((a(i) \text{ or } b(bi)) \text{ and carry or } (a(i) \text{ and } b(bi));
       end loop;
       return (s);
end "+";
                       -- two bit vector.
-- "+"
-- overload "+" for bit vector plus integer.
-- in: bit vector and integer.
-- return : bit vector;
function "+" (a : bit_vector; b : integer) return bit vector is
begin
       return (a + i2bv(b, a'length));
end "+";
end myops;
```

ليست 11-4 : تعريف اپراتورهاي توابع فراخواني شده

این پکیج همچنین استفاده clause در ساختن my_package موجود در این واحد طراحی را نیز شامل است. تابع i2bv برای دومین تابع + لازم است . که این تا مقادیر integer را به bit_vector تبدیل مینماید. سپس در مقدار bit_vector با هم جمع شده اند . اولین اپراتور فراخوانی + ممکن است توسط این طراحی استفاده شود برای اینکه همة توضیحات یا package ضامنا در package موجود هستند.

خط زیر کدی از اولین تابع فراخوانی میباشد که جهت بدست آوردن بیت با کمترین ارزش در یك بردار، استفاده شده است.

bi : b' low + (I-a'low);

زمانیکه آن بصورت مثال کانتر لیست 10-4 استفاده شده باشد، کامپایلر باید برای تابع جمع با هماهنگ بودن نوع operand های برای جمله :count <= count+1

لیست 4-10 میتواند بصورتی که کانتر تابع inc_bv را استفاده کند نوشته count <= inc_bv(count); بصورت زیر جایگزین شود:

4-7- توابع فراخواني:

اپراتورها محدود به فراخوانی توابع مربوطه نیستند بلکه شما می توانید هر تابعی را فراخوانی کنید. برای مثال، توابعی است که در package majority در لیست 2-1 بیان شده است.

package majorities is

-- majority for 3 single bit/std logic inputs

function majority (a, b, c: bit) return bit;

function majority (a, b, c: std logic) return std logic;

-- majority for 4 single bit/std logic inputs

function majority (a, b, c, d: bit) return bit;

function majority (a, b, c, d: std logic) return std logic;

-- majority for 2, 3 or 4 inputs bit vector/std logic vector

function majority (vec: bit) return bit;

```
function majority (vec : std logic) return std logic;
end majorities;
package body majorities is
 -- majority for 3 single bit/std logic inputs
 -- function #1
 function majority for 3 single bit/std logic inputs
 begin
       return ((a and b) or (a and c) or (b and c));
 end majority;
 -- function #2
 function majority (a, b, c: std logic) return std logic;
 begin
       return ((a and b) or (a and c) or (b and c));
 end majority;
 -- majority for 4 single bit/std_logic inputs
 -- function #3
 function majority (a, b, c, d: bit) return bit is
 begin
       return ((a and b and c) or (a and b and d) or
               (a and c and d) or (b and c and d));
 end majority;
 -- function #4
 function majority (a, b, c, d: std logic) return std logic is
 begin
       return ((a and b and c) or (a and b and d) or
               (a and c and d) or (b and c and d));
 end majority;
 -- majority for 2, 3 or 4 inputs bit vector/std logic vector
 -- function #5
 function majority (vec : std logic) return bit is
       variable a : bit vector (vec'length -1 downto 0);
```

```
begin
         a := vec;
         if a'length = 2 then
             return (a(0) \text{ or } a(1));
         elsif a'length = 3 then
                                               -- a'length mut exc1; no priority
             return ((a(0) \text{ and } a(1) \text{ and } a(2)) or (a(0) \text{ and } a(1) \text{ and } a(3)) or
                  (a(0) \text{ and } a(2) \text{ and } a(3)) \text{ or } (a(1) \text{ and } a(2) \text{ and } a(3)));
         else
             assert (false)
                  report "majority function only support 2, 3 or 4 inputs."
                  severity warning;
             return('0');
         end if;
end majority;
 -- function #6
 function majority (a : std_logic_vector) return std_logic;
         variable a : bit vector (vec'length -1 downto 0);
begin
         a := vec;
         if a'length = 2 then
             return (a(0) \text{ or } a(1));
         elsif a'length = 3 then
                                               -- a'length mut exc1; no priority
             return ((a(0) \text{ and } a(1) \text{ and } a(2)) or (a(0) \text{ and } a(1) \text{ and } a(3)) or
                  (a(0) \text{ and } a(2) \text{ and } a(3)) \text{ or } (a(1) \text{ and } a(2) \text{ and } a(3)));
         else
             assert (false)
                  report "majority function only support 2, 3 or 4 inputs."
                  severity warning;
             return('0');
         end if;
end majority;
end mygates;
```

جزوه آموزشی **VHD**L جزوه آموزشی

```
ليست 12-4 : فراخواني تابع majority براي اعداد متغير و انواع
وروديها
```

```
شش تابع هم نام تعریف شده است. هر تابع بهر حال عملکرد majority
براي يك تعداد مختلفي از وروديها يا typeها را تعريف ميكند. زمانيكه
توابع majority در لیست 13-4 استفاده شده اند، کامپایلر بایـد توابـع
                                     مختص براي صدا كردن توابع انتخاب گردد.
library ieee;
use ieee.std logic 1164.all;
entity find majority is port(
  a, b, c, d: in bit;
  e: in bit vector(1 downto 0);
  f: in bit_vector(2 downto 0);
  g: in bit vector(3 downto 0);
  h, i, j, k: in std_logic;
  1: in std logic vector(1 downto 0);
  m: in std_logic_vector(2 downto 0);
  n: in std logic vector(3 downto 0);
  o: in bit vector(4 downto 0);
  p: in std logic vector(7 downto 0);
  x1, x3, x5, x6, x7, x11: bit;
  x2, x4, x8, x9, x10, x12: std logic;
end find majority;
architecture find majority of find majority is
begin
-- requires function #1;
x1 \le majority(a, b, c);
-- requires function #2;
x2 \le majority(h, i, j);
-- requires function #3;
x3 \le majority(a, b, c, d);
-- requires function #4;
x4 \le majority(h, i, j, k);
```

```
-- requires function #5;
x5 <= majority(e);
x6 <= majority(f);
x7 <= majority(g);
-- requires function #6;
x8 <= majority(l);
x9 <= majority(m);
x10 <= majority(n);
-- require function #5 or function #6 , but result in compile
-- time warning and function always returning '0';
x11 <= majority(o);
x12 <= majority(p);
end;</pre>
```

ليست 13-4 : استفادة توابع فراخواني شدة majority

لیست 13-4 اثبات میکند که تابع میتواند بصورت یك alternative در type های مشخص component جاری استفاده شود. این لیست همچنین بیان میکند که تابع majoirity میتواند در پذیرفتن مقادیر متغیر و انواع پارامترهای ورودی و انواع متغیر مقادیر برگشتی فراخوانی شود.

4-8- توابع استاندارد :

خوشبختانه، توابع استاندارد ساخته شده اند بنابراین اولین ورژن مرجع زبان VHDL (استاندارد 1987) در سال 1987 ارائه شد. بسته هاي استاندارد که شامل اپراتور فراخواني است براي چندين نوع تعريف شده اند. کد VHDL با استفاده از پکیج هاي استاندارد ساخته شده است بسیار ساده تر و کم حجم تر از یک ابزار دیگر است. براي مثال بسته std_logic_1164 یک سیستم نوع استاندارد data تهیه ميکند چون که توسط چندين فروشندة ابزار پشتیباني شده است. توانایيهاي شما با استفاده از انواع bata در این بسته توسط std_lowing و clause مشخص میشود:

```
library ieee;
use ieee.std logic 1164.all;
```

جزوه آموزشی VHDL جزوه آموزشی

براي هر ابزار سنتزيا شبيه ساز که از ايان package پشتيباني ميکند شما قادر خواهيد بود که کدهاي برنامه را بدون هيچ بهينه سازي استفاده کنيد. اگر ابزاري که جهت دستيابي به اپراتورها و انواع داده ها نياز به يك پكيچ اختصاصي داشته باشد در اينصورت شما به آساني نميتوانيد که کدهاي خود را از يك سيستم به يك سيستم ديگر انتقال دهيد.

استاندارد IEEE_1164 ، فقط براي تعريف انواع داده هاي يك سيستم نيست بلكه اپراتورهاي فراخواني و توابع تبديل را نيـز شامل اسـت. اين استاندارد همچنين شامل زير نوع X01 و X01Z نيز ميباشـد. در ضمن اپراتورهاي لاجيكي (or, and و مانند اينها) فراخواني كرد و بعضي از توابع تبديل معمول را نيز فراهم كرده است:

function to bit (s: std logic; xmap: bit := '0') return bit;

function to_bitvector (s: std_logic_vector; xmap: bit := '0')

return bit_vector;

function to bitvector (s: std ulogic vector; xmap: bit := '0')

return bit vector;

function to stdulogic (b: bit)

return std ulogic;

function to stdlogic vector (b: bit vector)

return std logic vector;

function to stdlogic vector (s: std ulogic vector)

return std logic vector;

function to stdulogic vector (b: std logic vector)

return std ulogic vector;

```
مثال از ایراتورهای محاسباتی که این استاندارد تعریف کرده در لیست
                                                                 4-14 داده شده است.
                                     بیانات زیر از numeric bit package میباشند:
type unsigned is array (natural range <>) of bit;
type signed is array (natural range <>) of bit;
-- id: A.3;
function "+" (L, R: unsigned) return unsigned;
-- result subtype: unsigned(max(l'length, r'length) - 1 downto 0).
-- result : adds two unsigned vectors that may be of different lengths.
-- id: A.4;
function "+" (L, R: signed) return signed;
-- result subtype : signed(max(l'length, r'length) - 1 downto 0).
-- result : adds two signed vectors that may be of different lengths.
-- id: A.5;
function "+" (L: unsigned; R: nutural) return unsigned;
-- result subtype: unsigned(l'length - 1 downto 0).
-- result: adds a signed vectors, 1, with a non negative integer, r.
-- id : A.6;
function "+" (L:nutural; R: unsigned) return unsigned;
-- result subtype : unsigned(r'length - 1 downto 0).
-- result : adds a non negative integer , 1 , with an unsigned vector , r.
-- id: A.7;
function "+" (L: integer; R: signed) return signed;
-- result subtype : signed(r'length - 1 downto 0).
-- result : adds an integer, l(may be positive or negative), to a signed vector, r.
-- id: A.8;
function "+" (L :signed; R : integer) return signed;
-- result subtype: unsigned(l'length - 1 downto 0).
```

-- result: adds a signed vector, 1, to an integer, r. لیست 15-4 : برخی ایراتورهای فراخوانی در numeric std تابع مهم دیگری که در numeric std تعریف شده ، std match میہاشید تابع برای چندین type فراخوانی شده است: -- support constant for std match; type boolean table is array(std ulogic, std ulogic) of boolean; constant match table : boolean table := (0 1 1 h -- 11 X Z W false, (false, false, false, false, false, false, false, true), -- u (false, false, false, false, false, false, false, false, true), -- x (false, false, true, false, false, false, true, false, true), -- 0 (false, false, false, true, false, false, true, false, true), -- 1 (false, false, false, false, false, false, true), -- Z false, false, false, false, (false, false, false, false, false, false, true), -- w (false, false, true, false, false, false, true, false, true), -- L true), -- H (false, false, false, false, false, false, true, true, (true, true, true), -- true, true, t rue, true, true, true,); -- id: M.1 function std match (L, R: std ulogic) return boolean is variable value : std ulogic; begin return match table(L, R); end std match; -- id: M.2

function std match (L, R: unsigned) return boolean is

```
alias LV: unsigned (1 to L'Length) is L;
  alias RV: unsigned (1 to R'Length) is R;
begin
  if ((1'length < 1)) or (r'length < 1) then
    assert no_warning
       report "numeric std.std match: null detected, returning false"
       severity warning;
    return false;
   end if;
if LV'length /= RV' length then
  assert no warning
       report "numeric std.std match: L'length /= R'length, returning false"
       severity warning;
else
 for i in LV'high loop
       if not (match_table(LV(i), RV(i))) then
         return false;
       end if;
  end loop;
   return true;
 end if;
end std match;
                لیست 16-4: فراخوانی کردن دو تابع std_match لیست
```