به نام مهربان ترین مهربان ها

(با نام او بفوان ، با تعلیمش بران ، با آیاتش بفوم)
بفوان به نام پروردگارت که بیافریر همه آفریرگان را، (۱)
آدمی را از فونی بسته آفرید. (۲)
بفوان ، و پروردگار تو بزرگوار ترین [بفشندگان] است، (۳)
آن که [نوشتن] با قلم را [به آدمی] بیاموفت. (۴)
آموفت آدمی را آنهه نمی دانست. (۵)
علق(۵–۱)

مجموعه دستورات زبان توصیف سخت افزار مدارهای مجتمع سرعت بالا VHDL

(Very high speed integrated circuit Hardware Description Language)

و اوست که برای شما ستارگان را آفریدتا برانها در تاریکیهای فشکی و دریا راه یابید، ما نشانه ها[ی فود را] را برای گروهی که می داننر به تفصیل بیان کرده ایم. انهام۹۷

تهیه و تنظیم

مرتضی شعبان زاده Morteza Shabanzadeh morteza_3tir61@yahoo.com www.lranMedar.com

این مقاله مناسب کسانی است که با این زبان آشنایی اوّلیه را دارند امّا جهت برنامه نویسی VHDL ، نیازمند دسترسی سریعتر به فرم کلی دستورات VHDL می باشند.

MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. WWW. MORTEZA, 3TIRGI#YAHOO.COM

در سالهای قبل از ۱۹۸۶ زبانهای توصیف سخت افزار متنوعی مانند ABEL و PAL ASM و ... توسط شرکتهای مختلف برای برنامه در سال ۱۹۸۶ زبانهای برنامه نویسی طرفداران ریزی PAL,PLA,PLD وجود داشت که کاربران به شکل سلیقه ای با آنها کار می کردند یعنی این زبانهای برنامه نویسی طرفداران مخصوص به خود را داشتند و یک قالب جامع و استانداردی برای آنها در نظر گرفته نشده بود امّا در سال ۱۹۸۰ وزارت دفاع امریکا با همکاری IEEE با هدف طراحی یک زبان جدید استاندارد و فراگیر برای توصیف مدارهای دیجیتال و توسعه در مدارات مجتمع پُرسرعت (FPGA, CPLD) و همچنین برای انتقال اطلاعات سیستمهای دیجیتالی از شرکتی به شرکت و یا به کشور دیگر را ، به سه شرکت قدرتمند IBM, Texas Instrument, Intermetrics سپرد تا شش سال بعد یعنی در سال ۱۹۸۶ اولین نسخه استاندارد و تایید شده آن به بازار عرضه شود (یعنی همان نسخه کاربران قرار گرفته است و این در حالیست که هرچند سال یکبار اصلاحات جزئی در آن صورت می گیرد.

√ در اینجا یک نمای کلی از سلسله مراتب کرنویسی ۷۲۲DL را ملاعظه می کنید:

Context Clauses

Library Clause

Use Clause

Library Units

Package Declaration (optional)

Package Body (optional)

Entity Declaration

Architecture Body

مرول تقسیمات رستورات VHDL از لفاظ ترتیبی (Sequential) یا همزمانی (Concurrency) بورن آنها•

Concurrent VHDL	Sequential VHDL	Con. & Seq.
Process	if then else	Sígnal assígnment
When else	Case	Type & Constant declaration
With select	variable declaration	Function & Procedure Call
Signal declaration	Loop statement	Assert statement
Block statement	Variable assignment	Sígnal attríbute
	Return	
	Null	
	Wait	

MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. WWW. MORTEZA. STIRGUYAHOO. COM

MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. WWW. MORTEZA, STIRG BYAHOO. COM

Y chart ✓

یکی از معروفترین نمایشوایی است که نگرشوای متفاوت و سلسله مراتبی مراهل طراهی یک سیستم ریبیتالی را نشان می دهد؛ فرض کنید در یکی از بفشوای شرکت DSP مسئول طراهی نسل بدیدی از تراشه های پردازش سیگنال دیبیتالی هستیم. با توّبه به هزینه های سافت و معروده زمانی که تراشه بایستی وارد بازار شود تا بتواند قابل رقابت باشد ، می فواهیم قبل از اقرام به سافت بررسی کنیم که آیا این تراشه می تواند کاربردهای موردنظر را تأمین کند یا فیر. بر اساس روند طرامی Y_chart می دانیم که رفتار تراشه درسطوح مفتلف طرامی از بمله سطح عملیاتی ، RTL ، سطح منطقی و ... قابل توصیف به زبان VHDL

در مرعله اوّل توصیف رفتاری(behavioral) که شبیه سازی بر پایه آن می تواند صمّت عملکرد تراشه را نشان دهد، ضروری است.


عملکرد تراشه را می توان در سایر سطوح طراهی نیز بررسی و شبیه سازی نمود، مزیت پنین رویکردی در این است که می توانیم ارزیابی را مستقل از روشهای پیاده سازی فیزیکی(physícal) انباع دهیم.

پس از بررسی عملکرد ، می توانیع طرح را به یک توصیف سافتاری (structural) متشکل از واهرهای اصلی تراشه ماننر DSP و Pegíster ،memory به کمک شبیه سازی می توان مطمئن شرکه طرح سافتاری این pregíster ،memory به وسیله واهرهای انتفاب شره ، عملیات دلفواه را به درستی انها می دهد.

همانطور که در شکل می بینیر توصیف سافتاری نیز می توانر با درجات متفاوتی از مزئیات ایماد شود.

این توصیف را می توان آنقرر تکمیل کرد تا به یک توصیف فیزیکی (physical) دست پیرا کنیم که در نوایت مشفهات سافت را از آن استفراج نمائیم .

تمامی این مراهل به کمک زبان توصیف سفت افزار VHDL و ابزارهای برنامه ریزی FPGA به سارگی امّا با موصله و پشتکار زیاد ، امکان پزیر است.



KORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.WWW.MORTEZA

✓ نموه فرافوانی و بکارگیری یک کتابفانه: LIBRARY library_name; .VHDL مثال library ieee; líbrary altera; library work; líbrary std; or library ieee, altera, work, std; √ نموه فرافوانی و بکارگیری یک Package از دافل کتابهانه اش: USE library_name.package_name.ALL; .VHDL مثال use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_signed.all; use altera. maxplus2.all; or use altera.maxplus2.max2lib, ieee.std_logic_1164.all; √ فرم لُلي Entity: ENTITY entity_name IS **GENERIC**(parameter_name : string := default_value; parameter_name : integer := default_value); PORT(input_name , input_name : IN STD_LOGIC; STD_LOGIC_VECTOR(high downto low); : IN input vector name bidir_name, bidir_name : INOUT STD_LOGIC; : OUT STD_LOGIC); output_name , output_name **END** *entity_name*; رستور entíty به منظور معرفی شکل ظاهری قطعه یا طرح از لفاظ نوع یایه های وروری و فرومی (نه اتصالات رافلی) استفاره مي شور. عبارت مربوط به generic الزامي نيست بلكه بنا به نياز مرار در عال طراعي و يا تشفيص برنامه نويس ، مي توانر نوشته شود.

مثالهای زیر را ببینیر:

```
مثال: نمونه ای از entity یک فلیپ فلاپ نوع VHDL
Entity D_flipflop is
      Port( Data
                     : in std_logic_vector(7 downto 0);
                                                                        Dflipflop
                                                                                 DFF
             Clock: in std_logic;
                                                                   data[7..0]
                                                                               q[7..0]
             Enable: in std_logic;
                                                                   > clock
                                                                   enable
                      : in std_logic;
             Aclr
                    : in std_logic;
            Aset
                      : out std_logic_vector(7 downto 0));
             Q
End:
                                استفاره از entity و یا فور entity کلمه در بلوی end آن ، افتیاری است.
                                                                                          .VHDL مثال
Entity generic_example is
   Generic (delay: time:= 10 ns);
    Port (a, b:in std_logic;
             C : out std_logic);
End entity;
                                                   ontity مثال: نمونه ای از entity یک Multiplier ( ضرب کننره ).
Entity multiplier is
                                                                               mult24
     Port (A: in std_logic_vector (4 downto 0);
            B: in std_logic_vector (2 downto 0);
            Y: in std_logic_vector (6 downto 0));
End multiplier;
                                                                              MULTIPLIER
                                                           Multiplexer یک entity مثال: نمونه ای از vhol
Entity mux is
     Port(
                                                                        SEL
            A: in integer range 0 to 255;
                                                                        A[7..0]
            B: in integer range 0 to 255;
                                                                          8 X 8 MULTIPLEXER
            Y: in integer range 0 to 255
           );
End multiplier;

    ✓ طریقه تفصیص یا انتساب سیگنالها بصورت همزمان:

                                              سيكنال درVHDL علم سيم اتصال يا پايه قطعه را دارد
  signal <= expression;
                                                                                          :VHDL مثال
                                                  مقرار سیکنال لا بطور آنی به سیکنال ۵ راده می شور
     a \le b:
```

لى Architecture فرم كني

ARCHITECTURE arch_name OF entity_name IS SIGNAL signal_name: STD_LOGIC; SIGNAL signal_name: STD_LOGIC;

BEGIN


- -- Process Statement
- -- Concurrent Procedure Call
- -- Concurrent Signal Assignment
- -- Conditional Signal Assignment
- -- Selected Signal Assignment
- -- Component Instantiation Statement
- -- Generate Statement

END arch_name;

تمامی این عبارات در صورت وبور بطور همزمان ابرا می شونر

:كالله VHDL

```
Architecture arch_test of arch_example is Signal in1: std_logic; where std_logic and std
```



نوشتن نام archítecture در بلوی end نن ، افتیاری است.

همین مرار را می توان به شکل زیر نوشت:

Architecture arch_test of arch_example is

مل تعريف اتصالات رافلي Signal in1 : std_logic;

Begin

y <= in1 or clk; مرار مرار مرار

in $1 \le a$ and b;

end:

افتلاف ظاهری این رو برنامه در بابها نوشتن فطوط برنامه در برنه Architecture است امّا نتیبه کارهیچ فرقی نمی کند و علّت آن هم این است که برنه Architecture به شکل Concurrency یا همزمانی عمل می کند یعنی بر فلاف دیگر برنامه ها مانند A برنه است که بر زامه ها مانند A برنامه ها مانند A برنامه و ... که فط به فط برنامه را پیش می برند ، VHDL دارای این ویژگی منمصر به فرد است که در دافل برنه برنامه را پیش می برند ، VHDL دارای این ویژگی منمصر به فرد است که در دافل برنه برنامه را بیش می برند ، Architecture فود می تواند تمامی عبارات و دستورات را بطور همزمان و یکها مقدار (هی و تعلیل کند (البته در واقعیت با یک تأفیر (delay) می باشند) .

MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. WWW. MORTEZA, STIRG BYAHOO. COM

√ فرم لُلی رستور Case:

CASE expression IS

```
WHEN constant_value =>
    statement;
WHEN constant_value =>
    statement;
statement;
.
.
.
.
.
.
.
.
WHEN OTHERS =>
    statement;
statement;
statement;
```

END CASE;

رستور case پون یک رستور sequential است یعنی عبارات رافلی آن به ترتیب و فط به فط افرا می شونر لزا عتماً می بایست رافل برنه process نوشته شور.

.VHDL مثال

```
Case select is
    When 0' = > c < = a;
    When '1' = > c < = b:
End case:
    اگر When others نوشته نشور در اینفبورت می بایست تمامی عالتهای ممکن عبارت (در اینها Select) زکر شور.
                                                                              :VHDL مثال
case a is
   When o => b <= 3;
   When 1|2 => b <= 2;
                                                     عملكر( ) به معنى (يا) مى باشر.
   When others => b <= 0;
End case:
                                                                              :راثم VHDL
case sel is
                        => q <=5;
   When o
   When 1 to 17 =>q<=7;
   When 23 downto 18 => q <= 2;
                   => q <= 0;
   When others
End case;
```

ممروره فالتهاى ممكن EXPression نباير باهم همپوشاني راشته باشنر.

```
.VHDL مثال
```

```
case int is
    When "000000" => a <= "000";
                             b <="111":
                             c < = "001";
    when "001110" => a <= "011";
    when others => qout <= "001";
end case;
                                  توبّه راشته باشير كه تمامي اين Case ها رافل برنه process نوشته مي شونر.
                                    SHABANZADEH.MORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.WWW.MORTEZA_3TIR61#YAHOO.COM
                                                          ✓ تفصیص ( انتساب ) سیگنالها بصورت شرطی:
label:
      signal <= expression WHEN boolean_expression ELSE
                expression WHEN boolean_expression ELSE
                expression;
                                                                                     :راثم VHDL
   dbus \leq = d when en1='1' else 'Z';
       q \le a when sel='0' else b;
                                            هرگز این رستور را نباید دافل رستور process بنویسید.
      z \le A when sel = "00" else
              B when sel="01" else
              C when sel = "10" else
                                                      ✓ فرم کلی تعریف و مقدار دهی اوّلیه Constant :
CONSTANT constant_name : type_name := constant_value;
                                                                                     :راثم VHDL
   Constant delay: time:= 5 ns;
  Constant a: a\_type := "1001";
                                                                    ٧ فرم كلى تعريف سكنال دافلي:
SIGNAL signal_name: type_name;
                                                                                     . مثال: VHDL
   signal in1: std_logic;
                                                             ✓ فرم للی تعریف متغیر ( Variable ) :
VARIABLE variable name: type name;
                                                                                     :ا VHDL
  variable count, temp: integer;
```

```
    ✓ فرم کلی تعریف Process :
    معمولاً با توبه به سافتار مدار ، می توان از یکی از رو نمونه زیر استفاره نمور:
```

process . I يا ليست مساسيّت (Sensítívíty Líst):

process label:

PROCESS (signal_name , signal_name , signal_name)

VARIABLE variable_name : STD_LOGIC;

VARIABLE variable_name : STD_LOGIC;

BEGIN

- -- Signal Assignment Statement
- -- Variable Assignment Statement
- -- Procedure Call Statement
- -- If Statement
- -- Case Statement
- -- Loop Statement

فود رستور concurrent ، process است فود (ستور architecture نوشته می شود) اما راغل برنه اش برعکس برنه $\mathbf{architecture}$ ، $\mathbf{architecture}$ کار می کنر. (البته عفیور $\mathbf{architecture}$ کار می کنر. (البته عفیور $\mathbf{architecture}$ کار می کنر.

END PROCESS process_label;

process . II برون لیست مساسیت (به کمک عبارات wait,wait until,wait for,wait on برون لیست مساسیت (

process label:

PROCESS

VARIABLE variable_name : STD_LOGIC; VARIABLE variable_name : STD_LOGIC; BEGIN

WAIT UNTIL clk_signal = '1';

غيرقابل سنتز

- -- Signal Assignment Statement
- -- Variable Assignment Statement
- -- Procedure Call Statement
- -- If Statement
- -- Case Statement
- -- Loop Statement


فود رستور concurrent ، process است فود (ستور architecture نوشته می شود) (یعنی رافل برنه اش برعکس برنه architecture ، معکس برنه اش برعکس برنه architecture ، بعورت sequential کار می کند. (البته عفور تأفیر δ یارتان نرود)

END PROCESS process_label;

می توان به برأت گفت که ۹۰ در صد کدنویسی VHDL برای مدارات سفت افزاری دیبیتال ، توسط دستور Process نوشته می شود و این یعنی اینکه process یکی از یُرکاربرد ترین و مهمترین دستورات VHDL می باشد.

مثال: رستور process را می توان برای مرارهای ترکیبی (Combinational) اهرا نمور به این صورت که ورودیهای آن را در داخل لیست مثال: دستور process را تر با کوچکترین تغییر وضعیت آنها ، process این تغییر را مس کرده و فروهی موردنظر را تولیر کنر.

```
Process (A, B, C)
begin
D \le (A \text{ and } B) \text{ or } C;
end process;
```




مثال: دستور process را می توان برای مدارهای ترتیبی (Sequential) نوشت به این صورت که ورودی clock و در برفی مواقع ، ورودیهای process و process و process و process قرار دار تا به معفن تغییر وضعیت یکی از آنها ، بکبار دستور process از بالا تا پایین عبارات ترتیبی دافلش را افرا کنر و فروفی موردنظر را تولیر نماید.

```
process (clock, aclr)
begin

if aclr='1' then

q<= (others=>'0');
elsif (clock'event and clock='1') then

q<=q+1;
end if;
```



end process;

عبارت '0'<others به این معنی است که تمامی بیتهای q را صفر کن و برای سارگی کار از این فرم نوشتن استفاره شره و می توان بهای آن از فرم نسبتاً طولانی تر q'(q00000000" به نیز استفاره نمود.

clock'event and clock='1' عبارت 'clock'event and clock'event and clock='1' به معنی بالا رونده بورن لبه پالس clock'event می باشر و جمله 'clock'event به مفهوم بالارونده بورن لبه پالس ساعت می باشر. فرم کلی دستور f را می توانید در ادامه این مطلب ملاحظه نمائید.

MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. WWW. MORTEZA, STIRGI#YAHOO. COM

اللي رستور else ... then ... else ... اللي رستور else ...

```
IF expression THEN
statement;
statement;
ELSIF expression THEN
statement;
statement;
ELSE
statement;
statement;
statement;
```

عبارات أباً بفنورت ترتيبي (فط به فط) اهِرا مي شونر

اگر آباً ساره یعنی برون else باشر فقط یک عبارت را ارزیابی و درصورت True بودن افرا می کنر و از آباً فارج می شود و برنامه ادامه می یابر ولی اگرelse راشته باشیم بین دو عبارت یکی را انتقاب می کنر.

. مثال: VHDL

```
if sel='1' then
     q \le a;
  else
     q \le b;
end if;
    🖸 رستور f با رستور case ، با وجور شباهت عملكرر امّا در VHDL سه فرق اساسي رارند كه بهتر است آنها رامدنظر راشته باشيم:
   ا. عبارت case مشابه أن مي باشر و وسيله اي براي تقدميم گيري وانشعاب شرطي است ولي نتيمه شرط به شكل Boolean
      می باشر ( یعنی true و false ) در هالیکه در مورد case نتیجه شرط می تواند type های مفتلفی از جمله integer ،
                                           ... باشر... , std_logic_vector ، bit_vector ، enumerated
             ۲. موقعی که Case بکار برده می شود ، تمامی انشعابها دارای اولویت مساوی هستند در فالیکه در ff اینطور نیست.
  رر case ، شرط تست می گررد و مستقیماً یکی از انشعابها انتفاب می شود ولی در رستور fنا پنر انشعاب است که به ترتیب \mu
                                                                     اولويت ، پشت سرهم تست مي شونر.

√ فرم کلی انتساب در سیگنالها:

signal_name <= expression;
                                                                                                    :راک مثال
qout \leq = a;
count \le cnt + 1;
b <= "00011010";
sum <= A xor B xor C;
int \leq = 123;

√ فرم کلی انتساب در متغیرها:

variable name := expression;
                                                                                                    :راثم VHDL
var1 := var2;
var2 := sig2;
a := 16;
cnt := cnt +1;
                                                                                   رستور Wait و انواع آن:
         همانطور که در قسمت process بیان شر نوع ریگر استفاره از این رستور ، نوع برون لیست مساسیت است که بهای آن
                                                              می بایست از یکی از انواع دستور wait بهره بگیریم.
                                                                         البته ابن رستور غير قابل سنتز است!
WAIT UNTIL clk_name = '1';
WAIT ON clk_name = '1';
WAIT FOR time_value ns;
WAIT:
```

```
مثال: این رستور در برنه sequential نوشته می شود.
wait until clk='1'; \equiv wait until (clk'event and clk='1'); \equiv wait on clk='1';
            این سه دستور معادل هم هستنر و به این معنی می باشنر که آنقرر منتظر می ماننر تا یک لیه بالارونره برای clk بیابر.
Process
   Begin
        Wait until clk='1';
                                  رستور Wait به تنهایی معمولاً در انتهای عبارات Process استفاده می شور و به
        c \le a \text{ nor } b:
                                   مفهوم توقّف کامل اهرای برنامه است در واقع waít به تنهایی یعنی انتظار بی پایان.
End process;
                                                                      · With ... select بستور With ... select بالله دستور
label:
WITH expression SELECT
         signal <= expression WHEN
                                           constant_value,
                    expression WHEN
                                           constant_value,
                    expression WHEN
                                           constant_value,
                    expression WHEN
                                           constant_value;
                                                                                               VHDL مثال:
with sel select
          z \le a when "00",
                b when "01",
                c when "10",
                d when "11":
                 تمامی فالتهای ممکن sel می بایست یوشش راره شور فتی اگر لازم باشر می توان از others نیز استفاره کرد.
                                                                                               VHDL مثال:
with inp select
        target <= value1 when "000" '
                                                                         عملكر(|) به معنى (يا) مي باشر.
                      value2 when "001" | "110" | "011",
                      values when others;
                                                                          لى دستور For ... loop عرم كلى دستور
loop label:
                                                    عبارات دافل for ... loop به صورت فط به فط
FOR index_variable IN discrete_range LOOP
   statement;
                                                    اعرا مي شوند برعكس عبارات for ... generate
   statement;
                                                                    كه بفيورت همزمان اجرا مي شوند.
END LOOP loop_label;
                                                                                               :VHDL مثال
for i in 0 to 4 loop
        if a(i) = '1' then
               q(i) \le b(i);
        end if:
end loop;
```

 ✓ فرم للي رستور Loop فرم للي رستور loop_label: عبارات دافل دستور whíle ... loop بهبورت WHILE boolean_expression LOOP statement; sequential (فط به فط) اجرا مي شوند. statement; **END LOOP loop label;** :VHDL مثال lp_test: while j < 31 loop j <= j+1; $c(j+1) \le a(j) + b(j);$ end loop; لى رستور For ... generate: ﴿ فَرَمُ لَكِي رَسْتُورِ generate label: عبارات for ... generate يعبورت همزمان اجرا FOR index_variable IN discrete_range GENERATE مى شونربرعكس عبارات دافل for ... loop كه به statement; statement; صورت فط به فط اجرا مي شونر. **END GENERATE**; :راک مثال Gen_test1: for i in 0 to 7 generate $Sum(i) \le a(i) xor b(i) xor c(i);$ end generate; لى رستور If ... generate فرم كلى رستور generate label: عبارات دافل دستور if ... generate عبارات دافل IF expression GENERATE statement: Concurrent (همزمان) اعرا مي شوند. statement: **END GENERATE;** .VHDL مثال Gen_test2: if i < 8 generate $\operatorname{Sum}(i) \le a(i) \operatorname{xor} b(i) \operatorname{xor} c(i);$ End generate; ✔ فرم كلى تعريف آرايه يك بُعرى يا چنر بُعرى: TYPE type_name IS ARRAY < index_value > OF element_type; ا انواع آرایه های یک بُعری که می توان \mathbf{I} سیگنالها و متغیرها و عتی ثابتها را از این نوع \mathbf{I} STD_LOGIC_VECTOR(high DOWNTO low); BIT_VECTOR(high DOWNTO low); INTEGER RANGE low TO high;

```
:VHDL مثال
Signal a: std_logic_vector(7 downto 0);
a(7), a(6), a(5), a(4), a(3), a(2), a(1), a(0)
                                                                        معادل است با:
                                                                                       :اVHDL مثال
Type A_type is array (3 downto 0) of std_logic;
Type my_int is integer range 0 to 15;
 _____ Signal d: A_type;
         variable q: my_int;
                                                                                       :راثم VHDL
Type var is array (O to 7) of integer;
    Constant addr: var:= (5,10,2,4,6,12,7,14);
TYPE array_type_name IS ARRAY (high DOWNTO low) OF type_name;
                                                                              II. تعریف آرایه رو بُعری [
TYPE array_type_name IS ARRAY (integer RANGE <>) OF type_name;
                                                                                       .VHDL مثال
Type my_memory is array (4 downto 0) of std_logic_vector(2 downto 0);
             Signal RAM: my_memory;
                                                                     3
       WHDL مثال: بعفنی مواقع آسانتر است که در موقع تعریف نوع آرایه ، ابعار آرایه را مشفص نکنیم برای اینکار از الگوی دوّم استفاره می کنیم.
Type matrix is array (integer range <> ) of integer;
             Variable mat: matrix (2 downto -8):= (3,5,1,4,7,9,12,14,20,18);
                                                             • Enumerated فرم للي نوع شمارشي Enumerated •
TYPE enumerated_type_name IS ( name , name , name );
  نوع شمارشی شامل لیستی از نامها وکاراکترها است که با آن می توان مرارهای ریمیتال را متناسب با عملیاتی که انهام می رهند و
                            یا انواع مقاریر فروچی که تمایل راریم بگیرنر ، با توبّه به نیاز برنامه نویس ، مرلسازی نمور.
                                 این type بیشتر در طراحی ماشین هالت ( state machine ) استفاره می شود.
                                                                                       :VHDL مثال
Type morteza_type is ('0', '1', 'Z');
Type state_type is (so, s1, s2, s3);
Type Mano_PC is (add, sub, shiftr, shiftl, mult, div, inc, load, store);
Type my_state is (start, idle, waiting, run);
             Signal msh : morteza;
             Signal state: state_type:= s1;
             Variable ALU_inputs : Mano_PC;
```

✓ فرم كلى تعريف Subtype: SUBTYPE subtype_name IS type_name RANGE low_value TO high_value; SUBTYPE array_subtype_name IS array_type_name(high_index DOWNTO low_index); subtype در واقع زیرمجموعه ای از type است یعنی نوع ممرور شره و دارای تعرار عناصر کمتر type می باشد. :راک مثال Subtype my_int is integer range 0 to 511; Subtype Byte is bit_vector (7 downto 0); Sígnal a : my_int; Signal b: Byte; توَّبه داشته باشير كه type و subtype در قسمت اعلانات architecture يعنى قبل از beain تعريف مي شونر. √ فرم کلی تعریف و بکارگیری Component: **COMPONENT** component_name بستگی به انتفاب برنامه نویس رارر (افتیاری) **GENERIC**(parameter_name : string := default_value; parameter_name : integer := default_value); PORT(input_name , input_name : IN STD_LOGIC; bidir_name , bidir_name : INOUT STD LOGIC; output_name, output_name: OUT STD_LOGIC); **END COMPONENT:** نامهای وروری و فرومی componentرقیقاً بایر مشابه نامهای وروری و فرومی entity قطعه مور زنظر باشر. در ضمن تعریف قطعه یا همان component باید در قسمت اعلانات architecture صورت بگیرد. ىثال: VHDL component full_adder Port (a,b,c:in std_logic; Sum, carry: out std_logic); end component; :VHDL Component OR2 Port (in1, in2: in std_logic; Out1: out std_logic); End component;

✓ فرم کلی نمونه گیری از یک قطعه (Component Instance) :

instance_name: component_name

instance_name: component_name

گاهی مواقع لازم است از یک قطعه یا چنیدین قطعه متفاوت دیگر در طرح فور استفاره کنیم لذا در این مواقع دستور component instance به کمک ما فواهد آمد تا بتوانیم این قطعات را به مدار اصلی فور معرفی کنیم و در نهایت به کمک دستور component instance از این قطعات استفاره کنیم .

نوع ا تعریف کامل تری است زیرا به کمک آن می توانیم از برخی پایه های قطعه نمونه گرفته شره استفاره نکنیم در هالیکه در نوع ۲ با وجود اینکه روش اتصال سیمها (سیگنالها) به پایه های قطعه نمونه گرفته شره آسانتر است امّا در این روش بایر از همه پایه ها استفاره شود همچنین امکان جابجا نوشتن پایه ها از لماظ ترتیب تعریف آنها وجود نرارد.

رر ضمن architecture نوشته می شور.

VHDL مث*ا*ل

U1: full_adder

Port map (A(0)=>a,B(0)=>b,

Cin=>ci,

SUM(0)=>sum,

CARRY(0)=>cout);

U2: full_adder

Port map (A(1)=>a,B(1)=>b,

CARRY(0)=>ci,

SUM(1)=>sum,

SUM(1)=>sum, CARRY(1)=>sout);

U3: full_adder

Port map (A(2)=>a,B(2)=>b,


CARRY(1)=>ci,

SUM(2)=>sum,

CARRY(2) = > cout);

U4: full_adder

Port map (A(3)=>a, B(3)=>b, CARRY(2)=>cί, SUM(3)=>sum, CARRY(3)=>cout);



اگر بعنوان مثال بفواهیم برای نمونه برداری از U3 از نوع۲ رستور port map استفاره کنیم ، برین شکل باید عمل کرد:

из: full_adder port map (A(2), B(2), CARRY(1), SUM(2), CARRY(2));

MORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.MORTEZA.SHABANZADEH.WWW.MORTEZA,3TIRGI#YAHOO.COM

 ✓ فرم کلی تعریف و بکارگیری Package: PACKAGE pack_name IS مى توانر شامل تعريف type ها ، subtype ها ، الم component ها ، Pack declarations signal ها و constant ها مي باشر END pack_name ; PACKAGE BODY pack_name IS أكر در package فقط type و constant راشتيع Pack declarations ریگر نیازی به نوشتن package body نیست. END PACKAGE BODY pack_name ; VHDL مثال: package my_int is type small_int is integer range 0 to 15; end package; عال می فواهیم از این type که در دافل package ای به اسم my_int است و این package بطور اتوماتیک در دافل کتابفانه Work (کتابفانه Work یک کتابفانه پیش فرض برای قرارگیری اتوماتیک تمامی برنامه های کاربر می باشر) قرار گرفته در برنامه ریگری به اسم smaller_adder استفاره کنیم پس اینطور می نویسیم : use work.my_int.all; entity smaller_adder is port(a,b:in small_int; s: out small_int); end: مثال: در اینبا قصد داریم دو تابع منطقی NAND و XOR دو ورودی را در داخل یک package با نام logical_pack قرار دهیم: Library ieee; use ieee.std_logic_1164.all; Package logical_pack is component NAND2 port (in1, in2: in std_logic; out1: out std_logic); end component; component XOR2 port (in1, in2: in std_logic; out1: out std_logic); end component; end package; Library ieee; use ieee.std_logic_1164.all; Package body logical_pack is Entity NAN2 port (in1, in2: in std_logic;

```
out1: out std_logic);
                                                        این package ای که تعریف نموره ایم را باید
   end NAND2;
                                                        compile کرده و در کتابقانه مورد نظر فورمان با هر
   Architecture nand2arch of NAND2 is
                                                        نامی که روست راریم مثلاً morteza_lib قرار
    begin
        out1 <= in1 nand in2;
                                                        رهیم تا هر موقع و در هر برنامه ریگری که به آن نیاز
   end nandzarch:
                                                        پیرا کرریم به کمک رستورات فرافوانی Library و
   Entity XOR2
                                                                            USe از آنها استفاره کنیم.
      port (in1, in2: in std_logic;
                                                                                           ماننر:
                 out1: out std_logic);
                                                        Library ieee, morteza_lib;
   end XOR2;
                                                        use ieee.std_logic_1164.all;
   Architecture xor2arch of XOR2 is
                                                        use morteza_lib.logical_pack.all;
    begin
        out1 <= in1 xor in2;
   end xor2arch;
end package body;
                                                       ✓ فرم كلى تعريف و فرافواني تابع ( Function ):
FUNCTION func_name (func_inputs : in inputs_type) RETURN output_var_type IS
       VARIABLE var_name : var_type ;
                                                       يون ، تابع هيهاله فروجي سيكنال نمي رهر بلكه باير
                                                          عتماً از بك متغير تعريف شره دافل فود يعنوان
                                                                       فرومي برگشتي استفاره كنر.
    BEGIN
                                              تابع در architecture و یا package اعلان می شور.
         Output_var := statement ;
                                              هر تابع برعكس procedure ، فقط و فقط يك فرومي دارد.
         RETURN output ;
END func_name;
                                                                                       :راک مثال
function analysis (value, max, min: integer) return integer is
   begin
       if value > max then return max;
          elsif value < min then return min;
              else return value;
       end if;
end function;
                             فرافوانی تابع می توانر در بملات تفصیص ( انتساب ) متغیر و سیکنال نیز صورت بگیرد ماننر :
var1 := analysis (current_temperature+increment, 10, 100);
cout \le carry(a,b,c);
```

:كاثم VHDL

```
function carry (bit1, bit2, bit3: in std_logic) return std_logic is
      variable result: std_logic;
   begin
       result := (bit1 and bit2) or (bit1 and bit3) or (bit2 and bit3);
       return result;
end carry;
                                                              ✓ فرم للي تعريف و فرافواني Procedure:
PROCEDURE procedure_name ( procedure_inputs : in inputs_type ;
                                   procedure_outputs : out outputs_type ) IS
       VARIABLE var_name : var_type ;
       VARIABLE var_name : var_type ;
     BEGIN
          Output_var := statement ;
         Output_var := statement ;
END PROCEDURE procedure name;
                  function همانند function یک برنامه فرعی برای انهام مماسیات و routin های تکراری به کار می رود.
فرق Procedure با function در این است که Procedure می تواند هر تعراد فروجی که بفواهیم داشته باشر در هالیکه تابع فقط مباز
  به برگررانرن یک فرومی می باشر همهنین Procedure راره هایی از نوع inout نیز راشته باشر یعنی اطّلاعات وارر procedure شور
                                                  سیس عملیاتی روی آن انهام گررر و در نهایت به فرومی فرستاره شور.
                                                                                          VHDL مثال:
procedure full_adder4 (a, b:in std_logic_vector(3 downto 0);
                           result: out std_logic_vector(3 downto 0);
                           overflow: out boolean) is
     variable sum: std_logic_vector(3 downto 0);
     variable carry: bit:='0';
   begin
      for i in 0 to 3 loop
         sum(i) := a(i) xor b(i) xor carry;
          carry := (a(i) \text{ and } b(i)) \text{ or } (\text{carry and } (a(i) \text{ or } b(i));
       end loop;
       result := sum;
       overflow := carry = '1';
end procedure;
```

```
۲ (ر اینجا فرم کُلی کد نویسی یک شمارنره (Counter) را ملاعظه می کنید :
```

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY entity name IS
      PORT
      (
            data_input_name
                                      : IN
                                             INTEGER RANGE 0 10 count_value;
            clk input name
                                      : IN
                                             STD LOGIC;
            clrn_input_name
                                      : IN
                                             STD_LOGIC;
            ena_input_name
                                      : IN
                                             STD_LOGIC;
                                              STD LOGIC:
            ld_input_name
                                      : IN
                                      : OUT INTEGER RANGE 0 TO count_value
            count_output_name
      );
END entity_name;
ARCHITECTURE arch_name OF entity_name IS
      SIGNAL count_signal_name : INTEGER RANGE 0 TO count_value;
  BEGIN
      PROCESS (clk input name, clrn input name)
                                                           معروف به Asynchronous reset
                                                       یون قبل از دستور بررسی کردن به clk ،نوشته شره
         IF clrn_input_name = '0' THEN
                                                       است یعنی مستقل از آمرنclk مدار را reset مه کند.
                   count signal name \leq 0;
            ELSIF ( clk_input_name 'EVENT AND clk_input_name = '1' ) THEN
                   IF ld_input_name = '1' THEN
                         count_signal_name <=data_input_name;</pre>
                    ELSE
                         IF ena input name = '1' THEN
                                count signal name <= count signal name + 1;
                            ELSE
                                count_signal_name <= count_signal_name;</pre>
                         END IF;
                   END IF;
            END IF;
      END PROCESS:
      count_output_name <= count_signal_name;</pre>
END arch_name;
```

RORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. MORTEZA. SHABANZADEH. WWW. MORTEZA, STIRGUYAHOO. COM

```
√ در اینها فرم کُلی کر نویسی یک Flip Flop را ملاحظه می کنید:
```

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
                                                                        ff msh
ENTITY entity_name IS
                                                                    data[7..0]
                                                                               q[7..0]
                                                                   > clock
      PORT
                                                                   enable
            d_input_name
                                : IN
                                       STD_LOGIC;
                                       STD LOGIC:
            clk_input_name
                                : IN
            clrn_input_name
                                : IN
                                       STD_LOGIC;
            ena_input_name
                                       STD_LOGIC;
                                : IN
            q_output_name
                                : OUT STD_LOGIC
      );
END entity_name;
ARCHITECTURE arch name OF entity name IS
                   q_signal_name : STD_LOGIC;
      SIGNAL
 BEGIN
      PROCESS ( clk_input_name , clrn_input_name )
      BEGIN
                                                           معروف به Asynchronous reset
                                                       یون قبل از دستور بررسی کردن لبه clk ،نوشته شره
            IF clrn_input_name = '0' THEN
                                                       است یعنی مستقل از آمرنclk مدار را reset می کند.
                   q_signal_name <= '0';
            ELSIF ( clk_input_name'EVENT AND clk_input_name = '1' ) THEN
                   IF ena_input_name = '1' THEN
                          q_signal_name <= d_input_name;</pre>
                   ELSE
                         q_signal_name <= q_signal_name;
                   END IF;
            END IF;
      END PROCESS;
      q_output_name <= q_signal_name;
END arch_name;
```

21

```
لى كرنويسى ماشين عالت با Asynchronous Reset . ح
ENTITY machine_name IS
      PORT(
            clk
                                             : IN
                                                     STD_LOGIC;
            reset
                                             : IN
                                                     STD LOGIC:
            input_name , input_name
                                             : IN
                                                     STD_LOGIC;
            output name, output name
                                             : OUT STD LOGIC);
END machine name;
ARCHITECTURE arch_name OF machine_name IS
      TYPE STATE_TYPE IS ( state_name , state_name , state_name );
      SIGNAL state : STATE_TYPE;
  BEGIN
      PROCESS (clk)
      BEGIN
                                                         معروف به Asynchronous reset
            IF reset = '1' THEN
                   state <= state name;
                                                     پون قبل از رستور بررسی کردن لبه clk ،نوشته شره
              ELSIF clk'EVENT AND clk = '1' THEN
                                                     است یعنی مستقل از آمرنclk مرار را reset می کند.
                                                     اگر این رستور را بعر از رستور آمرن لبه clk بنویسیر در
                   CASE state IS
                                                    این عالت گفته می شور Synchronous reset
                         WHEN state name =>
                                                     زيرا باير '1' شرن reset با آمرن لبه clk همزمان
                                IF condition THEN
                                   state <= state nam
                                                                                  مورت تگيرد.
                                END IF;
                         WHEN state name =>
                                IF condition THEN
                                   state <= state_name;
                                END IF;
                         WHEN state_name =>
                                IF condition THEN
                                   state <= state_name;</pre>
                                END IF:
                   END CASE;
            END IF;
      END PROCESS:
      WITH state SELECT
            output_name <= output_value WHEN state_name,
                             output_value WHEN state_name,
                             output_value WHEN state_name;
END arch_name;
```

```
🗸 رر اینما فرم کُلی که نویسی یک Tri State Buffer را ملاحظه می کنید :
```

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY entity_name IS
      PORT
      (
             oe input name
                                               STD_LOGIC;
                                       : IN
                                       : IN
             data_input_name
                                               STD_LOGIC;
             tri_output_name
                                       : OUT STD_LOGIC
      );
END entity_name;
ARCHITECTURE arch_name OF entity_name IS
BEGIN
                                                        برای مرارهای ترکیبی (Combinational ) نیز
                                                      می توان از رستور Process استفاره نمور زیرا با این
      PROCESS (oe_input_name , data_input_name)
      BEGIN
                                                      کار مرار را نسبت به کویکترین تغییرات ورودیها مساس
             IF oe_input_name = '0' THEN
                    tri_output_name <= 'Z';
             ELSE
                    tri_output_name <= data_input_name;</pre>
             END IF;
      END PROCESS;
END arch_name;
```

MORTEZA. SHABANZADEH.MORTEZA. SHABANZADEH.MORTEZA. SHABANZADEH.MORTEZA. SHABANZADEH.MORTEZA. SHABANZADEH.WWW.MORTEZA, 3TIRGIFYAHOO. CO

و از هر په فواستیر به شما داد، و اگر [بفواهیر] نعمت فرا را بشماریر آن را شمار نتوانید کرد ; به راستی آدمی ستمگر و ناسپاس است. ابراهیم ۳۴