




PCB: C18 は U1 の 126/127 直近に置き、VCCPLL/GNDPLL は 1 本の配線で C18 → C33 → R9 の順につなぐ
GNDPLL(53/127)は基板 GND に接続しない(Lattice FPGA-TN-02052 §5.2)。VCCPLL: U1 → C18(100nF) → C33(10uF) → R9(100Ω) → +1V2。GNDPLL は C18/C33 の反対側の

