



دولت جمهوری اسلامی افغانستان ادارهٔ تعلیمات تخنیکی و مسلکی معاونیت امور اکادمیک ریاست نصاب و تربیه معلم

اساسات دیجیتل

رشته: کمپیوتر ساینس - دیپارتمنت: عمومی صنف ۱۳ - سمستر اول

سال: ۱۳۹۹ هجری شمسی



شناسنامه كتاب

نام کتاب: اساسات دیجیتل

رشته: كمپيوتر ساينس

تدوین کننده: محمد رضا رضایی

همکار تدوین کننده: مرتضی نیازی، لیدا کریمی

کمیته نظارت: • ندیمه سحر رئیس ادارهٔ تعلیمات تخنیکی و مسلکی

• عبدالحميد اكبر معاون امور اكادميك ادارهٔ تعليمات تخنيكي و مسلكي

• حبیب الله فلاح رئیس نصاب و تربیه معلم

• عبدالمتین شریفی آمر انکشاف نصاب تعلیمی، ریاست نصاب و تربیه معلم

• روح الله هوتک آمر طبع و نشر کتب درسی، ریاست نصاب و تربیه معلم

• احمد بشير هيلهمن مسؤل انكشاف نصاب، پروژه انكشاف مهارتهاي افغانستان

• محمد زمان يويا كارشناس انكشاف نصاب، يروژه انكشاف مهارتهاي افغانستان

• على خيبر يعقوبي سرپرست مديريت عمومي تأليف كتب درسي، رياست نصاب و تربيه معلم

كميته تصحيح: • دوكتور فضل احمد اميني

• سحر احمدي

• محمد امان هوشمند مدیرعمومی بورد تصحیح کتب درسی و آثار علمی

دیزاین: صمد صبا و سیدکاظم کاظمی

چاپ کال: ۱۳۹۹ هجری شمسی

تیراژ: ۱۰۰۰

چاپ: اول

ویب سایت: www.tveta.gov.af

info@tveta.gov.af ايميل:

حق چاپ برای اداره تعلیمات تخنیکی و مسلکی محفوظ است.



سرود ملی

دا وطنن افغانستان دی کور د تورې کور د تورې دا وطن د ټولوکور دی د پښتون او هنزاره وو ورسره عنرب، موجنر دي براهوي دي، قزلباش دي دا هيواد به تال ځليږي دا هيواد به تال ځليږي په سينه کې د آسيا به نوم د حتى مو دی رهبر نوم د حتى مو دی رهبر

دا عـزت د هـر افغـان دی هـر بچـی یـې قهرمـان دی د بلوڅـو، د ازبکـو د ترکمنـو، د تاجکـو پامیریـان، نورسـتانیان هـم ایمـاق، هـم پشـهیان لکـه لمـر پـر شـنه آسـمان لکـه زړه وی جاویـدان وایـو اللهاکبر وایـو اللهاکبر



پیام ادارهٔ تعلیمات تخنیکی و مسلکی

استادان نهایت گرامی و محصلان ارجمند!

تربیت نیروی بشری ماهر، متخصص و کارآمد از عوامل کلیدی و انکارناپذیر در توسعهٔ اقتصادی و اجتماعی هر کشور محسوب میگردد و هر نوع سرمایهگذاری در بخش نیروی بشری و توسعهٔ منابع و هر نوع سرمایهگذاری در بخش این اصلی و توسعهٔ منابع این نیرو میباشد. بر مبنای این اصل و بر اساس فرمان شماره ۱۱ مقام عالی ریاست جمهوری اسلامی افغانستان به تاریخ ۱۳۹۷/۲/۱ ادارهٔ تعلیمات تخنیکی و مسلکی از بدنهٔ وزارت معارف مجزا و فصل جدیدی در بخش عرضه خدمات آموزشی در کشور گشوده شد.

اداره تعلیمات تخنیکی و مسلکی بهعنوان متولی و مجری آموزشهای تخنیکی و مسلکی در کشور محسوب می شود که در چارچوب استراتژی ۵ ساله خویش دارای چهار اولویت مهم که عبارتاند از افزایش دسترسی عادلانه و مساویانه فراگیران آموزشهای تخنیکی و مسلکی در سطح کشور، بهبود کیفیت در ارائه خدمات آموزشی، یادگیری مادام العمر و پیوسته و ارائه آموزش نظری و عملی مهارتها بهطور شفاف، کمهزینه و مؤثر که بتواند نیاز بازار کار و محصلان را در سطح محلی، ملی و بینالمللی برآورده کند، می باشد.

این اداره که فراگیرترین نظام تعلیمی کشور در بخش تعلیمات تخنیکی و مسلکی است، تلاش میکند تا در حیطهٔ وظایف و صلاحیت خود زمینهٔ دستیابی به هدفهای تعیینشده را ممکن سازد و جهت رفع نیاز بازار کار، فعالیتهای خویش را توسعه دهد.

نظام اجتماعی و طرز زندگی در افغانستان مطابق به احکام دین مقدس اسلام و رعایت تمامی قوانین مشروع و معقول انسانی عیار است. ادارهٔ تعلیمات تخنیکی و مسلکی جمهوری اسلامی افغانستان نیز با ایجاد زمینههای لازم برای تعلیم و تربیت جوانان و نوجوانان مستعد و علاقهمند به حرفه آموزی، ارتقای مهارتهای شغلی در سطوح مختلف مهارتی، تربیت کادرهای مسلکی و حرفوی و ظرفیتسازی تخصصی از طریق انکشاف و ایجاد مکاتب و انستیتوتهای تخنیکی و مسلکی در سطح کشور با رویکرد ارزشهای اسلامی و اخلاقی فعالیت می فاید.

فلهذا جهت نیل به اهداف عالی این اداره که همانا تربیهٔ افراد ماهر و توسعهٔ نیروی بشری در کشور میباشد؛ داشتن نصاب تعلیمی بر وفق نیاز بازار کار امر حتمی و ضروری بوده و کتاب درسی یکی از ارکان مهم فرایند آموزشهای تخنیکی و مسلکی محسوب میشود، پس باید همگام با تحولات و پیشرفتهای علمی نوین و مطابق نیازمندیهای جامعه و بازار کار تألیف و تدوین گردد و دارای چنان ظرافتی باشد که بتواند آموزههای دینی و اخلاقی را توأم با دستآوردهای علوم جدید با روشهای نوین به محصلان انتقال دهد. کتابی را که اکنون در اختیاردارید، بر اساس همین ویژگیها تهیه و تدوین گردیده است.

بدینوسیله، صمیمانه آرزومندیم که آموزگاران خوب، متعهد و دلسوز کشور با خلوص نیت، رسالت اسلامی و ملی خویش را ادا نموده و نوجوانان و جوانان کشور را بهسوی قلههای رفیع دانش و مهارتهای مسلکی رهنمایی نمایند و از محصلان گرامی نیز میخواهیم که از این کتاب بهدرستی استفاده نموده، در حفظ و نگهداشت آن سعی بلیغ به خرج دهند. همچنان از مؤلفان، استادان، محصلان و اولیای محترم محصلان تقاضا میشود نظریات و پیشنهادات خود را در مورد این کتاب از نظر محتوا، ویرایش، چاپ، اشتباهات املایی، انشایی و تایی عنوانی ادارهٔ تعلیمات تخنیکی و مسلکی کتباً ارسال نموده، امتنان بخشند.

در پایان لازم میدانیم در جنب امتنان از مؤلفان، تدوینکنندگان، مترجمان، مصححان و تدقیق کنندگان نصاب تعلیمات تخنیکی و مسلکی از تمامی نهادهای ملی و بینالمللی که در تهیه، تدوین، طبع و توزیع کتب درسی زحمتکشیده و همکاری نمودهاند، قدردانی و تشکر نمایم.

> ندیمه سحر رئیس ادارهٔ تعلیمات تخنیکی و مسلکی جمهوری اسلامی افغانستان

عنوان

ط		مقدمه
1	، اعداد	فصا اما نسيستم
	ر ،عدان سیستمهای دیجیتل	عص اول. سیستم
	سیستم اعداد	1.7
	روشهای تبدیل قاعدههای اعداد	1.7
	روس-دی ببین کافعندی محدد تستین اعداد از قاعدهٔ ۲ بیستین اعداد از قاعدهٔ ۲ بیستین اعداد از قاعدهٔ ۲ بیشتین ا	1.7.1
	تبدیل اعداد از قاعدهٔ۲ به قاعدهٔ ۸	1.7.7
	تبدیل اعداد از قاعدهٔ۲ به قاعدهٔ ۱۶	1.7.7
	تبدیل اعداد از قاعدهٔ ۱۰ به قاعدهٔ ۲	1.7.4
	تبديل اعداد از قاعدهٔ ۱۰ به قاعدهٔ ۸	1.7.0
	تبدیل اعداد از قاعدهٔ ۱۰ به قاعدهٔ ۱۶	1.4.8
	تبدیل اعداد اوکتال به باینری	1.7.7
	تبدیل اعداد از قاعدهٔ ۸ به قاعدهٔ ۱۰	۸.۳.۸
	تبديل اعداد از قاعدهٔ ۸ به قاعدهٔ ۱۶	1.7.9
	تبديل اعداد از قاعدهٔ ۱۶ به قاعدهٔ ۲	1.7.1 •
	تبدیل اعداد از قاعدهٔ ۱۶ به قاعدهٔ ۸	1.7.11
	تبدیل اعداد از قاعده ۱۶ به قاعده ۱۰	1.7.17
	کاربر د قاعدههاکاربر د قاعده ها	1.4
	مربره تحدید (Complements)	۱.۵
	متمم (One's Complement) r-۱	۱.۵.۱
	متمم Two's Complement) r)	1.6.7
	تبديل تفريق به جمع با استفاده از متمم ۱	1.0.7
	تبدیل تفریق به جمع با استفاده از متمم ۲	1.0.4
\w	تبدین تفریق به جمع به استفاده از همهم ۱	1.0.1
19	لى (Boolean Algebra)	فصل دوم: جبر بوا
۲٠	تعریف جبر بولی	۲.۱
۲۲	تعریف اصول اساسی جبربولی	7.1.1
۲۳	عمليات بولى	۲.۲
۲۳	متحول (variable):	7.7.1
74	متمم complement:	7.7.7
	ر ليترال (Litral) :	۲.۲.۳
	ــ رق ر جمع بولی چند لیترال:	7.7.4
	ضرب بولي	۲.۲.۵

۲۵	قوانین و مقررات جبر بولی	۲.۳
۲۵	قوانين تبديلي (Commutative Laws)	7.7.1
۲۵	قانون تبدیلی ضرب برای دو متحول	7.7.1.1
۲۶	قوانين انجمنى (Associative <i>Laws</i>)	۲.۳.۲
۲۶	قانون انجمنی ضرب برای سه متحول:	7.7.7.1
۲۷	قوانين توزيعي (Distributive Laws)	۲.۳.۳
۲۷	قانون توزیعی برای ۳ متحول:	7.7.7.1
۲۸	قضيهٔ دمور گان	7.7.4
۲۹	اولولیت عملگرها	۲.۳.۵
۲۹	تئوریهای ساده سازی	7.4
۲۹	تئوری اتحادی	7.4.1
۲۹	تئوری جذب	7.4.7
۲۹	تئوری جذب سطحی	7.4.7
٣٢	ی منطقی	نصل سوم: گيتها
٣٣	گیتهای منطقی دیجیتل	٣.١
۳۵	گیت OR	٣.١.١
۳۵	گیت AND	٣.١.٢
٣۶	گیت NOT؛	۳.۱.۳
٣٧	گیت NOR:	۳.۱.۴
٣٨	گیت NAND:	۳.۱.۵
٣٨	گیت XOR	٣.١.۶
٣٩	گیت XNOR	۳.۱.۷
۴۱	گسترش ورودی گیتها	٣.٢
۴۲	گیتهای با چند ورودی	٣.٣
۴۳	گیتهایی با چند بیت ورودی	٣.۴
	تبدیل مدار به معادله	۵.۳
۴۵	تبدیل معادله به مدار	٣.۶
۵٠	بولی	نُصل چهارم: توابع
۵١	توابع بولی	۴.۱
۵۴	مینترمها و ماکسترمها	4.7
۵۴	مينترم:	4.7.1
۵۴	ماكسترم	4.7.7
۵۵	مینترم ها و ماکسترم ها برای تابع سه متحوله باینری	4.7.7.1
ΔΥ	جمع مينترمها	۴.۳
۵۸	ضرب ماكسترمها	4.4
۵۹	ﺳﺎﺩﻩ ﺳﺎﺯﻯ ﺗﻮﺍﺑﻊ ﺑﻮﻟﻰ	۴.۵

۶۰	جدول كارنو	4.8
۶۰	جدول كارنو توابع ٢ متحوله	4.5.1
۶۱	جدول كارنو توابع ٣ متحوله	4.5.7
۶۴	جدول کارنو توابع ۴ متحوله	4.5.4
٧٠	ى تركيبى	فصل پنجم: مدارهای
	مدارهای ترکیبی	۵.۱
٧٢	نيم جمع كننده	۵.۲
٧٣	تمام جمع کننده	۵.٣
٧۵	پیادهسازی تمام جمع کننده توسط دو نیمجمع کننده و یک گیت DR	۵.۳.۱
ΥΥ	جمع کننده چند بیتی	۵.۴
ΥΥ	جمع کننده و تفریق کننده	۵.۵
٧٨	دیکودر (Decoder)	۵.۶
٧٨	دیکودر ۲ به ۴	۵.۶.۱
٧٩	دیکودر ۳ به ۸	۵.۶.۲
٨١	دیکودر ۴ به ۱۶	۵.۶.۳
۸۲	اينكدر	۵.٧
λ7	اینکدر ۴ به ۲	۵.٧.١
۸۳	اینکدر ۸ به ۳	۵.٧.٢
٨۴	مولتى پلكسر	۵.۸
	مولتی پلکسر ۲ به ۱	۵.۸.۱
۸۵	مولتی پلکسر ۴ به ۱	۵.۸.۲
٨۶	پیاده سازی مولتی پلکسر ۴ به ۱ توسط دیکودر ۲ به ۴	۵.۸.۳
ΑΥ	دى مولتى پلكسر	۵.۹
ΑΥ	دی مولتی پلکسر ۱ به ۴	۵.۹.۱
λλ	پیاده سازی مدار منطقی ترکیبی	۵.۱۰
۸۸	پیاده سازی تمام جمع کننده توسط دیکدر ۳ به ۸	۵.۱٠.۱
٩٢	ی ترتیبی	فصل ششم: مدارها
٩٣	مدارات ترتیبی	۶.۱
٩۵		۶.۲
٩۶	لچ SR چا	۶.۲.۱
٩۶	لچ SR توسط گیت NOR	8.7.1.1
٩۶	۔ لچ SR توسط گیت NAND	8.7.1.7
٩٧	- لچ SR با ورودی کنترول	8.7.7
	لچ D	8.7.7
99	سمبولهای لچها	8.7.4
١	Ni li	۵ ۳

176		يناره و مأخذ
17.	شمارندهٔ باینری	۶.۵.۳
	شمارندههای همزمان	۶.۵.۲
117	شمارندههای موج گونه	۶.۵.۱
	شمارنده	۶.۵
۱۱۵	شیفت رجیسترهای یونیورسال	9.4.9
۱۱۵	مقایسه جمع کنندهٔ سریال و موازی	8.4.0
	جمع سريال	9.4.4
	انتقال سريال	۶.۴.۳
111	شيفت رجيستر	8.4.7
11.	رجیستر با بار شدن موازی	8.4.1
١٠٨	رجيستر	8.4
	معادلات مشخصه فليپ فلاپها	۶.۳.۵
	فليپ فلاپ T توسط فليپ فلاپ D	8.4.4.7
1.5	فليپ فلاپ T توسط فليپ فلاپ JK	8.4.4.1
	فليپ فلاپ T	۶.۳.۴
1.4	فلیپ فلاپ JK	۶.۳.۳
١٠٣	نمادهای ترسیمی برای فلیپ فلاپهای D	۶.۳.۲
1.7	فلیپ فلاپ $ \mathrm{D} $ حساس به لبه مثبت	8.8.1.7
1.1	فلیپ فلاپ D حساس به لبه منفی	8.4.1.1
1 • 1	فلیپ فلاپ D	۶.۳.۱

مقدمه

کمپیوترهای دیجیتل سیستمی دیجیتلی است که انواع کارهای محاسباتی را انجام می دهد. کلمهٔ دیجیتل بدان معناست که معلومات در کمپیوتر توسط متحولهایی که تعداد محدودی از مقادیر گسسته را بخود اختصاص می دهند، نمایش دیتا می شوند. این مقادیر در داخل کمپیوتر به وسیلهٔ اجزایی که می توانند، تعداد محدودی از حالتهای گسسته را در خود حفظ کنند، پروسس می شوند. مثلاً، ارقام دسیمل ۱۹۴۰،۰۰۰. و ۹ ده مقدار گسسته را نمایش می دهند. اولین کمپیوترهای الکترونیک دیجیتل که در اواخر دههٔ ۱۹۴۰ میلادی ساخته شدند، برای محاسبات عددی به کار می رفتند. در واقع اصطلاح کمپیوتر دیجیتل از کاربرد اعداد گرفته شده است. در عمل، کمپیوترهای دیجیتل با قابلیت بیشتری کار می کنند، به شرطی که تنها از دو حالت استفاده شود. به دلیل محدودیتهای فیزیکی اجزا و نیز به علت گرایش انسان به منطق باینری (یعنی به کارگیری عبارات صحیح و غلط) قطعات دیجیتل که نگهدارندهٔ مقادیر گسسته هستند، فقط دو مقدار که باینری نامیده می شوند، استفاده می کنند.

کمپیوترهای دیجیتل از سیستم اعداد باینری استفاده می کنند که دو رقم بیشتر ندارند: و ۱. یک رقم باینری بیت خوانده می شود. معلومات در کمپیوترهای دیجیتل به وسیلهٔ گروههایی از بیتها نشان داده می شوند.

پروسِسَر کمپیوتر، معمولاً به سه بخش عمده تقسیم میشود: واحد پروسس مرکزی 1 CPU حاوی یک واحد حساب و منطق 2 ALU برای کار روی دیتا، تعداد واحد رجیستر برای ذخیره کردن دیتا، واحدهای کنترول 3 (CU) برای کنترول و اجرای دستورالعملها.

بر همین اساس این کتاب، دانش مقدماتی لازم برای درک عملیات سختافزاری یک سیستم کمپیوتر را فراهم میسازد. در این کتاب با تئوری اعداد دیجیتل و گیتهای منطقی و مدارهای ترکیبی و ترتیبی که به منظور پروسس و ذخیره سازی دیتا در سخت افزار کمپیوتر مورد استفاده قرار می گیرند، آشنا میشوید.

[\] Central Processing Unit

^r Arithmetic and Logic Unit

[&]quot; Control Unit



هدف کلی کتاب

آشنایی با سیستم اعداد، جبر بولی، گیت ها و انواع آن، توابع بولی، مدار های ترکیبی و مدار های ترتیبی.



سيستم اعداد



هدف کلی: آشنایی محصلان با سیستم اعداد.

اهداف آموزشی: در پایان این فصل محصلان قادر خواهند شد تا:

- ۱. سیستم اعداد را تعریف نماید.
- ۲. سیستم اعداد به قاعدهٔ دو را توضیح دهند.
- ۳. سیستم اعداد به قاعدهٔ هشت را توضیح دهند.
 - ۴. سیستم اعداد به قاعدهٔ ده را توضیح دهند.
- ۵. سیستم اعداد به قاعدهٔ شانزده را توضیح دهند.
- ۶. تبدیل اعداد از یک سیستم به سیستمهای دیگر.

سیستمهای دیجیتل کمیتهای گسسته معلومات که به شکل باینری نمایش داده شدهاند، دستکاری مینمایند. عملوندهای به کار رفته در محاسبات را میتوان در سیستم اعداد باینری بیان کرد. دیگر عناصر گسسته از جمله ارقام دسیمل به صورت کدهای باینری نشان دیتا میشوند. پردازش دیتا به وسیلهٔ عناصر منطقی باینری و با استفاده از سیگنالهای باینری انجام میگیرد. کمیتها نیز در عناصر حافظهٔ باینری ذخیره میشوند. هدف این فصل معرفی مفاهیم باینری متعدد بهصورت یک مرجع برای مطالعات بعدی در فصلهای آینده است.

۱.۱ سیستمهای دیجیتل

سیستمهای دیجیتل در زندگی روزانه بشر نقش برجستهیی دارند و به این دلیل، ما دورهٔ تکنالوژی فعلی را عصر دیجیتل میخوانیم. سیستههای دیجیتل در مخابرات، تجارت، کنترول ترافیک، هدایت سفینههای فضایی، عمل جراحی، هواشناسی، اینترنت و بسیاری از دیگر زمینههای تجاری، صنعتی و علمی به کار میروند. ما از تلفنهای دیجیتل، تلویزیونهای دیجیتل، دیسکهای چند منظوره دیجیتل، دوربینهای دیجیتل و کمپیوترهای دیجیتل استفاده می کنیم. مهم ترین خاصیت یک کمپیوتر دیجیتل، همگانی بودن آن است. کمپیوتر می تواند، رشته یی از دستورات، به نام برنامه را که روی دیتاهای مفروض عمل می کنند، دنبال نماید. یوزر۲ می تواند، برنامه یا دیتای خود را طبق نیاز انتخاب و اجراء کند. به علت این انعطاف، کمپیوترهای همه منظوره دیجیتل می توانند، عملیات پردازش معلومات را در محدودهٔ وسیعی از کاربردها انجام دهند. یکی از ویژگیهای سیستم دیجیتل توانمندی آنها در دستکاری عناصر گسسته معلوماتی است. هر مجموعه یی که به تعداد متناهی از عناصر محدود باشد، معلومات گسسته را دارا است. مثالهایی از عناصر گسسته، عبارتند از: ۱۰ رقم دسیمل، ۲۶ حرف الفباء، ۵۲ ورق بازی، ۶۴ مربع بازی شطرنج. کمپیوترهای دیجیتل اولیه، برای محاسبات عددی به کار می فتند. در این حال، عناصر گسسته یی به کار رفته، ارقام بودند. نام دیجیتل یا رقمی از این مفهوم حاصل شده است. عناصر گسسته معلوماتی در یک سیستم دیجیتل باکمیتهای فیزیکی به نام سيگنال نشان داده ميشوند. رايجترين سيگنالهاي الكتريكي، عبارتند از: ولتاژ و جريان. وسايل الكترونيكي به نام ترانزیستور در مدارهایی که این سیگنالها را پیاده سازی میکنند به طور چشم گیری به کار میروند. سیگنالها، در بسیاری از سیستمهای دیجیتل الکترونیک امروزی تنها دو مقدار را دارا هستند، پس باینریاند. یک رقم باینری که مقدار ۰ و ۱ را دارند. عناصر گسسته معلوماتی با گروهی از بیتها، به نام کدهای باینری نمایش داده میشوند. مثلاً، ارقام دسیمل ۰ تا ۹ در سیستم اعداد دیجیتل با کد چهار بیتی نشان داده میشوند. با به کارگیری تکنیکهای مختلف، گروههایی از بیتها برای نمایش سمبولهای گسسته تعریف میشوند و سپس در توسعهٔ یک سیستم در قالب دیجیتل مورد استفاده قرار می گیرد. در نتیجه، یک سیستم دیجیتل سیستمی است که عناصر گسسته معلوماتی به شکل باینری تنظیم می کند.

^{&#}x27;Operand

۲ User

کمیتهای معلوماتی یا ذاتاً گسستهاند و یا از نمونه برداری کوانتیزه کردن فرآیندهای پیوسته حاصل می شوند. به عنوان مثال، یک لیست حقوق، یک فرآیند یا رویداد گسسته بوده و حاوی نام کارمند، شماره تأمین اجتماعی، حقوق هفتگی، مالیات بر درآمد و غیره است. پرداخت به یک کارمند با استفاده از مقادیر دیتای گسسته، مانند حروف الفبایی (نامها)، ارقام (حقوق) و نمادها یا سمبولهای خاص (مانند \$) پردازش می شود. از طرف دیگر یک محقق ممکن است یک پدیده را به صورت پیوسته مشاهده کند، ولی فقط مقادیر خاصی را به صورت جدول ثبت نماید. بنابراین، فرد محقق دیتای پیوسته را نمونه برداری می نماید، ولی هر کمیت در جدول را از عناصر گسسته می سازد. در بسیاری از حالات، نمونه برداری از یک فرآیند به طور خود کار به وسیله دستگاهی به نام مبدل آنالوگ به دیجیتل انجام می شود.

بهترین مثال از یک سیستم دیجیتل، کمپیوتر دیجیتل همه منظوره است. بخشهای اصلی یک کمپیوتر، عبارتند از: واحد حافظه، واحد پردازش مرکزی و واحدهای ورودی وخروجی. واحد حافظه، برنامهها و دیتاهای وارده، خارج شونده و میانی را ذخیره می کند. واحد پردازش مرکزی، اعمال محاسباتی و دیگر عملیات روی دیتاها را بر حسب آنچه در برنامه مشخص شده، انجام می دهد. دیتاها و برنامههایی که به وسیلهٔ استفاده کننده آماده شدهاند، توسط وسایل ورودی مانند، صفحه کلید به حافظه انتقال می یابند. یک وسیلهٔ خروجی مثل چاپگر، نتایج حاصل از محاسبات را دریافت کرده و به استفاده کننده ارائه می دهد. یک کمپیوتر دیجیتل می تواند به چندین وسیلهٔ ورودی و خروجی وصل شود. یکی از وسایل مفید در این مورد واحد مخابره است که تبادل دیتا را از طریق اینترنت با دیگر استفاده کنندگان برقرار می سازد. یک کمپیوتر دیجیتل دستگاهی توان مندی است که نه تنها می تواند، محاسبات ریاضی را انجام دهد، بلکه قادر است اعمال منطقی را هم اجراء نماید. به علاوه می تواند، جهت تصمیم گیری براساس شرایط داخلی یا خارجی برنامه ریزی شود.

برای استفاده از مدارهای دیجیتل در تولیدات تجاری دلایل اساسی وجود دارد، کمپیوترهای دیجیتل، دستگاههای دیجیتل نیز قابل برنامهریزیاند. با تعویض برنامه در وسیلهٔ برنامهپذیر، سخت افزار یگانهیی قابل استفاده در کاربردهای متفاوت است. کاهش قیمت در وسایل دیجیتل به دلیل پیشرفت در تکنالوژی مدارهای مجتمع دیجیتل مرتباً روی میدهد. با افزایش تعداد ترانزیستورها در یک قطعه سیلیکان، توابع پیچیدهتری قابل پیاده سازی شده، قیمت هر واحد کاهش یافته و قیمت دستگاههای دیجیتل روز بروز کاهش می یابد.

دستگاههای ساخته شده با مدارهای مجتمع می توانند با سرعتی تا صد میلیون عمل در ثانیه را انجام دهند. می توان با استفاده از کدهای اصلاح خطا، عملکرد سیستمهای دیجیتل را به شدت اطمینان بخش نمود. مثالی از این نوع، دیسک چند کاره دیجیتل $(DVD)^1$ است که در آن معلومات ویدیویی، صوتی بدون از دست رفتن یک قلم دیتا، ضبط می شود. معلومات دیجیتل در DVD چنان ضبط می شود که هر کد در هر نمونه دیجیتل قبل از نمایش به طور خود کار خطایابی شده و اصلاح می شود.

یک سیستم دیجیتل از بهم پیوستن مدلهای دیجیتل بدست میآید. برای درک عمل هر مدل، دانش و آگاهی مدارهای دیجیتل و عمل منطقی آنها لازم است. این کتاب ابزار اصلی طراحی دیجیتل، مانند:

¹ Digital Versatile Disk

ساختارهای منطقی گیتی، مدارهای ترکیبی و ترتیبی و وسایل منطقی برنامه پذیر را ارائه میکند. طراحی دیجیتل را در سطح انتقال بین رجیستر معرفی مینماید. در مورد مدارهای ترتیبی غیرهمزمان (آسنکرون یا غیر همگام) و دیگر خانوادههای منطقی دیجیتل مجتمع بحث میکند. مدارهای مجتمع تجاری را معرفی کرده، نشان میدهد که چگونه در یک آزمایشگاه برای انجام آزمایشات به هم وصل میشوند.

یک گرایش مهم در طراحی دیجیتل، استفاده از زبان توصیف سخت افزاری (HDL) است. (HDL) نوعی زبان برنامه ریزی است که برای توصیف مدارهای دیجیتل به صورت متن به کار می رود. این زبان برای شبیه سازی یک سیستم دیجیتل و اطمینان از صحت عمل آن قبل از ساخت مورد استفاده قرار می گیرد. HDL در کنار ابزارهای طراحی منطقی دیگر، برای خودکارسازی طراحی استفاده می شود.

۱.۲ سیستم اعداد

اعدادی که در عصر حاضر به طور وسیعی از آنها استفاده می کنیم، شاید در حدود ۱۰ تا ۱۲ هزار سال پیش به وجود آمده اند و بعدها برای شمارش این اعداد، اسمها و قوانینی وضع شد. گسترش شمارش اعداد در قاعده های مختلف، سیستمهای مختلفی را ایجاد کرد که در حال حاضر هر یک از این سیستمها در موارد خاصی مورد استفاده قرار می گیرند.

یکی از قاعدههایی که از زمان قدیم تا کنون مورد استفاده قرار گرفته است، قاعدهٔ ۱۰ (ده دهی) است که بر قاعدهٔ شماره انگشتان دستها بوده و چنین ترتیب ذهنی را برای آنها بهوجود آوردهاند.

سیستم اعداد به قاعده ده (Decimal)

 $3296 = 3000 + 200 + 90 + 6 = 3x10^3 + 2x10^2 + 9x10^1 + 6x10^0$


به طور کلی، در سیستم اعشاری هر عدد صحیح را می توان به صورت زیر نوشت.

 $N=a_nx10^n+a_{n-1}x10^{n-1}+\ldots+a_2x10^2+a_1x10^1+a_0x10^0$

۴

¹ Hardware Description Language

ضرایب, a_n و a_n و a_n می توانند بین صفر تا ۹ باشند. توانهای ۱۰ ارزش مکانی هر یک از رقمها را مشخص می کند، مثلاً:



در عدد ۴۵۵۳۱، رقم ۴ مربوط به a_n ، رقم ۵ مربوط به a_{n-1} ، رقم ۳ مربوط به مربوط به a_{n-1} و رقم ۱ مربوط به a_{n-1} و رقم ۱ مربوط به a_{n-1} است در نتیجه a_{n-1} و a_{n-1} و a_{n-1} است در نتیجه a_{n-1} و رقم ۱ مربوط به a_{n-1} است. در این مثال a_{n-1} است در نتیجه a_{n-1} و رقم ۱ می شود.

سیستم اعداد به قاعدهٔ دو (Binary)

در سیستم اعداد به قاعدهٔ دو، ارقام به کار رفته و ۱ (دوتا) هستند. برای شمارش صفر و یک از این علامتها استفاده می کنیم و برای نمایش دادن اعداد بزرگ تر از یک، این دو علامت را طبق قواعد خاصی پشت سر هم قرار می دهیم. در این سیستم هر علامت متناسب با مکانی که در آن قرار می گیرد (یا موقعیت رقم)، ارزش خاصی پیدا می کند. به طور کلی در سیستم اعداد به قاعدهٔ دو هرعدد را می توان به صورت زیر نوشت:

N=anx2n+a n-1x2n-1+....+a2x22+a1x21+a0x20

در این جا ضرایب . a_n a_n می توانند صفر یا یک باشند. در سیستم اعداد به قاعدهٔ دو به هر رقم صفر یا یک، یک بیت (Binary Digit=Bit) می گویند، مثلاً: عدد ۱۱۰۱ یک عدد چهار بیتی است.

در گذشته به هرچهار بیت یک نیبل (Nibble) می گفتند و در حال حاضر به هر هشت بیت یک بایت (Nibble) گفته می شود. واحد بزرگ تر از بایت، کیلوبایت معادل (Nibble) بایت یا (Nibble) بایت و میگابایت معادل (Nibble) بایت یا بایت یا (Nibble) بایت یا (Nibble) بایت یا (Nibble) بایت یا بایت یا (Nibble) بایت یا بایت

می دانیم که در یک سیستم باینری ارزش اولین بیت برابر یک، ارزش دومین بیت برابر Υ (دو برابر رقم قبل)، ارزش بیت سومین بیت برابر Υ (دو برابر رقم قبل) و ارزش چهارمین بیت برابر Λ (دو برابر رقم قبل) و ارزش است.

کلی در حالت کلی (..... b_5 b_4 b_3 b_2 b_1 $b_0)_2$

ارزش مکانی بیتها (..... 32 16 8 4 2 1) $_{\!\scriptscriptstyle 2}$

وو المائي بيت با قاعدهٔ دو (..... 2^5 2^4 2^3 2^2 2^1 2^0)

مثال: عدد باینری 10011، دارای ارزش مکانی به صورت زیر است.

 $10011 = 1 \times 2^4 + 0 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0$

در یک عدد باینری بیت اول از سمت راست کم ارزشترین بیت است که به آن (Least Significant) در یک عدد باینری بیت اول از سمت چپ که با ارزشترین بیت است (LSB(Bit فرین بیت در سمت چپ که با ارزشترین بیت است (گفته می شود.

سیستم اعداد به قاعدهٔ هشت (Octal)

در سیستم اکتال (هشت) قاعدهٔ عدد ۸ و تعداد هشت رقم به صورت (و ۱ و ۲ و و ۷) است. برای نمایش دادن اعداد از صفر تا هفت، از این علامتها استفاده می شود. برای اعداد بزرگ تر از هفت، این علامتها را طبق قواعد خاصی پشت سر هم قرار می دهیم. در این سیستم مانند سیستم دسیمل، هر عدد موقعیت خاص خود را دارد. معادل اعشاری اعداد اکتال مشابه اعداد باینری از رابطهٔ زیر به دست می آید. با این تفاوت که به جای عدد ۲، عدد ۸ قرار می گیرد.

$$N=a_nx8^n+a_{n-1}x8^{n-1}+\dots+a_2x8^2+a_1x8^1+a_0x8^0$$

ضرایب a_n تا a_n میتوانند مقادیری بین صفر تا هفت باشند، مثلاً: عدد اکتال α (۵۲۳۶) در رابطه فوق طوری ذیل تطبیق میشود.

 $5236 = 5x8^3 + 2x8^2 + 3x8^1 + 6x8^0$

سیستم اعداد به قاعدهٔ شانزده (Hexa Decimal)

در سیستم شانزده، ۱۶ رقم شامل (۲،۱،۰) که E ، D ، C ، B ، A ، A ، A ، A ، A رقم شامل (۱۰،۱،۲) که شامل و E ، E ، D ، E ، D ، E ، D ، E

A=10, B=11, C=12, D=13, E=14, F=15

برای اعداد برزگتر از ۱۶ این ارقام را طبق قواعد خاصی پشت سر هم قرار می دهیم. مشابه همان قواعدی که در سیستم اکتال بیان شد، با این تفاوت که قاعده در این جا عدد ۱۶ است. در این سیستم اعداد نیز، هر عدد موقعیت خاص خود را دارد. معادل اعشاری اعداد هیگزادسیمل از رابطهٔ زیر بدست می آید.

 $N \!\! = \!\! a_n \! x 16^n \! + \! a_{n \! - \! 1} \! x 16^{n \! - \! 1} \! + \! \ldots + \! a_2 \! x 16^2 \! + \! a_1 \! x 16^1 \! + \! a_0 \! x 16^0$

. می توانند مقادیری بین صفر تا ۱۵ باشند، مثلاً عدد $(A۱۴E)_{19}$ در قاعده ۱۶ نوشته نمایید a_n تا a

 $A14E = Ax16^3 + 1x16^2 + 4x16^1 + Ex16^0 = 10x16^3 + 1x16^2 + 4x16^1 + 14x16^0$

۱.۳ روشهای تبدیل قاعدههای اعداد

وقتی که ما بیش تر از یک سیستم عددی داریم، تبدیل اعداد از یک سیستم به سیستم دیگر بسیار مهم است. برای ما آسان تر است که با اعداد دسیمل سروکار داشته باشیم؛ ولی در سیتسمهای دیجیتل اعداد باینری بیش تر به کار می رود.

از طرفی، ما هم به اعداد دسیمل احتیاج داریم و هم به اعداد باینری، زیرا کمپیوتر اعداد باینری را میشناسد در صورتی که روی صفحهٔ کمپیوتر باید اعداد دسیمل ظاهر شود. در نتیجه همواره در سیستمهای دیجیتل تبدیل اعداد دیسمیل به اعداد باینری در مورد اطلاعات ورودی و اما برعکس، تبدیل اعداد باینری به اعداد دسیمل در مورد اطلاعات خروجی مورد نیاز است.

اکثر سیستمهای دیجیتل با اعداد در سیستم باینری کار میکنند. همچنین استفاده از سیستم اعداد در قاعدهٔ اکتال (Υ^{7}) و هیگزادسیمل (Υ^{6}) که به صورت توانهایی از Υ نوشته میشوند، در ساده کردن این تبدیلات بسیار موثرهستند.

١٠٣.١ تبديل اعداد از قاعدهٔ 2به قاعدهٔ 10

از سمت راست عدد باینری شروع می کنیم. اولین رقم باینری در ۲ به توان صفر، رقم دوم در ۲ به توان ۱، رقم سوم در ۲ به توان ۳ و به همین ترتیب توانهای ۲ یکی یکی بالا رفته و حاصل این ضربها را با هم جمع کرده که برابر با معادل دسیمل عدد باینری می شود.

$$(111000)_2 = 32 + 16 + 8 + 0 + 0 + 0 = (56)_{10}$$
 جدول (۱-۰): تبدیل از باینری به دسیمال

	حاصل ضرب رقم در توانهای 2
$0 * 2^0 =$	0
$0 * 2^1 =$	0
$0 * 2^2 =$	0
$1 * 2^3 =$	8
$1 * 2^4 =$	16
$1 * 2^5 =$	32
32+16+8+0+0+0	56نتيجه جمع

١.٣.٢ تبديل اعداد از قاعدهٔ 2به قاعدهٔ 8

تبدیل از باینری به اوکتال به سادگی با تفکیک عدد باینری به گروههای سه رقمی در دو طرف نقطهٔ باینری بدست می آید. سیس به هر گروه یک رقم قاعدهٔ هشت تعلق می گیرد. مثال زیر روال مربوطه را نشان می دهد:

$$(\underbrace{10}_{2}\underbrace{110}_{6}\underbrace{001}_{1}\underbrace{101}_{5}\underbrace{011}_{3}\underbrace{.111}_{7}\underbrace{100}_{4}\underbrace{000}_{0}\underbrace{110}_{6})_{2} = (26153,7406)_{8}$$

١.٣.٣ تبديل اعداد از قاعدهٔ ٢به قاعدهٔ 16

تبدیل از قاعدهٔ دو به قاعدهٔ شانزده نیز مشابه با روند فوق است، با این تفاوت که عدد باینری به گروههای چهار رقمی تفکیک میشوند:

$$(\underbrace{10}_{2}\underbrace{1100}_{C}\underbrace{0110}_{6}\underbrace{1011}_{B}\underbrace{1111}_{F}\underbrace{0010}_{2})_{2} = (2C6B.F2)_{8}$$

۱.۳.۴ تبدیل اعداد از قاعدهٔ ۱۰ به قاعدهٔ ۲

عدد ۵۶ را به باینری تبدیل کنید. ابتدا ۵۶ را بر ۲ تقسیم می کنیم تا خارج قسمت ۲۸ و باقی مانده ۰ بدست آید. خارج قسمت، مجدداً بر ۲ تقسیم می شود تا خارج قسمت و باقی ماندهٔ جدیدی بدست آید. باقی مانده ها به ترتیب به دست آمده و از سمت راست عدد باینری نوشته می شود. این روال تا رسیدن به خارج قسمت ادامه می یابد. ضرایب عدد باینری مورد نظر به طریق زیر از باقی مانده ها بدست می آید:

مل به باینری	دیل از دست	۲-۱): تىد	حدول (
--------------	------------	-----------	--------

	خارج قسمت		باقىماندە	ضریب عدد باینری
56/2=	28	+	0	$a_0 = 0$
28/2=	14	+	0	$a_1 = 0$
14/2=	7	+	0	$a_2 = 0$
7/2=	3	+	1	$a_3 = 1$
3/2=	1	+	1	$a_4 = 1$
1/2=	0	+	1	$a_5 = 1$

$$(56)_{10} = (a_5 a_4 a_3 a_2 a_1 a_0)_2 = (111000)_2$$
: جواب

١٠٣.۵ تبديل اعداد از قاعدهٔ ۱۰ به قاعدهٔ ۸

عدد داده شده را به ترتیب تا زمانی تقسیم ۸ مینمایم که خارج قسمت صفر شود و باقی ماندههای هر مرحله تقسیم را به ترتیب در یک ستون مینویسیم و در اخیر باقی ماندهها را به ترتیب برعکس (از آخر به طرف اول) در یک سطر نوشته می کنیم. در نتیجه معادل اوکتال عدد داده شده به دست خواهد آمد.

مثال: عدد ، (۱۷۷) را به قاعده هشت تبدیل نمایید.

$$177/8=22$$
 مانده \longrightarrow 1 $22/8=2$ باقی مانده \longrightarrow 6 $2/8=0$ باقی مانده \longrightarrow 2 $(177)_{10}=(261)_8$

۱.۳.۶ تبدیل اعداد از قاعدهٔ ۱۰ به قاعدهٔ ۱۶

عدد داده شده را به طور متواتر تقسیم ۱۶ می کنیم و باقی مانده ها را به ترتیب در یک ستون می نویسیم و در اخیر باقی مانده ها را به ترتیب برعکس از آخرین باقی مانده به طرف اولین باقی مانده نوشته می کنیم. به قاعده ده تبدیل می شود.

مثال: عدد ۱٫(۴۷۶۸) را به سیستم شانزده تبدیل نمایید.

۱.۳.۷ تبدیل اعداد اوکتال به باینری

تبدیل از قاعده هشت یا شانزده به باینری با روشی عکس روش بالا انجام می شود. هر رقم قاعدهٔ هشت با سه رقم قاعدهٔ دو معادل خود جای گزین می شود.

$$(673.124)_8 = (\underbrace{110}_{6} \underbrace{111}_{7} \underbrace{011}_{3} \underbrace{.001}_{1} \underbrace{010}_{2} \underbrace{100}_{4})_2$$

۱.۳.۸ تبدیل اعداد از قاعدهٔ ۸ به قاعدهٔ ۱۰

عدد داده شده را قرار موقعیت آن ضرب یک از توانهای هشت مربوط نموده و حاصل ضربها را جمع مینماییم؛ در نتیجه عدد معادل آن در سیستم ده به دست خواهد آمد. هر عدد نظر به موقعیت خود ضرب یکی از طاقتهای هشت خواهد شد.

مثال: عدد (۸(۶۳۲ را به قاعدهٔ ده تبدیل نمایید.

 $\mathcal{S}^{\mathsf{T}} = \mathcal{S}^{\mathsf{T}} \times \mathcal{S}^{\mathsf{T}} + \mathcal{T}^{\mathsf{T}} \times \mathcal{S}^{\mathsf{T}} \times \mathcal{S}^{\mathsf{T}} + \mathcal{T}^{\mathsf{T}} \times \mathcal{S}^{\mathsf{T}} \times$

۱.۳.۹ تبدیل اعداد از قاعدهٔ ۸ به قاعدهٔ ۱۶

عدد داده شده را اولاً از سیستم هشت به سیستم ده تبدیل نموده، ثانیاً عدد بدست آمده (سیستم دو) را به سیستم ۱۶ طور محتوای عنوان تبدیل اعداد از قاعده ۲ به قاعده ۱۶ انجام مینماییم.

مثال: عدد $_{\Lambda}(207)$ را به قاعده ۱۶ تبدیل نمایید.

١٠٣.١٠ تبديل اعداد از قاعدهٔ ١٦ به قاعدهٔ ٢

به طور مشابه، هر رقم قاعدهٔ شانزده با چهار رقم باینری معادلش جای گزین خواهد شد. این مطلب در مثال های زیر تشریح شده است:

$$(306.D)_{16} = (\underbrace{0011}_{3} \underbrace{0000}_{0} \underbrace{0110}_{6}.\underbrace{1101}_{D})_{2}$$

۱.۳.۱۱ تبدیل اعداد از قاعدهٔ ۱۶ به قاعدهٔ ۸

عدد داده شده را اولاً از سیستم شانزده به سیستم ده تبدیل نموده، ثانیاً عدد بدست آمده (سیستم ده) را به سیستم ۸ طور محتوای عنوان تبدیل اعداد از قاعده ۱۰ به قاعده ۸ انجام مینماییم.

مثال: عدد عر(AE) را به سیستم هشت تبدیل نمایید.

مرحك اول AE=A(10) E(14)=1010 1110=(10101110)₂ ه(256)₈ AE=A(10) E(14)=1010 1110=(256)

۱.۳.۱۲ تبدیل اعداد از قاعده ۱۶ به قاعده ۱۰

برای تبدیل کردن یک عدد از سیستم شانزده به سیستم ده، هر عدد را نظر به موقعیت آن به یکی از توانهای شانزده ضرب نموده و حاصل ضربها را باهم جمع مینماییم، در نتیجه حاصل جمع عبارت از معادل عدد داده شده به سیستم ده میباشد.

توانهای معمول ۱۶ عبارتاند از:

 16^{0} =1, 16^{1} =16, 16^{2} =256, 16^{3} =4096, 16^{4} =65536,

مثال: عدد $_{5}(F*C)$ را به سیستم ده تبدیل کنید.

 $F4C=FX16^2+4X16^1+CX16^0=15X256+4X16+12X1=3840+64+12=(3916)_{10}$

پس از مطالعهٔ مقادیر لیست شده در جدول (۴-۱)، به سادگی میتوان رقم قاعدهٔ شانزده را برای هر گروه از ارقام باینری به خاطر سپرد.

جدول (۳-۱): اعداد در قاعدههای ۲ و ۸ و ۱۶

دسيمال (قاعده 10)	باینری (قاعدہ 2)	هشتایی (قاعده 8)	شانزده تایی (قاعده 16)
00	0000	00	0
01	0001	01	1
02	0010	02	2
03	0011	03	3
04	0100	04	4
05	0101	05	5
06	0110	06	6
07	0111	07	7
08	1000	10	8
09	1001	11	9
10	1010	12	A
11	1011	13	В
12	1100	14	С
13	1101	15	D
14	1110	16	Е
15	1111	17	F

۱.۴ کاربرد قاعدهها

اساس کار با اعداد باینری، به دلیل این که تعداد ارقامشان سه یا چهار برابر معادل شان در قاعدهٔ ده می باشد، مشکل است. مثلاً، عدد باینری ۱۱۱۱۱۱۱۱۱۱۱۱ معادل ۴۰۹۵ است. با این وجود کمپیوترهای دیجیتل اعداد باینری را به کار می برند و گاهی نیز لازم است تا استفاده کننده مستقیماً به وسیلهٔ اعداد باینری با ماشین ارتباط برقرارکند. یک راه برای حفظ سیستم باینری در کمپیوتر که در ضمن تعداد ارقام را برای انسان کاهش می دهد، استفاده از رابطه بین سیستم اعداد باینری و اوکتال یا شانزده است. با این روش، انسان برحسب اعداد قاعده هشت یا شانزده فکرکرده و در مواقعی که ارتباط مستقیم با ماشین لازم است، تبدیل لازمه را با بررسی این اعداد انجام خواهد داد. به این ترتیب عدد باینری (۱۱۱۱۱۱۱۱۱۱) که دارای ۱۲ رقم است در قاعده هشت به صورت چهار رقم (۷۷۷۷) و یا در قاعدهٔ شانزده به شکل (FFF) در می آید. به هنگام تبادل معلومات با انسان، نمایش قاعدهٔ هشت یا شانزده اعداد باینری مطلوب تر است، زیرا که در این هاعده ها اعداد با (۱/۳ یا ۱/۴)) تعداد ارقامشان در باینری قابل نمایشاند. بنابراین، اغلب کتابچههای راهنمای کمپیوتر از اعداد قاعدهٔ هشت یا شانزده برای نمایش کمیتهای باینری استفاده می کنند. گرچه نمایش قاعدهٔ شانزده مناسب تر به نظر می رسد، ولی انتخاب یکی از این دو کاملاً اختیاری است.

۱.۵ متمرها (Complements)

متمهها در کمپیوترهای دیجیتل، برای ساده کردن عمل تفریق و یا عملیات منطقی به کار میروند. در هر قاعده چون، دو نوع متمم وجود دارد. یکی متمم قاعده و دیگری متمم قاعدهٔ کاهش یافته است. شکل اول به متمم و دومی به متمم r-1 موسوم است. وقتی که مقدار قاعده یا پایه را جای گزین کنیم، برای اعداد باینری، متمههای 2 و 1 و برای اعداد دسیمال، متمههای 10 و 9 را خواهیم داشت.

۱.۵.۱ متمم (One's Complement) ۲–۱ متمم

با فرض داشتن عددی n رقمی، مانند: N در قاعده 2، متمم (r-1) عدد به صورت r-1 برابر r-1 المت و به این ترتیب متمم r-1 عدد دسیمال، N - برابر r-1 و r-1 المت و به این ترتیب متمم r-1 عدد r-1 برابر r-1 المت و به این ترتیب متمم r-1 عدد r-1 عدد r-1 المت و به این ترتیب متمم r-1 عدد r-1 المای ال

متمم 9 عدد 546700 برابر است با 453299 - 546700 - 999999

متمم 9 عدد 012398 برابر است با 987601 = 9012398 – 999999

 $(\mathcal{Z}^n-1)-N$, برای اعداد باینری، $\mathbf{r}=\mathbf{r}=\mathbf{r}=\mathbf{r}$ است، بدین ترتیب متمم 1 عدد

خواهد بود. مجدداً، 2^n برابر با یک عدد باینری است که از یک 1 و n عدد 2^n تشکیل شده است. 2^n-2^n یک عدد باینری متشکل از n عدد 2^n میباشد. مثلاً، اگر 2^n باشد، داریم 2^n و

وجود، $2^4 - 1 = (1111)_2$ بنابراین، متمم 1 یک عدد باینری از تفریق هر رقم از 1 بدست می آید. با این وجود، هنگام تفریق ارقام باینری از 1، یکی از دو حالت 1 = 0 - 1 و یا 0 = 1 - 1 را خواهیم داشت، که سبب می شود، هر بیت از 0 به 1 و از 1 به 0 تبدیل شود. بنابراین، متمم یک عدد باینری با تغییر 1 ها به 0 و 0 ها به 1 حاصل می شود. در زیر مثال هایی آورده شده است:

متمم 1 عدد 1011000 برابر است با 0100111

متمم 1 عدد 0101101 برابر است با 1010010

متمم اعداد (r-1) هشت و شانزده به ترتیب از تفریق ارقام آنها از 7 یا (r-1) هشت و شانزده به ترتیب از تفریق ارقام آنها از r

۱.۵.۲ متمم (Two's Complement) r متمم

N=1و برابر با 0 در ازاء N=10 در قاعده ۲ به صورت N+0 به ازاء N+00 و برابر با 0 در ازاء N=10 در ازاء در ازاء ازاء (N=1)

حاصل می شود. زیرا 1+1 این ترتیب متمم 10 یک عدد $r^n-N=[(r^n-1)-N]+1$ می باشد. به این ترتیب متمم 10 یک عدد د سیمال، مانند 2389 برابر است با 7610 +1=7610 که از جمع 1 به مقدار متمم 9 حاصل می شود. متمم 2 عدد باینری 101100 برابر است با 010100 +1=01000 و از جمع 1 با مقدار متمم 1 بدست می آید.

چون 10^n عددی است که با یک 1 و n عدد 0 به دنبال آن نمایش دیتا می شود، 10^n که متمم 10 عدد 10^n است نیز با تغییر ندادن 10 های کم ارزش تر و تفریق اولین رقم غیر صفر کم ارزش تر از 10 و تفریق همه رقمهای با ارزش تر از 10 حاصل می شود.

متمم 10 عدد 012398 برابر 987602 مىباشد.

متمم 10 عدد 246700 برابر 753300 است.

متمم 10 اولین عدد با تفریق 8 از 10 در کم ارزشترین مکان و تفریق دیگر ارقام از 9 حاصل شده است. متمم 10 دومین عدد بدین ترتیب حاصل گشته است که دو 0 کم ارزشتر رها می شوند، 7 از 10 و دیگر ارقام از 9 تفریق می گردند.

به طور مشابه، متمم 2 می تواند با رها کردن همه اهای کم ارزش تر و نیز تغییر نکردن اولین او جای گزینی همه اها با 1 ها و 1 ها با 0 ها در دیگر ارقام با ارزش تر حاصل شود.

متمم 2 عدد 1101100 برابر 0010100 است.

متمم 2 عدد 0110111 برابر 1001001 است. متمم 2 اولین عدد با رهاکردن دو کم ارزشتر و اولین او سپس جای گزینی همه 1 ها با 0 و 0 ها با 1 در چهار رقم با ارزشتر باقی مانده بدست می آید. متمم 2 دومین عدد با رها کردن اولین و متمم کردن دیگر ارقام حاصل می شود.

در تعاریف قبلی، فرض شد که اعداد دارای نقطه ممیز نیستند. اگر عدد اولیه N حاوی ممیز باشد، باید آن را موقتاً حذف نمود، تا متمم r و (r-1) بدست آید. آن گاه، آن را به مکان مربوطهاش باز می گردانیم. توجه داشته باشید که متمم یک متمم، عدد را به حالت اولیهاش باز می گرداند. متمم r عدد r برابر r است. متمم یک متمم برابر است با r r r r که همان عدد اولیه است.

1.5.7 تبدیل تفریق به جمع با استفاده از متمم ۱

عدد اول را نوشته و با متمم ۱ عدد دوم جمع می کنیم. اگر حاصل جمع بیت اضافه (Carry) داشت، کری را حذف و باقی را با یک جمع می کنیم تا حاصل تفریق بدست آید. اگر حاصل جمع کری نداشت، دوباره از عدد حاصل جمع متمم ۱ می گیریم. جواب حاصل تفریق البته با علامت منفی می باشد.

مثال:

تفریقهای زیر را با استفاده از متمم ۱ انجام دهید.

$$X-Y=1\cdot 1\cdot 1\cdot 1\cdot \dots 1$$
الف) - الف

$$\begin{array}{c} X \\ +Y \\ \hline -1010100 \\ \hline -10111100 \\ \hline -10010000 \\ \hline \end{array}$$

حاصل جمع کری دارد. کری را حذف و باقی را با یک جمع می کنیم که برابر است با حاصل تفریق:

$$X - Y = 0010001$$

$$Y-X=1\cdots 1-1\cdot 1\cdot 1\cdot 1\cdot \cdots$$

حاصل جمع بیت اضافه ندارد. پس از حاصل دوباره متمم ۱ می گیریم که جواب تفریق است، البته با علامت منفی:

$$Y - X = -0010001$$

1.0.4 تبدیل تفریق به جمع با استفاده از متمم ۲

عدد اول را نوشته با متمم ۲ عدد دوم جمع می کنیم. اگر حاصل جمع کری داشت، کری را حذف می کنیم تا حاصل تفریق بدست آید. اگر حاصل جمع کری نداشت، دوباره از عدد حاصل جمع متمم ۲ می گیریم. جواب حاصل تفریق البته با علامت منفی می باشد.

مثال:

تفریقهای زیر را با استفاده از متمم ۲ انجام دهید:

$$X-Y=1$$
 الف) ۱ الف

حاصل جمع بیت اضافه دارد. کری را حذف می کنیم و باقی برابر است با حاصل تفریق:

$$X - Y = 0010001$$

$$Y-X=1\cdots 1-1\cdot 1\cdot 1\cdot 1\cdot 1$$

حاصل جمع بیت اضافه ندارد. پس از حاصل دوبارهٔ متمم ۲ می گیریم که جواب تفریق است؛ البته با علامت منفی:

$$Y - X = -0010001$$



منطق باینری با متحولهایی که دو ارزش گسسته و عملیاتی که مفهوم منطقی دارند، سر و کار دارد. دو مقداری که متحولها اختیار می کنند، ممکن است با نامهای مختلفی نام گذاری شوند (صفر و یک، True و High ، False و Low). اما برای ما بهتر است آن را بر حسب بیت تصور کنیم و مقادیر ۱ و \cdot را به آن تخصیص دهیم. منطق باینری معرفی شده در این فصل معادل با جبری به نام جبر بول است.

در این فصل قاعدههای مختلف اعداد (۱۰٬۸٬۲ و ۱۶) و نحوهٔ تبدیل این قاعدهها به هم معرفی گردید.

در فصول بعد به استفاده از این قاعدهها در منطق دیجیتل سخت افزار کمپیوتر می پردازیم.

سوالات فصل اول

۱. اعداد قاعده A و ۱۶ بین ۱۶ تا ۳۲ را لیست کنید. با استفاده از کاراکترهای A و B برای دو رقم آخر، اعداد ۱۰ تا ۲۶ را در قاعده ۲ لیست نمایید.

۲. اعداد زیر را از قاعده باینری به قاعده هشت، ده و شانزده تبدیل کنید:

$$(11100111011)_2 - a$$

$$(1111000010)_2 - b$$

$$(101011011001)_2 - c$$

$$(1111111001101)_2 - d$$

۳. اعداد زیر را از قاعده ده به قاعده دو، هشت و شانزده تبدیل کنید:

$$(2466)_{10} - a$$

$$(223)_{10} - b$$

$$(715)_{10} - c$$

$$(123)_{10} - d$$

۴. اعداد زیر را از قاعدهٔ هشت به قاعدهٔ دو، دسیمل و شانزده تبدیل کنید:

$$(2466)_8 - a$$

$$(223)_8 - b$$

$$(715)_8 - c$$

$$(123)_8 - d$$

 Δ . اعداد زیر را از قاعدهٔ شانزده به قاعدهٔ دو، هشت و دسیمل تبدیل کنید.

$$(A5)_{16} - a$$

$$(31B)_{16} - b$$

$$(F16)_{16} - c$$

$$(914)_{16} - d$$

۶. متممهای ۲ و ۱۰ اعداد دسیمل زیر را بدست آورید.

- 13162346 a
- 74516310 b
- 11001000 c
- 111111111 d
- ۷. عدد دسیمل ۳۴۵ را به دو روش به باینری تبدیل نمایید:
 - مستقيماً به باينري تبديل نماييد. -a
- ابتدا به قاعدهٔ شانزده و سپس از قاعدهٔ شانزده به باینری تبدیل سازید و همچنان بگوید کدام -bروش سریع π ر است؟
 - ۸. متمم 16 عدد AF3B را بدست آورید.



جبر بولی (Boolean Algebra)



هدف كلي: أشنايي محصلان با جبر بولي.

اهداف آموزشی: در پایان این فصل محصلان قادر خواهند شد تا:

- ۱. جبر بولی را تعریف نمایند.
- ۲. خواص جبر بولی را شرح دهند.
- ۳. انواع جبر بولی و قضایای جبر بولی را توضیح دهند.
- ۴. اصول جبر بولی و اتحادهای اصلی جبر بولی را شناسایی نمایند.

همان طورکه می دانیم در سیستمهای کامیپوتری و سخت افزار کمپیوترها فقط اعداد باینری \cdot و \cdot مورد استفاده قرار می گیرد. بنابراین، چون یک سیستم کمپیوتری فقط اعداد \cdot و \cdot را می شناسد، باید تمام عملیات ریاضی، شامل جمع، تفریق، ضرب، تقسیم و ... را روی این اعداد انجام دهد. پس ریاضیات مورد استفاده شده در کمپیوتر ریاضیاتی فقط شامل \cdot و \cdot خواهد بود که به ریاضیات بولی یا به اصلاح جبر بولی و معروف می باشد. در این فصل نگاهی جامع و مختصر به جبر بولی و قوانین و قواعد مربوط به جبر بولی و کاربردهای آن در کمپیوتر می اندازیم تا بتوانید، نحوة محاسبات کمپیوترها بر اساس این ریاضیات خاص تجزیه و تحلیل نموده و از آن در ساخت مدارهای منطقی دیجیتل استفاده نمایید.

در این فصل با تعریف جبر بولی و مفاهیم اولیهٔ جبر بولی آشنا میشوید. جبر بولی ریاضیاتی است که روی اعداد ۰ و ۱ مورد استفاده قرار می گیرد. اکثر قوانین ریاضیات بولی با ریاضیات قاعده ۱۰ یکسان است، ولی تفاوتهایی نیز دارد. لذا نیازمند مطالعهٔ این قوانین و مقررات در این فصل می باشد.

۲.۱ تعریف جبر بولی

جبر بول را می توان، مانند هر سیستم منتجه ریاضی، به وسیلهٔ مجموعه یی از عناصر، یک مجموعه از الگوها و تعدادی از اصول با بدیهیات تعریف نمود. یک مجموعه از عناصر کلکسیونی از اشیاء است که دارای خواص مشتر کی باشند. اگر در یک مجموعه Y و Y عناصر مشخصی از آن باشند، آنگاه $X \in S$ به این معناست که X عضوی از مجموعه X و X عضوی از کا یعنی X عضوی از مجموعه و X یعنی X عضوی از مجموعه و X عناصر با یک جفت آکولاد مشخص می شود: X عناصر X قانونی است که به هر جفت از عناصر X و عناصر X و عناصر به فرد از X را تخصیص دهد.

به عنوان مثال، رابطه a+b=c را در نظر بگیرید. (*) را یک عملگر باینری میخوانیم به شرطی که بتواند، عنصر a را به جفت عنصر b و a منتسب نماید. ضمن این که رابطه a را به جفت عنصر b معتبر باشد.

با این وجود اگر $a,b\in s$ و $a,b\in s$ باشد، (*) یک عملگر باینری نیست.

اصول یک سیستم ریاضی، فرضیات اولیه را تشکیل میدهند که با استفاده از آنها میتوان قوانین، تئوریها و خواص سیستم را نتیجه گرفت. مهمترین اصول بکار رفته در فرموله کردن ساختارهای جبری عبارتند از:

۱. **بسته بودن** (**Closure**): یک مجموعه S نسبت به عملگر باینری بسته است به شرطی که برای هر جفت عنصر از S، این عملگر عنصر منحصر به فردی از آن را به جفت عنصر منتسب نماید. به عنوان مثال، مجموعهٔ اعداد طبیعی $N = \{1,2,3,4,\dots\}$ را نسبت به عملگر جمع (+) بسته گوییم

-

^{&#}x27; Boolean Algebra

۲. اصل اتحادی (Associative Law): یک عملگر باینری (*) روی مجموعه S شرکت پذیر است $x,y,z,\in S$ شرکت پذیر است اگر داشته باشیم به ازای همه مقادیر

$$(x * y) * z = x * (y * x)$$

- ۳. اصل تبدیلی (*) روی یک مجموعه دارای خاصیت (Commutative Law): یک عملگر (*) روی یک مجموعه دارای خاصیت $x*y=y*xx,y\in S$ تبدیلی است. هرگاه به ازای هر
- ۴. **عنصر عینیت** (**Identity Element**): مجموعه و نسبت به عملگر (*) روی مجموعه S دارای عنصر عینیت است، اگر عنصر $E \in S$ با خاصیت زیر موجود باشد.

$$e * x = x * e = x x \in s$$
 به ازای هر

مثال: عنصر 0 یک عنصر شناسه نسبت به عملگر (+) روی مجموعه اعداد صحیح است، چون $I = \{..., -3, -2, -1, 0, 1, 2, 3, ...\}$.i

$$1x + 0 = 0 + x = x x \in A$$
به ازای هر

مجموعه اعداد طبیعی N دارای عنصر شناسه نیست زیرا \cdot جزو مجموعه نمی باشد.

- معکوس (*) دارای معکوس (Inverse): مجموعه ی چون S با عنصر شناسه و نسبت به عملگر (*) دارای معکوس x*y=e محکوس یا وجود داشته باشد به نحوی که $y\in S$ میکوس عنصر a برابر (-a) معکوس عنصر a برابر رحون a
- S باشند، (*) و (.) دو عملگر روی مجموعه S باشند، (*) باشند، (*) و (.) دو عملگر روی مجموعه S باشند، (*) با توزیع پذیر گوییم. هرگاه (x*y)=(x*y)

مثالی جبری در این مورد میدان یا حوزه است. میدان مجموعه یی از عناصر است، همواره با دو عملگر باینری که هر یک دارای خواص 1 تا 5 بوده و هر دو عملگر برای تشکیل خاصیت ۶ با یکدیگر ترکیب می شوند. مجموعه اعداد حقیقی، همراه با عملگرهای باینری (+) و (.)، میدان اعداد حقیقی را تشکیل می دهند. میدان اعداد حقیقی قاعده جبر معمولی و حساب است. عملگرها و اصول دارای مفاهیم زیر هستند:

عملگر باینری (+) جمع را تعریف می کند.

شناسه جمع 0 است.

معكوس جمع، تفريق ميباشد.

عملگر باینری (۱) ضرب را تعریف مینماید.

شناسه ضرب ۱ میباشد.

معکوس ضرب a. a اصل توزیع پذیری قابل a و تقسیم را تعریف می کند، یعنی a اصل توزیع پذیری قابل اعمال مربوط به عملگر a (1) روی (+) است:

$$a.(b + c) = (a.b) + (a.c)$$

۲.۱.۱ تعریف اصول اساسی جبربولی

در سال 1854 جورج بول یک برخورد سیستماتیک با منطق را معرفی نمود و برای اهداف خود یک سیستم جبری را که امروزه آن را جبر بول مینامیم، پایهریزی کرد. در سال ۱۹۳۸ نیز سی.ای. شانون ایک جبر بول دو مقداری به نام جبر سوئیچینگ را معرفی کرد که در آن خواص مدارهای سوئیچینگ با این جبر قابل ارائه است. برای تعریف مستدل جبر بول، ما اصول فرموله شده به وسیلهای.. ی. هانتینگتون در سال 1904 را بکار می بریم.

جبر بول یک ساختار جبری است که با عناصر مجموعه، یعنی B، همراه با دو عملگر باینری (+) و (.) تعریف می شود، به شرطی که اصول زیر (هانتینگتون) در آن معتبر باشد.

۱. مجموعه نسبت به عملگر (+) بسته باشد.

مجموعه نسبت به عملگر (۱) بسته باشد.

۲. یک عنصر شناسه ۰ برای (+) وجود داشته باشد

یک عنصر شناسه ۱ برای (.) وجود داشته باشد.

۳. مجموعهٔ نسبت به (+) دارای خاصیت جابجایی باشد: x+y=y+x و مجموعهٔ نسبت به (.) دارای خاصیت جابجایی باشد: x.y=y.x

٠۴

(.) نسبت به (+) توزیع پذیر است:

$$x.(y + z) = (x.y) + (x.z)$$

77

^{&#}x27; Glaud Shanoon

b: (+) نسبت به (.) توزیع پذیر است:

$$x + (y.z) = (x + y).(x + y)$$

د. برای هر عنصر $X \in B$ ، عنصری مثل $X \in B$ وجود دارد (به آن متمم X می گوییم) به نحوی که:

(a):
$$x \cdot x' = 0(b)$$
, $x + x' = 1$

باشد. $x \neq y$ عنصر $x \neq y$ وجود دارد به نحوی که $x \neq y$ باشد.

با مقایسه جبر بول با حساب و جبر معمولی (حوزه یا میدان اعداد حقیقی) تفاوتهای زیر قابل ملاحظهاند:

۱. اصول هانتینگتون ۱ فاقد اصل شرکت پذیری است. با این وجود، این اصول برای جبر بول معتبر و

برای هر دو عملگر از دیگر اصول قابل استنتاج است.

٢. اصل توزيع پذيري (+) روي (.)، يعني:

$$x + (y.z) = (x + y).(x + z)$$

برای جبر بول معتبر است، ولی در جبر معمولی قابل قبول نیست.

- ۳. جبر بول دارای معکوسهای جمع و ضرب نیست؛ بنابراین عملگرهای تفریق و تقسیم وجود ندارند.
 - ۴. اصل 5 عملگری به نام متمم را معرفی مینماید که در جبر معمولی وجود ندارد.
- 0. جبر معمولی در مورد اعداد حقیقی بحث می کند که یک مجموعه با بینهایت عنصر را شامل می شـود. جبر بول در مورد مجموعه یی از عناصر، B، بحث می نماید که هنوز آن را معرفی نکرده ایم، ولی بعداً در جبر بول دو مقداری با دو ارزش معرفی خواهد شـد (کاربرد بعدی ما از این جبر مورد توجه است) و در آن B به صورت مجموعه یی از دو عنصر 0 و 1 تعریف می شود.

2.7 عمليات بولي

(variable) متحول ۲.۲.۱

سمبولی است که مقدار منطقی را نشان میدهد.

c,b,a

_

[\] Huntington

(complement) oxo Y.Y.Y

معکوس(variable) متحول را متمم مینامند.

a',b',c'


(Litral) ليترال ۲.۲.۳

هر متحول و یا متمم را لیترال نیز می گویند.

a, a', b, b', c, c'

۲.۲.۴ جمع بولی چند لیترال

جمع بولی معادل عملیات ($oldsymbol{OR}$) است.



A + B, A + B', A + B + C', A' + B + C


شکل (۲-۱): عملیات جمع بولی

زمانی 1 میشود که تنها یک لیترال و یا چند لیترال 1 شند.

و زمانی 0 می شود که همه ی لیترالها 0 باشند.

۲.۲.۵ ضرب بولی

ضرب بولی معادل عملیات AND است.



AB, AB', ABC', A'BCD'

شكل (٢-٢): عمليات ضرب بولى

زمانی ۱ میشود که همهی لیترال ها ۱ باشد.

زمانی ۰ میشود که تنها یک لیترال و یا چند لیترال ۰ باشد.

۲.۳ قوانین و مقررات جبر بولی

(Commutative Laws) قوانين تبديلي 7.۳.۱

قانون تبدیلی جمع برای دو متحول: در عملیات جمع یا OR با دو و یا چند متحول می توان جای متحولها را با هم تبدیل کرد، چرا که تبدیلی در جمع اثری روی نتیجهٔ جمع نخواهد داشت.

$$A + B = B + A$$

$$A \rightarrow A+B \equiv A \rightarrow B+A$$

شکل (۲-۳): قانون تبدیلی در جمع بولی

۲.۳.۱.۱ قانون تبدیلی ضرب برای دو متحول

در عملیات ضرب یا AND با دو و یا چند متحول می توان جای متحولها را با هم تبدیل کرد، چرا که قانون تبدیلی در ضرب اثری روی نتیجهٔ ضرب نخواهد داشت.

$$AB = BA$$


$$A = AB = AB = BA$$


شکل (۲-۴): قانون تبدیلی

(Associative Laws) قوانين انجمني ۲.۳.۲

قانون انجمنی جمع برای سه متحول: در جمع یا OR با سه متحول و یا چند متحول جای قوس را می توان تبدیل کرد، چرا که جای قوس روی حاصل جمع تأثیر نمی گذارد.

$$A + (B + C) = (A + B) + C$$







شکل (۲-۱): قاون انجمنی جمع بولی

۲.۳.۲.۱ قانون انجمنی ضرب برای سه متحول:

در ضرب یا AND با سه متحول یا چند متحول جای قوس را میتوان تبدیل کرد، چرا که جای قوس روی حاصل ضرب تأثیر نمی گذارد.






شكل (٢-٢): قاون انجمني ضرب بولي


۲.۳.۳ قوانین توزیعی (Distributive Laws)

۲.۳.۳.۱ قانون توزیعی برای ۳ متحول

به قانون توزیعی می گوید که متحول خارج قوس می تواند در تک تک متحولان داخل قوس ضرب گردد. نتیجهٔ هر دو حالت با هم برابر است.

$$A(B+C) = AB + AC$$





X = AB + ACشکل (۲-۳): قانون توزیعی

جدول (۲-۱): قوانین جبر بولی

	قانون
1	A+0=A
2	A+1=1
3	A.0=0
4	A.1=A
5	A+A'=1
6	A.A'=0
7	A+A=A
8	A.A=A
9	A''=A
10	A+AB=A
11	A+A'B=A+B
12	(A+B)(A+C)=A+BC


۲.۳.۴ قضيهٔ دمورگان

. معکوسهای دو متحول برابر است با AND معکوسهای دو متحول NOR

$$\begin{array}{c} NOR \\ \hline X + Y = \overline{X} \bullet \overline{Y} \\ \hline \\ A \longrightarrow \\ B \longrightarrow \\ B \longrightarrow \\ \end{array}$$

شکل (۲-۴): قانون دمورگان

. معکوسهای دو متحول برابر است با OR معکوسهای دو متحولNAND



2.3.2 اولولیت عملگرها

اولویت عمگرها در معادلات جبر بولی به صورت زیر میباشد:

بالاترین اولویت را در معادلات جبر بولی قوس دارد، یعنی در معادلات اولین عملیهیی که باید انجام شود، علیه داخل قوس میباشد. بعد از قوس، اولویت بعدی را معکوس یا NOT دارد. هم چنین بعد ازمعکوس، اولویت بعدی را ضرب یا AND دارد. و در آخر بعد از ضرب، اولویت بعدی را جمع یا ORدارد.

$$() > ' > * > +$$

۲.۴ تئوريهاي ساده سازي

تئوریهای زیر به منظور ساده سازی معادلات جبر بولی و مدارهای منطقی استفاده می گردد.

۲.۴.۱ تئوری اتحادی ^۱

XY + XY' = X

ثبوت
$$X(Y + Y') = X. 1 = X$$

$$(X + Y)(X + Y') = X$$

ثبوت
$$\to XX + XY' + YX + YY' = X + X(Y + Y') + 0 = X$$

۲.۴.۲ تئوري جذب^۲

X + XY = X

ثبوت
$$\to X(1+Y) = X.1 = X$$

X(X + Y) = X

ثبوت
$$\rightarrow XX + XY = X + XY = X$$

۲.۴.۳ تئوري جذب سطحي^۳

(X + Y')Y = XY

ثبوت
$$\rightarrow XY + YY' = XY + 0 = XY$$

[\] Uniting

² Absorption

^{*} Adsorption



خلاصهٔ فصل دوم

جبر بولی ریاضیاتی است که روی اعداد ۰ و ۱ مورد استفاده قرار می گیرد. برعلاوهٔ آن، اکثر قوانین ریاضیات بولی با ریاضیات قاعده ۱۰ یکسان است، ولی تفاوتهایی نیز دارد. قوانین جبر بولی شامل عملیات مختلفی چون ضرب و جمع و تفریق و... می باشد. قوانینی برای ساده سازی معادلات جبر بولی و هم چنین تبدیل معادلات جبر بولی از یک شکل به شکلهای دیگر مورد مطالعه قرار گرفت.

سوالات فصل دوه

١. عبارات بولي زير را با تعداد حداقل ليترال ساده كنيد؟

$$(1) xy + xy'$$

$$(2) (x + y)(x + y')$$

$$(3) xyz + x'y + xyz'$$

$$(4) xyz + x'yz + xyz + x'yz'$$

$$(5) (A + B)'(A' + B')'$$

(6)
$$(x + y + z')(x' + y' + z)$$

۲. عبارات بولی زیر را با توجه به قوانین خوانده شده، ساده کنید؟

$$(1)A'C' + ABC + AC'$$

$$(2)(x'y' + z)' + z + xy + wz$$

$$(3)A'B(D'+C'D)+B(A+A'CD)$$

$$(4) (A' + C)(A' + C')(A + B + C'D)$$

$$(5) ABCD + A'BD + ABC'D$$

٣. كدام يكي از موارد زير صحيح است؟

$$(1) *> () > '> +$$

$$(2) +> '> *> ()$$

$$(3)() > ' > * > +$$

$$(4) +>*> '>()$$

۴. کدام یکی از موارد صحیح نمی باشد؟

$$(1) A + A'B = A + B$$

$$(2) A + A = A$$

$$(3)A + 1 = A$$

(4)
$$A.A'' = 0$$

۵. کدام یکی از موارد درست میباشد؟

$$(1) A' + A' = 1$$

$$(2) A'' + AB = A$$

$$(3) A + A = 0$$

$$(4) A'' =$$



گیتهای منطقی




هدف کلی: آشنایی محصلان با گیتهای منطقی.

اهداف آموزشی: در پایان این فصل محصلان قادر خواهند شد تا:

- ۱. گیتهای منطقی را تعریف کرده بتواند.
- ۲. گیتهای منطقی را تجزیه وتحلیل بتواند.
 - ۳. گیتهای ترکیبی را شرح دهند.

گیتهای1 منطقی عناصر اساسی ساخت مدارهای دیجیتل هستند. در واقع یک گیت کوچکترین واحد سازندهٔ مدارهای منطقی میباشد. گیتهای منطقی انواع مختلفی دارند. هر گیت خصوصیات و ویژگیها و کاربردهای خاص خود را دارا میباشد. ویژگیهای منحصر به فرد هرگیت آن را از دیگر گیتهای منطقی متمایز میسازد. هر گیت بر اساس ورودیهایی که میگیرد، خروجیهایی بر اساس آن تولید مینماید. گیتهای دیجیتل میتوانند، یک یا چندین ورودی داشته باشند، اما تمامی گیتهای منطقی دیجیتل تنها میک خروجی دارند. گیتهای اصلی یا پایه، شامل ۳ گیت اصلی، گیت NOT، گیت OR و گیت میباشند. گیتهای دیگری هم است که از ترکیب این گیتهای اصلی میتوانند ساخته شوند که به آنها گیتهای فرعی گفته میشود. گیتهای فرعی شامل، گیت NAND، گیت XOR و گیت گیتهای فرعی گفته میشود. گیتهای فرعی شامل، گیت الملک، گیت NOR، گیت مدارهای منطقی مورد گیتهای منطقی است که یک کار استفاده قرار می گیرند. یک مدار منطقی دیجیتل شامل ترکیبی از این گیتهای منطقی است که یک کار منطقی را انجام میدهد و بر اساس یک تعداد ورودی، خروجی مورد نظر را تولید می کنند. در این فصل با گیتهای منطقی و نحوه ساخت مدارهای منطقی و تبدیل مدارهای منطقی به معادلات منطقی و بر عکس گیتهای منطقی و نحوه ساخت مدارهای منطقی و تبدیل مدارهای منطقی به معادلات منطقی و بر عکس



۳.۱ گیتهای منطقی دیجیتل

چون توابع بول برحسب عملگرهای OR،AND و NOT بیان شدهاند، پیاده کردن آنها با استفاده از این گونه گیتها ساده تر خواهد بود. امکان ساخت گیتها برای دیگر اعمال منطقی در عمل مورد توجه است. فکتورهایی که باید به هنگام ساخت آنها در نظر گرفته شوند عبارتند از:

۱. امکان سنجی و اقتصادی بودن روش ساخت به هنگام استفاده از قطعات فیزیکی؛

۱ Gate

- ۲. امکان گسترش ورودی گیتها به بیش از دو؛
- ۳. در نظر گرفتن خواص اصلی عملگرهای باینری مثل جابجایی و شرکتپذیری؛
- ۴. توانایی گیت در پیادهسازی توابع به تنهایی یا همراه با سایر گیتها از شانزده تابع معرفی شده.

در جدول دو تابع برابر با مقدار ثابت و چهارتای دیگر دوبار تکرار شدهاند. بنابراین، تنها ده تابع برای تهیه گیتهای منطقی کاندید هستند. دو تابع نهی و استلزام دارای خاصیت جابجایی یا شرکت پذیری نیستند- این دو تابع (نهی و استلزام) به وسیلهٔ طراحان مدارات منطقی به کار میروند، ولی به ندرت در منطق کمپیوتر از آنها استفاده میشود. لذا به عنوان گیتهای منطقی ستندرد مورد استفاده نمیباشند. هشت تابع دیگر یعنی: Buffer ،NOT ،AND ،OR ،NAND ،NOR ،XOR و XNOR به عنوان گیتهای ستندرد در طراحی سیستمهای دیجیتل به کار میروند.

مدار NOT یا معکوس گر وضعیت منطقی یک متحول باینری را معکوس مینماید.

سمبول گرافیکی یک معکوسگر (که به آن حباب میگویند) بیانگر متمم شدن است. سمبول مثبت به تنهایی علامت بافر1 میباشد. یک بافر عمل انتقال را انجام میدهد. این مدار صرفاً در تقویت توان سیگنالها استفاده شده و معادل با دو مدار متوالی معکوس گر است.

تابع NAND متمم AND است و همانطور که از سمبول گرافیکی آن مشخص است، از یک سمبول AND و یک حباب تشکیل شده است. تابع NOR هم متمم OR است و با یک سمبول OR و به دنبال آن یک حباب نمایش داده می شود. گیتهای NAND و NAND به طور گسترده به عنوان گیتهای ستندرد مورد استفاده قرار گرفته و بیشتر از OR و OR مورد توجهاند. این بدان علت است که گیتهای NAND و NAND به سادگی به وسیلهٔ مدارهای ترانزیستوری قابل تولید بوده و می توان به راحتی توابع بول را با آنها پیاده سازی کرد. گیت XOR دارای سمبول مشابهی با OR است، بجز این که یک خط منحنی در سمت ورودی اش کشیده شده است. گیت XNOR متمم XOR است و لذا حباب کوچکی در خروجی آن وجود دارد.

هر گیت منطقی دیجیتل دارای سه مشخصه سمبول گرافیکی^۲، جدول درستی^۳ و معادله[†] میباشد که آن گیت را از سایر گیتهای منطقی متمایز میسازد.

^r symbol


[\] Buffer

^r Truth Table

[†] Boolean Expression

۳.۱.۱ گنت OR

حداقل دو ورودی و تنها یک خروجی دارد و ورودیها را با هم جمع منطقی می کند. در این گیت فقط زمانی نتیجه صفر است که تمام ورودیها صفر باشد.



شکل (۱-۳): سمبول گرافیکی گیت OR

جدول (۱-۳): جدول درستی گیت OR

A	В	A+B
0	0	0
0	1	1
1	0	1
1	1	1

---- معادله ----

Y=A+B

۳.۱.۲ گنت AND

حداقل دو ورودی و تنها یک خروجی دارد. این گیت معمولاً عملیه ضرب بولی را بین متحولین انجام می دهد. در این گیت تنها زمانی نتیجه (۱) است که تمام ورودی ها دارای قیمت یک باشد در غیر آن نتیجه صفر است.



شکل (۳-۲) سمبول گرافیکی گیت AND

جدول (۲-۳): جدول درستی گیت AND

A	В	A*B
0	0	0
0	1	0
1	0	0
1	1	1


---- معادله ----

Y=A*B

۳.۱.۳ گیت NOT

گیت **NOT** یا معکوس گر، وضعیت منطقی یک متحول باینری را معکوس مینماید. گیت NOT به نام گیت معکوس گر نیز یاد می شود که تنها یک ورودی و یک خروجی دارد.

سمبول گرافیکی یک معکوس گر (که به آن حباب می گویند)، بیانگر متمم شدن است.



شکل (۳-۳): سمبول گرافیکی گیت NOT


جدول (۳-۳): جدول درستی گیت NOT

A	Y
0	1
1	0

---- معادله ----

Y=A


مدار زمانی گیتهای اصلی و ستندرد (**Timing diagram**): مدار زمان یا Timing Diagram دیاگرامی است که سیگنالهای ورودی را دریافت کرده و با توجه به عملیات مورد نظر ما مقدار سیگنال خروجی را تعیین می کند.



سیگنالهای ورودی و خروجی برای گیتهای AND, OR, NOT

۳.۱.۴ گیت NOR

تابع NOR متمم OR است و با یک سمبول OR و به دنبال آن یک حباب نمایش دیتا می شود.



شکل (۴-۰۶): سمبول گرافیکی گیت NOR

جدول (۴-۳): جدول درستی گیت NOR

A	В	Y
0	0	1
0	1	0
1	0	0
1	1	0

---- معادله


$$Y=(A+B)$$

---- نماد گیت ----

 \downarrow

۳.۱.۵ گنت NAND

تابع NAND متمم NAND است و همان طور که از سمبول گرافیکی آن مشخص است از یک سمبول AND و یک حباب تشکیل شده است.



شكل (۳-۵۰): سمبول گرافيكي گيت NAND

جدول (۵-۳): جدول درستی گیت NAND

A	В	Y
*	•	١
*	١	١
١	•	١
١	١	•


---- معادله ----

 $Y=(A.B)^{2}$

۳.۱.۶ گیت XOR

گیت XOR دارای سمبول مشابهی با OR است، بجز این که یک خط منحنی در سمت ورودیاش کشیده شده است که حداقل دو ورودی و تنها یک خروجی دارد.

زماین که ورودی ها برابر باشد و یا یکسان باشد صفر می شود.



شکل (۶-۳): سمبول گرافیکی گیت XOR

جدول (۶-۳): جدول درستی گیت XOR

A	В	Y
0	0	0
0	1	1
1	0	1
1	1	0

---- معادله

Y=A'B+AB'


---- نماد گیت ----



۳.۱.۷ گیت XNOR

گیت XNOR متمم XOR است و لذا حباب کوچکی در خروجی آن وجود دارد. حداقل دو ورودی و تنها یک خروجی دارد.

زمان که ورودیها برابر باشد ویا یکسان باشد، خروجی یک میشود.



شکل (۷-۳۰): سمبول گرافیکی گیت XNOR

جدول (۷-۳): جدول درستی گیت XNOR

A	В	Y
0	0	1
0	1	0
1	0	0
1	1	1

---- معادله

Y=A'B'+AB

---- نماد گیت ----

 \odot

گیت بافر (Buffer): این گیت مانند گیت NOT یک ورودی و یک خروجی دارد. ولی بر خلاف گیت NOT مقدار سیگنال ورودی رامعکوس نمی کند یعنی اگر ورودی یک باشد دوباره آن را به خروجی یک تبدیل می کند.

شکل زیر سمبول منطقی گیت بافر را نشان میدهد.



شکل (۸-۳): سمبول گرافیکی گیتBuffer

جدول (۸-۳): جدول درستی گیت Buffer

Y	A
0	0
1	1

معادله منطقی Y=A

كاربرد

- ۱. تقویت سیگنال و گرفتن انشعاب
- ۲. ایجاد تأخیر در سیگنال ورودی

گیت بافر معمولاً به عنوان جداکننده بین دو طبقه استفاده میشود و از بارگذاری روی خروجی جلوگیری مینماید. در داخل گیت بافر مدار تقویت کنندهٔ جریان وجود دارد که میزان جریان دهی خروجی را افزایش میدهد

۳.۲ گسترش ورودی گیتها

گیتهایی که در قبل نشان داده شدند، بجز برای گیت NOT، قابل گسترش به بیش از دو ورودی میباشند.
AND اگر عمل باینری یک گیت جابجا و شرکت پذیر باشد. میتوان ورودیهای آن را گسترش داد. اعمال OR و OR که در جبر بول تعریف شدهاند، این خاصیت را از خود به نمایش گذاشتهاند. برای تابع OR داریم:

$$x + y = y + x$$
 (جابجایی)

$$(x + y) + z = x + (y + z) = x + y + z$$
 (شرکت پذیری)

این روابط بیانگر تعویض پذیری ورودیهای گیت و قابل گسترش بودن متحولهای ورودی به بیش از دو در تابع OR است.

توابع NAND و NOR جابجا پذیرند و ورودی آنها می تواند به بیش از دو افزایش یابد، مشروط بر این که در تعریف تابع مختصر تغییری صورت گیرد. مشکل این است که NAND و NOR شرکت پذیر نیستند یعنی این $[(x\downarrow y)\downarrow z\neq x(y\downarrow z)]$ نکته در شکل و معادلات زیر به نمایش گذاشته شده اند.

$$(x \downarrow y) \downarrow z = [(x + y)'z]' = (x + y)z' = xz' + yz'$$


 $x \downarrow (y \downarrow z) = [(x + (y + z)']' = x'(y + z) = x'y + x'z$

و یا NOR و یا NOR برای غلبه بر این مشکل آنAND ویا NOR ویا NOR

تعريف ميكنيم؛ بنابراين:


$$x \downarrow y \downarrow z = (x + y + z)'$$

 $x \uparrow y \uparrow z = (xyz)'$



شکل (۳-۰): جابجایی ورودیهای گیتها

باید قوسها به شکل صحیح (NOR و NOR) انتخاب شوند تا بیانگر ترتیب صحیح گیتها باشند. برای درک این مطلب، مدار شکل زیر را ملاحظه نمایید. برای این مدار تابع بول باید به شکل زیر نوشته شود.




شکل (۳-۰): گسترش ورودی گیتها


۳.۳ گیتهای با چند ورودی

گیتهای منطقی به غیر از گیت NOT که تنها یک ورودی دارد، می توانند حداقل دو ورودی داشته باشند. یعنی هرگیت می تواند، بیشتر از دو ورودی مثلاً ۱۰۰،۱۰،۴،۳ و ... هر تعداد بیشتری از ورودی ها را داشته باشد. در این صورت تغییر خاصی در محاسبات گیت صورت نمی گیرد. گیت ورودی ها را دو به دو با هم روی شان عملیات منطقی را انجام می دهد تا نتیجه و خروجی نهایی گیت به دست آید.

به عنوان مثال، در شکل زیر گیت OR دارای P ورودی A,B,C میباشد. در این صورت حاصل خروجی به این P وارد P و ارد P و ارد P و ارد P با هم P شده و سپس نتیجهٔ این P با ورودی P و ارد P با هم P شده تا خروجی نهایی بدست آید. شکل P و شکل P و شکل P مشابه هم هستند، زیرا ورودی های یکسان و خروجی برابر با هم دارند.




شکل (۱۱-۳): گیت OR با چند ورودی




شکل (۲۳-۲۲): گیت OR با چند ورودی

به عنوان مثال، در شکل زیر گیت AND دارای $^{\circ}$ ورودی $^{\circ}$ میباشد. در این صورت حاصل خروجی به این صورت محاسبه می شود که ابتدا $^{\circ}$ $^{\circ}$




شکل (۳-۱۳): گیت AND با چند ورودی



شکل (۳-۱۲): گیت AND با چند ورودی

۳.۴ گیتهایی با چند بیت ورودی


گیتهای منطقی می توانند، چندین بیت ورودی داشته باشند. اگر گیتی چندین بیت ورودی داشته باشد، از هر ورودی یک بیت وارد شده و عملیات منطقی مستقل از سایر بیتهای ورودی انجام می شود. به همین ترتیب بیتهای بعدی یکی یکی وارد شده و خروجی تنها بر اساس همان ورودی ها در همان لحظه محاسبه می شود.



شکل (۳-۱۵): گیت OR با چند بیت ورودی



شکل (۳-۱۶): گیت AND با چند بیت ورودی




شکل (۳-۱۷): گیت NOT با چند بیت ورودی

۳.۵ تبدیل مدار به معادله

برای نوشتن معادله از روی مدار، از سمت چپ مدار؛ یعنی سمت ورودیها شروع می کنیم، خروجی هر گیت را به ترتیب از سمت چپ نوشته، سطح به سطح پیش رفته تا به خروجی نهایی، یعنی Yبرسیم که مقدار Y برابر با مقدار معادله مربوط به مدار می باشد.


مثال اول:



شکل (۳–۱۸): تبدیل مدار به معادله


$$Y = (A+B)'*(C')*(C+D)$$

مثال دوم:



شکل (۳–۱۹): تبدیل مدار به معادله

مثال سوم:




شکل (۳-۲): تبدیل مدار به معادله

۳.۶ تبدیل معادله به مدار

معادلهٔ مورد نظر را تحلیل و بررسی می کنیم که مدار شامل چه گیتهایی می باشد و ترتیب قرار گرفتن گیتها در مدار به چه شکل می باشد؟ سپس شروع به رسم مدار می کنیم:


مثال اول:



شکل (۲۱-۳): تبدیل معادله به مدار


مثال دوم:

H = A' + B.C' + A'.B'



مثال سوم:

G = A' + B.C



شکل (۳-۲۳): تبدیل معادله به مدار



خلاصهٔ فصل سوم

در این فصل انواع گیتهای منطقی معرفی گردیدند. گیتها کوچکترین واحد منطقی سازنده مدارهای دیجیتل میباشند. در مجموع تعداد ۷ گیت مورد مطالعه قرار گرفت. گیتهای اصلی شامل NOT و NOR و گیتهای اصلی شامل XNOR و XNOR میباشد. هر گیت دارای سه مشخصه مهم جدول درستی، سمبول و معادله میباشد. تمام گیتها به غیر از گیت NOT میتوانند، تعداد دو یا تعداد بیشتری ورودی داشته باشند. تمامی گیتهای منطقی تنها یک خروجی دارند. گیتها اگر چندین بیت ورودی داشته باشند، ورودیهایشان به صورت مجزا از سایر بیتها دو بیت دو بیت با هم رویشان عملیات منطقی صورت می گیرد. با ترکیب گیتهای منطقی با هم مدارهای منطقی ساخته می شود. هر مدار، دارای یک معادله نظیر میباشد که از روی مدار منطقی قابل نوشتن است. از روی هر معادله منطقی میتوان مدار نظیر آن معادله را رسم کرد.

سوالات فصل سوم

۱. مدارهای منطقی معادلات زیر را رسم کنید:

$$(1) Y = A(B \oplus D) + C'$$

(2)
$$Y = A + B + B'(A + C)$$


$$(3) Y = A + CD + ABC$$

$$(4) Y = (A \oplus C)' + B$$


(5)
$$Y = (A' + B')(C + D')$$

(6)
$$Y = ((A + B')(C' + D))EF$$


۲. معادله مربوط به مدار منطقی زیر را بنویسید:




۳. معادله مربوط به مدار منطقی زیر را بنویسید:




۴. معادله مربوط به مدار منطقی زیر را بنویسید:



۵. معادله مربوط به مدار منطقی زیر را بنویسید:



۶. معادله مربوط به مدار منطقی زیر را بنویسید:





توابع بولي



هدف كلي: آشنايي محصلان با توابع بولي.

اهداف آموزشی: در پایان این فصل محصلان قادر خواهند شد تا:

- ۱. توابع بولی را تعریف کرده بتوانند.
- ۲. انواع توابع بولی را شرح دیتا بتوانند.
- ۳. با استفاده از Karnaugh map توابع بولی را ساده بتوانند.

در فصلهای قبل با تئوری اعداد دیجیتل، گیتهای منطقی و جبر بولی آشنا شدید. در این فصل، به توابع بولی می پردازیم. هر تابع بولی به یک مدار منطقی دیجیتل اشاره می کند. هر مدار منطقی برای خود یک تابع بولی یا معادلهٔ بولی معادل خود را دارد. هرتابع بولی می تواند مشخص کند که یک مدار با توجه به هر مقدار ورودی چه عکس العملی در خروجیاش از خود نشان میدهد و مقدار خروجی برای یک مدار را مشخص می کند. هر مدار منطقی می تواند، ورودی های مختلفی را دریافت کند که این ورودی ها می توانند ازحالات مختلف و مشخصی پیروی کنند. یک تابع بولی بر اساس حالتهای مختلف ورودیها می تواند، تصمیم بگیرد که مدار در خروجی به چه حالتی برود و خروجیها بر اساس معیارهای از پیش تعریف شده در تابع بولی تغییر خواهند کرد. هر تابع بولی می تواند، مشخص کند که مدار منطقی از چه گیتهایی تشکیل شده است و گیتها با چه ترتیب و سلسله مراتبی در ساختار مدار کنار هم قرار گرفتهاند. با ساده سازی توابع بولی می توان مدارهای منطقی متناظر با هر مدار را نیز ساده نمود. چرا که با ساده سازی توابع بولی مربوط به یک مدار می توان مداری معادل با همان مدار قبل و با تمام خصوصیاتش ساخت. مدار جدید به دلیل ساده سازی تعداد کمتری از گیتهای منطقی را مصرف نموده است. پس هزینه ساخت مدارها کاهش پیدا خواهد کرد. در ضمن، چون تعداد گیتها کاهش پیدا کرده است، بدین ترتیب تعداد سطوح مدار منطقی کاهش یافته است. یک مقدار ورودی از لحظهٔ ورود تا خروج از تعداد گیتها و سطوح کمتری عبور خواهدکرد. پس با سرعت بیشتر و در زمان کمتری مقدار خروجی یک مدار منطقی به دست خواهد آمد. بنابر این، ساده سازی توابع بولی و مدارهای دیجیتل باعث افزایش سرعت مدارهای منطقی و صرفهجویی در هزینه و زمان خواهد شد. یکی از بهترین و رایجترین روشهای ساده سازی توابع بولی استفاده از جدول کارنو می باشد. در این فصل، توابع بولی، قوانین و مقررات و روشهای ساده سازی آنها را مرور خواهیم کرد.

۴.۱ توابع بولی

جبر بول، جبری است که با متحولهای باینری و عملیات منطقی سروکار دارد. یک تابع به وسیلهٔ یک عبارت جبری متشکل از متحولهای باینری، ثابتهای و و سمبولهای عملیاتی منطقی تشکیل شده است. برای مقدار مفروضی از متحولهای باینری، تابع میتواند ۱ یا و باشد. به عنوان مثال، تابع بولی زیر را در نظر بگیرید:

$$F1 = x + y'z$$

اگر x=1 یا اگر y=1 و y=1 باشد، آنگاه y=1 خواهد بود. یک تابع بول رابطهٔ منطقی را بین متحولها بیان می کند. این تابع با تعیین مقدار باینری برحسب همه مقادیر ممکن متحولها ارزیابی می شود. یک جدول بولی به صورت یک جدول درستی هم می تواند، نشان داده شود. جدول درستی لیستی از y=1 ها و y=1 می تعداد سطرها در جدول درستی y=1 است که y=1 هداد متحولها در تابع است. ترکیبات باینری برای جدول درستی از شمارش اعداد باینری و از y=1 بدست می آید. جدول y=1 درستی تابع y=1 را نشان

میدهد. در این جدول هشت ترکیب باینری ممکن برای تخصیص بیتی به سه متغیر Z و y وجود دارد. ستونی که برچسب F_n دارد و در ازاء هر ترکیب y یا ۱ است. جدول نشان میدهد که وقتی y یا y باشد، تابع y برابر ۱ است.

یک تابع بول را می توان از یک عبارت جبری به یک نمودار مداری متشکل از گیتهای منطقی تبدیل کرد. F_1 نمودار مدار منطقی F_1 در شکل F_2 نشان داده شده است. برای تولید متمم ورودی F_3 معکوس گر وجود دارد. برای جمله F_4 یک گیت F_4 یک گیت F_4 و برای ترکیب آن دو یک گیت F_4 به عنوان خروجی مدار در نظر گرفته مدار منطقی، متحولهای تابع به عنوان ورودی مدار و متحول باینری F_4 به عنوان خروجی مدار در نظر گرفته می شوند. برای نمایش F_4 در یک جدول درستی تنها یک راه وجود دارد. با این وجود، وقتی تابع به شکل یک عبارت جبری است، می تواند به شکلهای متفاوتی نشان داده شود.

$$F_1 \ = \ x + y'z$$

$$F_2 \ = \ x'y'z' + x'yz + xy' = \ x'z(\ y' + \ y\) \ + \ xy' = \ x'z + \ xy'$$

$$\ \, \text{F} \ \, \text{E} \$$

Х	Y	Z	F ₁	F ₂
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	1
1	0	0	1	1
1	0	1	1	1
1	1	0	1	0
1	1	1	1	0


عبارت خاصی که برای مشخص کردن تابع مورد استفاده قرار می گیرد، اتصالات میان گیتها در نمودار مدار منطقی را دیکته مینماید. گاهی اوقات ممکن است با دستکاری یک عبارت بولی توسط قوانین جبر بول،

عبارت ساده تری برای یک تابع بدست آوریم و بنابراین، تعداد گیتها در مدار و تعداد ورودیها به هر گیت را کاهش دهیم. مثلاً، تابع بولی زیر را در نظر بگیرید:

$$F2 = x'y'z' + x'yz + xy'$$


X' این تابع در شکل (۴-۲) پیاده سازی شده است. متحولهای X و Y به کمک معکوس گر متمم شدهاند، تا X' و Y' بدست آیند. سه جمله در عبارت با سه گیت AND پیاده سازی شدهاند. گیت X' منطقی سه جمله را فراهم میسازد. جدول درستی X' در جدول (۱-۴) آمده است. وقتی که X' یا X' باشد (بدون توجه به X')، تابع برابر X' است، در غیر این صورت X' است. این شرایط چهار X' و برای X' تولید می کنند.

$$F_1 = x + y'z$$



 F_2 شکل (۱-۴): مدار تابع بولی

$$F_2 = x'y'z' + x'yz + xy'$$



$$F_2 = xy' + x'z$$

شکل (۲-۴): مدارساده شده F2

اکنون ساده سازی ممکن برای تابع را با اعمال بعضی از ویژگیهای جبر بول ملاحظه کنید:

تابع تنها به دو جمله کاهش یافته و قابل پیاده سازی با گیت مطابق شکل (۴-۳) است. بدیهی است که مدار شکل (۳-۴) ساده تر از (۲-۴) می باشد، ولی هر دو یک تابع را پیاده سازی می کنند. تساوی دو عبارت را می توان به کمک جدول درستی هم تحقیق کرد. عبارت ساده شده، وقتی $xy = 1 \cdot xy = 1 \cdot xy + 1 \cdot xy$ باشد، برابر است. این تابع هم همان چهار ۱ را در جدول تولید می کند. چون هر دو عبارت جدول درستی یکسانی را تولید می کنند که به آنها معادل گوییم. بنابراین، دو مدار به ازاء همه ترکیبات ممکن متحولهای ورودی، خروجیهای یکسانی دارند. هر دو عبارت تابع یکسانی را تولید می کنند، ولی یکی از آنها گیتها و ورودی های کمتری نسبت به دیگری دارد و بنابراین، چون سیم بندی و قطعات کمتری نیاز است بر دیگری ترجیح دیتا می شود.

۴.۱ مینترمها ^۱ و ماکسترمها ۲

۴.۲.۱ مینترم:

یک متحول باینری ممکن است به شکل معمولی X و یا متمم X' ظاهر شود. اکنون تصور کنید که دومتحول باینری X و X با عملگر X با هم ترکیب شوند. چون هر متحول ممکن است به هر یک از دو شکل فوق ظاهرشود، چهار ترکیب برای آنها متصور است:

را یک مینترم یا یک جمله ضرب ستندرد گویند. xy, xy', x'y, x'y' هر یک از این چهار جمله AND را یک مینترم یا یک جمله ضرب ستندرد گویند. xy, xy', x'y' به طور مشابه n متحول را میتوان ترکیب کرده و n مینترم به وجود آورد. n مینترم مختلف را میتوان با روشی مشابه با آنچه در جدول n آمده، نشان داد. اعداد باینری از صفر تا n زیر ستون n متحول لیست شدهاند. هر مینترم از n تمام n متحول بدست میآید که در آن هر متحول معکوس متعلق به بیت n و متحول غیر معکوس با n نشان داده می شود. سمبول هر مینترم نیز در جدول با n نشان داده شده است. که در آن n معادل دسیمل عدد باینری مربوط به مینترم است.

4.7.7 ماكسترم

به طریق مشابهی،n متحول یک جمله 0R تشکیل میدهند که هر متحول ممکن است معکوس و یا غیر معکوس باشد. 2^n ترکیب ممکن را ماکسترم یا جمع ستندرد گویند.

را یک ماکسترم می گویند. به طور مشابه x+y,x+y',x'+y,x'+y' مشابه x+y,x+y',x'+y' متحول را می توان ترکیب کرده و x+y,x+y',x'+y' ماکسترم مختلف را می توان با روشی x+y,x+y',x'+y' مشابه با آنچه در جدول x+y,x+y' آمده، نشان داد. اعداد باینری از صفر تا x+y,x+y',x'+y' زیر ستون x+y,x+y',x'+y' مشابه با آنچه در جدول x+y,x+y',x'+y' می از ستون x+y,x+y' مشابه با آنچه در جدول x+y,x+y' می از ستون x+y,x+y' می از می

-

¹Minterm

² Maxterm

شدهاند. هر ماکسترم از 0R تمام n متحول بدست می آید که در آن هر متحول معکوس متعلق به بیت M_i متحول غیر معکوس با M_i نشان دیتا شده است. که در آن M_i معادل دسیمل عدد باینری مربوط به ماکسترم است.

۴.۲.۲.۱ مینترم ها و ماکسترم ها برای تابع سه متحوله باینری

۳ متحوله	ی تابع ٰ	ماكسترمها	مینترمها و	جدول (۴-۲): ۱
----------	----------	-----------	------------	---------------

X	Y	Z	مينترم	علامت	ماكسترم	علامت
0	0	0	<i>x'y'z'</i>	m_0	x + y + z	M_0
0	0	1	x'y'z	m_1	x + y + z'	$M_{\scriptscriptstyle oxed{oldsymbol{arphi}}}$
0	1	0	x'yz'	m_2	x + y' + z	M_{\bowtie}
0	1	1	x'yz	m_3	x + y' + z'	M_{\bowtie}
1	0	0	xy'z'	m_4	x' + y + z	M _⊠
1	0	1	xy'z	m_5	x' + y + z'	$M_{oxed{oldsymbol{arphi}}}$
1	1	0	xyz'	m_6	x' + y' + z	M_{\bowtie}
1	1	1	xyz	m_7	x' + y' + z'	M _⊠

مثال:

یک تابع بول می تواند به صورت جبری با استفاده از جدول درستی و با تشکیل مینترمهای هر ترکیب از متحولهایی که برای تابع، ۱ را تولید می کنند و اجرای عملگر روی OR، همه این جملات ایجاد شود. مثلاً، در جدول (T-T) با ترکیبات T11 و T100 به صورت T2 و T3 و T4 بیان می شود. چون هر یک از این مینترمها T4 را ایجاد می نماید. پس:

$$F_1 = x'y'z + xy'z' + xyz = m_1 + m_4 + m_7$$
به سادگی می توان نشان داد که:

$$F_2 = x'yz + xy'z + xyz' + xyz = m_3 + m_5 + m_6 + m_7$$

جدول (۴-۳) جدول درستی مثال تابع F

X	y	Z	Function f_1	Function f ₂
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

این مثالها، خصوصیت مهمی از جبر بول را به نمایش می گذارند. یعنی هر تابع بولی را می توان به صورت جمع مینترمها نشان داد "جمع به معنی OR جملات است.

اکنون متمم تابع بول را ملاحظه نمایید، می توان آن را با تشکیل مینترمهایی در جدول درستی که \cdot تابع را تولید می کنند، ایجاد کرد و سپس آنها را OR نمود. متمم را چنین است:

$$F_1 = x'y'z' + x'yz' + x'yz + xy'z + xyz'$$

اگر متمم f'_1 را بدست آوریم تابع f_1 را بدست خواهد آمد.

$$F'_{1} = (x + y + z) (x + y' + z) (x' + y + z') (x' + y' + z)$$
$$= M_{0}.M_{2}.M_{3}.M_{5}.M_{6}$$

بطور مشابه، می توان عبارت f_2 را از جدول بدست آورد:

$$F_2 = (x + y + z) (x + y + z') (x + y' + z) (x' + y + z)$$

= $M_0 \cdot M_1 \cdot M_2 \cdot M_4$

این مثالها، نیز دومین خاصیت جبر بول را به نمایش می گذارند: هر تابع بول را می توان به صورت ضرب ماکسترمها (ضرب به معنی AND است) در آورد. روال تهیهٔ ضرب ماکسترمها مستقیماً از جدول درستی به این شکل است. برای هر ترکیبی از متحولها، ماکسترمهایی که در تابع و تولید می کنند را تشکیل دهید، سپس AND همه ماکسترمها را بدست آورید. توابع بول که به صورت جمع مینترمها یا ضرب ماکسترم بیان شوند را شکل متعارف نامند.

۴.۳ جمع مینترمها

قبلاً بیان شد که برای هر n متحول باینری 2^n مینترم مجزا وجود دارد و هر تابع بولی می تواند به صورت مجموعی از مینترمها در آید. مینترمهایی که جمع آنها توابع بول را تعریف می کنند، آنهایی هستند که 2^n های تابع را در جدول درستی تشکیل می دهند. چون، تابع در قبال هر مینترم می تواند 0 و یا 0 باشد، چون 0 مینترم وجود دارد، می توان، تعداد توابع ممکن که با 0 متحول ایجاد می شود را 0 دانست. گاهی بهتر است تابع بول را برحسب جمع مینترمها بیان کنیم. اگر در شکل نبود، می توان ابتداء آن را به صورت جمع جملات AND در آورد. آنگاه هر ترم برای یافتن همه متحولها در آن وارسی می شود. اگر یک یا چند متحول وجود نداشته باشند، می توان جمله را در عبارتی مثل 0 مثل نبود، که 0 یکی از متحولهای مفقود شده است. مثال زیر مطلب را روشن می کند.

مثال:

?تابع بولی F = A + B'C را به صورت جمع مینترمها درآورید

:تابع سه متحول B, A و \mathcal{C} دارد و در اولین جمله \mathcal{A} ، دو متحول مفقود است، بنابراین

$$A = A(B + B') = AB + AB'$$

این تابع هنوز هم یک متحول کسر دارد:

$$A = AB(C + C') + AB'(C + C')$$
$$= ABC + ABC' + AB'C + AB'C'$$

جمله دومB'C یک متحول کم دارد.

$$B'C = B'C(A + A') = AB'C + A'B'C$$

با تركيب همه جملات داريم:

$$F = A + B'C$$

$$= ABC + ABC' + AB'C + AB'C' + A'B'C$$

دیده می شود که AB'C دوبار تکرار شده است و برحسب تئوری (x + x = x)می توان یکی از آنها را حذف کرد. با مرتب نمودن مینترمها به ترتیب صعودی داریم:

$$F = A'B'C + AB'C' + AB'C + ABC' + ABC'$$

= $m_1 + m_4 + m_5 + m_6 + m_7$

جدول (۴-۴): جدول درستی مثال تابع F

A	В	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

گاهی بهتر است تابع بول را وقتی به صورت جمع مینترمها است، به شکل خلاصهٔ زیر نشان دهیم:

$$F(A,B,C) = \sum (1,4,5,6,7)$$

سمبول جمع Σ به معنی Σ جملات است؛ اعدادی که به دنبال آن می آیند، نیز مینترمهای تابع هستند. حروف داخل قوس در جلو Σ , لیستی از متحولهای تشکیل دهنده جملات مینترم را نشان می دهند. روش دیگری برای تشکیل مینترمهای تابع بول، تهیه مستقیم جدول درستی تابع از عبارت جبری و سپس خواندن مینترمها از جدول درستی است. تابع بول، مثال قبل را در نظر بگیرید:

$$F = A + B'C$$

جدول درستی در جدول (۴-۴) مستقیماً از عبارت جبری با لیست هشت ترکیب زیر متحولهای A ، B و C و اعمال ۱ زیر ستون F برای ترکیباتی که در آن C = C و C = C است فراهم شده است. سپس از جدول درستی می توان مشاهده کرد که مینترمهای تابع، جملات C + C و C می باشند.

۴.۴ ضرب ماکسترمها

مثال:

تابع بول $\mathbf{x}'\mathbf{z}$ به صورت ضرب ماکسترمها نشان دهید. ابتداء تابع را با استفاده از اصل توزیع پذیری به شکل جملات \mathbf{OR} در می آوریم:

$$F = xy + x'z = (xy + x')(xy + z)$$

$$=(X + X')(Y + X')(X + Z)(Y + Z)$$

$$=(X' + Y)(X + Z)(Y + Z)$$

تابع سه متحول دارد: y ،x و z. هر جمله OR فاقد یک متحول است بنابراین:

$$x' + y = x' + y + zz' = (x' + y + z)(x' + y + z')$$

$$X + Z = X + Z + yy' = (X + y + Z)(X + y' + Z)$$

$$y + z = y + z + xx' = (x + y + z)(x' + y + z)$$

با ترکیب همه جملات و حذف تکراریها، خواهیم داشت:

$$F = (X + Y + Z) (X + Y' + Z) (X' + Y + Z) (X' + Y + Z')$$

$$F = M_0. M_2. M_4. M_5$$

نمایش سادهتر به شکل زیر است:

$$F(x,y,z) = \prod (\cdot, ,, \xi, \Delta)$$

سمبول ضرب، \prod ، بیانگر AND ماکسترمها یا ضرب ماکسترمها است. اعداد داخل قوس شماره ماکسترمهای تابعاند.

4.5 ساده سازی توابع بولی

ساده سازی یا حداقل سازی سطح گیت، اشاره بر یافتن معادله ساده و بهینه دارد که یک مدار دیجیتل را توصیف می کند. عمل کرد که کاملاً قابل درک است ولی هنگامی که بیش از چند ورودی وجود دارد، اجرای آن به روشهای دستی مشکل است. خوشبختانه ابزارهای مبتنی بر کمپیوتر ساخت (سنتز) می توانند، مجموعه بزرگی از معادلات بول را به خوبی و سریع تر حداقل کنند. با این وجود درک طراح از توصیف ریاضی و حل مسئله اهمیت دارد. این بخش نقش پایه برای درک این عناوین مهم است و شما را قادر می سازد تا یک طراحی دستی از یک مدار ساده را انجام دیتا و خود را برای استفاده از ابزار طراحی مدرن آماده کنید.

۴.۶ جدول کارنو

پیچیدگی گیتهای منطقی دیجیتل که یک تابع بول را پیاده سازی میکنند، مستقیماً به پیچیدگی عبارات جبری که توسط آن تابع پیاده سازی میشوند، بستگی دارد. گرچه جدول درستی یک تابع نمایش منحصر به فردی دارد، اما وقتی به صورت جبری بیان شود، میتواند، فرمهای متفاوتی داشته باشد. عبارات بول را میتوان به صورت جبری ساده کرد. با این وجود، این روش حداقل سازی به دلیل کمبود قوانین خاص در پیشگویی مرحله بعدی فرآیند دستکاری، مشکل است. روش نقشه، روالی ساده را برای ساده سازی توابع بول پیش یا میگذارد. این روش را میتوان شکل مصور جدول درستی تصور کرد. روش نقشه را نقشه کارنو یا نقشه K هم مینامند.


نقشه، نموداری است متشکل از مربعات که هر مربع یک مینترم از تابع را نشان می دهد. چون هر تابع بول را می توان به مجموعی از مینترمها نشان داد، بنابراین، نتیجه می شود که یک تابع بولی در نقشه را می توان با مربعاتی که مینترمهای متعلق به آنها در تابع وجود دارد به صورت گرافیکی شناسایی کرد. در واقع نقشه نمایشی عینی از همه راههایی است که یک تابع ممکن است در شکل ستندرد داشته باشد. با تشخیص همه الگوهای مختلف، استفاده کننده می تواند، عبارات جبری مختلفی برای یک تابع بدست آورده و از میان آنها ساده ترین را انتخاب کند. عبارات ساده شده، حاصل از نقشه همیشه به یکی از دو شکل ستندرد، جمع حاصل ضربها و ضرب حاصل جمعها می باشد. فرض بر این است که ساده ترین عبارت جبری، دارای حداقل جملات با کم ترین لیترال در هرجمله باشد. این فرض نموداری با حداقل گیت را فراهم نموده، تعداد ورودی ها به گیت نیز حداقل خواهد بود. بعد خواهیم دید که ساده ترین عبارت منحصر به فرد نیست. گاهی ممکن است دو یا چند عبارت بیابیم که معیار حداقل سازی را برآورد. در این حالت هریک از دو حل رضایت بخش خواهد بود.

4.8.1 جدول كارنو توابع ٢ متحوله

جدول کارنو، برای توابع ۲ متحوله در شکل زیر نشان داده شده است. در این جدول چهار مینترم برای دو متحول وجود دارد. از این رو جدول متشکل از چهار مربع است که هر یک متعلق به یک مینترم می باشد. \cdot و ۱ موجود در هر سطر و ستون مقدار متحول را نشان می دهند. متحول \cdot در سطر \cdot معکوس و در ستون \cdot عیر معکوس است. به طور مشابه \cdot در ستون \cdot معکوس و در ستون \cdot غیر معکوس است.

هر یک از مینترمهایی که در تابع وجود دارند، مقدارشان را در جدول کارنو برابر با ۱ قرار می دهیم. مینترمهایی که در تابع مربوطه وجود ندارند را ۰ می گذاریم. حال داخل جدول کارنو دنبال سطرها و ستونهایی می گردیم که مقدار همه خانههای شان برابر با ۱ می باشد. ویژگی مشترک آن سطر و ستون را در تابع ساده شده جدید می نویسیم. تعداد خانههایی که مشترک با هم می گیریم در یک سطر یا ستون باید توانی از ۲ باشد. یعنی ۲ یا ۴ یا ۸ یا ۱۶ و...

جدول $(4-\Delta)$: جدول کارنو ۲ متحوله




مثال:

معادلهٔ سه متحولهٔ زیر را با استفاده از جدول کارنو ساده کنید.

$$F(a,b) = \sum m(1,2,3)$$

جدول (4-8): مثالی از جدول کارنو ۲ متحوله



x + y

4.8.7 جدول كارنو توابع 3 متحوله

یک جدول کارنو برای توابع Υ متحوله در شکل زیر مشاهده می شود. برای Υ متحول Λ مینترم وجود دارد. بنابر این، جدول کارنو از Λ خانه تشکیل شده است. توجه کنید که مینترمها بر اساس ترتیب باینری مرتب نشده اند، بلکه ترتیب شان بر اساس کد مشخصی فهرست شده اند. ویژگی این ترتیب این است که هنگام

عبور از یک ستون به ستون مجاورش تنها یک بیت از نظر مقدار تغییر می کند. برای نشان دادن رابطه بین مربعها و T متحول جدول، جدول با اعدادی در هر سطر و هر ستون علامت گذاری شده است. مثلاً، خانه متعلق به m_5 مربوط به سطر t و ستون t است. وقتی دو عدد در کنار هم قرارگیرند، عدد باینری t ماسلات به طریق دیگری هم می توان به خانه t t عدد t می باشد. به طریق دیگری هم می توان به خانه t t t می باشد. به طریق دیگری هم می توان به که بگوییم t در سطر مربوط به t و در ستون متعلق به t (ستون t) قرار دارد.

حال هریک از مینترمهایی که در تابع وجود دارند، مقدارشان را در جدول کارنو برابر با ۱ قرار می دهیم. مینترمهایی که در تابع مربوطه وجود ندارند را ۰ می گذاریم. سپس داخل جدول کارنو دنبال سطرها و ستون هایی می گردیم که مقدار همه خانه های شان برابر با ۱ می باشد. ویژگی مشترک آن سطر و ستون را در تابع ساده شدهٔ جدید می نویسیم.

تعداد خانههای همجواری که مشترک باهم می گیریم، در یک سطر یا ستون باید همواره توانی از ۲ باشد. یعنی:۱ یا ۲ یا ۴ یا ۸ و....

هر قدر تعداد بیشتری از خانهها یا مربعات هم جوار ترکیب شوند، جملهٔ حاصل ضرب نتیجه، تعداد کم تری لیترال خواهد داشت.

یک خانه یک مینترم را نمایش می دهد و دارای ۳ لیترال است.


دو خانه مجاور یک جمله ۲ لیترال را نشان می دهند.

چهار خانه هم جواریک جمله با ۱ لیترال را نشان می دهند.

هشت خانه هم جوار که تمام جدول را می پوشانند، همواره تابع ۱ را تولید می کنند.

جدول (Y-Y): جدول کارنو Y متحوله


m_0	m	m_3	m
m_4	m_5	m_7	m_{ℓ}



معادلهٔ سه متحولهٔ زیر را با استفاده از جدول کارنو ساده کنید.

$$F_1(a,b,c) = \sum m(2,3,4,5)$$

جدول (۴-۸): مثالی از جدول کارنو ۳ متحوله




$$F_1(a,b,c) = \sum m(2,3,4,5) = x'y + xy'$$

مثال

معادلهٔ سه متحولهٔ زیر را با استفاده از جدول کارنو ساده کنید.

$$F_2(x, y, z) = \sum m(0, 2, 4, 5, 6)$$

جدول (۴-۹): مثالی از جدول کارنو ۳ متحوله




F = z' + xy'

مثال

معادلهٔ سه متحولهٔ زیر را با استفاده از جدول کارنو ساده کنید.

$$F(A, B, C) = \sum m(1,2,3,5,7)$$

جدول (۴-۱۰): مثالی از جدول کارنو ۳ متحوله



F = C + A' B

4.5.۳ جدول کارنو توابع 4 متحوله

جدول کارنو، برای توابع ۴ متحوله در شکل زیر نشان داده شده است. در جدول ۱۶ جمله مینترم فهرست شده و به هر یک خانهای تخصیص داده شده است، سطرها و ستونها براساس کد خاص شماره گذاری شده است. بین هر دو سطر یا ستون مجاور تنها یک رقم تغییر می کند. مینترم متعلق به هر خانه از ترکیب شماره سطر و شماره ستون به دست می آید. مثلاً، وقتی اعداد سطر سوم ۱۱ و ستون دوم $1 \cdot 7$ ترکیب شوند، عدد باینری $1 \cdot 1 \cdot 7$ حاصل می گردد که معادل عدد دسیمل $1 \cdot 7$ است. بنابراین، جدول در سطر سوم و ستون دوم مینترم $1 \cdot 7$ را نمایش می دهد. ساده کردن توابع بولی $1 \cdot 7$ متحوله مشابه با روش به کار رفته برای توابع $1 \cdot 7$ متحوله است. مربعات مجاور مربعاتی هستند که در کنار یکدیگر هستند. به علاوه جدول در سطحی واقع است و لبههای بالا و پایین و چپ و راست آن نیز مجاور است تا به این ترتیب مربعات هم جوار را بسازند. مثلاً: $1 \cdot 7$ سور و بین و گردام خانه های مجاور را می سازند.

ترکیب خانههای هم جوار به راحتی با بررسی جدول ۴ متحوله قابل تشخیص است:

یک خانه یک مینترم را نمایش می دهد و جمله آن ۴ لیترالی است.

دو خانه همجوار یک جمله ۳ لیترالی را میسازند.

چهار خانه هم جوار یک جمله ۲ لیترالی را نشان می دهند.

هشت خانه هم جواریک جمله ۱ لیترالی را نمایش می دهند.

شانزده خانه هم جوار تابعی برابر با ۱ را تولید می کنند.

هیچ ترکیب دیگری از خانهها یا مربعها نمی تواند، تابع را ساده کند.


جدول (۴-۱۱): جدول کارنو ۴ متحوله

				_	, yz				y
				w.a	/	00	01	11	10
m_0	m_1	m_3	m_2		(X)	m_0 w'x'y'z'	w'x'y'z	m ₃ w'x'yz	w'x'yz'
m_4	m_5	m_7	m ₆		01	m ₄ w'xy'z'	m ₅ w'xy'z	m _† w'xyz	m_6 $w'xyz'$
m ₁₂	m ₁₃	m ₁₅	m ₁₄		11	m ₁₂ wxy'z'	m ₁₃ wxy'z	m _{is} wxyz	m ₁₄ wxyz'
m_8	m_g	m_{11}	m ₁₀	w <	10	m _s wx'y'z'	m ₉ wx'y'z	m ₁₁ wx'yz	m _{in} wx'yz'
	7	a)	I),				ž	

مثال: معادلهٔ ۴ متحولهٔ زیر را با استفاده از جدول کارنو ساده کنید.

$$F(w, x, y, z) = \sum m(0,1,2,4,5,6,8,9,12,13,14)$$

جدول (۴-۱۲): مثالی از جدول کارنو ۴ متحوله



$$F = y' + w'z' + xz'$$


 $F = y' + w'z' + xz'$

مثال

معادلهٔ ۴ متحولهٔ زیر را با استفاده از جدول کارنو ساده کنید.

 $F(A,B,C,D)=\sum (0,1,2,5,8,9,10)$

جدول ۱۱-۴





خلاصهٔ فصل چهارم

با استفاده از قوانین مربوط به توابع بولی می توان یک مدار منطقی را از یک شکل به شکل دیگر معادل آن مدار تبدیل کرد. با ساده سازی توابع بولی، می توان مدارهای منطقی متناظر با هر مدار را نیز ساده نمود. چرا که با ساده سازی توابع بولی مربوط به یک مدار می توان مداری معادل با همان مدار قبل و با تمام خصوصیاتش ساخت. مدار جدید به دلیل ساده سازی تعداد کم تری از گیتهای منطقی را مصرف نموده است. پس هزینهٔ ساخت مدارها کاهش پیدا خواهد کرد. در ضمن چون تعداد گیتها کاهش پیدا کرده است، بدین ترتیب تعداد سطوح مدار منطقی کاهش یافته است. یک مقدار ورودی از لحظه ورود تا خروج از تعداد گیتها و سطوح کم تری عبور خواهد کرد. پس با سرعت بیشتر و در زمان کم تری مقدار خروجی یک مدار منطقی به دست خواهد آمد. بنابر این، ساده سازی توابع بولی و مدارهای دیجیتل باعث افزایش سرعت مدارهای منطقی و صرفه جویی در هزینه و زمان خواهد شد. یکی از به ترین و رایج ترین روشهای ساده سازی توابع بولی استفاده از جدول کارنو می باشد.

سوالات فصل چهارم

۱. ابتدا برای معادلهٔ زیر جدول درستی (Truth Table) مربوطه را بسازید. سپس به کمک جدول درستی معادلهٔ را به صورت جمع مینترمها بنویسید؟

A(B+CD) = 1

٢. معادلهٔ زير را به صورت جمع مينترمها و ضرب ماكسترمها بنويسيد؟

F = Y' + X'Z'

۳. معادلهٔ مربوط به جدول درستی زیر را بنویسید؟

A	В	С	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

۴. معادلههای دو متحولهٔ زیر را با استفاده از جدول کارنو ساده کنید؟

W (A,B) = AB' + A'B'

X(A,B) = AB + AB'

Y(A,B) = A'B + AB' + A'B'

Z(A,B) = AB + AB' + A'B

۵. معادلههای ۳ متحولهٔ زیر را با استفاده از جدول کارنو ساده کنید؟

 $F(A, B, C) = \sum_{i=1}^{n} m(\cdot, 1, 7, 7, 7, 7, \delta)$

 $G(x, y, z) = \sum m(\cdot, \cdot, \cdot, \cdot, \cdot)$

 $H\left(A,B,C\right)=\sum m\left(\boldsymbol{\cdot},\boldsymbol{\tau},\boldsymbol{\tau},\boldsymbol{\tau},\boldsymbol{\epsilon},\boldsymbol{\epsilon}\right)$

 $I(x, y, z) = \sum_{i=1}^{n} m(\cdot, i, \gamma, \gamma, \gamma)$

 $J\left(x,y,z\right)=\sum m\left(\text{1,7,7,},\text{,}\right)$

 $K(A, B, C) = \sum_{i=1}^{n} m(\cdot, \lambda, \Delta, V)$

۶ - معادلههای ۴ متحوله زیر را با استفاده از جدول کارنو ساده کنید؟

 $F\left(A,\,B,\,C,\,D\right)=\sum\,m\,\left(\,\boldsymbol{\cdot}\,,\boldsymbol{\cdot}\,,\boldsymbol{\cdot}\,,\boldsymbol{\cdot}\,,\,\boldsymbol{\cdot}\,,\,\boldsymbol{\lambda},\boldsymbol{\lambda},\boldsymbol{\eta}\,,\boldsymbol{\iota}\,\boldsymbol{\cdot}\,,\boldsymbol{\iota}\,\boldsymbol{1}\,\boldsymbol{1}\,\right)$

 $F\left(w,x,y,z\right)=\sum m\left(\cdot\,,\text{1,7,7},\,\text{f,}\,\text{3,1,1,1}\right)$

 $F(A, B, C, D) = \sum_{i=1}^{n} m(f, f, v, i)$

 $F \ (w,x,y,z) = \sum m \ (\text{\ref{eq:constraints}},\text{\ref{eq:constraints}},\text{\ref{eq:constraints}},\text{\ref{eq:constraints}})$

 $F\left(A,\,B,\,C,\,D\right)=\sum\,m\,\left(\,\text{1}\,,\text{f},\text{d},\text{f},\text{it},\text{if},\text{id}\right)$

 $F\left(w,\,x,\,y,\,z\right)=\sum\,m\,\left(\,\cdot\,\,,\,^{1},\,^{4},\,^{6},\,^{7},\,^{1}\,\,,\,^{1}\,\,^{6}\right)$

 $F\left(A,\,B,\,C,\,D\right)=\sum\,m\,\left(\text{\scriptsize Y,Y,1\cdot,1\,1,1\,Y,1\,Y,1\,Y,1\,A}\right)$

 $F \ (w,x,y,z) = \sum m \ (\text{..,f,f,a,f,h,h,h,h,h,h})$



مدارهای ترکیبی



هدف کلی: آشنایی محصلان با مدارهای ترکیبی.


اهداف آموزشی: در پایان این فصل محصلان قادر خواهند شد تا:

- ۱. مدارهای ترکیبی را تعریف نمایند.
 - ۲. مدارهای ترکیبی را شرح دهند.
- ۳. مدارهای ترکیبی طراحی بتوانند.
- ۴. مدارها را برای عملیات محاسباتی بدانند.

مدارهای منطقی در سیستمهای دیجیتل می توانند، از نوع ترکیبی و یا ترتیبی باشند. یک مدار ترکیبی متشکل از تعدادی گیت منطقی است که خروجی آنها در هر لحظه ای از زمان مستقیماً به وسیلهٔ ورودی های همان لحظه معین می شود و به ورودی های قبلی بستگی ندارد. این نوع مدار، پردازشی را انجام می دهد که با مجموعه ای از توابع بولی مشخص می شود. مدارهای ترتیبی علاوه برگیتهای منطقی از عناصر حافظه نیز استفاده می کنند. خروجی های آن ها تابعی از ورودی ها و حالت عناصر حافظه است. در نتیجه خروجی یک مدار ترتیبی نه تنها به مقادیر فعلی ورودی ها، بلکه به ورودی های قبلی وابسته بوده و عملکرد مدار باید به وسیلهٔ حالات داخلی و ترتیب زمانی ورودی ها مشخص شود.

۵.۱ مدارهای ترکیبی^۱

یک مدار ترکیبی از متحولهای ورودی، گیتهای منطقی و متحولهای خروجی تشکیل شده است. گیتهای منطقی سیگنالهایی را از ورودیها دریافت کرده و سیگنالهایی را برای خروجیها تولید می نمایند. این فرآیند معلومات باینری مفروض در ورودی را به معلومات موردنیاز در خروجی تبدیل می کند. نمودار کلی یک مدار ترکیبی در شکل دیده می شود. متحول باینری ورودی از منبع بیرونی دریافت و متحول خروجی به مقصد بیرونی ارسال می شوند. هر متحول ورودی و یا خروجی به طور فیزیکی به صورت یک سیگنال نشان داده می شوند و این سیگنالها نیز و امنطقی را نمایش می دهند. در بسیاری از کاربردها، منبع و مقصد، رجیسترهای ذخیره سازی هستند. اگر رجیسترها به همراه گیتهای منطقی به کار روند، کل مدار به نام مدار ترتیبی شناخته خواهد شد.



شکل (۵-۷): مدارات ترکیبی

برای n متحول ورودی، ۲ ترکیب ممکن باینری از ورودیها وجود دارد. برای هر ترکیب ممکن از ورودیها، فقط یک مقدار برای خروجی موجود است. بنابراین، یک مدار ترکیبی با یک جدول درستی که مقادیر خروجیها را در برابر هر ترکیب از متحولهای ورودی لیست مینماید، نشان داده می شود. یک مدار ترکیبی با m تابع بولی نیز قابل نمایش است که هر یک متعلق به یک خروجی است. هر تابع خروجی برحسب n متحول ورودی بیان می شود.

-

¹ Combinational Logic

در فصل ۱، در مورد اعداد و کدهای باینری که کمیتهای گسسته یی از معلومات را نمایش می دهند، مطالبی را آموختیم. متحولهای باینری به طور فیزیکی با ولتاژها و دیگر انواع سیگنالها نشان دیتا می شوند. سیگنالها نیز در سیستمهای منطقی دیجیتل برای اجرای توابع مورد نیاز دستکاری می شوند. در ادامه جبر بول را به عنوان روشی جبری در بیان توابع منطقی معرفی نمودیم. آموختیم که چگونه عبارت بول را برای دستیابی به یک پیاده سازی اقتصادی، ساده کنیم. در این فصل با استفاده از معلومات فصلهای قبل، تحلیل و طراحی مدارهای ترکیبی را فرموله می نماییم. با حل مثالهای نمونه یی، فهرستی از توابع اصلی مهم برای درک سیستمهای دیجیتل فراهم خواهد شد.

مدارهای ترکیبی متعددی وجود دارند که در طراحی سیستمهای دیجیتل به کرات به کار می روند. این مدارها به صورت مجتمع در دسترس بوده و به عنوان قطعات ستندرد دسته بندی شدهاند. آنها توابع دیجیتل خاصی را که عموماً در طراحی سیستمهای دیجیتل مورد نیازند، اجرا می کنند. در این فصل، ما مهم ترین مدارهای ترکیبی ستندرد، مانند جمع کنندهها، تفریق کنندهها، دیکودرها، اینکدر ها و مولتی پلکسرها را معرفی می کنیم. این قطعات، به صورت مدارهای مجتمع MSI^1 مجتمع با فشردگی متوسط در دسترس اند. به آنها در مدارهای پیچیده $VLSI^2$ ، مانند مدارهای مجتمع خاص $ASIC^3$ ، سلولهای ستندرد هم می گویند. توابع سلولهای ستندرد در داخل مدارهای VLSI به همان شکل به هم متصل می شوند که در طراحی MSI متشکل از چند MSI ، وصل شدند.

۵.۲ نیم حمع کننده

نیم جمع کننده یا Half Adder یک مدار ترکیبی است که دو بیت ورودی را باهم جمع منطقی می کند و حاصل جمع و رقم کری را تولید می کند دیاگرام و جدول دیاگرام و جدول درستی نیم جمع کننده به صورت شکل ذیل می باشد

			**		1	./٢	A \	1
كننده	جمع	ىيى	سىي	,ن	جدول	:(1-	ω	جدور

Х	Y	С	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$C = x.y \rightarrow C = x And y$$

$$S = x'y + xy' \rightarrow S = x \oplus y$$


[\] Medium Scale Integration

[†] Very Large Scale Integration


^r Application Specific Integrated Circuit

⁴ Half Adder

مدار منطقی نیم جمع کننده:



شکل (۵-۸): مدار منطقی نیم جمع کننده (به شکل ساده)



شکل (۵-۹): مدار منطقی نیم جمع کننده (با گیت XOR)

۵.۳ تمام جمع کننده

یک، تمام جمع کنندهٔ مداری ترکیبی است که سه بیت را جمع حسابی می کند. این مدار، دارای سه ورودی و دو خروجی می باشد که دارای مدار، معادله و جدول درستی می باشد.

جدول (۵–۳): جدول درستی تمام جمع کننده

X	Y	Z	С		S	
•	•	•	•		•	
•	•	١	•		١	x'y'z
•	١	•	•		١	x'yz'
•	١	١	١	x'yz	•	


Full Adder¹

١	•	•	•		١	xy'z'
١	•	١	١	xy′z	•	
١	١	•	١	xyz'	•	
١	١	١	١	xyz	١	xyz

$$S=x'y'z+x'yz'+xy'z'+xyz$$

$$C=x'yz+xy'z+xyz'+xyz$$


$$S=x'y'z+xy'z+xyz'+xyz$$
جدول (۵-۵): ساده سازی تابع



معادله S ساده نمو

$$S = x'y'z + x'yz' + xy'z' + xyz$$


C جدول (۵–۵): ساده سازی تابع



ساده شدهٔ معادلهی C:

$$C = xy + xz + yz$$

مدار تمام جمع کننده:



شکل (۵-۱۰): مدار تمام جمع کننده (به شکل ساده)

OR پیاده سازی تمام جمع کننده توسط دو نیم جمع کننده و یک گیت

برای پیاده سازی تمام جمع کننده توسط دو نیم جمع کننده و یک گیت OR، معادله S و S را به شکل متفاوتی زیر ساده می کنیم:

معادلهٔ مربوط به S به صورت زیر ساده می شود:

$$S = z \oplus (x \oplus y)$$
= $z'(xy' + x'y) + z(xy' + x'y)'$
= $z'(xy' + x'y) + z(xy + x'y')$
= $xy'z' + x'yz' + xyz + x'y'z$

z و y ،x سه ورودی و ورودیهای x سه ورودی و ورودیهای y ،x سه معادله مربوط به متحول y به شکلی ساده شد که با یک گیت y به دست آورد.

معادلهٔ مربوط به متحول C به شکل زیر ساده می شود:

برای ثبوت معادله ذیل از قضیه دمورگان استفاده مینمایم.

$$(XY'+X'Y')'=(XY')'(X'Y)'=(X'+Y'')(X''+Y')$$


X"=X

$$=(X'+Y)(X+Y')=(XX'+X'Y'+XY+YY')$$

YY'=0

$$C = z(xy' + x'y) + xy = xy'z + x'yz + xy$$

مدار تمام جمع کننده، حاصل از معادلات ساده شدهٔ فوق، تشکیل شده از مدار Υ نیم جمع کننده و یک گیت منطقی Ω به شکل زیر میباشد:




OR شکل (۵-۵): مدار تمام جمع کننده توسط γ نیم جمع کننده و یک گیت

3.4 جمع کننده چند بیتی^ا

جمع کنندهٔ چند بیتی یا Ripple Carry Adder (RCA) مداری است که دو عدد چند بیتی را باهم به صورت باینری جمع می کند. در ورودی اعداد A و B به عنوان ورودی جمع کننده وارد می شوند. بعد از محاسبه، نتیجهٔ مجموع دو عدد باینری A و B توسط جمع کننده، نتیجه به عنوان S در خروجی نشان داده می شود. اگر اعداد ورودی n بیت باشد، در ساخت این مدار از یک نیم جمع کننده و به تعداد n-1 تمام جمع کننده استفاده می شود.

۵.۵ جمع کننده و تفریق کننده^۲



شکل (۵-۶): مدار جمع کننده چند بیتی یا RCA

مدار جمع کننده و تفریق کننده یا Adder-Subtractor، مداری می باشد که قابلیت انجام عملیات جمع و هم عملیات تفریق را دارد. این مدار می تواند جمع باینری دو عدد و یا حاصل تفریق دو عدد را حساب کند. x در ساخت این مدار به مقدار اعداد x بیتی به تعداد x تمام جمع کننده و تعداد x گیت x نیاز است.

¹ Ripple Carry Adder (RCA)


² Adder-Subtractor

اگر مقدار بیت کنترولی M برابر با عدد \cdot باشد، اعداد A و B را با هم جمع می کند. در صورتی که مقدار بیت کنترولی M برابر با عدد \cdot باشد، مدار عدد \cdot و \cdot را از عدد \cdot تفریق خواهد کرد.

$$M = 0 \implies A + B$$

$$M = 1 \implies A - B$$

(Decoder) دیکودر ۵.۶



شکل (۵-۷): مدار جمع کننده و تفریق کننده چند بیتی

کمیتهای گسسته معلوماتی در سیستههای دیجیتل با کدهای باینری نشان داده می شوند. یک کد باینری \mathbf{r} بیتی قادر است تا \mathbf{r} عنصر گسسته معلومات کد شده را نشان دهد. یک دیکدر مدار ترکیبی است که معلومات باینری را از \mathbf{r} خط ورودی به حداکثر \mathbf{r} خط خروجی به منحصر به فرد تبدیل می کند.

هدف از آنها تولید 2^n مینترم از nمتحول ورودی است. دیکدر مدار منطقی است که تعداد nبیت ورودی و تعداد 2^n بیت خروجی دارد. مدارهای دیکدر 2 به 2 و دیکدر 2 به 3 و همچنین دیکدر 2 به 3 در ادامه شرح داده شده اند.

۵.۶.۱ دیکودر ۲ به ۴


این دیکدر تعداد ۲ ورودی و تعداد ۴ خروجی دارد. این دیکدر میتواند، برای تابع دو متحوله مینترمهایش را مشخص کند. در ساخت این مدار ترکیبی از ۴ عدد گیت منطقی AND استفاده شده است.

جدول درستى:

جدول (۵-۶): جدول درستی دیکدر ۲ به ۴

A B	\mathbf{m}_0	$\mathbf{m_1}$	m	1 ₂ m ₃
0 0	1	0	0	0
0 1	0	1	0	0
1 0	0	0	1	0
1 1	0	0	0	1

مدار منطقى



شکل (۵–۸): مدار ترکیبی دیکدر ۲ به *

۵.۶.۲ دیکودر ۳ به ۸


این دیکدر تعداد ۳ ورودی و تعداد ۸ خروجی دارد. این دیکدر میتواند، برای تابع ۳ متحوله مینترمهایش را مشخص کند. در ساخت این مدار ترکیبی از ۸ عدد گیت منطقی AND استفاده شده است.

جدول (۵–۷): جدول درستی دیکدر $^{\alpha}$ به ۸

Truth Table of a Three-to-Eight-Line Decoder

-	Inputs				Outputs					
x	y	z	Do	D ₁	D ₂	D ₃	D ₄	D ₅	D_6	D ₇
0	0	0	1	0	0	0	0	0	0	0
O	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

مدار منطقي



شکل (۹-۵) مدار ترکیبی دیکدر ۳ به ۸


۵.۶.۳ دیکودر ۴ به ۱۶

این دیکدر تعداد * ورودی و تعداد ۱۶ خروجی دارد. این دیکدر میتواند، برای تابع * متحوله مینترمهایش را مشخص کند. در ساخت این مدار ترکیبی از دو دیکدر * به * استفاده شده است.

جدول درستی:

جدول (۵-۸): جدول درستی دیکدر ۴ به ۱۶

W	X	Y	Z	D
0	0	0	0	D_0
0	0	0	1	D_1
0	0	1	0	D_2
0	0	1	1	D ₃
0	1	0	0	D_4
0	1	0	1	D ₅
0	1	1	0	D ₆
0	1	1	1	D ₇
1	0	0	0	Dg
1	0	0	1	D ₉
1	0	1	0	D ₁₀
1	0	1	1	D ₁₁
1	1	0	0	D ₁₂
1	1	0	1	D ₁₃
1	1	1	0	D ₁₄
1	1	1	1	D ₁₅



شکل (۵-۱۰): مدار ترکیبی دیکدر ۴ به ۱۶

۱.۷ اینکدر ۱

یک، اینکدر مداری است که عکس عمل یک دیکدر را انجام می دهد. یک اینکدر دارای 2^n خط ورودی و nخط خروجی است. خطوط خروجی کد باینری مربوط به مقدار باینری ورودی را تولید می نماید.

در این جا مدار دیکدر ۴ به ۲ و نیز دیکدر ۸ به ۳ نمایش داده شده است.

۵.۷.۱ اینکدر ۴ به ۲


اینکدر ۴ به ۲ تعداد ۴ ورودی و تعداد ۲ خروجی دارد. این اینکدر میتواند، برای تابع ۲ متحوله مقدار مینترمها را گرفته و مقدار متحولهایش را در خروجیاش مشخص کند. در ساخت این مدار ترکیبی از دو گیت OR استفاده شده است.

-

[\] Encoder

جدول (۵-۸): جدول درستی اینکدر ۴ به ۲

3	W2	WI	w_0	\mathbf{y}_1	<i>y</i> ₀
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1



شکل (۵–۱۱): مدار ترکیبی اینکدر ۴ به ۲

۵.۷.۲ اینکدر ۸ به ۳


اینکدر Λ به Υ تعداد Λ ورودی و تعداد Υ خروجی دارد. این اینکدر میتواند، برای تابع Υ متحوله مقدار مینترمها را گرفته و مقدار متحولهایش را در خروجیاش مشخص کند. در ساخت این مدار ترکیبی از S گیت S استفاده شده است.

جدول (۵–۹): جدول درستی اینکدر Λ به π

Truth Table of an Octal-to-Binary Encoder

	Inputs								output	S
Do	D ₁	D ₂	D ₃	D ₄	D ₅	D ₆	D ₇	х	y	Z
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	O	0	1
0	0	1	0	0	0	0	O	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

$$X = D_4 + D_5 + D_6 + D_7$$
$$Y = D_2 + D_3 + D_6 + D_7$$
$$Z = D_1 + D_3 + D_5 + D_7$$



شکل (۵-۱۲): مدار ترکیبی اینکدر ۸ به ۳

5.8 مولتي پلکسر^ا


یک مولتی پلکسر مدار ترکیبی است که معلومات باینری را از تعدادی خط ورودی دریافت کرده و آنها را به یک خط خروجی هدایت مینماید. انتخاب یک ورودی خاص به وسیله مجموعه بی از خطوط انتخاب انجام می شود. معمولاً 2^n خط ورودی و n خط انتخاب وجود دارد و ترکیب بیتی تعیین کننده ورودی انتخاب شده است. مدار مولتی پلکسر، یکی از ورودی ها را انتخاب کرده و مقدار آن را در خروجی نشان می دهد.

مولتی پلسر با نام MUX نیز نشان داده می شود.

۵.۸.۱ مولتي پلکسر ۲ به ۱


یک مولتی پلکسر ۲ به ۱، یکی از دو منبع ۱ بیت را طبق شکل به یک مقصد مشترک متصل می کند. مدار دارای دو خط ورودی دیتا، یک خروجی و یک خط انتخاب S است. وقتی S باشد، گیت AND بالایی فعال شده و I_0 به خروجی راه می یابد. وقتی S باشد، گیت S باز دو منبع و انتخاب می نماید. می شود. مولتی پلکسر مثل یک کلید الکترونیک عمل کرده و یکی از دو منبع را انتخاب می نماید.

¹Multiplexer



شکل (۵-۱۳): مدار ترکیبی مولتی پلکسر ۲ به ۱

بلوک دیاگرام مولتی پلکسر ۱ به ۱




شکل (۵-۱۴): بلوک دیاگرام مولتی پلکسر ۲ به ۱

۵.۸.۲ مولتي پلکسر ۴ به ۱

AND یک مولتی پلکسر ۴ به ۱، در شکل زیر دیده می شود. هر یک از ۴ ورودی I_0 تا I_0 به یک ورودی گیت های اعمال می شود. خطوط انتخاب S_0 برای انتخاب گیت AND خاص دیکد می شوند. خروجی گیت های AND بهیک گیت OR اعمال می شوند تا خروجی یک خط را ایجاد کنند. جدول، ورودی را که از مولتی پلکسر عبور کرده نشان می دهد. برای نمایش عمل مدار، حالتی را که I_0 است ملاحظه کنید. گیت مربوط به ورودی I_0 دارای دو ورودی ۱ و یک ورودی متصل به I_0 است. سه گیت دیگر هر یک حداقل یک ۰ در ورودی خود دارند و بنابراین، خروجی شان ۰ می شود. خروجی گیت OR، اکنون برابر با I_0 است و به این ترتیب مسیری از ورودی انتخابی به خروجی ایجاد شده است. یک مولتی پلکسر را انتخاب گر دیتا هم می خوانند، زیرا یکی از چند ورودی را انتخاب کرده و معلومات باینری را به خط خروجی هدایت می کند.

جدول (۵-۱۰): جدول انتخابگر مولتی پلکسر ۴ به ۱


S_0	S_1	Y
•	•	I_0
•	١	I_1
١	•	I_2
١	١	I_3



شکل (۵-۱۳) مدار ترکیبی مولتی پلکسر ۴ به ۱

۵.۸.۳ پیاده سازی مولتی پلکسر ۴ به ۱ توسط دیکودر ۲ به ۴

در این قسمت مولتی پلکسر ۴ به ۱، توسط دیکدر ۲ به ۴ ساخته شده است. با استفاده از دیکدر به کار رفته می توان، قسمت انتخاب گریا Selector مربوط به مدار قبل را جای گزین کرد و مدار ساده تری ساخت.



شکل (۵-۱۴): مدار مولتی پلکسر ۴ به ۱ توسط دیکودر

۵.۹ دي مولتي پلکسر^۱


 2^n دی مولتی پلکسر عکس عمل مولتی پلکسر را انجام می دهد. هر دی مولتی پلکسر تعداد ۱ ورودی، تعداد 2^n خروجی و 2^n بیت انتخاب گر دارد. دی مولتی پلکسر، یکی از خروجی ها را توسط انتخاب گر انتخاب نموده و مقدار ورودی را در آن خروجی انتخاب شده، نمایش می دهد. دی مولتی پلکسر به DEMUX نیز معروف است.

6.9.1 دي مولتي پلکسر ۱ به ۴

دی مولتی پلکسر ۱ به ۴ دارای یک خط ورودی، ۴ خط خروجی و ۲ بیت انتخاب گر می باشد. در شکل زیر مدار ترکیبی مربوط به دی مولتی پلکسر ۱ به ۴ نمایش داده شده است.

_

[\] DeMultiplexer



شکل (۵–۱۵): مدار ترکیبی دی مولتی پلکسر ۱ به ۴

۵.۱۰ پیاده سازی مدار منطقی ترکیبی


۵.۱۰.۱ پیاده سازی تمام جمع کننده توسط دیکدر ۳ به ۸

در این قسمت با استفاده از مدار دیکدر ۳ به ۸ به سادگی یک تمام جمع کننده (Full Adder) ساخته شده است. با استفاده از جدول درستی تمام جمع کننده و مینترمهای خروجی یک دیکدر این مدار ساخته می شود. در ساخت این مدار علاوه بر دیکدر ۳ به ۸ از دو گیت OR نیز استفاده شده است. یک دیکدر برای تولید همه مینترمهای حاصل از متحولهای ورودی انتخاب می شود. ورودی هر گیت OR از خروجیهای دیکدر بر حسب لیست مینترم هر تابع انتخاب می گردند. با توجه به جدول درستی تمام جمع کننده، توابع مدار ترکیبی را به صورت مجموع مینترمها بدست می آوریم:

$$S(x, y, z) = \sum (1, 7, 7, 7)$$

C
$$(x, y, z) = \sum (\Upsilon, \Delta, \mathcal{F}, \Upsilon)$$

چون ۳ ورودی و در مجموع ۸ مینترم وجود دارد، به یک دیکدر ۳ به ۸ خط احتیاج است. دیکدر هشت مینترم را برای y_i و z_i تولید می کند. گیت z_i برای خروجی z_i جمع منطقی مینترمهای ۴،۲،۱ و ۷ را تشکیل میدهد. گیت z_i جمع منطقی مینترمهای ۶٬۵،۳ و ۷ را برای تولید خروجی z_i به کار می برد.



شکل (۵-۱۶): پیاده سازی تمام جمع کننده توسط دیکودر



خلاصة فصل ينجم

مدارهای ترکیبی، مدارهای هستند که خروجیهای آنها در یک زمان به ورودیهایشان در همان لحظه بستگی دارد. مدارهای ترکیبی، مدارهای هستند که به منظور پروسس و محاسبه به کار می وند. مدار یک نیم جمع کننده حاصل جمع دو بیت باینری را باهم حساب می کند. مدارهای تمام جمع کننده حاصل جمع باینری ۳ بیت را محاسبه می کند. مدارهای، مانند جمع کننده چند بیتی، حاصل جمع دو عدد باینری را محاسبه می کند. مدار جمع کننده و تفریق کننده، علاوه بر محاسهٔ حاصل جمع دو عدد حاصل تفریق دو عدد را نیز محاسبه می کند. مدارهای دیکدر و اینکدر برای رمزنگاری و رمزگشایی دیتا استفاده می شوند. مدارهای ترکیبی مولتی پلکسر، یکی از ورودیها را انتخاب و مقدارش را در خروجی نشان می دهد. مدارهای مولتی پلکسر، یکی از خروجیها را انتخاب و مقدار ورودی را در آن خروجی فقط نمایش می دهد. مدارهای ترکیبی انواع مختلفی دارند که در این فصل فقط با تعدادی از مهم ترین این مدارهای آشنا شدید. در فصل بعد با انواع دیگری از مدارها به نام مدارهای ترتیبی آشنا خواهید شد.

سوالات و فعالیت های فصل پنجم

۱. مداریک نیمجمع کننده را رسم کنید؟

۲. مدار تمام جمع کننده را رسم کنید؟

۳. مدار و جدول مربوط به دیکدر ۳ به ۸ را رسم کنید؟

۴. مدار مربوط به اینکدر ۴ به ۲ را رسم کنید؟

۵. مدار مربوط به مولتی پلکسر ۴ به ۱ را رسم کنید؟

۶. مدار مربوط به دی مولتی پلکسر ۱ به ۴ را رسم کنید؟

فعاليت ها

۱. مدار یک نیمجمع کننده را در نرمافزارهای شبیه ساز، مانند LogiSim رسم کنید.

۲. مدار تمامجمع کننده را در نرمافزارهای شبیه ساز، مانند LogiSim رسم کنید.

۳. مدار و جدول مربوط به دیکدر ۳ به ۸ را در نرمافزارهای شبیه ساز، مانند LogiSim رسم کنید.

۴. مدار مربوط به اینکدر ۴ به ۲ را در نرمافزارهای شبیه ساز، مانند LogiSim رسم کنید.

۵. مدار مربوط به مولتی پلکسر ۴ به ۱ را در نرمافزارهای شبیه ساز، مانند LogiSim رسم کنید.

۶. مدار مربوط به دی مولتی پلکسر ۱ به ۴ را در نرم افزارهای شبیه ساز، مانند LogiSim رسم کنید.



مدارهای ترتیبی



هدف کلی: آشنایی محصلان با مدارهایی ترتیبی.

اهداف آموزشی: در پایان این فصل محصلان قادر خواهند شد تا:

- ۱. مدارهای ترتیبی را تعریف نمایند.
- ۲. روش طراحی مدارهای ترتیبی را توضیح دهند.
- ۳. مدارهای ترتیبی را با کاربردهای ویژهٔ آن تعریف کند.

در فصلهای قبلی با گیتهای منطقی و مدارهای منطقی ترکیبی آشنا شدید. مدارهای ترکیبی، برای محاسبات منطقی استفاده می شوند. در این فصل، به نحوة استفاده از گیتهای منطقی در ساخت عناصر حافظه می پردازیم. یکی از اساسی ترین کارهایی که در یک کمپیوتر انجام می شود، ذخیره سازی اطلاعات در حافظه کمپیوترها می باشد. از طرف دیگر، در هنگام محاسبات پیچیده یی که در کمپیوتر توسط سی پی یو انجام می گیرد، نیاز به ذخیره اطلاعات در حال پروسس می باشد. لذا ذخیره سازی و عناصر حافظه، نقش اساسی در ساخت سیستمهای دیجیتل پیدا می کنند. عناصر حافظه در عنوانهای مختلف و با کاربردهای فراوانی وجود دارند. در این قسمت، عناصر پایه حافظه مورد بررسی قرار گرفتند. عناصر حافظه جز دسته دیگری از مدارهای دیجیتل منطقی به نام مدارهای ترتیبی می باشند. مدارهای ترکیبی، مدارهایی بودند که خروجی های شان در یک زمان تنها به ورودی های شان در همان زمان بستگی داشتند. اما مدارهای ترتیبی، مدارهایی هستند که خروجی هایشان، علاوه بر ورودی فعلی به ورودی های قبلی شان نیز بستگی دارند که این امر سبب ایجاد خصوصیت ذخیره سازی در مدارهای ترتیبی می شود. در این فصل، به بررسی دقیق مدارهای ترتیبی، انواع و کاربرد آن می پردازیم.


۶.۱ مدارات ترتیبی^۱

مدارهای دیجیتلی که تاکنون بررسی شدند، از نوع ترکیبی بودند. در این مدارها، خروجیها همه به ورودیهای جاری وابستهاند. گرچه به نظر میرسد که هر سیستم دیجیتل دارای مدارهای ترکیبی است، بسیاری از سیستمهایی که در عمل با آن مواجه هستیم، حاوی عناصر حافظه هم میباشند و بنابراین، لازم است تا این سیستمها برحسب منطق ترتیبی مورد بررسی قرار گیرند.

نمودار بلوکی یک مدار ترتیبی در شکل (۶-۱) نشان داده شده است. این مدار متشکل از مداری ترکیبی است که عناصر حافظه برای ایجاد یک مسیر پسخورد به آن وصل شدهاند. عناصر حافظه قطعاتی هستند که می توانند، معلومات باینری را ذخیره کنند. معلومات باینری ذخیره شده در این عناصر در هر لحظه از زمان حالت مدار ترتیبی در آن زمان است. مدار ترتیبی معلومات باینری را از ورودیهای بیرونی دریافت می کند. این ورودیها همراه با حالت فعلی عناصر حافظه، مقدار باینری خروجیها را معیین می نماید. آنها شرط تغییر حالت در عناصر حافظه را نیز معیین می سازند. نمودار بلوکی نشان می دهد که خروجیهای یک مدار ترتیبی نه فقط تابعی از ورودیها هستند، بلکه به حالت فعلی عناصر حافظه نیز وابسته می باشند. حالت بعدی عناصر حافظه نیز تابعی از ورودیهای بیرونی و حالت فعلی است. بنابراین، یک مدار ترتیبی با ترتیب بعدی ورودیها، خروجیها و حالات داخلی مشخص می شود.

-

^{&#}x27; Sequential Logic




شکل (۶-۱): مدارات ترتیبی

دو نوع مدار ترتیبی وجود دارد که دستهبندی آنها به زمانبندی سیگنال آنها وابسته است. مدار ترتیبی همزمان، همگام سیستمی است که رفتار آن با توجه به دانش و آگاهی از سیگنالهایش در هر لحظه گسسته از زمان قابل تعریف می باشد. رفتار یک مدار ترتیبی غیر همزمان به ترتیب تغییر سیگنالهای ورودی آن که می توانند در هر لحظه بی از زمان روی مدار تأثیر کنند وابسته باشد. عناصر حافظه بی که به طور معمول در مدارهای ترتیبی غیرهمزمان به کار می روند، نوعی وسایل تأخیر زمانی هستند. قابلیت نگهداری یک وسیلهٔ تأخیر زمانی به زمان انتشار سیگنال در وسیله بستگی دارد. در عمل تأخیر، انتشار در گیتهای منطقی درونی برای ایجاد تأخیر کفایت می کند، بنابراین، واحد تأخیر واقعی می تواند، مورد نیاز نباشد. در سیستمهای غیرهمزمان نوع گیت، عناصر حافظه متشکل از گیتهای منطقی است که در واقع تأخیر انتشار مداری ترکیبی با پسخورد دانست. به دلیل وجود پسخورد در بین گیتهای منطقی، هر مدار ترتیبی غیرهمزمان را می توان عیرهمزمان هر لحظه ممکن است، ناپایدار شود. مسئلهٔ بی رجیستری حاکم، مشکلات زیادی را بر طراح تحمیل خواهد کرد.

با توجه به تعریف، یک مدار ترتیبی همزمان سیگنالهایی را مورد استفاده قرار می دهد که فقط در لحظات گسسته یی از زمان روی عناصر حافظه اش اثر می گذارد. در این مدارها همزمانی با وسیله یی به نام مولد ساعت تحقق می یابد و طی آن رشتهٔ متناوبی از پالس ساعت به وسیلهٔ این دستگاه تولید می شود. پالسهای ساعت در سرتاسر سیستم توزیع می شوند، به نحوی که عناصر حافظه، تنها هنگام رسیدن هر پالس تحت تأثیر ورودی خود قرار می گیرند. در عمل پالسهای ساعت به همراه دیگر پالسها که تغییرات لازم را در حافظه ایجاد می کنند، همراه هستند. مدارهای ترتیبی همزمانی که پالسهای ساعت را در ورودی عناصر خفظه ایجاد می کنند، مدارهای ترتیبی ساعت دار خوانده می شوند. ما غالباً در عمل با مدارهای ترتیبی ساعت دار موضوع زمان بندی در آن ها به راحتی به ترتیبی ساعت دار مواجه هستیم. آن ها مشکل ناپایداری را ندارند و موضوع زمان بندی در آن ها به راحتی به مراحلی گسسته و مستقل شکسته می شود. هر یک از این مراحل یا برشهای زمانی مستقلاً قابل بررسی می باشند.

عناصر ذخیرهسازی در مدارهای ترتیبی ساعت دار را فلیپ فلاپ می گویند. فلیپ فلاپ یک وسیلهٔ ذخیرهسازی باینری بوده و قادر است، یک بیت از معلومات را در خود ذخیره نماید. یک مدار ترتیبی ممکن

است در صورت لزوم تعداد قابل توجهی از این فلیپ فلاپها را به کار ببرد. نمودار بلوکی یک مدار ترتیبی ساعت دار همزمان در شکل (۲-۶) دیده می شود. خروجیها می توانند، از یک مدار ترکیبی، یا از فلیپ فلاپها و یا هردو حاصل شوند. فلیپ فلاپها، ورودیهای خود را از مدار ترکیبی و نیز از سیگنال ساعت که با فواصل زمانی رخ می دهند، طبق نمودار زمانی دریافت می کنند. حالت فلیپ فلاپها تنها هنگام تغییر وضعیت یک پالس ساعت عوض می شود. وقتی یک پالس ساعت فعال نیست، حلقهٔ پسخورد قطع می شود، زیرا حتی اگر خروجیهای مدار ترکیبی -که ورودی آنها را تغذیه می کند- عوض شود، خروجیهای فلیپ فلاپ تغییر نمی نمایند. بنابراین، تغییر وضعیت از یک حالت به بعدی فقط در فواصل زمانی دیکته شده به وسیلهٔ پالسهای ساعت امکان پذیر است.



شکل (۶–۲): کار کرد مدارات ترتیبی توسط کلاک پالس

۶.۲ لچا

یک فلیپ فلاپ می تواند، یک حالت باینری را هنگامی که تغذیه به مدارش اعمال شود، تا مدتی نامحدود نگاه دارد. تفاوت عمده، بین انواع فلیپ فلاپها، در تعداد ورودیها و نحوة تأثیر آنها در تغییر حالت باینری است. ساده ترین انواع فلیپ فلاپها که با سطوح سیگنال عمل می کنند، لچ نامیده می شوند. لچها مدارهای پایه هستند که همه فلیپ فلاپها با آنها ساخته می شوند. لچها حساس به سطح هستند.

اگرچه لچها برای ذخیره سازی معلومات باینری و طراحی مدارهای ترتیبی غیر همزمان مفید اند، ولی عملاً در مدارهای ترتیبی همزمان به کار نمیروند، انواع فلیپ فلاپهایی که در مدارهای ترتیبی مورد استفاده قرار می گیرند، در ادامه فصل معرفی میشوند.

-

[\] Latch

۶.۲.۱ کچ SR


SR کچ SR توسط گیت 9.۲.۱.۱ کچ

این نوع از لچ SR از دو گیت منطقی NOR تشکیل شده که بهطور متقاطع به هم وصل شدهاند.

این مدار دو ورودی دارد که با S به معنی SET و R به معنی RESET نام گذاری شدهاند. لچ SR ساخته شده از دو گیت NOR در شکل زیر دیده می شود. لچ، دارای دو حالت مفید است. وقتی خروجی Q=1 و

Reset است. پیشند، لیچ در حالت Set است. اگر Q'=0 و باشند، لیچ در حالت Reset است. خروجیهای Q'=0 معکوس یکدیگر هستند. با این وجود، وقتی هر دو ورودی به طور هم زمان ۱ شوند، خروجیهای Q'=0 معکوس یکدیگر هستند. با این وجود، وقتی هر دو ورودی به طور هم زمان ۱ شوند، حالت تعریف نشده ۰ برای دو خروجی رخ می دهد.

تحت شرایط معمولی، هر دو ورودی در ۰ نگه داری می شوند، مگر این که بخواهیم حالت لچ را تبدیل کنیم. یعنی، زمانی که هر دو ورودی برابر با ۰ باشند، لچ حالت سابق خود را حفظ می کند. اگر در حالت Set باشد با ورودی های ۰ و ۰ در حالت Set باشد، با ورودی های ۰ و ۰ در حالت Reset باقی می ماند.




شکل (۶–۳): مدارترتیبی لچ SR توسط گیت NOR

SR توسط گیت 9.۲.۱.۲ کچ

لچ SR با دو گیت NAND در شکل زیر مشاهده می شود. این مدار به طور معمول با ۱ در هر دو ورودی اش SR کار می کند. مگر این که بخواهیم حالت لچ را تغییر دهیم. اعمال ۰ به S موجب می شود Q به ۱ برود و لچ به حالت S وقتی که ورودی S به ۱ بازگردد، مدار در همان حالت ۱ باقی می ماند. پس از بازگشت هر دو

ورودی به ۱، ما مجاز به تغییر حالت لچ با ورود مقدار \cdot به ورودی R هستیم. این موجب می شود تا مدار به حالت Reset برود و حتی پس از بازگشت هر دو ورودی به ۱، لچ در همان حالت باقی بماند.


۰ حالتی که برای لچ SR با گیت NAND غیر مجاز است، هنگامی است که هر دو ورودی به طور همزمان باشند. بنابراین، باید از وقوع این حالت جلوگیری کرد.



شکل (۶–۴): مدار ترتیبی لچ SR توسط گیت NAND

۶.۲.۲ لچ SR با ورودی کنترول

عملکرد لچ SR با افزودن یک ورودی کنترول برای تعیین زمان تغییر حالت لچ اصلاح می شود. یک لچ کنترول دار در شکل زیر مشاهده می شود. این مدار شامل یک لچ SR پایه و دو گیت SR اضافه است. ورودی کنترول SR به عنوان یک سیگنال فعال ساز برای دو ورودی عمل می کند. هنگامی که ورودی کنترول در باقی بماند، خروجی گیتهای SR در سطح منطقی SR باقی می مانند. این وضعیت حالت بدون تغییر وضعیت یا SR می باشد. حالت SR می باشد. حالت SR با SR می باشد. حالت فعلی خود باشد SR با SR و SR بازگردد، مدار در حالت فعلی خود بدون تغییر باقی می ماند و عدم تغییر حالت مستقل از مقادیر SR و SR می باشد. حالت غیر مجاز یا تعریف نشده زمانی رخ می دهد که هر SR و SR و SR باشند.



شکل ((8-0)): مدار ترتیبی لچ SR با ورودی کنترل جدول ((1-8)): جدول عملکرد لچ SR با ورودی کنترول

En	S	R	Next state of Q
0	X	X	No change
1	0	0	No change
1	0	1	Q = 0; reset state
1	1	0	Q = 1; set state
1	1	1	Indeterminate

۶.۲.۳ لچ D

یکی از راههای حذف حالت غیر مجاز یا تعریف نشده در لچ SR این است که مطمئن شویم R و S هرگز به طور همزمان به مقدار ۱ نمی روند. این کار با لچ D میسر است.

این لچ تنها دو ورودی دارد: ۱- C (کنترل)؛ ۲- D (دیتا).


ورودی D مستقیماً به ورودی S و معکوس آن به ورودی D وصل می شود. هنگامی که ورودی کنترول در D قرار دارد، لچ D متقاطع دارای D در هر دو ورودی بوده و مدار نمی تواند، تغییر حالت دهد. در واقع مقدار D هم نقشی ندارد. وقتی D باشد، ورودی D نمونه برداری می شود. اگر D باشد، خروجی D به D به D به D به حالت D Reset می رود، به این ترتیب مدار در حالت D است. اگر D D به D و مدار به حالت D می رود.

لچ D نامش را از قابلیت نگهداری دیتا دریافت کرده است. این لچ، برای ذخیره موقت معلومات باینری بین یک محیط و یک واحد مناسب است. معلومات باینری حاضر در ورودی دیتای لچ D هنگامی که ورودی فعال

شود، به خروجی Q منتقل می شود. هنگامی که ورودی کنترول فعال است، خروجی تغییرات ورودی را دنبال می کند. این وضعیت مسیری از D به خروجی ایجاد می کند، به این دلیل لچ D را لچ شفاف هم می خوانند. وقتی ورودی کنترول غیرفعال شود، معلومات باینری حاضر قبلی در ورودی، در خروجی D باقی می ماند تا دوباره ورودی کنترول فعال گردد.

D جدول عملکرد لچ

En D	Next state of Q
0 X	No change
1 0	Q = 0; reset state
1 1	Q = 1; set state




شکل (۶-۶): مدار ترتیبی لچ D

۶.۲.۴ سمبولهای لچها

سمبول گرافیکی برای انواع لچ در شکل زیر آمده است. لچ با یک بلوک مستطیلی مشخص می شود که در آن ورودی ها در سمت چپ و خروجی ها درسمت راست نشان داده می شوند. یکی از خروجی ها Q و دیگری معکوس خروجی Q' را نشان می دهد.

-

[\] Transparent Latch



SR NOR GATE LATCH SR NAND GATE LATCH D LATCH

شكل (۶-۷): سمبول لچها

۶.۳ فلیپ فلاپ^۱

حالت یک لچ یا یک فلیپ فلاپ با تغییر در ورودی کنترول عوض می شود. این تغییر لحظه بی را تریگر گویند و انتقال مربوط به آن را تریگرکردن فلیپ فلاپ خوانند. لچ D با پالسها در ورودی کنترولش اساساً یک فلیپ فلاپ است که هر زمان پالس به سطح منطقی D برود تریگر می شود. هنگامی که پالس ورودی کنترول در این سطح بماند هر تغییری در ورودی دیتا، خروجی و حالت لچ را عوض خواهد کرد.


یک مدار ترتیبی، از خروجی فلیپ فلاپ به ورودیهای مدار ترکیبی دارای مسیر پسخورد است. در نتیجه ورودیهای فلیپ فلاپ ممکن است از خروجی همان و یا دیگر فلیپ فلاپها راه اندازی شوند. وقتی که از لچها به عنوان عناصر مورد استفاده قرار گیرند، مشکل اساسی به وجود میآید. به محض تغییر پالس ساعت به منطق ۱، انتقال حالت لچها آغاز میشود. در حالی که پالس ساعت هنوز فعال است، حالت جدید لچ در خروجی ظاهر می گردد. این خروجی به ورودی لچها از طریق مدار ترکیبی وصل میشود. اگر پالس ساعت در منطق ۱، باشد و ورودی اعمال شده به لچها تغییر کند، لچ به مقادیر جدید واکنش نشان داده و خروجی جدیدی رخ خواهد داد. نتیجه این واکنش وضعیت پیش بینی نشده یی است؛ زیرا حالت لچها ممکن است با قرار داشتن پالس ساعت در سطح فعال همچنان به تغییر خود ادامه دهد. به دلیل این عملکرد غیر مطلوب، خروجی یک لچ وقتی همه لچها به منبع ساعت مشترکی وصل اند نمی تواند، مستقیماً و یا از طریق یک مدار منطقی به همان لچ یا دیگر لچها وصل شود.

فلیپ فلاپها طوری ساخته می شوند که وقتی بخشی از نوع مدار ترتیبی اند و از ساعت مشتر کی استفاده می کنند، عملکردشان صحیح باشد. مشکل لچ این است که به سطح پالس ساعت پاسخ می دهد. همان طور که در شکل زیر مشاهده می شود، وقتی که پالس ساعت در منطق ۱ قرار دارد، هر تغییر مثبت در ورودی که در شکل زیر مشاهده می شود تا به ازای هر تغییر در ورودی D تغییری در خروجی به وجود آید. نکته کلیدی در یک عملکرد صحیح فلیپ فلاپها، تریگر شدن آنها در زمان گذر سیگنال است. پالس ساعت از دو انتقال ۱ به

-

^{&#}x27; Flip flop

• و • به ۱ گذر می کند. طبق شکل گذر مثبت به عنوان لبه مثبت و گذر منفی به عنوان لبهٔ منفی شناخته می شود. برای اصلاح یک لچ به یک فلیپ فلاپ، دو راه وجود دارد:



شکل (۶-۸): عملکرد مدارها متناسب با کلاک پالس


۶.۳.۱ فلیپ فلا**پ** D

۶.۳.۱.۱ فليپ فلاپ D حساس به لبه منفي

ساختن فلیپ فلاپ D با دو لچ D و یک گیت NOT در شکل زیر ملاحظه می شود. اولین لچ را حاکم و دومی را تابع می گویند. مدار، ورودی D را نمونه برداری کرده و خروجی D را فقط در لبه منفی پالس کنترول ساعت را تابع می گویند. مدار وقتی که پالس ساعت در D باست، خروجی وارونگر D می باشد. لچ تابع فعال شده و خروجی آن، D برابر با خروجی حاکم یعنی D خواهد شد. لچ حاکم غیر فعال است، زیرا D می باشد. وقتی که پالس ساعت ورودی به سطح D تغییر وضعیت می دهد، دیتا از ورودی بیرونی D به حاکم منتقل می گردد. در این حال، مادامی که ساعت در سطح D بماند، تابع غیرفعال خواهد بود زیرا ورودی D آن برابر D باست. هر تغییر در ورودی، خروجی D را عوض می کند، ولی نمی تواند، خروجی تابع را عوض کند. وقتی که پالس ساعت به D بازگردد، حاکم غیرفعال شده و از ورودی D جدا می شود. در همان زمان تابع فعال شده و مقدار D به خروجی فلیپ فلاپ فقط در حین گذر شده و مقدار D به حروجی فلیپ فلاپ در D انتقال می یابد. بنابراین، خروجی فلیپ فلاپ فقط در حین گذر یالس ساعت از D به D تغییر می کند.

رفتار فلیپ فلاپ حاکم تابع که در بالا توصیف شد، نشان میدهد که خروجی فقط در لبه منفی پالس ساعت تغییر مینماید.

به این فلیپ فلاپ(Master And slave)نیز می گویند.



شکل (۹-۶): فلیپ فلاپ D حساس به لبه منفی D جدول (۹-۶): جدول عملکر د فلیپ فلاپ


D	Q(t + 1))
0	0	Reset
1	1	Set

۶.۳.۱.۲ فليپ فلاپ D حساس به لبه مثبت

نمونه دیگری از فلیپ فلاپ D حساس به لبه، از T لچ SR، مطابق شکل زیر استفاده می کند. دو لچ موجود در این شکل به ورودی های بیرونی D (دیتا) و CLK(ساعت) پاسخ می دهند. لچ سوم، خروجی را برای فلیپ فلاپ تهیه می کند. ورودی های S و R لچ خروجی در CLK-SLK در سطح منطق SLK نگه داری می شوند. این موجب می شود تا خروجی در حالت فعلی خود باقی بماند. ورودی SLK ممکن است، برابر SLK با باشد. اگر هنگام SLK شدن SLK به SLK بنتی فلیپ فلاپ به حالت Reset رفته و در آن SLK به SLK تغییری در ورودی رخ دهد، پایانه SLK در می ماند. بنابراین، فلیپ فلاپ برعلاوه تغییر در ورودی خود، به حالت قفل باقی خواهد ماند. وقتی که ساعت به SLK بازگردد، SLK به SLK می رود و لچ خروجی در وضعیت ساکن و بدون تغییر در خروجی باقی می ماند. به طور مشابه وقتی SLK و به SLK به SLK می رود، اگر SLK باشد، SLK به SLK تغییر می کند. این موجب می شود تا مدار به حالت SLK رفته و SLK به SLK می را تحت تأثیر قرار دهد.

به طور خلاصه، وقتی ساعت ورودی در فلیپ فلاپ حساس به لبه مثبت یک انتقال مثبت انجام دهد، مقدار به طور خلاصه، وقتی ساعت ورودی در فلیپ فلاپ حساس به Q به D

۱، و نیز سطح منطقی ۰ هم خروجی را تبدیل نمی کنند. از این رو این نوع فلیپ فلاپ تنها به لبه ۰ به ۱ پاسخ می دهد.



شکل (8-1): فلیپ فلاپ D حساس به لبه مثبت


جدول ($^{+}$ 9): جدول عملکرد فلیپ فلاپ D حساس به لبه مثبت

D Flip-Flop				
D	Q(t + 1)	l)		
0	0	Reset		
1	1	Set		

۶.۳.۲ نمادهای ترسیمی برای فلیپ فلاپهای D

سمبول گرافیکی فلیپ فلاپ D حساس به لبه در شکل زیر مشاهده می شود. این سمبول مشابه سمبول لچ است به جز این که در جلو حرف C علامت فلشی وجود دارد که دینامیکی بودن ورودی را نشان می دهد.

نشانگر دینامیک به این معنی است که فلیپ فلاپ به گذر لبه ساعت حساس است. وجود یک دایره در ورودی دینامیکی به معنی نیاز به لبه منفی ساعت است. عدم وجود دایره پاسخ به لبه مثبت را نشان می دهد.



POSTIVE - EDGE NAGATIVE EDGE

شکل (۶-۱۱): سمبول گرافیکی لچ D حساس به لبه مثبت و منفی

۶.۳.۳ فلیب فلاپ ۶.۳.۳

با یک فلیپ فلاپ سه عمل را می توان انجام داد:Set در ۱، Reset در ۰ و معکوس شدن خروجی.

D فلیپ فلاپ JK هر سـه کار را انجام می دهد. نمودار مدار یک فلیپ فلاپ JK که از یک فلیپ فلاپ فلاپ JK سـاخته شـده اسـت، در شـکل زیر دیده می شـود. ورودی JK، فلیپ فلاپ را در JK، آن را در JK می نشـاند، وقتی هر دو ورودی در JK قرار گیرند، خروجی معکوس می شـود. صـحت این مطلب را می توان با بررسی مداری که به ورودی JK اعمال شده، تحقیق کرد:


$$\mathbf{D} = \mathbf{JQ'} + \mathbf{K'Q}$$

$$D = 0 * Q' + 1 * Q = 0 + Q = Q$$

$$D = 1 * Q' + 1 * Q = Q' + Q = 1$$

$$D = 0 * Q' + 0 * Q = 0 + 0 = 0$$

$$D = 1 * Q' + 0 * Q = Q' + 0 = Q'$$




شکل (۶–۱۲): مدار ترتیبی فلیپ فلاپ JK

جدول (۶-۴): جدول عملکرد فلیپ فلاپ JK

JK Flip-Flop

J	K	Q(t + 1)	1)
0	0	Q(t)	No change
0	1	0	Reset
1	0	1	Set
1	1	Q'(t)	Complement




(b) Graphic symbol

شكل (۶–۱۳): سمبول گرافيكي فليپ فلاپ JK

۶.۳.۴ فلیپ فلاپ T

JK فليپ فلاپ T توسط فليپ فلاپ ۶.۳.۴.۱

فلیپ فلاپ T یک فلیپ فلاپ معکوس گر یا متمم ساز است و می توان، آن را با اتصال دو ورودی J و J ایجاد کرد. این عمل در شکل زیر نشان داده شده است. وقتی T=T باشد، J=K=0)، لبه کلاک، خروجی را عوض نمی کند. وقتی که J=K=1 است J=K=1)، لبه کلاک، خروجی را معکوس می کند. فلیپ فلاپ متمم ساز در طراحی شمارنده های باینری بسیار مورد توجه است.




شکل (۶-۱۴): پیاده سازی فلیپ فلاپ T توسط فلیپ فلاپ JK

D فليپ فلاپ T توسط فليپ فلاپ 5.3.4.7 فليپ

یک فلیپ فلاپ T را می توان با یک فلیپ فلاپ D و یک گیت N مطابق با شکل زیر ساخت. عبارت ورودی D در این حالت برابر است با:

$$D = T \oplus Q = TQ' + T'Q$$




D توسط فلیپ فلاپ T توسط فلیپ فلاپ شکل (۶–۱۵): پیاده سازی فلیپ فلاپ

T جدول (۶–۵): جدول عملکرد فلیپ فلاپ

T	Flip-Flop					
т	Q(t+1)					
0	Q(t)	No change				
1	Q'(t)	Complement				

نماد فليپ فلاپ T



شکل (۶–۱۶): سمبول گرافیکی فلیپ فلاپ T

6.3.3 معادلات مشخصه فليب فلابها

فليپ فلاپ D:

$$Q(t+1)=D$$

فليپ فلاپ**JK** :

$$Q(t + 1) = JQ' + K'Q$$

فليپ فلاپ T:

$$Q(t+1) = T \oplus Q = TQ' + T'Q$$

۶.۴ رجیستر^۱

یک مدار ترتیبی ساعت دار، متشکل از گروهی فلیپ فلاپها و گیتهای ترکیبی است که بهمنظور تشکیل یک مسیر پسخورد به هم متصل شدهاند. فلیپ فلاپها عناصر ضروری مدار هستند، زیرا در غیاب آنها، مدار به یک مسیر پسخورد وجود نداشته باشد). به یک مدار ترکیبی محض تقلیل می یابد (به شرطی که بین گیتها هم مسیر پسخورد وجود نداشته باشد). اما مداری با فلیپ فلاپ حتی در نبود گیتهای ترکیبی باز هم یک مدار ترتیبی است. مدارهای حاوی فلیپ فلاپها، معمولاً بر حسب کارشان و نه با نام مدار ترتیبی دسته بندی می شوند. دو نوع از این مدارها رجیسترها و شمارنده ها هستند.

یک رجیستر گروهی از فلیپ فلاپها است. هر فلیپ فلاپ قادر است، یک بیت از معلومات را در خود ذخیره نماید. یک رجیستر n بیت، مجموعههای از n فلیپ فلاپ میباشد که قادر است n بیت از معلومات باینری را در خود ذخیره نماید. علاوه بر فلیپ فلاپ، یک رجیستر ممکن است، گیتهای ترکیبی را نیز برای اجرای کارهای پردازشی مختلف داشته باشد. در تعریف جامعتر، یک رجیستر متشکل از یک گروه فلیپ فلاپها و گیتهاست که در عمل انتقال با یکدیگر تشریک مساعی دارند. فلیپ فلاپها معلومات باینری را نگه میدارند و گیتها چگونگی انتقال معلومات را به رجیستر معین می کنند.


یک شمارنده ۲ اساساً یک رجیستر است که وارد یک رشته از حالات از پیش تعیین شده می شود. گیتها در شمارنده ها چنان به هم متصل شده اند، تا رشته از پیش تعیین شده ای از حالات را تولید نمایند. هرچند که شمارنده ها نوع خاصی از رجیستر می باشند، معمولاً، آن ها را بانام های متفاوت از رجیسترها جدا می کنند.

¹ Registers

² Counter

انواع متنوعی از رجیسترها در بازار وجود دارند. سادهترین رجیستر، فقط از فلیپ فلاپها و بدون هرگونه گیتی تشکیل شده است. شکل (۱۷-۶) چنین رجیستری را که از چهار فلیپ فلاپ D ساخته شده نشان میدهد.


ساعت ورودی مشترک همه فلیپ فلاپها را با لبه مثبت هر پالس تریگر می کند و به این ترتیب معلومات باینری در چهار ورودی به داخل رجیستر \dagger بیت منتقل می گردند. می توان هر لحظه چهار خروجی را نمونه برداری کرده و معلومات باینری ذخیره شده در رجیستر رابدست آورد. ورودی پاک به ورودی باز نشان \dagger همه فلیپ فلاپها می رود. وقتی این ورودی به \dagger رود، همه فلیپ فلاپها به طور غیر هم زمانی بازنشانی \dagger می شوند. ورودی پاک کردن برای \dagger کردن رجیستر قبل از عمل ساعت زنی مفید است. در حین عمل معمول ساعت زنی، ورودی های \dagger باید در منطق \dagger قرار گیرند. توجه کنید که برای \dagger کردن همه حالات در یک رجیستر، می توان از پاک کردن، یا باز نشانی استفاده کرد.



شکل (۶–۱۷): ریجیستر ۴ بیتی

۶.۴.۱ رجیستر با بار شدن موازی^۱

سیستمهای دیجیتل همزمان دارای یک مولد ساعت اصلیاند که رشتهای از پالسهای ساعت را به طور پیوسته فراهم می سازند. پالسهای ساعت به همه فلیپ فلاپها و رجیسترها در سیستم اعمال می شوند. ساعت اصلی، مانند پمپی است که ضربان ثابتی را برای همه بخشهای سیستم فراهم می نماید. برای تأثیر یک پالس ساعت خاص بر روی یک رجیستر خاص، باید یک کنترول جداگانه به کار برده شود. انتقال معلومات جدید به یک رجیستر را بار شدن ثابت می نامند. اگر همه بیتهای ثابت به طور همزمان با یک پالس بازر شوند، بار شدن موازی است. لبه ساعت اعمال شده به ورودیهای C رجیستر شکل (۹-۹۱) موجب می شود تا هر چهار ورودی به طور موازی بار گردند. در این آرایش اگر بخواهیم رجیستر بدون تغییر رها شود، باید ساعت از مدار قطع گردد. این کار با کنترول سیگنال ورودی ساعت به وسیله گیت فعال ساز انجام می شود. با این وجود قرار دادن گیتها در مسیر ساعت به این معنا است که یک کار منطقی صورت گرفته است. استقرار گیتها موجب تولید تاخیرهای نابرابر در ورودی فلیپ قلاپها می شود. برای همزمانی کامل سیستم باید مطمئن بود که همه پالسهای ساعت به طور همزمان به هر نقطه از سیستم می رسد و بنابراین، همه فلیپ فلاپها به طور همزمان تریگر می شوند. اعمال پالس ساعت از طریق گیت، تاخیرهای متغیری را موجب می شود و ممکن است، سیستم را از همزمانی خارج کند. به این دلیل پیشنهاد می شود که کنترول عمل یک رجیستر با ورودی های C فلیپ فلاپها انجام گیرد.



شکل (۶–۱۸): رجیستر ۴ بیتی با بارشدن موازی


_

¹ Register with Parallel Load

۶.۴.۲ شیفت رجیسترا

رجیستری که بتواند معلومات باینریاش را به سمت راست یا سمت چپ جا بجا کند، شیفت رجیستر نامیده می شود. ساختار منطقی یک شیفت رجیستر، از چند فلیپ فلاپ تشکیل شده که در آن، خروجی یک فلیپ فلاپ به ورودی فلیپ به فلاپ دیگر متصل است. همه فلیپ فلاپها کلاک مشترک دریافت می کنند. کلاک، معلومات را از یک فلیپ فلاپ به فلیپ فلاپ دیگر جا به جا می کند.

ساده ترین شیفت رجیستر طبق شکل (۶-۱۹) فقط از فلیپ فلاپها استفاده می کند. خروجی یک فلیپ فلاپ مفروض به ورودی D فلیپ فلاپ سمت راست خود متصل است. هر پالس ساعت، محتوای رجیستر را یک بیت به راست جابه جا می کند. ورودی سریال، تعیین کننده معلوماتی است که از منتهی الیه سمت چپ در حین جا بجایی وارد می شود. خروجی سریال از خروجی سمت راست فلیپ فلاپ اخذ می شود. گاهی لازم است تا جابه جایی را طوری کنترول کنیم که فقط با پالسهای معینی رخ دهد. این کار با ممانعت از پالس ساعت در رسیدنبه رجیستر امکان پذیر است. بعد نشان خواهیم داد که عمل جابه جایی می تواند از طریق ورودی های D به جای ورودی ساعت رجیستر کنترول شود. در هر صورت اگر شیفت رجیستر شکل (۳-۶) به کار رود، می توان عمل جابجایی را به وسیلهٔ یک گیت D و ورودی که جابجایی را کنترول می کند، تحت کنترول در آورد.



شکل (۶-۱۹): شیفت رجیستر ۴ بیتی

۶.۴.۳ انتقال سريال^۲

اگر یک سیستم دیجیتل هر بار یک بیت را انتقال دهد و یا دستکاری نماید، در مد سریال کار می کند. با جا بجایی یک بیت به خارج رجیستر مبدأ و ورود به رجیستر مقصد، معلومات هر بار یک بیت انتقال می یابد. این بر خلاف انتقال موازی است که در آن همه بیت های رجیستر به طور هم زمان انتقال می یابند.

[\] Shift Registers


^r Serial Transfer

انتقال سریال معلومات از رجیستر A به رجیستر B طبق نمودار بلوکی شکل با شیفت رجیستر انجام می شود. خروجی سریال SO از رجیستر A به ورودی سریال SI در رجیستر B وصل است. برای پیشگیری از دست دادن معلومات ذخیره شده در رجیستر مبدأ، معلومات رجیستر A از خروجی سریال به ورودی سریالش چرخانده می شود. در حین عمل جابجایی مقدار اولیه رجیستر B به بیرون منتقل شده و از بین می رود، مگر این که به رجیستر سومی انتقال یابد. ورودی کنترول جابجایی زمان و تعداد دفعاتی که رجیسترها جابجا می شوند را معین می سازد. این کار با گیت A انجام می گردد و طی آن پالسهای ساعت اجازهٔ عبور به پایانههای A را به هنگام فعال بودن کنترول جابجایی خواهند داشت.


جدول (۶-۶): مثالی از انتقال سریال

Serial-Transfer Example

Timing Pulse	Shif	t Re	gist	er A	Shif	t Re	gist	er B
Initial value	1	0	1	1	0	0	1	0
After T_1	1	1	0	1	1	0	0	1
After T_2	1	1	1	0	1	1	0	0
After T_3	0	1	1	1	0	1	1	0
After T ₄	1	0	1	1	1	0	1	1



(a) Block diagram



شكل (۶-۲۰): مدار انتقال سريال

۶.۴.۴ جمع سريال^۱

عملیات در کمپیوترهای دیجیتل معمولاً به صورت موازی صورت می گیرد، زیرا این روش سریع ترین نوع است. عملیات سریال کندتر است، ولی به قطعات کم تری نیاز دارد. برای ارائه مد سریال، در این جا یک جمع کننده سریال را نشان می دهیم. نوع موازی آن در فصل ۵ مشاهده شد.

دو عددی که قرار است به طور سریال با هم جمع شوند در دوشیفت رجیستر ذخیره می شوند. بیتها، هر جفت یک بار به وسیله یک جمع کننده سریال FA با هم جمع می شوند، مانند شکل (۲۱-۶). نقلی خروجی جمع کننده کامل به فلیپ فلاپ D انتقال می یابد. آن گاه خروجی این فلیپ فلاپ به عنوان نقلی ورودی به

-

[\] Serial Addition

جفت بیت با ارزش تر بعدی اضافه می شود. با انتقال حاصل جمع به A که با جابجایی A انجام می گردد، B می توان از یک رجیستر برای هردو مقدار مضاف الیه و حاصل جمع استفاده کرد. ورودی سریال رجیستر می تواند، برای انتقال یک مقدار باینری جدید به کار می رود و در همان زمان بیتهای مضاف در حین جمع به خارج جابجا می شوند.

جدول (Y-F): جدول حالت جمع کننده سریال


State Table for Serial Adder

Present State	Inputs		Next State	Output	Flip-Flop Input		
Q	x	y	Q	5	JQ	KQ	
0	0	0	0	0	0	X	
0	0	1	0	1	0	X	
0	1	0	0	1	0	X	
0	1	1	1	0	1	X	
1	0	0	0	1	X	1	
1	0	1	1	0	X	0	
1	1	0	1	0	X	0	
1	1	1	1	1	X	0	

 $J_Q=xy$

$$K_{Q=}x'y'=(x+y)'$$

$S=X \oplus Y \oplus Q$



شکل (۶-۲۱): مدار جمع کننده سریال

۶.۴.۵ مقایسه جمع کنندهٔ سریال و موازی

جمع كنندهٔ سريال:

- اعدد جمع کننده؛
- ۱عدد فلیپ فلاپ؛
 - مدار ترتیبی؛
 - کند.

جمع کننده موازی (RCA):

- مدار ترکیبی؛
- N عدد جمع کننده؛
 - سريع.

۶.۴.۶ شیفت رجیسترهای یونیورسال^۱

اگر خروجی فلیپ فلاپهای یک شیفت رجیستر قابل دسترسی باشد، آن گاه می توان معلومات وارده سریال را با جابجایی از خروجی فلیپ فلاپها به صورت موازی خارج کرد. اگر به شیفت رجیستر یک قابلیت بار شدن موازی اضافه شود، آن گاه داده یی وارده موازی به رجیستر را می توان با جابجایی به صورت سریال خارج کرد.

بعضی از شیفت رجیسترها پایانههای لازم را برای انتقال موازی دارا هستند. این مدارها ممکن است قابلیت جابجایی به چپ و راست را هم داشته باشند. عمومی ترین شیفت رجیستر دارای امکانات زیر است:

- ۱. کنترل پاک، برای پاک کردن رجیستر؛
 - ۲. ورودی ساعت بری همزمانی اعمال؛
- ۳. کنترل جابجایی به راست، برای فعال کردن عمل جابجایی به راست و خطوط ورودی وخروجی سریال مربوط به جابجایی راست؛
- ۴. کنترل جابجایی به چپ برای فعال کردن عمل جابجایی به چپ و خطوط ورودی وخروجی سریال مربوط به جابجایی چپ؛
 - ۵. یک کنترول بارکردن موازی برای فعال کردن انتقال موازی و n خط ورودی مربوط به انتقال موازی؛
 - ۶-n خط خروجی موازی؛

[\] Universal Shift Register


۷. حالت کنترولی که علی رغم وجود پالس ساعت معلومات را در رجیستر بدون تغییر نگه می دارد.

دیگر شیفت رجیسترها ممکن است، بعضی از امکانات فوق را با حداقل یک عمل جابه جایی یا شیفت داشته باشد.

جدول (۶–۸): جدول عملکرد شیفت رجیستر یونیورسال

Function Table for the Register

Mode Control		
s ₁	s ₀	Register Operation
0	0	No change
0	1	Shift right
1	0	Shift left
1	1	Parallel load



شكل (۶-۲۲): مدار شيفت رجيستر يونيورسال

6.0 ممارنده ا

شمارنده، یک رجیستر است که میتواند یک دنبالهیی از پیش تعیین شده از حالتها را دنبال کند. در شمارنده، گیتهای منطقی طوری به هم وصل شدهاند تا خروجی مورد نظر تأمین شود.

چرا به شمارنده نیازمندیم:

- **زمان بندی**: ساختن یک کلاک دقیق در فرکانسهای پایین (مثل ۱۰ hz) توسط کریستالها امکان پذیر نیست.
 - **■ ترتیب**: در پرتاب یک موشک:

پرکردن مخزنهای سوخت، آتش کردن موتور و ... باید مطابق یک تسلسل دقیق باشد.

■ **شمارش**: چراغهای راهنمایی، شمارش ماشینها در ترافیک، ساعت و ...

در این قسمت شمارندههای موج گونه و همزمان معرفی شدهاند:

۶.۵.۱ شمارندههای موج گونه^۲

رجیستری که بر اساس اعمال پالسهای (Pulse) ورودی وارد رشته حالات از پیش تعیین شده می شود، شمارنده نام دارد. پالسهای ورودی ممکن است، پالسهای ساعت و یا از یک منبع بیرونی با تسلسل ثابت و یا متغیر باشند.

رشته حالات ممکن است که رشته اعداد باینری و یا رشتهٔ حالات دیگری باشد. شمارنده یی که رشتهٔ اعداد باینری را دنبال می کند، شمارندهٔ باینری نامیده می شود. یک شمارند n بیتی متشکل از n فلیپ فلاپ بوده و می تواند، از n تا n باینری نامیده می شود.

شمارنده ها به دو صورت وجود دارند: شمارنده های موج گونه و شمارنده های همزمان. در یک شمارنده موج گونه، تغییر وضعیت خروجی فلیپ فلاپ به توان منبع تریگرکردن دیگر فلیپ فلاپها عمل می کند. به بیان دیگر ورودی C بعضی و یا همه فلیپ فلاپها با پالسهای ساعت مشترک تریگر راه اندازی نمی شوند. برعکس در شمارندهٔ همزمان، ورودی های C همه فلیپ فلاپها ساعت مشترک را دریافت می نمایند.

۶.۵.۲ شمارندهٔ موج گونه باینری^۳


یک شمارندهٔ موج گونهٔ باینری، از یک سری اتصال بین فلیپ فلاپهای متمم ساز تشکیل شده است که خروجی هرفلیپ فلاپ به ورودی C فلیپ فلاپ بالاتر وصل است. فلیپ فلاپی که کم ارزش ترین بیت را نگه

^r Ripple Counters

[\] Counter

^{*} Binary Ripple Counter

میدارد، پالسهای مورد مارش ((March را دریافت می کند. فلیپ فلاپ متمم ساز را می توان با یک فلیپ فلاپ JK فلاپ JK که در آن JK به هم وصل آند یا از یک فلیپ فلاپ T ساخت. سومین امکان استفاده از فلیپ فلاپ JK است که در آن خروجی متمم به ورودی JK وصل است. به این ترتیب ورودی JK همواره متمم حالت فعلی بوده و پالس ساعت بعدی موجب متمم شدن خروجی اصلی آن خواهد شد. نمودار منطقی دو شمارنده با فلیپ غلاپهای متمم ساز نوع JK در بخش باینری JK بیت در شکل (۲۴-۶) نشان داده شده است. شمارنده با فلیپ فلاپ به ورودی فلیپ فلاپ بعدی در رشته الف و نوع JK در بخش (ب) ساخته شده است. خروجی هر فلیپ فلاپ به ورودی فلیپ فلاپ بعدی در رشته متصل است. همان طور که گفته شد، فلیپ فلاپها در (الف) به طور دائم به منطق JK متصل آند. این شرایط موجب می شود JK می در ورودی JK فلیپ فلاپها در (الف) به طور دائم به منطق JK متصل آند. این شرایط موجب می شود JK فلیپ فلاپها به لبه منفی ورودی واکنش نشان می دهند. گذر منفی هنگامی رخ می هد که خروجی فلیپ فلاپ قبل که به JK وصل است، از JK به برود. برای درک عملکرد شمارنده باینری می هد که خروجی فلیپ فلاپ قبل که به JK وصل است، از JK به برود. برای درک عملکرد شمارنده باینری می ده به JK بیت به JK عدد باینری اول در جدول (JK) مراجعه کنید.



شكل (۶-۲۳): مدار شمارنده موج گونه

جدول (۶-۹): ترتیب شمارش باینری

Binary Count Sequence

A ₃	A ₂	<i>A</i> ₁	A_0
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0

مشکل شمارندههای موج گونه

- چون خروجی یک فلیپ فلاپ باعث کلاک خوردن فلیپ فلاپ بعدی میشود، خروجی فلیپ فلاپ بعدی با کمی تأخیر نسبت به کلاک اصلی معکوس میشود.
- این مسئله وقتی حادتر می شود که تعداد زیادی از این فلیپ فلاپها را به هم ببندیم. ممکن است خروجی آخرین فلیپ فلاپ نسبت به کلاک یک پالس ساعت تأخیر داشته باشد که قابل قبول نیست.

راه حل: استفاده از شمارندههای همزمان.

■ فرق شمارندههای همزمان با شمارندههای موج گونه در این است که کلاک تمام فلیپ فلاپها یکسان است و با هم تریگر میشوند.

۶.۵.۳ شمارندههای همزمان^۱

شمارندههای همزمان در اعمال پالس ساعت به ورودی فلیپ فلاپها با شمارندههای موج گونه تفاوت دارند. یک ساعت مشترک همه فلیپ فلاپها را به طور همزمان تریگر می کند در صورتی که در نوع شمارندههای موج گونه هر بار فقط یک فلیپ فلاپ تریگر می شود. تصمیم بر متمم شدن یک فلیپ فلاپ از مقادیر دادههای ورودی، مانند J و J در لبه ساعت معیین می شود. اگر J یا J باشد حالت فلیپ فلاپ متمم می شود. اگر J باشد، فلیپ فلاپ متمم می شود.

-

[\] Synchronous Counters


۶.۵.۴ شمارندهٔ باینری^۱

طراحی یک شمارندهٔ باینری آن قدر ساده است که نیازی به پیگیری مراحل طراحی را ندارد. در شمارنده باینری همزمان فلیپ فلاپ در واقع کم ارزش ترین مکان با هرپالس یکبار متمم می شود. فلیپ فلاپهای واقع در هر مکان هنگامی متمم می شود که همه فلیپ فلاپها پایین تر ۱ باشند. مثلاً، اگر حالت فعلی یک شمارنده ۴ بیت $A_1A_2A_1A_0$ بست که در مثال شمارنده ۴ بیت $A_1A_2A_1A_0$ بست که در مثال فوق A_1 مرتباً متمم می شود. A_1 هنگامی متمم می شود که A_1 برابر ۱ باشد. A_1 هنگامی ۱می شود که فوق A_1 باشد. با این وجود A_1 متمم نمی شود. زیرا، حالات فعلی $A_1A_1A_0$ ۱۱-است. چون حالت تمام ۱ وجود ندارد.

شمارندههای باینری همزمان الگوی منظمی دارند و میتوان آنها را با متمم کردن فلیپ فلاپها و گیتها ساخت. نظم الگو را میتوان با توجه به شکل (۱۲-۶) ملاحظه کرد. ورودیهای C همه فلیپ فلاپها به ساعت مشتر کی وصل اند. شمارنده با ورودی فعال ساز شمارش، فعال می شود. اگر ورودی فعال ساز C باشد، ورودی همه C ها و C ها برابر C خواهند بود. بنابراین، ساعت قادر نخواهد بود حالت شمارنده را عوض کند. در اولین سطح C ها برابر C خواهند بود. بنابراین، ساعت قادر نخواهد بود حالت شمارنده را عوض کند. در اولین سطح C ها برابر C خواهند بود بنابراین، ساعت قادر نخواهد بود مطحها C ها به شرطی C هستند که سطح C همارنده فعال شود C و ورودی شمارش هم فعال شده باشد. در هر طبقه، زنجیره گیتهای همه طبقات کم ارزش تر آنها برابر C و ورودی شمارش هم فعال شده باشد. در هر طبقه، زنجیره گیتهای C همه فلیپ فلاپ اضافی خواهد داشت و هر گاه همه فلیپ فلاپهای طبقات قبل C شوند، خروجی C همه برابر C خواهند بود.

توجه داشته باشید که فلیپ فلاپها در لبهٔ مثبت ساعت تریگر می شوند. قطبیت ساعت، آن طور که در شمارنده های موج گونه مهم بود، در این جا اهمیت ندارد. شمارنده هم زمان با هر یک از دولبهٔ مثبت یا منفی T پالس ساعت تریگر می شود. فلیپ فلاپهای متمه ساز در یک شمارندهٔ باینری می توانند، از نوع T یا T یا T با گیتهای T باشند. هم عرضی سه نوع فلیپ فلاپ در شکل مشخص شده است.

¹ Binary Counter



شکل (۶-۲۴۰): شمارنده همزمان باینری



خلاصهٔ فصل ششم

مدارهای ترتیبی مدارهاییاند که علاوه بر ورودی فعلی، مقدار ورودیهای قبلی نیز بر خروجیشان اثر می گذارد. از اینرو مدارهای ترتیبی در ساخت مدارها و عناصر حافظه استفاده می شوند. مدارهای ترتیبی دو نوع، همزمان و ناهمزمان هستند. عامل همزمانی در مداردهای ترتیبی ساعت یا کلاک است. عنصر پایه و اصلی در ساخت عناصر حافظه لچها هستند. تمام فلیپ فلاپها توسط لچ ساخته می شوند. هر فلیپ فلاپ توانایی ذخیره سازی یک بیت باینری را دارد.

رجیسترها و شمارنده ها، دستهٔ دیگری از عناصر حافظه هستند که توسط فلیپ فلاپها ساخته می شوند. ریجسترها برای ذخیره مجموعه بی از بیتها استفاده می شوند. شمارنده ها، ترتیبی از اعداد را پیگیری می کنند و برای شمارش به کار می روند. شمارنده های به دونوع کلی، شمارنده های هم زمان و شمارنده های موج گونه تقسیم می شوند. مهم ترین مشکل شمارنده های موج گونه تأخیر می باشد. به دلیل همین مشکل نیاز به شمارنده های هم زمان داریم.

سوالات و فعالیت های فصل ششم

۱. مدار و جدول عملكرد مربوط به لچ SR با ورودي كنترول را رسم كنيد.

- ۲. مدار و جدول عملکرد مربوط به لچ D را رسم کنید.
- ۳. مدار و جدول عملكرد فليپ فلاپ JK را رسم كنيد.
- ۴. مدار مربوط به شیفت ریجیستر ۸ بیتی را رسم کنید.
 - ۵. مدار مربوط به جمع کننده سریال را رسم کنید.
- ۶. مدار مربوط به شمارندهی همزمان ۴ بیتی را رسم کنید.

فعاليت ها

- ۱. مدار و جدول عملکرد مربوط به لچ SR با گیت NOR را در شبیه سازی، مانند logisim رسم کنید.
 - ۲. مدار و جدول عملکرد مربوط به لچ D را در شبیه سازی، مانند logisim رسم کنید.
- ۳. مدار و جدول عملکرد فلیپ فلاپ D حساس به لبه مثبت را در شبیه سازی، مانند D رسم کنید.
 - ۴. مدار مربوط به ریجیستر ۴ بیتی را در شبیه سازی، مانند logisim رسم کنید.
 - ۵. مدار مربوط به شیفت ریجیستر ۴ بیتی را در شبیهسازی، مانند logisim رسم کنید.
 - ۶. مدار مربوط به شمارندهٔ همزمان ۴ بیتی رادر شبیهسازی، مانند logisim رسم کنید.

منابع و مأخذ

- 1. M. Morris Mano, Michael D. Ciletti,2011.Digital Design, 5th ed, Upper Saddle River, NJ: Prentice Hall.
- 2. C avanagh, J. J. 1984. Digital Computer Arithmetic. New York: McGraw-Hill.
- 3. M ano, M. M. 1988. Computer Engineering: Hardware Design. Englewood Cliffs, NJ: Prentice-Hall.
- 4. N elson, V. P., H. T. N agle, J. D. I rwin, and B. D. C arroll. 1997. Digital Logic Circuit Analysis and Design. Upper Saddle River, NJ: Prentice Hall.
- 5. S chmid, H. 1974. Decimal Computation. New York: John Wiley.
- 6. Katz, R. H. and Borriello, G. 2004. Contemporary Logic Design, 2nd ed. Upper Saddle River, NJ: Prentice-Hall.
- 7. Boole, G. 1854. An Investigation of the Laws of Thought. New York: Dover.
- 8. D ietmeyer, D. L. 1988. Logic Design of Digital Systems, 3rd ed. Boston: Allyn and Bacon.
- 9. H untington, E. V. Sets of independent postulates for the algebra of logic. Trans. Am. Math. Soc., 5 (1904): 288–309.
- IEEE Standard Hardware Description Language Based on the Verilog Hardware Description Language, Language Reference Manual (LRM), IEEE Std.1364-1995, 1996, 2001,2005, The Institute of Electrical and Electronics Engineers, Piscataway, NJ.
- 11. IEEE Standard VHDL Language Reference Manual (LRM), IEEE Std. 1076-1987, 1988, The Institute of Electrical and Electronics Engineers, Piscataway, NJ.
- 12. M ano, M. M. and C. R. K ime. 2000. Logic and Computer Design Fundamentals, 2nd ed. Upper Saddle River, NJ: Prentice Hall.
- 13. S hannon, C. E. A symbolic analysis of relay and switching circuits. Trans. AIEE, 57 (1938): 713–723.
- ۱۴. مانو، موریس، ترجمه دکترقدرت سپید نام (۱۳۸۲)، طراحی دیجیتل، ویرایش سوم، انتشارات خراسان، مشهد ایران.