Gowin DDS II IP

用户指南

IPUG1041-1.0,2023-10-10

版权所有 © 2023 广东高云半导体科技股份有限公司

GOWIN高云, , Gowin以及高云均为广东高云半导体科技股份有限公司注册商标，本手册中提到的其他任何商标，其所有权利属其拥有者所有。未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止反言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和／或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2023/10/10	1.0	初始版本。

目录

目录 i
图目录 iii
表目录 iv
1 关于本手册 1
1.1 手册内容 1
1.2 相关文档 1
1.3 术语、缩略语 1
1.4 技术支持与反馈 2
2 功能简介 3
2.1 概述 3
2.2 主要特征 3
2.3 资源利用 4
3 功能描述 5
3.1 系统框图 5
3.2 端口列表 6
3.3 接口时序 8
3.3.1 CONFIG 接口 8
3.3.2 PHASE 接口 8
3.3.3 OUTPUT 接口 9
4 设计说明 10
4.1 基本原理 10
4.1.1 基于相位截断的 DDS 10
4.1.2 基于相位抖动的 DDS 12
4.1.3 基于泰勒级数校正的 DDS 14
4.2 DDS 种类选择 14
4.3 多通道设计 15
4.4 延迟 15
4.5 参数换算关系 16

5 界面配置 17
6 参考设计 22
6.1 参考设计 22
6.2 操作步骤 22
7 文件交付 23
7.1 文档 23
7.2 设计源代码（加密） 23
7.3 参考设计 23

图目录

图 3-1 Gowin DDS II IP 结构图 5
图 3-2 Gowin DDS II IP 端口示意图 6
图 3-3 CONFIG 接口时序图 8
图 3-4 Flash 接口时序图 9
图 3-5 OUTPUT 接口时序图 9
图 4-1 相位截断 DDS 结构图 10
图 4-2 N = 27、M=16、D=16 时，SFDR 仿真分析 11
图 4-3 N = 27、M=16、D=20 时，SFDR 仿真分析 12
图 4-4 N = 27、M=16、D=16 时，Phase Truncation DDS SFDR 仿真分析 13
图 4-5 N = 27、M=14、D=16 时，Phase Dithered DDS SFDR 仿真分析 13
图 4-6 N = 27、M=22（SFDR = 132dB）时，基于泰勒级数校正的 DDS 仿真分析 14
图 4-7 噪声整形区间图 15
图 4-8 输出延迟示意图 15
图 5-1 打开 DDS II IP 17
图 5-2 Implementation 选项卡 18
图 5-3 选择 System Parameters 时界面 20
图 5-4 选择 Hardware Parameters 时界面 21
图 6-1 抓取 DDS 数据 22
图 6-2 波形读取和分析 22

表目录

表 1-1 术语、缩略语 1
表 2-1 Gowin DDS II IP 概述 3
表 2-2 Gowin DDS II IP 占用资源 4
表 3-1 核端口定义 7
表 7-1 文档列表 23
表 7-2 Gowin DDS II IP 设计源代码列表 23
表 7-3 Gowin DDS II IP RefDesign 文件夹内容列表 23

1 关于本手册

1.1 手册内容

Gowin DDS II IP 用户指南主要包括功能简介、功能描述、GUI 调用参考设计等，旨在帮助用户快速了解 Gowin DDS II IP 的产品特性、特点及使用方法。本手册中的软件界面截图参考的是 1.9.9 Beta-3 版本，因软件版本升级，部分信息可能会略有差异，具体以用户软件版本的信息为准。

1.2 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可以下载、查看 FPGA 产品相关文档：

- SUG100，Gowin 云源软件用户指南
- DS1228，Arora V FPGA 产品概述
- DS981，Arora V 138K & 75K FPGA 产品数据手册

1.3 术语、缩略语

本手册中出现的相关术语、缩略语及相关释义如表 1-1 所示。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
DDS	Direct Digital Synthesizer	直接数字式频率合成器
FPGA	Field Programmable Gate Array	现场可编程门阵列
FSK	Frequency Shift Keying	频移键控
IP	Intellectual Property	知识产权
LUT	Lookup Table	查找表
NCO	Numerically Controlled Oscillator	数控振荡器
PINC	Phase Increment	相位增量
POFF	Phase Offset	相位偏移
PSK	Phase Shift Keying	相移键控
SFDR	Spurious Free Dynamic Range	无杂散动态范围

1.4 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：www.gowinsemi.com.cn

E-mail：support@gowinsemi.com

Tel：+86 755 8262 0391

2 功能简介

2.1 概述

直接数字合成器（DDS）或数控振荡器（NCO）是许多数字通信系统中的重要部件。正交合成器用于构造数字下变频器和上变频器、解调器，并实现各种类型的调制方案，包括 PSK（相移键控）、FSK（频移键控）等。数字生成复数或实数正弦曲线的常用方法采用查找表方案。查找表存储正弦曲线的样本。数字积分器用于生成合适的相位自变量，该相位自变量由查找表映射到期望的波形。简单的用户界面接受系统级参数，例如所需的输出频率和所生成波形的杂散抑制。

表 2-1 Gowin DDS II IP 概述

Gowin DDS II IP	
逻辑资源	参见表 2-2
交付文件	
设计文件	Verilog(encrypted)
参考设计	Verilog
TestBench	Verilog
测试设计流程	
综合软件	GowinSynthesis
应用软件	Gowin Software（V1.9.9.Beta-3 及以上）

注！

可登录高云半导体网站查看芯片支持信息。

2.2 主要特征

- 相位发生器和 SIN/COS 查找表可以单独生成，也可以与可选的抖动一起生成，以提供完整的 DDS 解决方案
- 正弦、余弦或正交输出
- 可选的每通道累积相位重新同步
- 可选的相位抖动可扩展谱线能量，以实现更大的无杂散动态范围(SFDR)

- 相位抖动或泰勒级数校正选项使用最少的FPGA 资源提供高动态范围信号，支持 24dB 至 150dB 的 SFDR
- 多达 16 个独立的时分复用通道
- 使用高达 48 位相位累加器实现精细频率分辨率
- 4 位至 25 位有符号输出样本精度

2.3 资源利用

通过 Verilog 语言实现 Gowin DDS II IP。因使用器件的密度、速度和等级不同，其性能和资源利用情况可能不同。以高云 GW5AT 系列 FPGA 为例，DDS II IP 资源利用情况如表 2-2 所示。

表 2-2 Gowin DDS II IP 占用资源


Setting	Noise Shaping	Resource					
		Register	LUT	ALU	BSRAM	SSRAM	DSP
Clock:100MHz channels:1 SFDR:96dB Freq Resolution:1Hz	None	580	266	54	15	0	0
	Phase Dither	645	274	81	4	0	0
	Taylor Series Corrected	646	312	86	1	0	3

3 功能描述

3.1 系统框图

Gowin DDS II IP 的结构如图 3-1 所示。

图 3-1 Gowin DDS II IP 结构图



Phase Generator

相位发生器由一个累加器和一个可选加法器组成，可选加法器用于提供相位偏移的加法。相位增量（PINC）和相位偏移（POFF）可以独立配置为固定、可编程（使用 CONFIG 接口）或流式（使用输入 PHASE 接口）。

- 当 PINC 或者 POFF 设置为固定时，DDS 输出频率是在 GUI 中设置的，并且在设置后无法调整。
- 当 PINC 或者 POFF 设置为可编程时，CONFIG 接口用于配置 PINC 或者 POFF，如果 PINC 和 POFF 均未设置为可编程，则没有 CONFIG 接口。
- 当 PINC 或者 POFF 设置为流式时，PHASE 接口用于配置 PINC 或者 POFF，如果 PINC 和 POFF 均未设置为可编程，则没有 PHASE 接口。

- 当 PINC 设置为流式时，可以配置可选的 phase_resync。当 phase_resync 为高时，将重置对应通道的累积相位。

当使用系统参数（System Parameter）时，PINC 和 POFF 不是直接输入的，而是根据输入的输出频率和相位角计算。注意当计算出来的 PINC 和 POFF 不是整数的时候，会进行四舍五入，此时实际的输出频率和相位角与输入的输出频率和相位角会存在误差。

SIN/COS LUT

当配置为 SIN/COS LUT Only 时，不实现相位生成器，并且使用 PHASE 接口的 phase 端口输入相位，并使用查找表将其转换为正弦和余弦输出。通过利用正弦波形的对称性来实现有效的存储器使用。核心可以配置为仅正弦输出、仅余弦输出或两者（正交）输出。使用可选的泰勒级数校正可以提高精度，这利用了 FPGA 上的 DSP 资源，支持实现更高的 SFDR。

Phase Generator and SIN/COS LUT (DDS)

相位发生器与 SIN/COS LUT 结合使用，以提供相位截断 DDS 或泰勒级数校正 DDS。可以在两个块之间添加可选的抖动发生器，以实现相位抖动 DDS。

3.2 端口列表

Gowin DDS II IP 根据设置模式的不同，端口也会有所不同。IP 核的 IO 端口如图 3-2 所示

图 3-2 Gowin DDS II IP 端口示意图




表 3-1 核端口定义

信号名称	方向	描述
clk_i	IN	系统时钟
rst_n_i	IN	复位信号 0：复位 1：工作
phase_valid_i	IN	PHASE接口输入有效，拉高为有效
phase_i[N[1]-1 : 0]	IN	直接设置相位，只有设置为SIN COS Lut Only模式时才存在
phase_inc_i[N[1]-1 : 0]	IN	设置相位增量
phase_off_i[N[1]-1 : 0]	IN	设置相位偏移
phase_resync_i	IN	重置相位累加器，置1时有效
phase_tlast_i	IN	多通道时，此信号存在，指示最后一个通道的标志
phase_tlast_missing_o	OUT	多通道时，此信号存在。如果检测到phase_tlast_i缺失，该信号置1
phase_tlast_unexpected_o	OUT	多通道时，此信号存在。如果检测到phase_tlast_i位置不对，该信号置1
config_valid_i	IN	CONFIG接口输入有效，拉高为有效
config_inc_i[N[1]-1 : 0]	IN	设置相位增量
config_off_i[N[1]-1 : 0]	IN	设置相位偏移
config_tlast_i	IN	多通道时，此信号存在，指示最后一个通道的标志
config_tlast_missing_o	OUT	多通道时，此信号存在。如果检测到config_tlast_i缺失，该信号置1
config_tlast_unexpected_o	OUT	多通道时，此信号存在。如果检测到config_tlast_i位置不对，该信号置1
data_valid_o	OUT	数据输出，高时有效
phase_out_o[N[1]-1 : 0]	OUT	相位输出
cosine_o[D[2]-1 : 0]	OUT	余弦信号输出
sine_o[D[2]-1 : 0]	OUT	正弦信号输出
chan_id_o[ceil(log2(X[3]))-1 : 0]	OUT	多通道时，可选的通道ID输出

注！

[1]N 表示相位累加器位宽；
[2]D 表示输出正弦余弦信号位宽；
[3]X 表示通道数。

3.3 接口时序

3.3.1 CONFIG 接口


CONFIG 接口包含 config_valid_i、config_inc_i、config_off_i、config_tlast_i、config_tlast_missing_o、config_tlast_unexpected_o 等信号。

只有在 PINC 和 POFF 任意一个配置为 Programmable 时，该接口存在，且只有在多通道时，config_tlast_i、config_tlast_missing_o、config_tlast_unexpected_o 才存在。

要对 CONFIG 通道进行编程，必须一次进行 N 次传输，其中 N 是通道数。每个传输包含从通道 0 开始的每个通道的 PINC 和/或 POFF 值。只有通道（索引 N-1）的最后一个传输必须置位 tlast。如果不这样做，将导致 config_tlast_missing 或 config_tlast_unexpected 输出在一个周期内被置位。

CONFIG 接口是非阻塞的，在配置的同时输出信号不会停止，CONFIG 接口适用于系统模式的切换、频率的切换等对于 PINC 和 POFF 改变不频繁的应用。

图 3-3 CONFIG 接口时序图



3.3.2 PHASE 接口


PHASE 接口包含 phase_valid_i、phase_inc_i、phase_off_i、phase_tlast_i、phase_tlast_missing_o、phase_tlast_unexpected_o 等信号，还有一个在设置为 COS SIN LUT only 模式下的 phase_i 信号。

只有在 PINC 和 POFF 任意一个配置为 Streaming 时，该接口存在，且只有在多通道时，phase_tlast_i、phase_tlast_missing_o、phase _tlast_unexpected_o 才存在。

要对 PHASE 通道进行编程，必须进行循环的 N 次传输，其中 N 是通道数。 每个传输包含从通道 0 开始的每个通道的 PINC 和/或 POFF 值。只有通道（索引 N-1）的最后一个传输必须置位 tlast。如果不这样做，将导致 phase_tlast_missing 或 phase _tlast_unexpected 输出在一个周期内被置位。

PHASE 接口适用于 DDS 编译器要执行动态功能（例如相位或频率调制）的应用，PINC 或者 POFF 实时都在变化，其中每个输入样本都有一个输出样本。输入和输出之间存在一对一关系，表明 PHASE 通道上的输入数据无效会传播为输出通道上的数据无效。


图 3-4 Flash 接口时序图



3.3.3 OUTPUT 接口

OUTPUT 接口包含 data_valid_o、cosine_o、sine_o、phase_out_o、chan_id_o 等信号，cosine_o、sine_o、phase_out_o、chan_id_o 都是可选输出，chan_id_o 需要在多通道下进行可选输出。

图 3-5 OUTPUT 接口时序图




4 设计说明

4.1 基本原理

4.1.1 基于相位截断的 DDS

相位截断 DDS(Phase Truncation DDS)结构如下图所示，这也是最基本的 DDS 结构

图 4-1 相位截断 DDS 结构图



图中 Fc 为每个通道的参考时钟频率，K 为频率增量，也可称为频率控制字，N 为相位累加器的位数，M 为对波形查找表存储器寻址的位数，Fo 是 DDS 输出正交信号的频率，D 为输出信号的幅度位宽。

1. DDS 频率分辨率

频率分辨率是 DDS 每个通道的工作时钟和累加器位宽的函数。工作时钟固定时，累加器的宽度决定了 DDS 的频率分辨率，为了实现比较高的频率分辨率，常要求累加器的位宽足够大，频率分辨率计算公式为：

$\Delta f = Fc/2^N$。

例如 Fc = 100MHz，N = 27，$\Delta f = 0.745Hz$

2. DDS 输出频率

DDS 输出频率计算公式为:

Fo = Fc*K/2^N

由于受到频率分辨率的制约，设定的频率输出与实际的频率输出会存在

一定误差，但不会超过 Δf/2。

3. DDS 频谱纯度

DDS 的杂散来源有 2 个：

- 相位截断。为了得到很高的频率分辨率，一般会将相位累加器的位数 N 做的很大，但由于受波形查找表存储器容量的限制，实际用来寻址的位数 M 通常要小于 N，相位的截断会产生相位抖动，导致相位截断误差。相位截断误差产生大量的谐波信号，相位截断带来大量离散的杂散谱线，最大的杂散由 M 决定的，约为 6×M
- 幅度量化。波形查找表中存储的正交幅度值是用 2 进制数来表示的，对于超过 M 位的 2 进制幅度值，必须进行量化处理，这会引入量化误差。量化一般采用舍入量化方式，幅值量化误差在 DDS 输出频谱上表现为背景噪声，可采用经验公式 SNR(dB) = 6.02 × D + 1.76 公式进行估算。

综上所述，假如期望 DDS 的 SFDR = Q，那么 M= ceil(Q/6)，近似的 D= ceil(Q/6)。


假定要求的 DDS 频率分辨率为 1Hz，SFDR = 96dB，DDS 通道的工作时钟为 100MHz，则要求累加器的位宽 N:

N = ceil(log2(10^8/1)) = 27。

由于过量的存储数据要求，全精度相位累加器用来做为波形查找表的索引地址很难实现，27 bits 位宽的查找表深度为 2^27。因此，根据 SFDR = 96 的要求，我们得到 M=16，D=16。


N = 27、M=16、D=16 时，SFDR 的仿真分析如下图所示：

图 4-2 N = 27、M=16、D=16 时，SFDR 仿真分析



N = 27、M=16、D=20 时，SFDR 的仿真分析如下图所示：

图 4-3 N = 27、M=16、D=20 时，SFDR 仿真分析



从上面两个图可见，两者的 SFDR 都是等于 96。可见在有相位截断的 DDS，通过提高输出幅度位宽无法提升 SFDR 性能。

4.1.2 基于相位抖动的 DDS


基于相位抖动的 DDS(Phase Dithered DDS)是 Phase Truncation DDS 的一种优化，Phase Truncation DDS 中的相位截断误差有一种周期性，如果能破坏其周期性，就可以减少 DDS 的杂散水平。Phase Dithered 主要是把周期性、有规律以及确定性的杂散信号转换成随机的、无规律的相位噪声。其实现的方式是在每一个时钟周期，给相位累加器输出加入满足一定统计特性的随机信号，打乱原来相位误差的周期性。

与相位截断设计相比，抖动 DDS 提供了 12dB 或者更高的附加无杂散动态范围（SFDR）。这是通过扩展相位误差信号的频谱能量来实现的，实现抖动序列生成器所需的额外逻辑资源很小。

假如期望 DDS 的 SFDR = Q，当使用 Phase Dithered DDS 时，M= ceil(Q/6)-2, D= ceil(Q/6)。


N = 27、M=16、D=16 时，Phase Truncation DDS SFDR 的仿真分析如下图所示：

图 4-4 N = 27、M=16、D=16 时，Phase Truncation DDS SFDR 仿真分析



N = 27、M=14、D=16 时，Phase Dithered DDS SFDR 的仿真分析如下图所示：

图 4-5 N = 27、M=14、D=16 时，Phase Dithered DDS SFDR 仿真分析



N = 27、M=16、D=16 时，在 GW5AT FPGA 中编译需要 15 个 BSRAM

N = 27、M=14、D=16 时，在 GW5AT FPGA 中编译需要 4 个 BSRAM


从上面两个图可见，Phase Dithered DDS 只需要约 1/4 的存储器资源的条件下，达到或者超过 Phase Truncation DDS 的 SFDR 性能水平。

4.1.3 基于泰勒级数校正的 DDS

Phase Dithered DDS 相比于 Phase Truncation DDS 节约了存储器资源，但如果对 SFDR 的要求提出了更高的要求，存储器的深度还是会很大。由于 FPGA 器件中存在可以大量使用的乘法器资源，我们可以采用一种方法把量化舍弃的分数位用作校正查找表输出值，产生非常高的 SFDR。这里引入了泰勒级数校正算法，叫做基于泰勒级数校正的 DDS(Taylor Series Corrected DDS)。

当我们需要 N = 27、M=22（SFDR = 132dB）时，基于泰勒级数校正的 DDS 的仿真分析如下图所示。

图 4-6 N = 27、M=22（SFDR = 132dB）时，基于泰勒级数校正的 DDS 仿真分析



在 GW5AT FPGA 中编译只需要 1 个 BSRAM，3 个 DSP 资源，大大优化了存储资源。


4.2 DDS 种类选择

以上三种 DDS 的选择，需要考虑 DDS 的性能需求，资源占用等情况来进行选择。

- 当 SFDR 要求低时，占用的存储器资源很少，可以采用 Phase Truncation DDS 即可满足要求。
- 当 SFDR 要求中等时，如果采用 Phase Dithered DDS，如果占用的存储器资源不多，则可以考虑选用，此时不会占用 DSP 资源。
- 当 SFDR 要求高时，则必须使用 Taylor Series Corrected DDS，使用 DSP 资源有效的降低对存储器资源的消耗。

下图显示了三种相位噪声整形选项运行的 SFDR 和相位宽度区域的适用范围，重叠区域表示有多种选项可以选择。

图 4-7 噪声整形区间图




4.3 多通道设计

当为多个通道配置时，DDS 或相位发生器部分以时间复用的方式为每个通道生成输出。因此，特定通道的输出每 N 个周期发生一次，其中 N 是在定制核心时选择的通道数量，首先给出通道 0 的输出。

4.4 延迟

内核的延迟可以通过用户界面指定，可以用来调整时序或者优化时序性能。对于 PHASE 接口，该延迟仅有明确的指示，对于 Streaming 输入，延迟指定输入和关联输出之间的周期数。

图 4-8 输出延迟示意图



对于 CONFIG 接口，该延迟仅仅仅用于提升时序性能，不作为输入和输出的相关性设定。

4.5 参数换算关系

在 Parameter selection 中，System Parameters 和 Hardware Parameters 可以互相换算。

假如每个通道的时钟为 Fc(Hz)

在 System Parameters 中，设定 SFDR =A(dB), FreqResolution = B(Hz)，换算到 Hardware Parameters 中：

PhaseWidth = Ceil(log2(Fc/ B))

OutputWidth = Ceil(A / 6)

同样的，Hardware Parameters 中，设定 PhaseWidth = A(bit), OutputWidth = B(bit)，换算到 System Parameters 中：


SFDR = B×6

FreqResolution = Fc/2^A

5 界面配置

在高云半导体云源软件界面菜单栏 Tools 下，可启动 IPCore Generator 工具，完成调用并配置 DDS II IP。

图 5-1 打开 DDS II IP



Configuration 选项卡

- Configuration Options：可选“Phase Generator and SIN COS LUT”，“Phase Generator Only”，“SIN COS LUT Only”。
- System Clock(MHz)：输入时钟。

- Number of Channels：表示内核中包含几个通道，可写范围 1-16。
- Frequency per Channel：显示每个通道实际的频率，数值为 System Clock(MHz)/ Number of Channels。
- Parameter Selection：参数选择，可选 System Parameters 或者 Hardware Parameters。System Parameters 根据性能的需求进行设置，Hardware Parameters 根据实际硬件参数进行设置。

  选择 System Parameters 时：


  - Spurious Free Dynamic Range(dB)：无杂散动态范围，可选 24-150dB，这个参数用来计算输出位宽
  - Frequency Resolution(Hz)：频率分辨率，设置范围为[Frequency per Channel/2^48, Frequency per Channel/2^4]，这个参数用来计算累加器的宽度
  - Noise Shaping：可选 None、Phase Dithering、Taylor Series Corrected

  选择 Hardware Parameters 时：

  - Noise Shaping：可选 None、Phase Dithering、Taylor Series Corrected
  - Phase Width：设置范围为 4-48
  - Output Width：设置范围为 4-25

Implementation 选项卡

图 5-2 Implementation 选项卡




- Phase Increment Programmability：相位增量可编程性，选择设置 PINC 值的方式。
  - Fixed：PINC 在生成时是固定的，在运行时不能更改，Fixed 需要最少的资源
  - Programmable：PINC 值可在运行时使用 CONFIG 通道更改，当 DDS 频率在不同的操作模式之间变化时，建议选择该选项
  - Streaming：PINC 值直接取自输入 PHASE 通道，当 PINC 值必须经常更改时，或者例如当需要频率调制时，建议选择该选项
- resync：选中时，PHASE 通道具有一个 Resync 端口。当置 1 时，该位对应的通道的相位累加器复位。该周期的累积相位的值是伴随 RESYNC 置 1 时的 PINC 值加上 POFF 值。
- Phase Offset Programmability：相位偏移可编程性，选择设置 POFF 值的方式。
  - None：没有相位偏移生成，也没有生成所需的硬件，节省了 FPGA 资源
  - Fixed：POFF 在生成时是固定的，在运行时不能更改
  - Programmable：POFF 值可使用 CONFIG 通道更改，当 DDS 相位在不同的操作模式之间变化时，建议使用此方法
  - Streaming：POFF 值可以使用输入 CONFIG 通道进行更改，当 POFF 值必须经常改变时，或者例如当需要相位调制时，建议选择该选项
- Output：可选输出 Sine 或者 Cosine 或者两者都输出。
  - Has Phase Out：可选输出当前的相位值
  - Chan ID Out：当配置为多通道时，可选输出当前的通道 ID 指示
- Latency：延迟值设置值。减少延迟值，会减少流水线的数量，并且通常节省资源。增加延迟值，会增加流水线的数量，时序或许会有优化，其中延迟周期由以下各项产生。
  - 流式相位增量
  - SIN/COS LUT 中的块 ROM
  - 泰勒级数校正的处理延迟

Output Setting 选项卡

当相位增量或相位偏移为固定或可编程时，将出现以下选项用于输入参数。如果可编程，则寄存器的初始值通过参数输入页指定。

当 Parameter Selection 选择 System Parameters 时，显示如下图：


图 5-3 选择 System Parameters 时界面



- 输出频率：当“Parameter Selection”设置为“System Parameters”并且“Phase Offset Programmability”为“Fixed”或“Programmable”时，会出现此选项。对于每个通道，可以在表中输入独立的频率（MHz）。允许的范围显示为 0 至 Fs（其中 Fs 是每个通道的频率）。Fs/2 到 Fs 的值分别映射到-Fs/2 到 0，因此可用于输入负频率。
- 相位偏移角度：当“Parameter Selection”设置为“System Parameters”并且“Phase Offset Programmability”为“Fixed”或“Programmable”时，会出现此选项。该表允许将每个通道的相位偏移指定为周期的一部分。标准模式的有效范围是 0 到 1.0。例如输入 0.5 表示 180°（即 π 弧度）。

  当 Parameter Selection 选择 Hardware Parameters 时，显示如下图：

图 5-4 选择 Hardware Parameters 时界面



- 相位角增量值：当“Parameter Selection”设置为“Hardware Parameters”并且“Phase Offset Programmability”为“Fixed”或“Programmable”时，会出现此选项。 值必须以十六进制形式输入。 范围是 0 到 2^PhaseWidth-1。
- 相位偏移值：当“Parameter Selection”设置为“Hardware Parameters”且并且“Phase Offset Programmability”为“Fixed”或“Programmable”时，会出现此选项。值必须以十六进制形式输入。范围是范围是 0 到 2^PhaseWidth-1。

6 参考设计

详细信息请参见高云半导体官网 DDS II IP 相关参考设计。


6.1 参考设计

本节主要介绍 DDS II IP 的参考设计实例的搭建及其使用方法。DDS II 的设计实例只有一个模块，详细信息见 DDS II IP 的 Reference design。

6.2 操作步骤


1. 通过 GAO 抓取 DDS 数据，并且导出 scv 文件。

图 6-1 抓取 DDS 数据



2. 将 scv 文件的数值取出来，通过 matlab 等软件进行波形读取和分析。

图 6-2 波形读取和分析



7 文件交付

Gowin DDS II IP 交付文件主要包含三个部分，分别为：文档、设计源代码和参考设计。

7.1 文档

文件夹主要包含用户指南 PDF 文档。

表 7-1 文档列表

名称	描述
IPUG1019，Gowin DDS II IP 用户指南	高云 DDS II IP 用户手册，即本手册

7.2 设计源代码（加密）

加密代码文件夹包含 Gowin DDS II IP 的 RTL 加密代码，供 GUI 使用，以配合高云半导体云源软件产生用户所需的 IP 核。

表 7-2 Gowin DDS II IP 设计源代码列表

名称	描述
dds_ii_core.v	IP 核顶层文件，给用户提供接口信息，加密。

7.3 参考设计

Gowin DDS II RefDesign 文件夹主要包含 Gowin DDS II IP 的网表文件，用户参考设计，约束文件、顶层文件及工程文件夹等。

表 7-3 Gowin DDS II IP RefDesign 文件夹内容列表

名称	描述
top.v	参考设计的顶层 module
top.cst	工程物理约束文件
top.sdc	工程时序约束文件
top.gao	工程数据抓取文件
dds_ii.v	DDS II 模块，加密


GOWIN高云
智慧逻辑 定制未来