Gowin 先进先出队列(FIFO) IP
用户指南

UG105-1.08, 2025-09-26

版权所有 © 2025 广东高云半导体科技股份有限公司

GOWIN高云、GOWIN、、GOWINSEMI、GOWIN、Gowin、高云、晨熙、小蜜蜂、LittleBee、Arora-V、GowinPnR、GoBridge 均为广东高云半导体科技股份有限公司注册商标，本手册中提到的其他任何商标，其所有权利属其拥有者所有。未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止反言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和／或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2016/08/12	1.00	初始版本。
2016/10/27	1.01	适用 GW2AR 系列 FPGA 产品。
2017/05/25	1.02	更新 FIFO/FIFO SC 相关配置信息。
2018/04/20	1.03	● 更新 GW2AR-55 和 GW2AR-18 IP 性能和资源使用； ● 新增 FWFT 功能介绍。
2018/07/17	1.04	● 更新 GW2AR-55 和 GW2AR-18 IP 性能和资源使用； ● 新增 GW1N-4 性能和资源使用； ● 使用新的资源统计方式。
2019/03/28	1.05	更新部分时序图。
2020/06/15	1.06	● 更新 IP 配置图； ● 更新表 5-1 注描述。
2021/02/04	1.07	更新第 4 章时序说明。
2025/09/26	1.08	● 更新 *4 时序说明*章节中的 IP 配置截图； ● 更新 *5 Gowin FIFO/FIFO SC IP 配置*章节截图及相关描述； ● 移除参考设计章节； ● 更新 *1.2 相关文档*。

目录

图目录.....ii
表目录.....iii
1 手册内容..... 1
1.1 关于本手册..... 1
1.2 相关文档.....1
1.3 术语、缩略语.....2
1.4 技术支持与反馈.....2
2 FIFO 概述..... 3
2.1 FIFO 简介.....3
2.2 Gowin FIFO/FIFO SC IP 简介..... 4
2.3 Gowin FIFO/FIFO SC IP 功能及特征..... 5
2.3.1 Gowin FIFO IP 功能及特征..... 5
2.3.2 Gowin FIFO SC IP 功能及特征..... 5
2.4 Gowin FIFO IP 最大频率和资源利用率.....6
2.5 Gowin FIFO SC IP 最大频率和资源利用率.....10
3 端口描述..... 13
3.1 Gowin FIFO IP 端口..... 13
3.2 Gowin FIFO SC IP 端口..... 14
4 时序说明..... 15
4.1 FIFO 信号时序.....15
4.2 FIFO SC 信号时序.....28
5 Gowin FIFO/FIFO SC IP 配置.....40
5.1 Gowin FIFO IP 配置..... 40
5.2 Gowin FIFO SC IP 配置..... 45

图目录

图 2-1 异步 FIFO 结构示意图.....3
图 2-2 FIFO SC 结构示意图.....4
图 4-1 FIFO 配置.....16
图 4-2 FIFO IP 配置时序.....17
图 4-3 FIFO 配置.....18
图 4-4 FIFO IP 配置时序.....19
图 4-5 FIFO 配置.....20
图 4-6 FIFO IP 配置时序.....21
图 4-7 FIFO 配置.....22
图 4-8 FIFO IP 配置时序.....23
图 4-9 FIFO 配置.....24
图 4-10 FIFO IP 配置时序.....25
图 4-11 FIFO 配置.....26
图 4-12 FIFO IP 配置时序.....27
图 4-13 FIFO SC 配置.....28
图 4-14 FIFO SC IP 配置时序.....29
图 4-15 FIFO SC 配置.....30
图 4-16 FIFO SC IP 配置时序.....31
图 4-17 FIFO SC 配置.....32
图 4-18 FIFO SC IP 配置时序.....33
图 4-19 FIFO SC 配置.....34
图 4-20 FIFO SC IP 配置时序.....35
图 4-21 FIFO SC 配置.....36
图 4-22 FIFO SC IP 配置时序.....37
图 4-23 FIFO SC 配置.....38
图 4-24 FIFO SC IP 配置时序.....39
图 5-1 Gowin FIFO IP 配置界面.....41
图 5-2 Gowin FIFO SC IP 配置页面.....45

表目录

表 1-1 术语、缩略语.....2
表 2-1 Gowin FIFO/ FIFO SC IP 概览.....4
表 2-2 未配置可选特性的异步 FIFO.....6
表 2-3 已配置可选特性的异步 FIFO.....7
表 2-4 未配置可选特性的 FIFO SC.....10
表 2-5 已配置可选特性的 FIFO SC.....11
表 3-1 Gowin FIFO IPIO 端口列表.....13
表 3-2 Gowin FIFO SC IP IO 端口列表.....14
表 5-1 Gowin FIFO IP 配置界面参数.....41
表 5-2 Gowin FIFO IP 配置界面参数.....45

1 手册内容

1.1 关于本手册

本手册主要描述 Gowin FIFO IP 的功能特性、端口、时序、相关配置及参考设计，旨在帮助用户快速了解该 IP 的产品特点及使用方法。本手册中的软件界面截图参考的是 1.9.11.03 版本，因软件版本升级，部分信息可能会略有差异，具体以用户软件版本的信息为准。

1.2 相关文档

通过登录高云半导体网站 *www.gowinsemi.com.cn* 可以下载、查看以下相关文档：

- *DS100，GW1N 系列 FPGA 产品数据手册*
- *DS117，GW1NR 系列 FPGA 产品数据手册*
- *DS821，GW1NS 系列 FPGA 产品数据手册*
- *DS861，GW1NSR 系列 FPGA 产品数据手册*
- *DS841，GW1NZ 系列 FPGA 产品数据手册*
- *DS102，GW2A 系列 FPGA 产品数据手册*
- *DS226，GW2AR 系列 FPGA 产品数据手册*
- *DS971，GW2AN-18X &9X 器件数据手册*
- *DS976，GW2AN-55 器件数据手册*
- *DS981，GW5AT 系列 FPGA 产品数据手册*
- *DS1111，GW5AT 系列 FPGA 产品数据手册(车规级)*
- *DS1103，GW5A 系列 FPGA 产品数据手册*
- *DS1113，GW5A 系列 FPGA 产品数据手册(车规级)*
- *DS1239，GW5AST 系列 FPGA 产品数据手册*
- *DS1105，GW5AS 系列 FPGA 产品数据手册*
- *DS1108, GW5AR 系列 FPGA 产品数据手册*

- *DS1118，GW5ART 系列 FPGA 产品数据手册*
- *SUG100，Gowin 云源软件用户指南*

1.3 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
ECC	Error Correcting Code	纠错码
FIFO	First Input First Output	先进先出队列
GSR	Global System Reset	全局系统复位
IP	Intellectual Property	知识产权
LUT	Look-up Table	查找表
RAM	Random Access Memory	随机存取存储器

1.4 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：*www.gowinsemi.com.cn*

E-mail：*support@gowinsemi.com*

Tel：+86 755 8262 0391

2 FIFO 概述

2.1 FIFO 简介

FIFO 即 First In First Out 的缩写，是一种先进先出列队，外围控制逻辑负责对 FIFO 进行读写。此外，FIFO 还提供许多握手信号用于和外围控制逻辑交互。

当 FIFO 不满并且写使能信号有效时，数据在时钟上升沿被写入 FIFO 存储队列。满标志表示 FIFO 已满且将不再执行更多的写操作。

当 FIFO 不空并且读使能信号有效时，数据在时钟上升沿时从 FIFO 存储队列读出。空标志表示 FIFO 已空且将不再执行更多的读操作。

不合法的请求不会影响 FIFO 本身。如在 FIFO 为空时发起读请求或者在 FIFO 为满时发起写请求，该类操作不会影响 FIFO 中的数据，但相应操作会被忽略且上溢和下溢标志会置位。用户通过监控这两个信号来判断是否非法操作。同时，水位信号直接指示 FIFO 中有多少有效数据，用户也可设置不同阈值来自定义空满标志。

FIFO 分为同步 FIFO（FIFO SC）和异步 FIFO(FIFO)，其结构示意图分别如图 2-1、图 2-2 所示。

图 2-1 异步 FIFO 结构示意图





图 2-2 FIFO SC 结构示意图



2.2 Gowin FIFO/FIFO SC IP 简介

Gowin FIFO IP 分为同步 FIFO（FIFO SC）IP 和异步 FIFO(FIFO)IP。

- 同步 FIFO 的读端口和写端口信号均由一个时钟域控制；
- 异步 FIFO 的读写端口信号由两个独立的时钟域控制。

Gowin IP Core Generator 编译器用于生成单周期读写，端口可配置的 FIFO IP。端口配置是指可根据需要生成不同数据位宽和数据深度的 FIFO IP。

表 2-1 Gowin FIFO/ FIFO SC IP 概览

Gowin FIFO 与 FIFO SC IP	
逻辑资源	不同配置，不同数据位宽和数据深度下资源不同。
交付文件 –	
设计文件	Verilog (encrypted)
测试设计流程 –	
综合软件	GowinSynthesis
应用软件	Gowin Software

注！

可登录*高云半导体网站*查看芯片支持信息。

2.3 Gowin FIFO/FIFO SC IP 功能及特征

2.3.1 Gowin FIFO IP 功能及特征

Gowin 异步 FIFO IP 可完成异步时钟域不同位宽的数据传递和缓存功能，根据用户的不同需求配置不同的输出控制信号和数据结构。

主要特性如下：

- 异步 FIFO 内部存储结构的实现类型可配置，包括：Block SRAM、Shadow SRAM 和 LUT；
- 写数据深度可配置，深度值是 2^n，最大为 65536；
- 写数据位宽可配置，大小为 1-256 bit；
- 读数据的深度可配置，深度值为 2^n，最大为 65536；
- 读数据位宽=写数据深度 x 写数据位宽/读数据深度，不可配置。

  注！

  上述公式须能够整除，这也限制了读数据深度的最大值。

- 读写数据数目的输出可配置，可以选择输出读写数据的数目，也可以选择不输出；
- 复位功能可配置，可以选择不使用复位（由 GSR 完成复位），可以选择一个复位，也可以选择读写分别复位；
- 标志信号输出可选，可以选择输出半空、半满标志，也可以选择不输出半空、半满标志；
- 若选择输出半空、半满标志，则半空、半满的阈值可以进行配置，可以配置为：静态的单个常量阈值、静态的双常量阈值、动态的单个输入阈值、动态的双输入阈值；
- ECC 校验功能可选。当异步 FIFO 内部的存储结构由 Block SRAM 实现，且读写数据位宽相等并且小于等于 64bit 时，ECC 校验才可选；
- 输出寄存器功能可配置。若选择输出寄存器功能，则读使能（RdEn）控制可选。若选择读使能控制，则输出寄存器受 RdEn 控制，最后一个数据不能输出。若选择输出寄存器功能，不选择读使能控制，则读数据输出晚一个周期，最后一个数据会输出。
- 支持 First-Word Fall-Through 功能。

2.3.2 Gowin FIFO SC IP 功能及特征

Gowin 同步 FIFO SC IP 可完成相同时钟域下，相同位宽和深度数据的传递和缓存，根据用户的不同需求，可配置输出不同控制信号。

主要特性如下：

- FIFO SC 内部存储结构的实现类型可配置，包括：Block SRAM、Shadow SRAM 和 LUT；
- 写数据深度可配置，深度值是 2^n，最大为 65536；
- 写数据位宽可配置，大小为 1-256 bit；
- 读数据位宽和深度与写数据位宽和深度相等；
- 写数据数目的输出可配置，可以选择输出写数据的数目，也可以选择不输出；

- 标志信号输出可选，可以选择输出半空、半满标志，也可以选择不输出半空、半满标志；
- 若选择输出半空、半满标志，则半空、半满的阈值可以进行配置，可以配置为：静态的单个常量阈值、静态的双常量阈值、动态的单个输入阈值、动态的双输入阈值；
- ECC 校验功能可选。当 FIFO SC 内部的存储结构由 Block SRAM 实现，且读写数据位宽相等并且小于等于 64bit 时，ECC 校验才可选；
- 输出寄存器功能可配置。若选择输出寄存器功能，则读使能（RdEn）控制可选。若选择读使能控制，则输出寄存器受 RdEn 控制，最后一个数据不能输出。若选择输出寄存器功能，不选择读使能控制，则读数据输出晚一个周期，最后一个数据会输出。
- 支持 First-Word Fall-Through 功能。

2.4 Gowin FIFO IP 最大频率和资源利用率

Gowin 异步 FIFO 由 Verilog 语言实现，FIFO 的最大频率主要依赖于配置的数据深度位宽和配置功能与所使用的器件速度等级。使用不同的器件、密度、速度和等级时，其性能和资源利用情况可能不同。

以 GW2A-55 系列 FPGA 为例，FIFO 资源利用和性能情况如表 2-2 和表 2-3 所示。

表 2-2 未配置可选特性的异步 FIFO

FIFO Type	Depth x Width	FPGA Family	Performance (MHz)	资源利用情况			
				CFU Logics	FFs	Block SRAM	Shadow SRAM
Block SRAM	4096 x 16	GW2A-55-484	Wr_clk=120.396；Rd_clk=109.567	251	124	4	0
	512 x 16		Wr_clk=133.227；Rd_clk=116.194	181	96	1	0
	64 x 16		Wr_clk=148.443；Rd_clk=165.963	138	68	1	0
Shadow SRAM	2048 x 16	GW2A-55-484	Wr_clk=98.085；Rd_clk=94.967	5098	126	0	512
	512 x 16		Wr_clk=119.934；Rd_clk=80.903	1361	108	0	128
	64 x 16		Wr_clk=146.482；Rd_clk=176.987	302	88	0	16
LUT	64 x 16	GW2A-55-484	Wr_clk=144.51；Rd_clk=118.609	770	1105	0	0
Block SRAM	4096 x 16	GW2A-18-484	Wr_clk=120.907；Rd_clk=104.532	251	124	4	0

FIFO Type	Depth x Width	FPGA Family	Performance (MHz)	资源利用情况			
				CFU Logics	FFs	Block SRAM	Shadow SRAM
Block SRAM	512 x 16	GW2A-18-484	Wr_clk=140.547；Rd_clk=116.818	181	96	1	0
	64 x 16		Wr_clk=165.234；Rd_clk=168.747	138	68	1	0
Shadow SRAM	1024x 16	GW2A-18-484	Wr_clk=119.613；Rd_clk=97.107	2588	117	0	256
	512 x 16		Wr_clk=123.976；Rd_clk=92.429	1361	108	0	128
	64 x 16		Wr_clk=155.54；Rd_clk=175.921	302	88	0	16
LUT	64 x 16	GW2A-18-484	Wr_clk=139.892；Rd_clk=117.022	770	1105	0	0
Block SRAM	4096 x 16	GW1N-4-144 GW1N-4-144 GW1N-4-144	Wr_clk=71.261；Rd_clk=64.502	229	127	4	0
	512 x 16		Wr_clk=71.247；Rd_clk=66.017	176	94	1	0
	64 x 16		Wr_clk=81.447；Rd_clk=76.353	144	70	1	0
Shadow SRAM	4096 x 16	GW1N-4-144 GW1N-4-144 GW1N-4-144	不支持该类型				
	512 x 16						
	64 x 16						
LUT	64 x 16	GW1N-4-144	Wr_clk=84.709；Rd_clk=57.022	763	1105	0	0

注！

- “–”表示暂不支持，等待后续更新；
- FIFO 在其他高云 FPGA 上的应用验证会陆续推出。

表 2-3 已配置可选特性的异步 FIFO

FIFO Type	Depth x Width	FPGA Family	Perfor-mance (MHz)	资源利用情况				配置项		
				CFU Logics	FFs	Block SRAM	Shadow SRAM	Data Num.	Control Flag	ECC
Block SRAM	4096 x 16	GW2A-55-484	Wr_clk=102.33；	376	157	6	0	√	√	√

FIFO Type	Depth x Width	FPGA Family	Perfor-mance (MHz)	资源利用情况				配置项		
				CFU Logics	FFs	Block SRAM	Shadow SRAM	Data Num.	Control Flag	ECC
Block SRAM	4096 x 16	GW2A-55-484	Rd_clk= 104.918	376	157	6	0	√	√	√
	512 x 16		Wr_clk= 140.366；Rd_clk= 107.101	302	149	1	0	√	√	√
	64 x 16		Wr_clk= 151.163；Rd_clk= 148.65	242	112	1	0	√	√	√
Shadow SRAM	2048 x 16	GW2A-55-484	Wr_clk= 95.643；Rd_clk= 88.557	5106	170	0	512	√	√	×
	512 x 16		Wr_clk= 117.17；Rd_clk= 84.097	1373	148	0	128	√	√	×
	64 x 16		Wr_clk= 141.822；Rd_clk= 143.365	312	116	0	16	√	√	×
LUT	64 x 16	GW2A-55-484	Wr_clk= 151.829；Rd_clk= 125.791	731	1139	0	0	√	√	×
Block SRAM	4096 x 16	GW2A-18-484	Wr_clk= 99.288；Rd_clk= 114.648	376	157	6	0	√	√	√
	512 x 16		Wr_clk= 122.775；Rd_clk= 110.636	302	149	1	0	√	√	√

FIFO Type	Depth x Width	FPGA Family	Perfor-mance (MHz)	资源利用情况				配置项		
				CFU Logics	FFs	Block SRAM	Shadow SRAM	Data Num.	Control Flag	ECC
Block SRAM	64 x 16	GW2A-18-484	Wr_clk= 148.711；Rd_clk= 173.416	242	112	1	0	√	√	√
Shadow SRAM	1024 x 16	GW2A-18-484	Wr_clk= 128.221；Rd_clk= 76.014	2600	159	0	256	√	√	×
	512 x 16		Wr_clk= 119.455；Rd_clk= 87.461	1373	148	0	128	√	√	×
	64 x 16		Wr_clk= 146.078；Rd_clk= 156.31	312	116	0	16	√	√	×
LUT	64 x 16	GW2A-18-484	Wr_clk= 142.922；Rd_clk= 106.383	731	1139	0	0	√	√	×
Block SRAM	4096 x 16	GW1N-4-144 GW1N-4-144 GW1N-4-144	Wr_clk= 65.951；Rd_clk= 49.374	385	157	6	0	√	√	√
	512 x 16		Wr_clk= 77.302；Rd_clk= 64.869	286	129	1	0	√	√	√
	64 x 16		Wr_clk= 75.821；Rd_clk= 75.619	266	90	1	0	√	√	√
Shadow SRAM	4096 x 16	GW1N-4-144 GW1N-	不支持该类型							
	512 x 16									

FIFO Type	Depth x Width	FPGA Family	Perfor-mance (MHz)	资源利用情况				配置项		
				CFU Logics	FFs	Block SRAM	Shadow SRAM	Data Num.	Control Flag	ECC
Shadow SRAM	64 x 16	4-144 GW1N-4-144	不支持该类型							
LUT	64 x 16	GW1N-4-144	Wr_clk=84.263；Rd_clk=80.362	717	1139	0	0	√	√	×

注！

- “–”表示暂不支持，等待后续更新；
- FIFO 在其他高云 FPGA 上的应用验证会陆续推出。

2.5 Gowin FIFO SC IP 最大频率和资源利用率

Gowin 同步 FIFO 由 Verilog 语言实现，FIFO SC 的最大频率主要依赖于配置的数据深度位宽和配置功能与所使用的器件速度等级。使用不同的器件、密度、速度和等级时，其性能和资源利用情况可能不同。

以高云的 GW2A-55 系列 FPGA 为例，FIFO SC 资源利用和性能情况如表 2-4 与表 2-5 所示。

表 2-4 未配置可选特性的 FIFO SC

FIFO Type	Depth x Width	FPGA Family	Performance (MHz)	资源利用情况			
				CFU Logics	FFs	Block SRAM	Shadow SRAM
Block SRAM	4096 x 16	GW2A-55-484	131.757	91	42	4	0
	512 x 16		131.803	58	33	1	0
	64 x 16		151.448	65	29	1	0
Shadow SRAM	4096 x 16	GW2A-55-484	82.58	4943	56	0	512
	512 x 16		77.827	1260	50	0	128
	64 x 16		128.136	230	48	0	16
LUT	64 x 16	GW2A-55-484	100.266	639	1064	0	0
Block SRAM	4096 x 16	GW2A-18-484	123.377	91	42	4	0
	512 x 16		135.391	58	33	1	0
	64 x 16		147.623	65	29	1	0
Shadow SRAM	1024 x 16	GW2A-18-484	91.559	2473	53	0	256
	512 x 16		83.219	1260	50	0	128

FIFO Type	Depth x Width	FPGA Family	Performance (MHz)	资源利用情况			
				CFU Logics	FFs	Block SRAM	Shadow SRAM
Shadow SRAM	64 x 16	GW2A-18-484	135.602	230	48	0	16
LUT	64 x 16	GW2A-18-484	99.671	639	1064	0	0
Block SRAM	4096 x 16	GW1N-4-144 GW1N-4-144 GW1N-4-144	77.268	91	42	4	0
	512 x 16		75.283	57	33	1	0
	64 x 16		70.792	73	30	1	0
Shadow SRAM	4096 x 16	GW1N-4-144 GW1N-4-144	不支持该类型				
	512 x 16						
	64 x 16						
LUT	64 x 16	GW1N-4-144	56.535	640	1065	0	0

注！

- “-”表示暂不支持，等待后续更新；
- FIFO SC 在其他高云 FPGA 上的应用验证会陆续推出。

表 2-5 已配置可选特性的 FIFO SC

FIFO Type	Depth x Width	FPGA Family	Perfor-mance (MHz)	资源利用情况				配置项		
				CFU Logics	FFs	Block SRAM	Shadow SRAM	Data Num.	Control Flag	ECC
Block SRAM	4096 x 16	GW2A-55-484	121.158	187	77	6	0	√	√	√
	512 x 16		133.801	154	67	1	0	√	√	√
	64 x 16		147.675	168	60	1	0	√	√	√
Shadow SRAM	2048 x 16	GW2A-55-484	82.237	4943	84	0	512	√	√	×
	512 x 16		91.368	1260	76	0	128	√	√	×
	64 x 16		125.148	230	71	0	16	√	√	×
LUT	64 x 16	GW2A-55-484	101.459	639	1087	0	0	√	√	×
Block SRAM	4096 x 16	GW2A-18-484	123.42 132.574 150.944	187	77	6	0	√	√	√
	512 x 16			154	67	1	0	√	√	√
	64 x 16			168	60	1	0	√	√	√
Shadow SRAM	1024 x 16	GW2A-18-484	96.128 80.138 137.403	2473	80	0	256	√	√	×
	512 x 16			1260	76	0	128	√	√	×
	64 x 16			230	71	0	16	√	√	×
LUT	64 x 16	GW2A-18-484	106.956	639	1087	0	0	√	√	×

FIFO Type	Depth x Width	FPGA Family	Perfor-mance (MHz)	资源利用情况				配置项		
				CFU Logics	FFs	Block SRAM	Shadow SRAM	Data Num.	Control Flag	ECC
Block SRAM	4096 x 16	GW1N-4-144	71.363	201	69	6	0	√	√	√
	512 x 16		65.051	168	67	1	0	√	√	√
	64 x 16		81.128	185	61	1	0	√	√	√
Shadow SRAM	4096 x 16	GW1N-4-144	不支持该类型							
	512 x 16									
	64 x 16									
LUT	64 x 16	GW1N-4-144	67.522	640	1088	0	0	√	√	×

注！

- “-”表示暂不支持，等待后续更新；
- FIFO SC 在其他高云 FPGA 上的应用验证会陆续推出。

3 端口描述

3.1 Gowin FIFO IP 端口

Gowin FIFO IP 的 IO 端口描述如表 3-1 所示。

表 3-1 Gowin FIFO IPIO 端口列表

信号名	位宽	方向	初始状态	是否可选	描述
Data	[WDSIZE-1:0]	输入	-	否	写入数据
WrClk	1	输入	-	否	写时钟
RdClk	1	输入	-	否	读时钟
WrEn	1	输入	-	否	写使能
RdEn	1	输入	-	否	读使能
Reset	1	输入	-	是	复位，高电平有效
WrReset	1	输入	-	是	写复位，高电平有效
RdReset	1	输入	-	是	读复位，高电平有效
AlmostEmptySetTh	[RASIZE-1:0]	输入	-	是	半空标志置 1 阈值
AlmostEmptyClrTh	[RASIZE-1:0]	输入	-	是	半空标志清 0 阈值
AlmostEmptyTh	[RASIZE-1:0]	输入	-	是	半空标志置 1 阈值
AlmostFullSetTh	[ASIZE-1:0]	输入	-	是	半满标志置 1 阈值
AlmostFullClrTh	[ASIZE-1:0]	输入	-	是	半满标志清 0 阈值
AlmostFullTh	[ASIZE-1:0]	输入	-	是	半满标志置 1 阈值
Q	[RDSIZE-1:0]	输出	-	否	读出数据
Empty	1	输出	1	否	空标志
Full	1	输出	0	否	满标志
Wnum	[ASIZE: 0]	输出	0	是	写入数据数目
Rnum	[RASIZE: 0]	输出	0	是	可读数据数目

信号名	位宽	方向	初始状态	是否可选	描述
Almost_Empty	1	输出	1	是	半空标志
Almost_Full	1	输出	0	是	半满标志
ERROR	2	输出	0	是	ECC 校验输出

3.2 Gowin FIFO SC IP 端口

Gowin FIFO SC IP 的 IO 端口描述如表 3-2 所示。

表 3-2 Gowin FIFO SC IP IO 端口列表

信号名	位宽	方向	初始状态	是否可选	描述
Data	[DSIZE-1:0]	输入	-	否	写入数据
Clk	1	输入	-	否	写时钟
WrEn	1	输入	-	否	写使能
RdEn	1	输入	-	否	读使能
Reset	1	输入	-	是	复位，高电平有效
AlmostEmptySetTh	[ASIZE-1:0]	输入	-	是	半空标志置 1 阈值
AlmostEmptyClrTh	[ASIZE-1:0]	输入	-	是	半空标志清 0 阈值
AlmostEmptyTh	[ASIZE-1:0]	输入	-	是	半空标志置 1 阈值
AlmostFullSetTh	[ASIZE-1:0]	输入	-	是	半满标志置 1 阈值
AlmostFullClrTh	[ASIZE-1:0]	输入	-	是	半满标志清 0 阈值
AlmostFullTh	[ASIZE-1:0]	输入	-	是	半满标志置 1 阈值
Q	[DSIZE-1:0]	输出	-	否	读出数据
Empty	1	输出	1	否	空标志
Full	1	输出	0	否	满标志
Wnum	[ASIZE: 0]	输出	0	是	写数据数目
Almost_Empty	1	输出	1	是	半空标志
Almost_Full	1	输出	0	是	半满标志
ERROR	2	输出	0	是	ECC 校验输出

4 时序说明


本章主要介绍 FIFO 和 FIFO SC 在读写操作时信号的时序情况。

在实际应用中，用户可能会根据自己需求配置不同的输出控制信号，读写控制时机也会各不相同，本章以最常用且最重要的输入、输出、空满、半空及半满信号为例。

4.1 FIFO 信号时序

图 4-2 为 FIFO 在图 4-1 所示的配置下的一次读写操作示例。

图 4-1 FIFO 配置



如图 4-2 所示，当 FIFO 不满时，写使能拉高，将数据写入 FIFO；写入 8 个数后 FIFO 写满，写使能将被屏蔽，Full 信号拉高，此时无法再写入数据。FIFO 不空时，读使能拉高，将写入 FIFO 的数据依次读出至 Q。读出第 8 个数时，读使能将被屏蔽，Empty 信号拉高，此时无法再读出数据。

图 4-2 FIFO IP 配置时序





图 4-4 为 FIFO 在图 4-3 所示的配置下的一次读写操作示例。

图 4-3 FIFO 配置



如图 4-4 所示，在图 4-3 的配置中，选择输出寄存器功能，即将输出寄存一级再输出，所以读出的数据较不配置输出寄存器时晚一个周期，且最后一个数据会输出。

图 4-4 FIFO IP 配置时序





图 4-6 为 FIFO 在图 4-5 所示的配置下的一次读写操作示例。

图 4-5 FIFO 配置



如图 4-6 所示，在图 4-5 的配置中，选择输出寄存器功能且选择读使能控制，即输出寄存器受 RdEn 控制，所以读出的数据较不配置输出寄存器时晚一个周期，且最后一个数据不会在第一个读使能下输出，这个数据将会成为下一个读使能的第一个数据输出。

图 4-6 FIFO IP 配置时序





图 4-8 为 FIFO 在图 4-7 所示的配置下的一次读写操作示例。

图 4-7 FIFO 配置



如图 4-8 所示，在图 4-7 的配置中，选择 FIFO IP 的 FWFT 模式，即 First-Word Fall-Through，在 FIFO 为非空状态时，不管是否有读使能信号，都会将写入的第一个数马上放在输出数据总线上，当读使能拉高后会按顺序输出写入的其他数据。

图 4-8 FIFO IP 配置时序





图 4-10 为 FIFO 在图 4-9 所示的配置下的一次读写操作示例。

图 4-9 FIFO 配置



如图 4-10 所示，在图 4-9 的配置中，选择 FIFO IP 的 FWFT 模式，且选择输出寄存功能，即将 FWFT 模式下 FIFO 的输出数据寄存一级再输出。

图 4-10 FIFO IP 配置时序






图 4-12 为 FIFO 在图 4-11 所示的配置下的一次读写操作示例。

图 4-11 FIFO 配置



如图 4-12 所示，在图 4-11 的配置中，选择 FIFO IP 的 FWFT 模式，且选择输出寄存功能和读使能控制，即将 FWFT 模式下 FIFO 的输出数据寄存一级，但是寄存后的数据并不是马上输出，而是在读使能的控制下输出。


图 4-12 FIFO IP 配置时序



4.2 FIFO SC 信号时序

图 4-14 为 FIFO SC 在图 4-13 所示的配置下的一次读写操作示例。

图 4-13 FIFO SC 配置



如图 4-14 所示，当 FIFO 不满时，写使能拉高，将数据写入 FIFO；写入 8 个数后 FIFO 写满，写使能将被屏蔽，Full 信号拉高，此时无法再写入数据。FIFO 不空时，读使能拉高，将写入 FIFO 的数据依次读出至 Q。读出第 8 个数时，读使能将被屏蔽，Empty 信号拉高，此时无法再读出数据。

图 4-14 FIFO SC IP 配置时序





图 4-16 为 FIFO SC 在图 4-15 所示的配置下的一次读写操作示例。

图 4-15 FIFO SC 配置



如图 4-16 所示，在图 4-15 的配置中，选择输出寄存器功能，即将输出寄存一级再输出，所以读出的数据较不配置输出寄存器时晚一个周期，且最后一个数据会输出。

图 4-16 FIFO SC IP 配置时序





图 4-18 为 FIFO SC 在图 4-17 所示的配置下的一次读写操作示例。

图 4-17 FIFO SC 配置



如图 4-18 所示，在图 4-17 的配置中，选择输出寄存器功能且选择读使能控制，即输出寄存器受 RdEn 控制，所以读出的数据较不配置输出寄存器时晚一个周期，且最后一个数据不会在第一个读使能下输出，这个数据将会成为下一个读使能的第一个数据输出。

图 4-18 FIFO SC IP 配置时序





图 4-20 为 FIFO SC 在图 4-19 所示的配置下的一次读写操作示例。

图 4-19 FIFO SC 配置



如图 4-20 所示，在图 4-19 的配置中，选择 FIFO SC IP 的 FWFT 模式，即 First-Word Fall-Through，在 FIFO 为非空状态时，不管是否有读使能信号，都会将写入的第一个数马上放在输出数据总线上，当读使能拉高后会按顺序输出写入的其他数据。

图 4-20 FIFO SC IP 配置时序





图 4-22 为 FIFO SC 在图 4-21 所示的配置下的一次读写操作示例。

图 4-21 FIFO SC 配置



如图 4-22 所示，在图 4-21 的配置中，选择 FIFO SC IP 的 FWFT 模式，且选择输出寄存功能，即将 FWFT 模式下 FIFO 的输出数据寄存一级再输出。

图 4-22 FIFO SC IP 配置时序






图 4-24 为 FIFO SC 在图 4-23 所示的配置下的一次读写操作示例。

图 4-23 FIFO SC 配置



如图 4-24 所示，在图 4-23 的配置中，选择 FIFO SC IP 的 FWFT 模式，且选择输出寄存功能和读使能控制，即将 FWFT 模式下 FIFO 的输出数据寄存一级，但是寄存后的数据并不是马上输出，而是在读使能的控制下输出。

图 4-24 FIFO SC IP 配置时序



5 Gowin FIFO/FIFO SC IP 配置

在高云半导体云源软件界面中，用户可通过菜单栏“Tools”，启动 IP Core Generator 工具，完成调用并配置 FIFO IP 或 FIFO SC IP。FIFO/FIFO SC 配置界面及界面参数说明如下所述。

5.1 Gowin FIFO IP 配置

Gowin FIFO IP 配置界面如图 5-1 所示。

图 5-1 Gowin FIFO IP 配置界面




表 5-1 Gowin FIFO IP 配置界面参数

选项	参数名称	描述	备注
General	Device	所选器件	-
	Device Version	器件版本	-
	Part Number	所选器件型号	-
	Language	选择语言	-
	File Name	FIFO 文件名称	-

选项	参数名称			描述	备注
General	Module Name			FIFO 的顶层模块名称	-
	Create In			-	FIFO IP Model 产生时可选择是否添加到当前项目
Options	FIFO Implementation	BSRAM		配置使用 Block SRAM、Shadow SRAM、REG	-
		SSRAM			
		REG			
	Write Depth			写数据深度	异步 FIFO IP 满足写入数据宽度不同于读出数据宽度，Read Data Width 自动计算等于 Write Depth x Write Data Width / Read Depth。
	Write Data Width			写数据位宽	
	Read Depth			读数据深度	
	Read Data Width			读数据位宽	
	Read Mode	Standard FIFO		标准 FIFO	标准 FIFO 按照时序图标准读写时序，FWFT FIFO 不管是否有读使能信号，都会将写入的第一个数马上放在输出数据总线上，读使能拉高后会按顺序输出写入的其他数据。
		First-Word Fall Through		FWFT FIFO	
	Data Num	Write Data Num		写数据数目	有效时，增加输出 Wnum
		Read Data Num		读数据数目	有效时，增加输出 Rnum
		En_Reset		使能复位	使能时，读写各自复位，增加输入 WrReset、RdReset。
		Reset_Synchronization		同一个复位	En_Reset 有效后，Reset_Synchronization 可选；若选择，表示使用一个复位，增加输入 Reset。
	Flag Control	Almost Full Flag		半满标志使能	有效时，增加输出 Almost_Full。
		Almost Full Type	Full-Single Threshold Constant Parameter	静态半满单常量阈值，有效时，Set 有效	Almost Full Flag 有效：Full-Single Threshold Constant Parameter、Full-Dual Threshold Constant Parameters、Full-Single Threshold Input Parameter、Full-Dual Threshold Input Parameters 可四选一
			Full-Dual Threshold Constant Parameters	静态半满双常量阈值，有效时，Set、Clear 有效。	
			Full-Single Threshold Input Parameter	动态半满单输入阈值，有效时，增加输入 AlmostFullTh。	

选项	参数名称			描述	备注
Options	Flag Control	Almost Full Type	Full-Dual Threshold Input Parameters	动态半满双输入阈值，有效，增加输入 AlmostFullSetTh、AlmostFullClrTh。	Almost Full Flag 有效：Full-Single Threshold Constant Parameter、Full-Dual Threshold Constant Parameters、Full-Single Threshold Input Parameter、Full-Dual Threshold Input Parameters 可四选一
		Set		半满置 1 阈值大小	选择单常量阈值，Set 有效 选择双常量阈值，Set、Clear 有效
		Clear		半满清 0 阈值大小	
		Almost Empty Flag		半空标志使能	有效时，增加输出 Almost_Empty。
		Almost Empty Type	Empty-Single Threshold Constant Parameter	静态半空单常量阈值，有效时，Set 有效。	-
			Empty-Dual Threshold Constant Parameters	静态半空双常量阈值，有效时，Set、Clear 有效。	
			Empty-Single Threshold Input Parameter	动态半空单输入阈值，有效时，增加输入 AlmostEmptyTh。	
			Empty-Dual Threshold Input Parameter	动态半空双输入阈值，有效，增加输入 AlmostEmptySetTh、AlmostEmptyClrTh。	
		Set		半空置 1 阈值	选择单常量阈值，Set 有效； 选择双常量阈值，Set、Clear 有效。
		Clear		半空清 0 阈值	
	ECC Selected			ECC 功能	Data width 1-64bit 时有效，增加输出 ERROR。

选项	参数名称	描述	备注
Options	Output Register Selected	输出寄存器可选	有效时，数据延迟一个周期输出。 BSRAM 输出数据需要满足时钟到输出延时。当 Output Register 使能打开时，这个时间自动满足；当 Output Register 使能关闭时，用户需满足时钟到输出延时，避免采样到亚稳态的数据。
	Controlled by RdEn	输出受 RdEn 控制	Output Register Selected 有效时，可选。

注！

- 开启 ECC 功能需满足数据宽度小于等于 64 位；
- 可根据需求配置不同输出控制信号和阈值，各选项配置如表 5-1 所示。
- Read Write check on RAM 功能是防止 RAM 的读写冲突，具体可查看 RAM 或 GowinSynthesis 使用手册。

5.2 Gowin FIFO SC IP 配置

Gowin FIFO SC IP 配置界面如图 5-2 所示。

图 5-2 Gowin FIFO SC IP 配置页面




表 5-2 Gowin FIFO IP 配置界面参数

选项	参数	描述	备注
General	Device	所选器件	-
	Device Version	器件版本	-
	Part Number	所选器件型号	-
	Language	选择语言	-
	Module Name	FIFO 的顶层模块名称	-

<table>
<tr><th>选项</th><th colspan="4">参数</th><th>描述</th><th>备注</th></tr>
<tr><td rowspan="2">General</td><td colspan="4">File Name</td><td>FIFO 文件名称</td><td>-</td></tr>
<tr><td colspan="4">Create In</td><td>-</td><td>FIFO IP Model 产生时可选择是否添加到当前项目</td></tr>
<tr><td rowspan="15">Options</td><td rowspan="3">FIFO Implementation</td><td colspan="3">BSRAM</td><td>存储结构由 Block SRAM 实现</td><td>-</td></tr>
<tr><td colspan="3">SSRAM</td><td>存储结构由分布式 Ram 实现</td><td>-</td></tr>
<tr><td colspan="3">REG</td><td>存储结构由 Registers 实现</td><td>-</td></tr>
<tr><td colspan="4">Write Depth</td><td>写数据深度</td><td rowspan="4">FIFO SC IP 要求写入数据宽度和深度与读出数据宽度和深度相同，无需编写 Read Depth 和 Read Data Width，自动等于 Write Depth 和 Write Data Width。</td></tr>
<tr><td colspan="4">Write Data Width</td><td>写数据位宽</td></tr>
<tr><td colspan="4">Read Depth</td><td>读数据深度</td></tr>
<tr><td colspan="4">Read Data Width</td><td>读数据位宽</td></tr>
<tr><td rowspan="2">Read Mode</td><td colspan="3">Standard FIFO</td><td>标准 FIFO</td><td rowspan="2">标准 FIFO 按照时序图标准读写时序，FWFT FIFO 不管是否有读使能信号，都会将写入的第一个数马上放在输出数据总线上，读使能拉高后会按顺序输出写入的其他数据。</td></tr>
<tr><td colspan="3">First-Word Fall Through</td><td>FWFT FIFO</td></tr>
<tr><td>Data Num</td><td colspan="3">Write Data Num (Synchronized with Clk)</td><td>写数据数目</td><td>有效时，增加输出 Rnum</td></tr>
<tr><td rowspan="4">Output Flags</td><td colspan="3">Almost Full Flag</td><td>半满标志使能</td><td>有效时，增加输出 Almost_Full</td></tr>
<tr><td rowspan="3">Almost Full Type</td><td>Full-Single Threshold Constant Parameter</td><td>静态半满单常量阈值,有效时，Set 有效</td><td rowspan="3">Almost Full Flag 有效：Full-Single Threshold Constant Parameter、Full-Dual Threshold Constant Parameters、Full-Single Threshold Input Parameter、Full-Dual Threshold Input Parameters 可四选一</td></tr>
<tr><td>Full-Dual Threshold Constant Parameters</td><td>静态半满双常量阈值，有效时，Set、Clear 有效</td></tr>
<tr><td>Full-Single Threshold Input Parameter</td><td>动态半满单输入阈值，有效时，增加输入 AlmostFullTh</td></tr>
</table>

选项	参数			描述	备注
Options	Output Flags	Almost Full Type	Full-Dual Threshold Input Parameters	动态半满双输入阈值，有效，增加输入 AlmostFullSetTh、AlmostFullClrTh	Almost Full Flag 有效：Full-Single Threshold Constant Parameter、Full-Dual Threshold Constant Parameters、Full-Single Threshold Input Parameter、Full-Dual Threshold Input Parameters 可四选一
		Set		半满置 1 阈值大小	选择单常量阈值，Set 有效； 选择双常量阈值，Set、Clear 有效。
		Clear		半满清 0 阈值大小	
		Almost Empty Flag		半空标志使能	有效时，增加输出 Almost_Empty
		Almost Empty Type	Empty-Single Threshold Constant Parameter	静态半空单常量阈值，有效时，Set 有效	Almost Empty Flag 有效：Empty -Single Threshold Constant Parameter、Empty-Dual Threshold Constant Parameters、Empty-Single Threshold Input Parameter、Empty-Dual Threshold Input Parameters 可四选一
			Empty-Dual Threshold Constant Parameters	静态半空双常量阈值，有效时，Set、Clear 有效	
			Empty-Single Threshold Input Parameter	动态半空单输入阈值，有效时，增加输入 AlmostEmptyTh	
			Empty-Dual Threshold Input Parameter	动态半空双输入阈值,有效，增加输入 AlmostEmptySetTh、AlmostEmptyClrTh	
		Set		半空置 1 阈值	选择单常量阈值，Set 有效。
		Clear		半空清 0 阈值	选择双常量阈值，Set、Clear 有效。
	ECC Selected			ECC 功能	有效时，增加输出 ERROR。

选项	参数	描述	备注
Options	Output Register Selected	输出寄存器可选	有效时，数据晚一个周期输出。 BSRAM 输出数据需要满足时钟到输出延时。 当 Output Register 使能打开时，这个时间自动满足；当 Output Register 使能关闭时，用户一定要满足时钟到输出延时，避免采样到亚稳态的数据。
	Controlled by RdEn	输出受 RdEn 控制	Output Register Selected 有效时，可选。

注！

- 开启 ECC 功能需满足数据宽度小于等于 64 位；
- 可根据需求配置不同输出控制信号和阈值，各选项配置如表 5-2 所示。


GOWIN高云
智慧逻辑 定制未来