

1. NGUỒN: CR2450 → P-MOSFET chống ngược → VBAT; DC-DC nội MG24 (VREGSW → 2,2 µH → VDCDC)


VBAT nối VREGVDD, AVDD, IOVDD (IADC đo AVDD/4 = áp pin). VDCDC nối DVDD, RFVDD, PAVDD (PA +10 dBm chạy 1,8 V từ DC-DC).
Tụ dự trữ 2×100 µF X5R 1206 (~80 µF hiệu dụng ở 3 V) giảm sụt áp khi phát. Không dùng tantalum/polymer (rò cao).



2. CLOCK: HFXO 39 MHz (CTUNE nội, không tụ ngoài), LFXO 32,768 kHz CL ≤ 12 pF (tụ nội)




3. SoC EFR32MG24B010F1536IM40 (QFN40, Vault High, +10 dBm, 1536/256 kB)




4. RF: phối hợp SoC + chặn DC + mạng π tinh chỉnh + anten chip


VERIFY: giá trị L2/C11/L3/C12 lấy theo BRD4186C (QFN48) – đối chiếu AN930.2 cho QFN40 trước khi đặt hàng.
C14/C15 để trống (DNP), R1 = 0 Ω; tinh chỉnh bằng VNA khi đã có vỏ + pin. CPWG 50 Ω, khâu via GND ≤ 2 mm.




5. CẢM BIẾN SHT40 trên lưỡi PCB (2 khe phay), I2C1 (PC02/PC03)



6. NÚT (PB01, đánh thức EM2/EM4) và LED đỏ (PC01, kéo xuống)



7. DEBUG: Tag-Connect TC2030-NL (SWD) + pad test PPK2/VCOM/PTI



Ghi chú: thiết kế sơ bộ v0.1 – sinh tự động bởi tools/kicad_gen. Xem docs/04-hardware.md, hardware/bom.csv.
Kiểm tra trước khi đặt mạch: mạng phối hợp RF cho QFN40; decoupling theo schematic tham chiếu Silicon Labs; chân SOT-23 của Q1 (G=1,S=2,D=3).

VERIFY trước khi đặt hàng: mạng phối hợp RF (QFN40), decoupling theo ref design
Sinh tự động: tools/kicad_gen – sửa trong KiCad sau khi sinh là bình thường
Biến thể A: chip trần EFR32MG24B010F1536IM40, bo Ø35 mm 4 lớp
haxeko/matter-temperature-sensor-EFR32MG24

Sheet: /
File: tsensor.kicad_sch

Title: Matter T/RH sensor – EFR32MG24 + CR2450

Size: A3	Date: 2026-11-07	**Rev: 0.1**
KiCad E.D.A. kicad-cli 7.0.11+dfsg-1build4		Id: 1/1