第十四届 蓝桥杯 EDA设计与开发项目 省赛

第二部分 设计试题 (85分)

试题一 符号库设计 (5分)

在嘉立创 EDA 专业版环境下新建一个元件,器件命名为 PDS,各引脚序号、名称定义如图 1 所示,设计完成后保存。



试题二 封库库设计(5分)

按照图 2 给出的封装设计要求,设计 PDS 器件的封装,并将封装命名为 SOT_PDS,设计完成后保存,并将其与试题一中定义的器件 PDS 相关联。




图 2 封装 SOT PDS

- 焊盘位于顶层。
- 设置 SOT_PDS 封装 1 引脚在坐标原点上。
- 焊盘形状均为矩形,按照图 2 给出的顺序排列。

试题三 原理图设计 (5分)

在设计环境下,导入数据包中给定的工程文件 Project. zip,并在给定的原理图区域中,完成图 3 所示的原理图电路绘制。**注意**:除选手绘制的 PDS 器件(U13)外,其它器件、网络均已给定,勿修改已给定的器件位号、网络名称等信息。




图 3 原理图设计

试题四 印制线路板设计(70分)

1、准备工作

- ① 按照试题一、二、三中的要求,设计器件符号、封装并完成原理图文件绘制。
- ② 在设计环境下导入Lib.zip,并提取库文件。
- ③ 按照"元器件封装表"给出的位号、封装对应关系设置器件封装并同步到 PCB。

元器件封装表

No.	Designator	Footprint
	C1, C2, C3, C4, C5, C6, C7, C8, C9	
	, C10, C11, C12, C13, C14, C15, C	
1	18, C19, C22, C24, C26, C28, C29	C0805
	, C30, C31, C32, C35, C37, C38, C	
	39, C40, C41	
2	C16, C17	C0805
3	C20, C21, C23, C25, C36	C_E1e_SMD_3x5.4mm
4	C27, C42	C0805
5	C33, C34	C0805
6	CN1, CN2, CN3, CN4, CN5	TH_KF128L-5. 08-2P
7	DC1	DC-2. 0
8	H1	HDR-TH_4P-P2. 54-V-F
9	H2	HDR-TH_10P-P2.54-V-M-R2-C5-S2.54
10	Ј2	RJ45-TH_HR911105A
11	K1, K2, K3, K4	RELAY-TH_HF49FD-XXX-1H12-XXX
12	OLED1	0. 960LED_4P
13	R1, R2	R0805
14	R3, R5, R8, R9	R0805
15	R4, R11, R16, R17, R18	R0805
16	R6, R7	R0805
17	R10, R14, R15, R22, R23	R0805
18	R12, R13	R0805
19	R19, R20, R21	R0805
20	TP1	M3 螺丝
21	TP2, TP3, TP4, TP5	M2 螺丝
22	U1	LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL
23	U5	SOT-223-3_L6. 5-W3. 4-P2. 30-LS7. 0-BR
24	U6	SOT-223-4_L6. 5-W3. 5-P2. 30-LS7. 0-BR
25	U7	LQFP-48_L7. 0-W7. 0-P0. 50-LS9. 0-BL
26	U8	CRYSTAL-SMD_L5. 0-W3. 2
27	U9	SOIC-16_L9. 9-W3. 9-P1. 27-LS6. 0-BL

28	U10	SOIC-8_L4. 9-W3. 9-P1. 27-LS6. 0-BL
29	U11	SOP-8_L5. 0-W4. 0-P1. 27-LS6. 0-BL
30	U12	SENSOR-TH_MP-5
31	U13	SOT_PDS
32	X1	OSC-SMD_L5. 0-W3. 2

注意:表中 U13(SOT-PDS)的符号、封装需要选手绘制,其余封装均可以通过库提取方式获得,选手不可以自定义或使用其他封装库。

2、器件布局

在给定的边框层区域内,完成 PCB 的布局设计,不可以修改边框尺寸、形状、画布原点。

- 电源插座 DC1: 坐标位置 (X=10.5mm, Y=50mm), 旋转角度 180°。
- 显示屏 OLED1: 坐标位置 (X=46mm, Y=58mm), 旋转角度 0°。
- RS485 接口 CN5: 坐标位置 (X=5mm, Y=32mm), 旋转角度 270°。
- RJ45 接口 J2: 坐标位置 (X=13mm, Y=16mm), 旋转角度 270°。
- 安装孔位置:

TP1: 坐标位置 (X=14mm, Y=3mm)

TP2: 坐标位置 (X=2mm, Y=2mm)

TP3: 坐标位置 (X=88mm, Y=2mm)

TP4: 坐标位置 (X=88mm, Y=58mm)

TP5: 坐标位置 (X=2mm, Y=58mm)

● 通用要求

合理安排布局,元器件之间应相互平行或者垂直排列,以求整齐、美观;元件排列紧凑,在整个版面上应分布均匀、疏密一致,所有元器件均放置在顶层。

注意: OLED1 为上、下插接结构,元器件 OLED1 下可以合理放置器件。

3、布线设计

在给定的边框层区域内,完成 PCB 的布线设计,不可以修改边框尺寸、形状、画布原点。PCB 布线设计要求如下:

- 布线层数: 2。
- 字符层: 顶层丝印层,设计环境默认字体,文本线宽 6mi1,高 45mi1,要求摆放整齐。
- 覆铜层: 顶层、底层, GND 网络。
- 网络布通率: 100%。

4、DRC 规则

- 最小线宽: 10mi1。
- 安全间距: 焊盘到焊盘安全间距 7mi1, 焊盘到挖槽区域安全间距 6mi1, 其他安全间距 8mi1。
- 过孔尺寸:过孔外直径最小 25mi1,过孔内直径最小 15mi1。
- 网络布通率: 100%。

文件提交

- 1、导出嘉立创 EDA (专业版) 网表文件,文件类型为. enet,以准考证号命名。
- 2、工程中应有且仅有一个 PCB 文件,将最终版本的**工程**另存到本地,文件类型为 zip,以准考证号命名。
- 3、将保存到本地的工程文件(.zip 格式)和网表文件(.enet 格式)打包压缩为.zip 格式文件,以准考证号命名上传到服务器。
- 4、未按照试题要求命名和提交文件的选手将被酌情扣分或记零分。
- 5、提交不属于试题要求文件的选手将被酌情扣分或记零分。