2025 成图赛-电子 CAD 模拟试题二

说明:本试题共七页四题,竞赛时间为3小时,本试卷软件可采用Altium Designer (AD23或更新的版本)。

上交竞赛结果方式:


- 1、选手须在监考人员指定的硬盘驱动器下建立一个工程文件夹,文件夹名称以本人选手手机编号命名(如:选手陈大勇的手机号码为 15012345678,则工程文件夹名为: 15012345678):
 - 2、选手根据题目要求完成作图,并将答案保存到工程文件夹中。


一、管理文件(5分)


- 1、新建原理图模版文件,文件名为 muban. Schdot;
- 2、在工程文件夹中新建项目工程文件,文件名为: 12345678. Pr jPCB);
- 3、在项目工程内添加素材库中的5个原理图设计文件;
- 4、在项目工程内新建原理图库文件,文件名为 MyLib. SchLib;
- 5、在项目工程内新建 PCB 封装库文件, 文件名为 MyLib. PcbLib;
- 6、在项目工程内添加素材库中的 Base Board. SchLib 和 Base Board. PcbLib;
- 7、在项目工程内新建 PCB 设计文件, 文件名为 PCB. PcbDoc:
- 8、在工程文件夹中新建一个子文件夹,并命名为 Gerber。


二、制作原理图库元件及 PCB 封装 (20 分)


- 1、在 MyLib. SchLib 原理图库中新建元件,根据图 1 给出的元件示意图绘制原理图库元件,并命名为 TYPE-C,并在抄画原理图中调用; (注:元件本体大小为 650*1300mi1,引脚的长度和间距均为 100mi1);
- 2、在 MyLib. PcbLib 封装库中新建封装,根据图 2 给出的相应参数创建 TYPE-C 母座的 PCB 封装,命名为 My TYPE-C,并在生成电路板中调用。(注:单位为 mm)。

















RECOMMENDED PCB LAYOUT(TOP VIEW)

图 2

三、抄画电路原理图(15分)

1、在原理图模板文件 muban. Schdot 中画出图 3 所示的动态标题栏,要求:设置图纸大小为 A4,水平放置,边框直线为最小号直线,文字大小为 14 磅,颜色均为黑色,字体为仿宋:(注:单位为 mil):




图 3

2、需要在素材库中原理图设计参考文件第一页(01-POWER. SchDoc)中,添加自己绘制的TYPE-C元件,此外不得增删任何元件;抄画电源模块原理图中未完成的部分,并为缺失属性的元件添加上对应的属性值、并将元件位号修改正确;并每页原理图调用模板文件muban. SchDot,标题栏中各项内容均要从Organization中输入或自动生成,其中在选手信息中第一行输入选手姓名,第二行输入身份证号码,第三行输入选手编号,不允许在原理图中用文字工具直接放置。

所用元件如表 1 所示,同时素材库文件夹中提供了原理图文件素材和元件库素材,可供选手使用。

表 1: 原理图所用元件清单

序号	品名	规格型号	PCB 封装
1	集成电路	TPS5430DDA	ESOP-8
2	TYPE-C 母座	TYPE-C 16PIN 2MD	需自建
3	贴片电阻	3. 74K	0603
4	贴片电阻	5. 1K	0603
5	贴片电阻	10K	0603
6	贴片电容	10nF	0603
7	贴片电容	100nF	0603
8	贴片电容	10uF	0603
9	贴片电容	22uF	0805
10	贴片电感	15uH	IND-SMD_L4.0-W4.0
11	贴片肖特基二极管	SS34	SMA_L4. 3-W2. 6-LS5. 2-RD

四、生成电路板 (60分)

将所有补充完整后的原理图文件生成电路板,要求如下:

- 1、电路没开路,短路,符合通用 PCB 设计规范; PCB 网络与原理图保持一致。
- 2、电路板规格为四层板、板厚 1.6mm,尽量顶层布局(允许双面布局)、尺寸为 70mm×100mm。
- 3、所有插座和电位器需要放置在 PCB 板边和顶层;其他插件器件要求放置在顶层,有位置要求的器件和螺丝孔布局详见 PCB 结构文件如图 4 所示。
 - 4、过孔采用 12/24 类型 (即过孔内径为 12mil, 外径为 24mil)。
 - 5、线宽线距处理:

信号线宽不得低于 6.5 mil; 电源网络和地网络线宽不小于 10 mil (局部可适 当减小): 整板线距不得低于 4 mil: PCB 布线应离板边 0.5 mm 或以上。

- 6、差分对内等长设计,要求误差±25mi1以内,如需经过孔,差分对内的过 孔个数应一致。
- 7、U10 ADC 的 A、B 两组数据输出线以及对应组别的时钟线采用等长设计; U15 DAC 电路的时钟和数据输入线也同样采用等长设计;以上部分线长误差均要 控制在 200mil 以内。通往 FPC1 连接器的 DBO-DB15 数据线采用等长设计,线长误 差不超过 500mil。
- 8、元器件位号丝印清晰可辩,尺寸大小符合加工要求,最终设计完成的PCB要符合DFM规范。
 - 9、将 PCB 文件输出光绘文件及装配图,并保存在 Gerber 文件夹中。




图 4 PCB 结构 (单位: mm)

