FPGA · Basys3

FPGA 전자레인지 제어 모형


입력·도어·실행 허가를 분리한 RTL 설계

발표자 김호철

설계 → 구현 → 실제 파형 → 문제 해결

설정부터 종료까지의 제어 흐름을 구현

Basys3 · Artix-7 · Vivado 2026.1 · 100 MHz



설정 → 시작 → 일시정지·재개 → 종료


EC11 회전·btnL: 분·초 설정
KEY: 시작·일시정지·재개
door_open / door_close: 개폐 명령
btnU / btnD: PWM 듀티 변경
btnR: 취소 · btnC: 전체 Reset

00.00–59.59 · 듀티 30/50/70/90%


실제 가열 장치·문 위치 센서 없음
SG90은 도어 개폐 명령을 시연

입력·도어·출력을 제어부 중심으로 연결

주요 경로 · 공통 clk/reset 및 소리 이벤트의 세부 연결은 생략



전체 Architecture · 원본 Block Diagram



조리 FSM은 네 상태로 관리

KEY=EC11 누름 · 열기 요청·닫힘 조건 상실도 RUN을 일시정지




취소·Reset → IDLE

시작·재개: 남은 시간 > 0 + 닫힘 추정 + 잠금 해제

도어 FSM은 명령 적용 후 대기 시간을 셉니다

command_applied 이후 500 ms · 실제 위치 센서는 사용하지 않음




Reset·이동 중 취소 → UNKNOWN · OPEN/CLOSED에서는 취소해도 펄스 유지

정지 요청은 공통 실행 허가에 먼저 반영

microwave_controller.v · run_enable을 모터 출력과 설정 판단에 공유

```
wire w_expire = tick_1ms &&
    (r_elapsed_ms == 10'd999) &&
    (remaining_seconds == 12'd1);

assign run_enable =
    !reset && (state == RUN) && door_closed &&
    !w_cancel && !w_open && !w_close &&
    !w_key && !w_expire;
```



상태뿐 아니라 현재 정지 요청도 출력에 반영

요청 인식 후 차단 · 입력 필터 지연은 별도

SW0는 시작·설정만 잠그고 정지는 허용

control_lock.v · 해제와 같은 클럭의 KEY도 시작으로 수용하지 않음

```
wire w_settings_allowed =
    !locked && !r_was_locked;

always @(posedge clk or posedge reset)
  if (reset) r_was_locked <= 1;
  else r_was_locked <= locked;
```

잠금 중 차단

설정·시작·재개

잠금 중 허용

일시정지·취소·개폐


종료 확인 · 실행 계속

허용 조건: !locked && !r_was_locked

해제 경계의 입력을 버리고, 새로운 누름으로 시작

PWM 설정은 다음 주기부터 반영


motor_controller.v · 연속 동작 중 듀티 적용 경로 · 구동 허가 게이트 등 생략



주기 끝에서 적용값 갱신 · 코드 발췌

```
else if (r_pwm_count ==
    PwmPeriodClocks - 1) begin
  r_pwm_count <= 0;
  r_applied_level <= w_next_level;
end
```


설명용 타이밍 · 1 kHz



요청값과 현재 적용값을 나눠 진행 중인 펄스를 유지

실제 파형에서 종료 알림 3회와 복귀를 확인

tb_top_microwave_oven · scenario=3 · 1=RUN / 3=DONE / 0=IDLE



① 만료

remaining_seconds: 1 → 0
run_enable·in1: 0

② 종료 알림 3회


alert_on: ON/OFF ×3
표시·부저 공통 시간 기준

③ 대기 복귀

alert_done 발생
DONE → IDLE


만료 경계에서 남은 시간 0과 출력 차단을 확인


앞 장 Vivado 캡처 확대 · 통합 TB: 논리 1 ms = 100 ns



해제와 KEY가 겹쳐도 IDLE을 유지

tb_top_control_lock · scenario=2 · 100 MHz · 버튼 필터 3클럭





시간 설정
clideo.com

Reset과 기동 대기 조건을 분리


기록된 합성 경고 · ready=입력 기동 준비 완료 · RTL 기준 개념도

수정 전 · Reset에 조건을 합침



경고: Reset 경로의 조합 논리

수정 후 · Reset과 enable 분리



LUTAR-1 제거 · 전체 회귀 PASS

구현 후기 · 상태와 출력 허가를 함께 설계

입력 → 상태·허가 → 출력 → 실제 파형과 회귀 검사

설계에서 배운 점	조리·도어 사이의 허가 조건을 명확히 연결
검사에서 배운 점	파형·회귀와 합성 경고를 함께 확인
확인 결과	16개 TB PASS · Bitstream 생성

추가 확인 과제: 실제 위치 피드백 · 전원·기구 특성 계측