
CA Final Project

B07901045 林芳儀、B07901157 陳言瑄、B07901025 謝明園

- Briefly describe your CPU architecture
 - 我們的 CHIP 裡包含五個 module:
 - 。 ALU×2:用兩個 ALU 來處理一般的操作(ADD、SUB、SLL、SRA)以及需要多個 cvcle 的操作(MUL、DIV)。
 - o Control:基本上包含 IF 與 Control 設置的操作。
 - 。 PC:依多種情況處理 PC。
 - o Reg_file:提供ID的功能。
- Describe how you design the data path of instructions not referred in the lecture slides (jal, jalr, auipc, ...)



- JAL: 跟 Branch 一樣給他一個 control 訊號(JAL = 1),用 ALU的 ADD 操作模式算出目標的 address(PC + offset),最後 MUX的 block 依控制訊號選出 PC,此外還要處理後面 WB的部分(write PC+4 to rd)。
- JALR: 同樣地,給他一個 control 訊號(JALR = 1),用 ALU 的 ADD 操作模式算出目標的 address (address in rs1+offset),跟 JAL 一樣用 MUX 決定 PC,再處理後面 WB 的部分(write PC+4 to rd)。
- AUIPC: 一樣設一個 control 訊號,用 ALU 的 ADD 操作模式算出 PC + offset,再 WB 存到 Register。

- Describe how you handle multi-cycle instructions (mul)
 - 。 當遇到 MUL/DIV 的操作時, PC 會等 counter 數到 32 才更新。
- Record total simulation time (CYCLE = 10 ns)
 - o Leaf: a = 5, b = 6, c = 8, d = 0

Simulation complete via \$finish(1) at time 255 NS + 0

o Fact: n=8


Simulation complete via \$finish(1) at time 3875 NS + 0

o (Bonus) HW1: n = 10

Simulation complete via \$finish(1) at time 1315 NS + 0

- Describe your observation
 - 人體 compiler 真強,nWave 好棒棒(?),遷入實驗室真涼
 - o Single cycle 比較好 debug,假如換成是 pipe-line 會鼠
 - o 寫成 module 的形式會比全部寫 always blocs 更清楚
 - o 計算比 python 快,好強!
 - o 寫過 final project 後覺得整個概念都更加清晰了

• Snapshot the "Register table" in Design Compiler (p. 22)



- List a work distribution table
 - 芳儀:討論架構、寫 code、Debug (難度 C)、幫買麥當勞
 - 言瑄:討論架構、寫 code、Debug(難度C)、找地方(Out of office & 嵌入式實驗室)
 - 。 明園:Debug(難度 A),人體 compiler、幫買麥當勞、畫 Datapath 圖