UltraScale および UltraScale+ アーキテクチャ I/O リソース: コンポーネント モード

2025.2

概要

このラボでは、Component モードの SelectIO™ インターフェイスを利用して、高性能なソース同期インターフェイスを実装する方法を説明します。適切な解析手法を通じて I/O タイミングを最適化するための体系的なアプローチを適用します。

このラボは、Kintex™ UltraScale および Spartan™ UltraScale+ デバイスを含む、AMD UltraScale™ および UltraScale+™ アーキテクチャに広く適用できるように設計されています。ソース同期設計の基本概念は共通していますが、SelectIO ブロック アーキテクチャはデバイス ファミリごとに進化しています。そのため、具体的な実装の詳細や、以前の世代 (7 シリーズなど) からのデザイン移行においては、これら新しいアーキテクチャの進歩を活用するために、慎重なアーキテクチャの検討と、場合によっては手動での再設計が必要になります。

このラボの所要時間は約 60 分です。

CloudShare ユーザーのみ

ラボを完了するために 3 回の試行が提供されており、各ラボを完了するために割り当てられた時間は想定完了時間の 2 倍です。タイマーが一度開始されると、一時停止することはできません。ラボを試行するたびに前回の試行はリセットされ、以前の試行での作業内容は保存されません。

目的

この演習を完了すると、次のことができるようになります:

- ソース同期入力インターフェイスを構築するために、Component モード SelectIO で適切なリソースを選択する
- I/O およびファブリックに最適なクロッキング スキームを使用してください
- デシリアライズ用に ISERDESE3 プリミティブを使用および設定します。

© Copyright 2026 Advanced Micro Devices, Inc.

- 遅延を挿入するための IDELAYE3 プリミティブの使用と設定 (TIME モードおよび COUNT モード)。
- データシート タイミング レポートは、次の目的で使用します:
  - 入力インターフェイスのワースト ケース データ ウィンドウ、および実際のクロックに対する理想的なクロック オフセットのタイミング情報の決定
  - IDELAY を使用してスタティック遅延を適用した場合のパフォーマンスを見積もる
  - Fast および Slow プロセス コーナーのパフォーマンスを解析
  - パフォーマンス要件に応じて、スタティック (固定) 遅延挿入とダイナミック遅延アライメントのいずれかを選択してください。

はじめに

この演習で設計するインターフェイスには、次の要件があります。

- TI 製 ADS5404 A/D コンバーター (12 ビット LVDS ソース同期出力) からのデータ出力を、ターゲットの AMD UltraScale または UltraScale+ FPGA でキャプチャする必要があります。ADS5404 コンバーターのデータシート (ads5404.pdf) は、support ディレクトリに用意されています。
- ADS5404 からの FPGA インターフェイスの電気的仕様およびタイミング仕様には、以下が含まれます。
  - 250 MHz で動作する LVDS ソース同期差動クロック DACLKP、DACLKN。
  - 12 ビット幅の LVDS 差動データ (DAP[11:0]、DAN[11:0])。データは DDR (500 Mbps) で送信され、キャプチャ クロック エッジに対してセンター アラインされます。

© Copyright 2026 Advanced Micro Devices, Inc.

- 250 MHz DDR では、データ出力 DA は DACLK クロック エッジの前に最小 600 ps の有効データ (セットアップ: tsu)、DACLK クロック エッジの後に最小 600 ps の有効データ (ホールド: th) を持ちます。




図 3-1: 500-Mbps インターフェイス タイミング

- 後続のフェーズでは、A/D コンバーターは以下に示すより高性能な ADS5409 にアップグレードされます。ADS5409 コンバーターのデータシート (ads5409.pdf) は、support ディレクトリに用意されています。

© Copyright 2026 Advanced Micro Devices, Inc.

- ADS5409 からの FPGA インターフェイスにおける電気的仕様およびタイミング仕様には、以下が含まれます。
  - 450 MHz で動作する LVDS ソース同期差動クロック DACLKP、DACLKN。
  - 12 ビット幅の LVDS 差動データ (DAP[11:0]、DAN[11:0])。データは DDR (900 Mbps) で送信され、キャプチャ クロック エッジに対してセンター アラインされます。
  - 450 MHz DDR では、データ出力 DA には DACLK クロック エッジの前に最小 230 ps の有効データ (セットアップ: tsu)、DACLK クロック エッジの後に最小 230 ps の有効データ (ホールド: th) があります。




図 3-2: 900Mbps インターフェイス タイミング

SelectIO に関する考慮事項

SelectIO インターフェイスには、多様な I/O パフォーマンス要件を満たすためのさまざまなモードが用意されています。以下に示すように、デザインのニーズに基づいて最適なモードを選択できます。

モード	パフォーマンス	[Window]	キャプチャ クロック	クロック比	PCB/パッケージを補正
コンポーネント モード – スタティック	0 ～ 500 Mbps	スタティック (850 ps)	BUFG	SDR、DDR、およびフラクショナル	いいえ

© Copyright 2026 Advanced Micro Devices, Inc.
AMD together we advance_

モード	パフォーマンス	[Window]	キャプチャ クロック	クロック比	PCB/パッケージを補正
コンポーネント モード – ダイナミック (DPA または BUS)	0 – 1250 Mbps	Tsamp (510 ps)	BUFG	SDR、DDR、およびフラクショナル	BUS – いいえ、 DPA - はい
ネイティブ モード (DPA) High-Speed SelectIO Wizard	300 ～ 1600 Mbps	Tsamp_native_dpa (100 ps)	PLL	SDR、DDR、およびフラクショナル	はい
ネイティブ モード (BISC) High-Speed SelectIO Wizard	300 – 1600 Mbps	Tsamp_native_bisc (60 ps)	IO_DLL	DDR のみ	いいえ

この演習では、500 Mbps インターフェイスに [Component Mode – Static delay/window] 設定を使用します。

900 Mbps インターフェイスでは、[Component Mode – Dynamic (DPA or BUS)] 構成を検討します。

ラボ環境の理解

本コースで提供される演習およびデモは、Linux® プラットフォーム上で動作するように設計されています。

1 つの環境変数 TRAINING_PATH が必要です。この変数はラボ ファイルの場所を指します。この変数は CloudShare/CustEd_VM 環境にあらかじめ設定されています。

一部のツールはこの環境変数を直接使用できますが（つまり、$TRAINING_PATH が認識されて自動的に展開されます）、手動での展開が必要なツールもあります（CloudShare/CustEd_VM 環境の場合は /home/amd/training）。ツールごとの対応内容については、演習手順に記載されています。スクリプトを正常に動作させるには、その他の環境でこの変数を定義する必要があります。

Vivado™ Design Suite および Vitis™ Unified IDE は、多くの演習で使用される Tcl 環境を提供します。いずれかのツールを起動すると、クリーンな Tcl 環境で起動し、以前のツール起動時の proc や変数は一切残りません。

© Copyright 2026 Advanced Micro Devices, Inc.

Tcl スクリプトを source した場合、または Tcl 変数を手動で設定した後にツールを閉じた場合、ツールを再度開いたときに、Tcl スクリプトを再度 source し、演習に必要な変数を設定し直す必要があります。これはターミナル ウィンドウにも当てはまり、新しいターミナルを開くと、すべての変数設定がクリアされます。


表記法

各種引数の使用方法を説明するために、正式な表記規則が使用されています。以下に、よく使用される記号の一部を示します。

シンボル	説明	例	説明
<text>	フィールドを示します	`cd <dir>`	`<dir>` はディレクトリ名を表します。`<` および `>` 記号は入力しません。移動先のディレクトリが `XYZ` の場合は、環境に `cd XYZ` と入力します。
[text]	オプションの引数を示します	`ls [ | more]`	これは ls <Enter> または ls | more <Enter> と解釈できます。最初の例は現在の Linux ディレクトリ内のファイルを一覧表示し、2 つ目の例は現在の Linux ディレクトリ内のファイルを一覧表示した上で、さらに出力を more ツールに渡してページ単位で表示します。ここで、パイプ記号 (|) は Linux の演算子です。
|	選択肢を示します	`cmd <ZCU104 | VCK190>`	cmd コマンドは 1 つの引数を取り、ZCU104 または VCK190 を指定できます。cmd ZCU104 または cmd VCK190 のいずれかを入力します。

© Copyright 2026 Advanced Micro Devices, Inc.

全体の流れ



コンポーネント モード I/O デザインの確認 手順 1

1-1. Vivado Design Suite を起動します。

このタスクの実行方法を覚えていない場合は、Lab Reference Guide の Vivado Design Suite Operations にある「Launching the Vivado Design Suite」トピックを参照してください。

1-2. [Tcl Console] を使用してプロジェクトを解凍します。

1-2-1. **[Tcl Console]** に次のコマンドを入力して、プロジェクトを解凍します。

```
exec unzip $::env(TRAINING_PATH)/component_io/lab/<KCU105 |
SCU035>/vhdl.zip -d
$::env(TRAINING_PATH)/component_io/lab/<KCU105 | SCU035>/vhdl
```

1-3. 以下のディレクトリにある comp_io.xpr という名前の Vivado Design Suite プロジェクトを開きます。

1-3-1. 次のディレクトリに移動します。

```
$TRAINING_PATH/component_io/lab/<KCU105 | SCU035>/vhdl
```

1-3-2. **comp_io.xpr** プロジェクトを開きます。

このタスクの実行方法を覚えていない場合は、Lab Reference Guide の Vivado Design Suite Operations にある「Opening a Vivado Design Suite Project」トピックを参照してください。

© Copyright 2026 Advanced Micro Devices, Inc.

1-4. プロジェクトの概要を確認します。

1-4-1. **[Flow Navigator]** で **[PROJECT MANAGER] > [Settings]** を選択します。

1-4-2. プロジェクトで使用されている **Kintex UltraScale (xcku040-ffva1156-2-e)** または **Spartan UltraScale+ (xcsu35p-sbvb625-2-e)** デバイスを確認します。

1-4-3. **[OK]** をクリックします。

1-4-4. **[Sources]** ウィンドウを選択して、このデザインで使用されているソース ファイルを確認します。

1-4-5. **1** つの **VHDL** ファイル **(comp_io.vhd)** と **1** つの **XDC** ファイル **(comp_io.xdc)** があることを確認します。




図 3-3: プロジェクト内のソース ファイル

1-5. [オプション] 提供されたデザインを検討する際に、考慮すべき設計ポイントを特定します。

UltraScale または UltraScale+ アーキテクチャの SelectIO インターフェイスを設計する際は、主に次の設計ポイントを考慮する必要があります。

最初に検討すべき点は、[Component] モードまたは [Native] モードのどちらが使用されているかです。この演習では、[Component] モードを使用します。

このラボで行ったように、[Component] モードを使用する場合は、プリミティブのインスタンス生成によって手動でデザインを作成する必要があります。

Native モードを使用する場合、[Vivado IP catalog] から [High-Speed SelectIO Wizard] を使用できます。

www.amd.com
© Copyright 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

データ パス遅延の挿入およびダイレクト クロッキングを使用したコンポーネント モードにおける SelectIO リソースの一般的な接続を以下に示します。




図 3-4: データパス上の IDDRE3 遅延を使用した ISERDES のダイレクト クロッキング

コンポーネント モードのデータ キャプチャ オプション:

- キャプチャ クロック レートでの単純なデシリアライズ (2 分周) 用の IDDRE1。
- 4 または 8 分周用の ISERDESE3。

キャプチャ クロック方式:

- BUFGCE を介した直接クロッキング。
- PLLE3/MMCM ベースのキャプチャ クロック。
- 入力キャプチャ クロック (ISERDESE3/IDDRE1 に接続) を独立した BUFGCE バッファー経由で配線すると、I/O クロックに対して最適な配線が得られます。I/O クロックとファブリック クロックが同一の BUFGCE から供給されている場合、I/O タイミング パフォーマンスに影響を及ぼす可能性があります。

コンポーネント モードでのデータおよびクロックのアライメント オプション:

- IDELAYE3 を使用したデータ パス遅延の挿入。
  - TIME モードおよび COUNT モード。

© Copyright 2026 Advanced Micro Devices, Inc.

    - IDELAYCTRL のクロッキング オプション (TIME モードで必須): リファレンス クロックは、外部クロックから直接供給するか、MMCM 経由で駆動できます。
  - PLLE3/MMCM クロック位相シフト。ダイレクト クロッキングとは異なり、PLLE3/MMCM を使用すると、クロックを位相シフト (正または負) してキャプチャ用にクロックをアライメントできる柔軟性が追加されます。

ワード アライメント:

- ISERDESE3 にはビットスリップ機能が内蔵されていません。
- ワード アライメント ロジックはファブリック内に構築する必要があります。これは本演習では実装されていません。[High Speed SelectIO Wizard] は bitslip 機能をサポートしています。

クロックおよびデータ ピンの配置:

- キャプチャ クロック ポートは、バンクの GC ピンに配置する必要があります。
- IDELAYCTRL リファレンス クロックには、適切なクロッキング リソースを使用する必要があります。
- 入力データ ポートは単一バンクに配置し、可能な限り少ないバイト グループにまとめる必要があります。

1-6. comp_io デザインを確認します。

1-6-1. **[Sources]** ウィンドウで **comp_io.vhd** をダブルクリックして開きます。

1-6-2. **[Flow Navigator]** から **[RTL Analysis] > [Open Elaborated Design]** を選択して **RTL** デザインを開きます。

1-6-3. **[OK]** をクリックして、エラボレート済みデザインを開きます。

[RTL Netlist] ビューが開きます。

1-6-4. 回路図がまだ開いていない場合は、**[RTL Analysis] > [Open Elaborated Design] > [Schematic]** を選択して回路図を生成します。

ポップアップ表示されるクリティカル メッセージは無視して、[OK] をクリックします。

1-6-5. **clk_p** および **clk_n** ポートを見つけて選択できるまで、十分にズームします。

1-6-6. **clk_p** および **clk_n** を選択し、**[Tools] > [Schematic]** を選択して **(**または **<F4>** を押して**)**、別の回路図にクロック ポートを表示します。

© Copyright 2026 Advanced Micro Devices, Inc.

1-6-7. 出力ポートをダブルクリックして、**clk_p** および **clk_n** ポートからの接続を **BUFGCE_clk_inst** が表示されるまで順次展開します。

1-6-8. **BUFGCE_clk_inst** の **[O]** ピンをダブルクリックし、この **BUFGCE** が **ISERDES** にのみ接続されていることを確認します。




図 3-5: RTL Schematic からのクロック接続の確認

1-6-9. 上記で説明したさまざまなデザイン ポイントについてデザインを探索します。

1-6-10. **RTL** コードおよび **[Elaborated Design]** を使用して、次の質問に答えてください。

質問 1

ISERDES には CLK 入力と CLK_B 入力があり、CLK_B は CLK の反転信号です。回路図に示されているように、両方のクロックは同一のクロック ネットに接続されています。CLK_B はどのようにして反転されるのでしょうか。

質問 2

IDELAYE3 で使用されているモード (DELAY_FORMAT) とコンフィギュレーション (DELAY_TYPE) は何ですか?

© Copyright 2026 Advanced Micro Devices, Inc.

質問 3

BUFGCE_DIV はファブリック クロックの生成に使用されています。BUFGCE_DIV の BUFGCE_DIVIDE 属性はどのように決定されますか?

デザインの論理合成、インプリメンテーション、および解析 手順 2

この手順では、論理合成およびインプリメンテーション後にデザインを解析します。

2-1. デザインを論理合成します。

このタスクの実行方法を覚えていない場合は、Lab Reference Guide の「Vivado Design Suite Operations」にある「Synthesizing the Design」トピックを参照してください。

2-2. 合成済みデザインを開き、デザインを解析します。

2-2-1. **[Synthesis Completed]** ダイアログ ボックスで **[Open synthesized design]** を選択し、**[OK]** をクリックします。

2-2-2. 合成済みデザインを開く前にエラボレート済みデザインを閉じるよう求められた場合は、**[Yes]** をクリックします。

2-2-3. **[Messages]** タブを選択し、論理合成関連のクリティカル警告がないことを確認します。

2-2-4. **[Window] > [Project Summary]** を選択し、**[Utilization] > [Post-Synthesis]** セクションを確認します。

2-2-5. **[Table]** ビューを選択して、使用されているリソースの正確な数を一覧表示します。

質問 4

BUFG リソースの数は、RTL でインスタンス化された数と一致していますか?

© Copyright 2026 Advanced Micro Devices, Inc.

2-2-6. **[Tools] > [Schematic]** を選択 **(**または **<F4>** を押下**)** して、合成済みデザインのスケマティックを表示します。

2-2-7. クロック デザインの構造が **[RTL schematic]** で確認できるものと類似していることを確認します。

クロッキングは I/O デザインの重要な部分であるため、論理合成の最適化によってクロッキングが変更されないようにする必要があります。

このデザインでは、I/O クロックに BUFGCE を、ファブリック クロックに BUFGCE_DIV を使用しています。これらは最適化 (マージ) されず、意図したとおり 2 つの個別のクロック ネットワークのまま維持されます。

ただし、2 つの個別の BUFG が使用されているデザイン (例えば、IDDRE3 ベースのキャプチャで 1 つを I/O 用、もう 1 つをファブリック用とする場合など) では、論理合成によってこれらがマージされることがあります。これにより、I/O クロックの配線方法に影響が生じ、I/O タイミング パフォーマンスに影響を及ぼす可能性があります。

次に、デザインをインプリメントして解析します。

2-3. [Run Implementation] を実行します。

このタスクの実行方法を覚えていない場合は、Lab Reference Guide の Vivado Design Suite Operations にある [Running Implementation] トピックを参照してください。

2-4. インプリメント済みデザインを開き、[Device] ビューでデザインを解析します。

2-4-1. **[Implementation Completed]** ダイアログ ボックスで **[Open implemented design]** を選択し、**[OK]** をクリックします。

2-4-2. インプリメント済みデザインを開く前に合成済みデザインを閉じるようプロンプトが表示された場合は、**[Yes]** をクリックします。

2-4-3. クリティカル警告を無視して **[OK]** をクリックします。

2-4-4. **[Netlist]** ウィンドウで **IDELAYCTRL** セルを見つけて選択します。

© Copyright 2026 Advanced Micro Devices, Inc.

2-4-5. 右クリックして **[Mark] > [Mark (Default Color)]** を選択します。




図 3-6: IDELAYCTRL プリミティブの選択とマーク

© Copyright 2026 Advanced Micro Devices, Inc.

2-4-6. **[Device]** ビューのツールバーで適切なオプションをクリックして、**[Routing Resources]** 表示オプションを有効にします。

2-4-7. **[Device]** ビューでマークされた **IDELAYCTRL** セルを確認します。




図 3-7: Device View でマークされた IDELAYCTRL プリミティブ - KCU105

© Copyright 2026 Advanced Micro Devices, Inc.




図 3-8: Device ビューでマークされた IDELAYCTRL プリミティブ - SCU035

質問 5

インプリメント済みデザインには IDELAYCTRL のインスタンスがいくつありますか。その理由は何ですか。

© Copyright 2026 Advanced Micro Devices, Inc.

2-5. (オプション) 実装済みデザインのクロッキングを確認します。

2-5-1. **[View] > [Unmark All]** を選択します。


2-5-2. **[Netlist]** ウィンドウで **clk** ネットを選択します。

2-5-3. 右クリックして **[Highlight] > [Color 7]** を選択します。

2-5-4. マークしたクロック ネットワークがはっきりと見えるまで、**[Device]** ビューの左下にある **2** つの **I/O** バンクを拡大します。

2-5-5. **[Routing Resources]** 表示オプションがまだ有効になっていない場合は、**[Device]** ビュー ツールバーの該当するオプションをクリックして有効にします。

2-5-6. **I/O** クロック **(CLK)** のスパンが設計意図どおりに小さいことを確認します。



© Copyright 2026 Advanced Micro Devices, Inc.

図 3-9: Device View の I/O クロック - KCU105




図 3-10: Device View の I/O クロック - SCU035

2-5-7. **[Netlist]** ウィンドウで **clk_fab** ネットを選択します。

2-5-8. 右クリックして **[Highlight]** を選択し、色 **(例: [Color 6])** を指定して、各 **clk_fab** ネットをそれぞれ異なる色でハイライトします。

© Copyright 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

2-5-9. マークされたクロック ネットワークがはっきりと見えるまで、**[Device]** ビューの左下にある **2** つの **I/O** バンクを拡大します。




図 3-11: Device ビューのファブリック クロック - KCU105

© Copyright 2026 Advanced Micro Devices, Inc.




図 3-12: Device View のファブリック クロック - SCU035

ファブリック クロック (clk_fab) のスパンがより広いことに注意してください。

© Copyright 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

2-5-10. **[Netlist]** ウィンドウからこれら両方のクロックを選択し、**[Tools] > [Schematic]** を選択 **(**または **<F4>** を押下**)** して、スケマティック上で別々の色でマークされた **I/O** およびクロック ネットワークを表示します。

2-5-11. クロック バッファーの **[I]** ピンをダブルクリックして、**IBUFDS** バッファーを表示します。

これもまた、インプリメンテーション中にクロック バッファーが最適化によって削除されていないことを確認するためのチェックです。




図 3-13: Netlist Schematic ビューでハイライト表示されたクロック ネット

2-5-12. **[View] > [Unselect All]** を選択します。

2-5-13. **[View] > [Unhighlight All]** を選択します。

2-5-14. **[Schematic]** を閉じます。

© Copyright 2026 Advanced Micro Devices, Inc.

スタティック遅延を使用したタイミング パフォーマンスの見積もり手順 3

FPGA へのソース同期入力インターフェイスでは、バランスの取れたセットアップおよびホールド タイミング マージンを確保するために、(キャプチャ レジスタにおける) データ アイに対してキャプチャ クロックを最適化およびアライメントすることが重要です。アライメント手法には、データパスへの遅延の挿入 (IDELAYE3) や、キャプチャ クロックへの微小な位相シフトの挿入 (PLLE3/MMCM) などがあります。

データをキャプチャ クロック エッジに最適にアラインするには、大きく分けて 2 つのアプローチがあります。

- **スタティック遅延/位相シフト: スタティック タイミング解析で測定されたデータとクロック間のオフセットを補正するため、データ/クロックに固定遅延/位相シフトを適用します。**
  - このオフセットを補正しないと、セットアップとホールドの間でタイミング マージンのバランスが取れなくなります。このような場合、タイミングを満たす唯一の方法は、データ ウィンドウを広げる (スループットを低下させる) ことです。
  - スタティック遅延によってオフセットが補正されると、スループットが最適化されます。ただし、電圧および温度 (VT) の変動 (タイミング コーナー) により、VT に依存したオフセットの変動が依然として発生します。この微小な変動を考慮するため、(ダイナミック遅延調整と比較して) データ ウィンドウを比較的広く確保する必要があります。
- **ダイナミック遅延調整: ダイナミック アライメントでは、VT に依存しないオフセットに対応するために初期アライメントが実行されます。その後は、VT 変動によって生じるオフセットがライブ データを用いて動的に測定され、継続的に補正されます。**

このラボ セクションでは、次の作業を行います。

- 静的タイミング解析からクロックとデータ間のオフセットを測定します。[Datasheet] タイミング レポートを使用するのが最も便利です。

© Copyright 2026 Advanced Micro Devices, Inc.

- IDELAYE3 に静的遅延値を適用して (測定されたオフセットを補正)、データシート タイミング レポートから結果のタイミング パフォーマンスを評価します。

演習の最後の手順では、Fast および Slow タイミング コーナーに対して個別にタイミング解析も実行します。これにより、VT 変動を考慮した拡張データ ウィンドウに関する知見が得られ、ダイナミック ディレイ アライメントを使用すべきかどうかを判断するのに役立ちます。

3-1. 入力インターフェイスのデータシート タイミングを生成します。

3-1-1. 実装済みデザインがまだ開いていない場合は、**[Implementation] > [Open Implemented Design]** を選択します。

IDELAYE3 は TIME モードに設定されており、RTL コードで 0 の遅延が設定されていることに注意してください。

3-1-2. **[Reports] > [Timing]** メニューから **[Report Datasheet]** オプションを選択します。

3-1-3. **[Timer Settings]** タブで、セットアップとホールドの両方 **(min_max)** に対して **Slow** コーナーおよび **Fast** コーナーが考慮されていることを確認します。

これにより、最悪条件のタイミング ウィンドウが決定されます。

3-1-4. **[OK]** をクリックしてタイミング解析を実行します。

3-1-5. **[Datasheet]** レポートで **[Setup/Hold for Input Buses] > [Clocked by clk250] > [datain_n]** を選択します。

観測値を以下の表に示します。

[Device]	DELAY_FORMAT	DELAY_VALUE	データ ウィンドウ (スロー & ファスト コーナー)	クロック オフセット (スロー & ファスト コーナー)
KCU105	時間	0 ps	1.645 ns	1.165 ns
SCU035	時間	0 ps	0.862 ns	0.616 ns

© Copyright 2026 Advanced Micro Devices, Inc.

3-2. 実際のクロックに対する理想的なクロック オフセットおよびワースト ケースのデータ ウィンドウを解析します。

データシートには以下のタイミング特性が記載されています。

KCU105: ワースト ケース データ ウィンドウ = 1.645 ns、実際のクロックに対する理想的なクロック オフセット = 1.165 ns

SCU035: ワースト ケース データ ウィンドウ = 0.862 ns; 実際のクロックに対する理想クロック オフセット = 0.616 ns

この意味を下図に示します。XDC で入力ポートに入力遅延が指定されていない点に注意してください。

記載されている値は説明のみを目的としており、実際の値は選択したデバイスによって異なる場合があります。




図 3-14: クロック オフセットおよび最小データ ウィンドウの意味 - 例

データパスに遅延を適用する (IDELAYE3 を使用) ことで、FPGA 内部のクロック エッジに対してデータ ウィンドウをセンタリングできます。

© Copyright 2026 Advanced Micro Devices, Inc.

下図に示すように、この遅延により、より高いデータ レートも可能になります。




図 3-15: データパス遅延挿入前後の FPGA 内部クロック/データ - 例

3-3. IDELAYE3 に特定の遅延を適用し、タイミング解析を実行します。

RTL コードで確認できるように、IDELAYE3 は TIME モードに設定されており、0 の遅延が設定されています。遅延を変更することで、What-if 解析を実行できます。最も効率的な方法は、Vivado Design Suite データベース内で DELAY_VALUE 属性を直接変更し、タイミング解析を実行することです。

3-3-1. **[Tcl Console]** に次のコマンドを入力して、すべての **IDELAYE3** セルに遅延を適用します。

KCU105: set_property DELAY_VALUE {1165} [get_cells *IDELAYE3*]
SCU035: set_property DELAY_VALUE {616} [get_cells *IDELAYE3*]

これで、データシート タイミング レポートを生成できるようになりました。[Tcl Console] から report_datasheet コマンドを使用します。

3-3-2. **[Tcl Console]** に次のコマンドを入力します。

```
report_datasheet
```


© Copyright 2026 Advanced Micro Devices, Inc.

3-3-3. **[Console]** に表示されたレポート内で、**Setup / Hold times for input bus** というタイトルのセクションを見つけます。

データ ウィンドウおよびクロック オフセットは、以下の表に斜体で示すようになっている点に注意してください。

[Device]	DELAY_FORMAT	DELAY_VALUE	データ ウィンドウ (Slow & Fast コーナー)	クロック オフセット (スローおよびファスト コーナー)
KCU105	時間	0 ps	1.645 ns	1.165 ns
KCU105	*時間*	*1165 ps*	*1.692 ns*	*-0.006 ns*
SCU035	時間	0 ps	0.862 ns	0.616 ns
SCU035	*時間*	*616 ps*	*0.886 ns*	*-0.003 ns*

質問 6

FPGA 内部でデータ ウィンドウはクロックに対して中央に配置されましたか。

3-4. COUNT モードでの IDELAYE3 のパフォーマンスを確認します。

TIME モードでは、IDELAYE3 は電圧および温度 (VT) の変動に対して、指定された遅延 (ピコ秒単位で指定された DELAY_VALUE) を維持します。

COUNT モードでは、DELAY_VALUE は遅延タップ数で指定され、遅延キャリブレーションは実行されません。VT の変動により、ファスト コーナーからスロー コーナーにかけて合計遅延が約 2 倍変動します。

3-4-1. **[Tcl Console]** に次のコマンドを入力して、**IDELAYE3** を **COUNT** モードに設定し、遅延タップを **0** に設定します。

```
set_property DELAY_FORMAT {COUNT} [get_cells *IDELAYE3*]
```


© Copyright 2026 Advanced Micro Devices, Inc.

```
set_property DELAY_VALUE {0} [get_cells *IDELAYE3*]
```

3-4-2. 次のコマンドを入力して、データシート タイミングを生成します:

```
report_datasheet
```

3-4-3. **[TIME/0 ps]** と **[COUNT/0 taps]** のデータ ウィンドウおよびクロック オフセット値を比較します。

[Device]	DELAY_FORMAT	DELAY_VALUE	データ ウィンドウ (スロー & ファスト コーナー)	クロック オフセット (Slow および Fast コーナー)
KCU105	COUNT	0 タップ	1.636 ns	1.163 ns
SCU035	COUNT	0 タップ	0.855 ns	0.615 ns

TIME/0 ps と COUNT/0 taps のデータ ウィンドウおよびクロック オフセットの値は、ほぼ同一であることに注意してください。

データ アイを内部クロックの中心に合わせるには、Ideal Clock Offset to Actual Clock の値が 0 になるよう、適切な数の遅延タップを適用する必要があります。

質問 7

[Clock Offset to Actual Clock] の値を 0 にするには、遅延タップ数をどのように選択しますか。

デバイスごとに最適なタップ遅延を決定できます。

KCU105: 最適な DELAY_VALUE である 255 が見つかりました。

SCU035: 最適な DELAY_VALUE 168 が見つかりました。

3-4-4. **Tcl** コマンドを使用してデバイスに適した **DELAY_VALUE** を適用し、データシート タイミング レポートを生成します。

取得した値は、比較のために以下の表に追加されています。

© Copyright 2026 Advanced Micro Devices, Inc.

デバイス	DELAY_FORMAT	DELAY_VALUE	データ ウィンドウ (Slow および Fast コーナー)	クロック オフセット (Slow & Fast コーナー)
KCU105	カウント	0 タップ	1.636 ns	1.163 ns
KCU105	*COUNT*	*255 タップ*	*1.114 ns*	*0.005 ns*
SCU035	COUNT	0 タップ	0.855 ns	0.615 ns
SCU035	*COUNT*	*168 タップ*	*0.609 ns*	*0.001 ns*

3-5. (オプション) 必要な最適な遅延タップを反復して求めます。

最適な遅延タップを直接計算して求める方法はないため、[Clock Offset] が 0 に近づくまで DELAY_VALUE を繰り返し変更する必要があります。

3-5-1. **DELAY_VALUE** を **100** から開始し、**[Clock Offset]** が **0** 付近になるまで値を増減させます。

- 報告された [Clock Offset] が正の場合はタップ数を増やし、逆の場合は減らします。

Tcl コマンドを使用して DELAY_VALUE を適用し、各イテレーションのデータシート タイミング レポートを生成します。

下表に示すように、KCU105 では 255 タップが最適です。

注: 上記で説明したのと同じ反復手順に従うことで、SCU035 の最適な遅延タップを見つけることができます (通常は約 168 になります)。

DELAY_FORMAT	DELAY_VALUE	データ ウィンドウ (Slow & Fast コーナー)	クロック オフセット (Slow & Fast コーナー)	次のイテレーション遅延 +/-
COUNT	0 タップ	1.645 ns	1.165 ns	+
カウント	100 タップ	1.367 ns	0.728 ns	+
COUNT	200 タップ	1.098 ns	0.293 ns	+

© Copyright 2026 Advanced Micro Devices, Inc.

DELAY_FORMAT	DELAY_VALUE	データ ウィンドウ (Slow & Fast コーナー)	クロック オフセット (Slow & Fast コーナー)	次のイテレーション遅延 +/-
COUNT	300 タップ	1.286 ns	-0.199 ns	-
カウント	255 タップ	1.114 ns	0.005 ns	達成値

質問 8

[TIME] モードと [COUNT] モードはどのように選択しますか？

3-6. AD5404 500-Mbps インターフェイスがこのインターフェイスのタイミングを満たせるかどうかを見積もります。

3-6-1. 入力データ幅と必要な最小データ ウィンドウを比較します。

AD5404 のデータシートから求められる最小入力データ ウィンドウ幅は 1.2 ns です。

KCU105:

TIME モードを 1165 ps の遅延で使用する場合、FPGA に必要なデータ ウィンドウは 1.692 ns です:

- 利用可能な合計スラックは 1.2 – 1.692 = -0.492 ns です。
- ネガティブ スラックは、これがタイミングを満たさないことを示しています。
  - 500 Mbps では、可能な最大の入力データ ウィンドウは 1/500MHz = 2 ns です。これはタイミングを満たすのに十分な広さです。しかし、AD5404 はタイミングの不確定性によりこのウィンドウの 40% を消費するため、Static Component /TIME モードでタイミングを満たすことがより困難になります。

COUNT モードを 255 タップ遅延で使用する場合、FPGA に必要なデータ ウィンドウは 1.114 ns です。

- 利用可能なトータル スラックは 1.2 – 1.114 = 0.086 ns です。

© Copyright 2026 Advanced Micro Devices, Inc.

- 入力データは (入力部および FPGA 内部で) センター アラインされているため、このプラスのスラックはセットアップ スラックとホールド スラックに均等に分配されます。これにより、セットアップとホールドそれぞれで約 43 ps のスラックが確保され、タイミングを満たすことができます。

500Mbps インターフェイスでは、COUNT モードを使用することでタイミングを収束させることができます。

SCU035:

616 ps の遅延で TIME モードを使用した場合、FPGA に必要なデータ ウィンドウは 0.886 ns です:

- 利用可能な合計スラックは 1.2 – 0.886 = 0.314 ns です。
- スラックが正であることは、タイミングを満たしていることを意味します。

COUNT モードを 168 タップの遅延で使用する場合、FPGA に必要なデータ ウィンドウは 0.609 ns です。

- 利用可能なトータル スラックは 1.2 – 0.609 = 0.591 ns です。

入力データは (入力部および FPGA 内部で) センター アラインされているため、このポジティブ スラックはセットアップ スラックとホールド スラックに均等に配分されます。

500 Mbps インターフェイスでは、TIME モードと COUNT モードの両方で効果的にタイミングを収束でき、COUNT モードの方がより大きな正のスラックが得られるため、ロバスト性が向上します。

3-7. AD5409 の 900-Mbps インターフェイスがこのインターフェイスのタイミングを満たせるかどうかを見積もります。

3-7-1. 入力データ幅と必要な最小データ ウィンドウを比較します。

AD5409 のデータシートに基づくと、最小入力データ ウィンドウの幅は 0.46 ns (標準値 0.672 ns) です。

これは両方の FPGA で必要とされる最小データ ウィンドウ (KCU105: TIME モードで 1.692 ns、COUNT モードで 1.114 ns — SCU035: TIME モードで 0.886 ns、COUNT モードで 0.609 ns) よりも小さいため、いずれのデバイスでもスタティック遅延を使用した Component モードでは 900-Mbps インターフェイスのタイミングを満たすことができません。

© Copyright 2026 Advanced Micro Devices, Inc.

この場合、動的遅延調整を考慮する必要があります。

ダイナミック遅延調整用インターフェイスの評価 手順 4

FPGA 内でデータ ウィンドウを最適化およびアライメントするためにスタティック遅延を使用する場合、すべてのプロセス、電圧、温度 (PVT) 条件が考慮されます。これにより、キャプチャ セルの絶対的なセットアップ/ホールド要件と比較して、要求される最小データ ウィンドウが比較的広くなります。

マルチコーナー タイミング解析を実行することで、最小データ ウィンドウが広くなる要因を把握できます。

デフォルトのタイミング解析では、セットアップおよびホールド解析において両方のタイミング コーナー (Slow および Fast) が考慮され、スラックが最も小さいコーナーがワースト ケースとして採用されます。

Slow コーナーと Fast コーナーで個別にタイミング解析を実行することで、データ レートの改善の可能性 (データ ウィンドウの縮小) を評価できます。

質問 9

前の手順のデータシート タイミング レポートに示されているように、セットアップおよびホールドにはどのプロセス コーナーが使用されていますか。

4-1. TIME モード、0 遅延でマルチコーナー タイミング解析を実行します。

4-1-1. 次の **Tcl** コマンドを入力して、モードと遅延を設定します。

```
set_property DELAY_FORMAT {TIME} [get_cells *IDELAYE3*]
set_property DELAY_VALUE {0} [get_cells *IDELAYE3*]
```

4-1-2. 次の **Tcl** コマンドを入力して、**I/O** のマルチコーナー タイミング解析を実行します。

```
report_datasheet -show_all_corners
```


© Copyright 2026 Advanced Micro Devices, Inc.

4-1-3. **[Console]** 内のレポートで **Setup / Hold times for input bus** というタイトルのセクションを確認し、次の情報を特定します。

- 最悪条件のデータ ウィンドウ (スロー コーナー)
- ワーストケース データ ウィンドウ (Fast コーナー)
- 理想クロックから実際のクロックへのオフセット (スロー コーナー)
- 実際のクロックに対する理想クロック オフセット (Fast コーナー)

これらの値は、既に特定されているワーストケース タイミング (以下の表の [Slow and Fast Corners] 列) と併せて、以下にまとめられています。

			Slow コーナーおよび Fast コーナー		スロー コーナー		Fast コーナー	
デバイス	DELAY_FORMAT	DELAY_VALUE	[Data Window]	クロック オフセット	[Data Window]	クロック オフセット	[Data Window]	クロック オフセット
KCU105	時間	0 タップ	1.645	1.165	0.904	1.535	0.888	0.786
SCU035	時間	0 タップ	0.855	0.615	0.565	0.764	0.508	0.439

4-2. (オプション) その他のケースについてマルチコーナー タイミング解析を実行します。

4-2-1. **Tcl** コマンドを実行して以下に示すモードと遅延値を設定し、**Slow** コーナーおよび **Fast** コーナーに対してレポートされる **[Data Window]** および **[Clock Offset]** の値を確認します。

- TIME モード、1165 ps の遅延
- COUNT モード、0 タップ遅延
- COUNT モード、255 タップの遅延

注記: SCU035 に対しても、最適な遅延 (例: 616 ps TIME、168 taps COUNT) を使用して同様の手順が適用されます。

© Copyright 2026 Advanced Micro Devices, Inc.

4-3. タイミング コーナーによってデータ ウィンドウとクロック オフセットがどのように変化するかを可視化します。

4-3-1. マルチコーナー タイミング解析の値は、すでに特定されているワーストケース タイミングと共に以下に（イタリック体で）表としてまとめられています。

			スロー & ファスト コーナー		スロー コーナー		Fast コーナー	
デバイス	**DELAY_ FORMAT**	**DELAY_ VALUE**	**[Data Window]**	**クロック オフセット**	**[Data Window]**	**クロック オフセット**	**[Data Window]**	**クロック オフセット**
KCU105	時間	0 ps	1.645	1.165	0.904	1.535	0.888	0.786
KCU105	時間	1165 ps	1.692	-0.006	*0.951*	*0.365*	*0.934*	*-0.385*
KCU105	カウント	0 タップ	1.636	1.163	*0.892*	*1.535*	*0.882*	*0.786*
KCU105	COUNT	255 タップ	1.114	0.005	*1.082*	*-0.012*	*0.983*	*0.070*
SCU035	時間	0 ps	0.862	0.616	0.565	0.764	0.508	0.439
SCU035	時間	616 ps	0.886	-0.003	*0.590*	*0.145*	*0.533*	*-0.180*
SCU035	COUNT	0 タップ	0.855	0.615	*0.556*	*0.764*	*0.503*	*0.439*
SCU035	COUNT	168 タップ	0.609	0.001	*0.609*	*0.001*	*0.534*	*0.031*

© Copyright 2026 Advanced Micro Devices, Inc.

4-3-2. マルチコーナー解析の数値を使用して、下図に示すように **FPGA** 内部のクロック/データ関係を確認し、ワースト ケースと **Slow/Fast** コーナーの関係をより的確に把握します。




図 3-16: スロー、ファスト、および統合 (ワースト ケース) タイミング - TIME モード

© Copyright 2026 Advanced Micro Devices, Inc.




図 3-17: Slow、Fast、および結合 (ワースト ケース) タイミング - COUNT モード

質問 10

図から、Slow コーナー、Fast コーナー、および Slow/Fast 複合タイミングにはどのような関係がありますか？

© Copyright 2026 Advanced Micro Devices, Inc.

4-4. 動的遅延調整によって、より高いデータ レートがどのように達成されるかを解析します。

4-4-1. **0** タップ遅延の **COUNT** モードにおける **IDELAYE3** に関する上図を解析し、**Fast** コーナーから **Slow** コーナーにかけてデータ ウィンドウとクロック オフセットがどのように変化するかを確認します。

	Fast コーナー	**スロー コーナー**
[Data Window]	857 ps	887 ps
クロック オフセット	798 ps	1530 ps

データ ウィンドウは Fast コーナーで最小 (857 ps) となり、Slow コーナーに向かって徐々に広がって最大 (887 ps) になる点に注意してください。

同様に、クロック オフセットは Fast コーナーで最小 (798 ps) となり、Slow コーナーに向かって徐々に増加して最大 (1530 ps) になる点に注意してください。

これは、下図に示すように、キャプチャに使用されるデータ ウィンドウ幅とクロック オフセットの両方が VT 変動に伴って動的に変化することを意味します。




図 3-18: VT 変動によるデータ ウィンドウの移動

© Copyright 2026 Advanced Micro Devices, Inc.

ダイナミック遅延アライメントは、変動するデータ ウィンドウの中心を継続的にチェックし、内部クロック位相/データ遅延を調整して、内部データをクロックの中心に配置します。

4-5. 動的遅延調整を使用して、AD5409 の 900 Mbps インターフェイスがこのインターフェイスのタイミングを満たすことができるか見積もります。

4-5-1. 入力データ幅と必要な最小データ ウィンドウを比較します。

AD5409 のデータシートに記載されているとおり、最小入力データ ウィンドウ幅は 0.460 ns (標準値 0.672 ns) です。

FPGA で必要とされるワーストケースのデータ ウィンドウは 0.887 ns (Slow コーナー) です。

タイミングを満たすための正のスラックがありません。900 Mbps では、可能な最大の入力データ ウィンドウは 1/900M = 1.1 ns です。これはタイミングを満たすには十分な広さです。しかし、AD5409 はタイミングの不確定要素によりこのウィンドウの 58% を消費するため、Component モードでタイミングを満たすことがさらに難しくなります。

このタイミングを満たすには、Native モードを検討する必要があります。

4-6. インプリメント済みデザインを閉じます。

4-7. [Vivado Design Suite] を終了します。

一部のシステム (特に VM) では、メモリに制約がある場合があります。ワークスペースを削除するとディスク領域の一部が解放され、他の演習を実行できるようになります。

グラフィカル インターフェイスまたはコマンドライン インターフェイスを使用して、実行したばかりのラボが含まれているディレクトリを削除できます。どちらの方法を選択してもかまいません。いずれの方法でも、$TRAINING_PATH/component_io ディレクトリ内のすべてのファイルが再帰的に削除されます。

© Copyright 2026 Advanced Micro Devices, Inc.

4-8. [オプション] [ローカル VM のみ—CloudShare は対象外] ファイル システムをクリーンアップします。

GUI を使用する場合:

4-8-1. **$TRAINING_PATH/component_io** に移動します。

4-8-2. **[component_io]** を選択します。

4-8-3. **<Delete>** キーを押します。

-- または --

[Linux ユーザー]: コマンド ラインを使用する場合:

4-8-4. **<Ctrl + Alt + T>** を押して **[Terminal]** ウィンドウを開きます。

4-8-5. 次のコマンドを入力して、ワークスペースの内容を削除します:

```
[host] $ rm -rf $TRAINING_PATH/component_io
```


© Copyright 2026 Advanced Micro Devices, Inc.

まとめ

このラボでは、推奨される設計手法に従って、UltraScale および UltraScale+ アーキテクチャ用の Component モード SelectIO デザインを作成する方法を学習しました。特に、最適なタイミングを得るには、I/O とファブリックのクロッキングに別々のクロック バッファーを使用する必要があります。デザインの論理合成およびインプリメンテーションを実行した後、リソース使用率、クロッキング構造、およびピン配置に関する基本的な解析を行いました。その後、データシート タイミング レポートを使用して、インターフェイスのタイミングを解析しました。

Component モードでは、IDELAYE3 を使用し、TIME または COUNT モードでそのスタティック遅延を制御して、FPGA 内部でクロックに対してデータを中央揃えにするためにスタティックな DELAY_VALUE を適用しました。IDELAYE3 を使用したスタティック遅延の解析後、このケースでは COUNT モードの方が優れたパフォーマンス (必要なデータ ウィンドウがより小さい) が得られることがわかりました。スタティック遅延で性能要件を満たせなかった場合は、ダイナミック遅延アライメントを検討しました。ダイナミック遅延アライメントの適合性を評価するために、マルチコーナー タイミング解析を実行しました。

解答

1. ISERDES には CLK 入力と CLK_B 入力があり、CLK_B は CLK の反転信号です。スケマティックに示されているように、両方のクロックは同じクロック ネットに接続されています。CLK_B はどのようにして反転されているのでしょうか。

   IS_CLK_B_INVERTED 属性は VHDL で 1 に設定されており、ISERDESE3 インスタンスを選択した後に [Properties] ウィンドウで確認できます。

2. IDELAYE3 で使用されているモード (DELAY_FORMAT) およびコンフィギュレーション (DELAY_TYPE) は何ですか?

   VHDL では、IDELAYE3 インスタンスは TIME (DELAY_FORMAT) モード、FIXED (DELAY_TYPE) 遅延コンフィギュレーションに設定され、遅延 (DELAY_VALUE) に 0 が設定されています。

3. BUFGCE_DIV はファブリック クロックの生成に使用されています。BUFGCE_DIV の BUFGCE_DIVIDE 属性はどのように決定されますか?

© Copyright 2026 Advanced Micro Devices, Inc.

この決定は、ISERDESE3 に指定されたデシリアライズ比 (DATA_WIDTH) に基づいています。このデザインでは、ISERDESE3 の DATA_WIDTH は 4 です。したがって、DDR キャプチャ クロックを 2 で分周する必要があり、これが BUFGCE_DIVIDE に設定される値となります。

4. BUFG リソースの数は、RTL でインスタンス化された数と一致していますか?

   合計 3 つがレポートされます。refclk 用に 1 つ、clk (I/O) 用に 1 つ、clk_fab 用に 1 つです。これは RTL と一致しています。

5. インプリメント済みデザインには IDELAYCTRL のインスタンスがいくつありますか。その理由は何ですか。

   ネットリストには、KCU105 で 6 個、SCU035 で 8 個の IDELAYCTRL インスタンスが示されています。

   UltraScale および UltraScale+ SelectIO では、ニブルごとに 1 つの IDELAYCTRL が使用可能です (1 バンクあたり 8 個に相当)。インプリメンテーション時に、IDELAYCTRL は IDELAYE3/ODELAYE3 を使用する I/O ポートがまたがる幅に基づいて複製されます。

6. FPGA 内部でデータ ウィンドウはクロックに対して中央に配置されていますか?

   はい。[Ideal Clock Offset to Actual Clock] の値がほぼ 0 であるためです。

7. [Clock Offset to Actual Clock] の値を 0 にするには、ディレイ タップ数をどのように選択しますか。

   COUNT モードでは、必要な遅延時間と適用する DELAY_VALUE 属性 (タップ数) との間に単純な相関関係はありません。これは、遅延が遅延コーナーによって大きく変動するためです。ある遅延値から開始し、反復的に最適なタップ数を求める必要があります。

8. [TIME] モードと [COUNT] モードはどのように選択しますか?

   TIME モードは、プロセス、電圧、温度 (PVT) 変動に対して一定となる固定遅延を挿入する場合に役立ちます。ただし、最高のパフォーマンスと最大の正のスラックを得るために必要な最小データ ウィンドウが必ずしも得られるとは限りません。

   COUNT モードは通常、静的遅延を使用する Component モードを実装する際に、最も優れたパフォーマンスと柔軟性を提供します。

© Copyright 2026 Advanced Micro Devices, Inc.

9. 前の手順のデータシート タイミング レポートで確認できるように、セットアップおよびホールドにはどのプロセス コーナーが使用されていますか？

   COUNT モードでは、セットアップにスロー コーナー、ホールドにファスト コーナーが使用されます。

   [TIME] モードでは、セットアップに Fast コーナー、ホールドに Slow コーナーが使用されます。

10. 図から、スロー コーナー、ファスト コーナー、およびスロー/ファストを組み合わせたタイミングの関係はどのようになっていますか。

    これは、図を用いた幾何学的な解釈によって最も分かりやすく説明できます。幾何学的には、Slow/Fast を結合したデータ ウィンドウは、個別に考慮した Fast ウィンドウと Slow ウィンドウの両方の最左端から最右端に基づいて導出されます。

© Copyright 2026 Advanced Micro Devices, Inc.