Power Design Manager

2025.2

概要

本ラボでは、AMD Spartan™ Ultrascale+™ FPGA 向けの Power Design Manager (PDM) ツールを紹介します。このツールは、ユーザーの見積もりに基づき、特定のデザイン要件に合わせた電源を設計する開発者を支援します。

このラボの所要時間は約 60 分です。

CloudShare ユーザーのみ

ラボを完了するために 3 回の試行機会が提供されており、各ラボの完了に割り当てられる時間は想定完了時間の 2 倍です。タイマーは一度開始すると一時停止できません。ラボを試行するたびに前回の試行はリセットされ、以前の試行の作業内容は保存されません。

目的

このラボを完了すると、次のことができるようになります:

- 高位設計記述に基づいて、デザインに必要なリソースを見積もります。
- デザインに必要なリソース数を PDM ツールに入力します。
- 使用するコンポーネントのデフォルトのアクティビティ レートを入力します。
- PDM ツールで算出された推定消費電力を評価します。

はじめに

Power Design Manager (PDM) ツールは、プロジェクトの構想およびアーキテクチャ検討フェーズにおいて極めて重要であり、アーキテクチャの詳細情報が限られている段階でも正確な消費電力バジェットの評価を可能にし、消費電力見積もりにおける課題の解決に役立ちます。

PDM は、インプリメンテーション後の Vivado™ 電力レポートをインポートして見積もり精度を高め、初期の仮定を検証することもできます。通常は設計およびインプリメンテーション フェーズの前に使用され、アーキテクチャの評価、デバイスの選定、適切な電源コンポーネントの選定、およびアプリケーション固有の熱管理ソリューションの検討を支援します。

© Copyright 2026 Advanced Micro Devices, Inc.

PDM は、リソース使用状況、トグル レート、I/O 負荷など、デザイン内の要素を考慮します。これらの要素を統合デバイス モデルと組み合わせることで、推定電力配分を計算できます。デバイス モデルは、測定、シミュレーション、および外挿から抽出されています。

PDM ツールの精度は、主に次の 2 つの入力セットに依存します。

- デバイス使用率、熱環境および熱対策、クロック周波数、イネーブル レート、トグル レート、およびツールに入力されたその他の情報
- PDM ツールに統合されているデバイス データ モデルの電力特性評価精度

アプリケーションの正確な消費電力を算出するには、可能な限り完全な情報を入力してください。デザインの特定の側面を過度に保守的にモデル化したり、十分な知識がない状態でモデル化したりすると、現実的ではない見積もり結果になる可能性があります。

ラボ環境の理解

本コースで提供されるラボおよびデモは、Linux® プラットフォーム上で動作するように設計されています。

1 つの環境変数 TRAINING_PATH が必要です。これはラボ ファイルの場所を指定します。この変数は、CloudShare/CustEd_VM 環境にあらかじめ設定されています。

一部のツールではこの環境変数を直接使用できますが ($TRAINING_PATH が認識されて自動的に展開されます)、一部のツールでは手動で展開する必要があります (CloudShare/CustEd_VM 環境の場合は /home/amd/training)。各ツールでの対応方法は、ラボの手順書に記載されています。その他の環境では、スクリプトが正常に動作するためにこの変数を定義する必要があります。

Vivado™ Design Suite および Vitis™ Unified IDE は、多くの演習で使用される Tcl 環境を提供します。いずれかのツールを起動すると、以前の起動時の proc や変数が一切残っていないクリーンな Tcl 環境で起動します。

Tcl スクリプトを source した場合、または手動で Tcl 変数を設定した後にツールを閉じた場合、ツールを再度開いたときに Tcl スクリプトを再度 source し、演習で必要な変数を設定する必要があります。これはターミナル ウィンドウにも該当し、新しいターミナルを開くと、すべての変数設定がクリアされます。


表記規則

各種引数の使用方法を説明するために、正式な表記規則が使用されています。以下に、よく使用される記号の一部を示します。

© Copyright 2026 Advanced Micro Devices, Inc.

シンボル	説明	例	説明
<text>	フィールドを示します	`cd <dir>`	`<dir>` はディレクトリ名を表します。< および > の記号は入力しません。移動先のディレクトリが `XYZ` の場合、環境に `cd XYZ` と入力します。
[text]	オプションの引数を示します	`ls [ | more]`	これは、ls <Enter> または ls | more <Enter> と解釈できます。最初の例では現在の Linux ディレクトリ内のファイルが一覧表示され、2 番目の例でも現在の Linux ディレクトリ内のファイルが一覧表示されますが、さらに対象の出力を more ツールに渡してページ単位で表示します。ここで、パイプ記号 (|) は Linux の演算子です。
|	選択肢を示します	`cmd <ZCU104 | VCK190>`	cmd コマンドは 1 つの引数を取り、ZCU104 または VCK190 のいずれかを指定できます。cmd ZCU104 または cmd VCK190 のいずれかを入力します。

全体の流れ



© Copyright 2026 Advanced Micro Devices, Inc.

PDM ツールの起動 手順 1

1-1. Power Design Manager ツールを開きます。

1-1-1. **[desktop]** または **[taskbar]** から **[PDM]** アイコン **( )** をクリックします。




図 5-1: PDM Starting Screen

1-1-2. **[Start]** の下にある **[New Project]** をクリックします。

これにより、[New Project Wizard] が開きます。

1-1-3. **[Next]** をクリックします。

1-1-4. **[Project Name]** ダイアログ ボックスで、次のパラメーターを設定します。

- [Project name]: Spartanultrascale+_PE
- [Project location]: $TRAINING_PATH/sup_pdm/lab

注: $TRAINING_PATH を /home/amd/training に置き換えてください。

© Copyright 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

- [Create project subdirectory]: 選択解除




図 5-2: Project Details の設定

1-1-5. **[Next]** をクリックします。

© Copyright 2026 Advanced Micro Devices, Inc.

1-1-6. **[Default Part]** ダイアログ ボックスで、以下のパラメーターを設定します。

- アーキテクチャ: UltraScale+
- [Family]: Spartan UltraScale+
- デバイス グレード: XC
- デバイス: XCSU35P
- パッケージ: CMVA361
- [Speed]: 2
- 温度: エクステンデッド (0°C ～ 100°C)
- [Process]: [Maximum]




図 5-3: パーツの選択

1-1-7. **[Next]** をクリックします。

1-1-8. **[New Project Summary]** ダイアログ ボックスで **[Finish]** をクリックします。

www.amd.com
© Copyright 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

各リソース量の入力 手順 2

クロック、ブロック RAM、MMCM など、必要なリソースの数を入力します。正確な消費電力見積もりを行うには、デザインで使用されるデバイス リソースの量を見積もる必要があります。精度の高い消費電力見積もりを取得するには、さまざまなフィールドに正確なトグル レートを入力することが不可欠です。ただし、PDM にデータを入力する設計サイクルの段階では、この情報をすぐに入手できない場合があります。アクティビティは、デザインの詳細が決まるにつれて詳細化していくことができます。

以下のガイドラインは、デザインのトグル アクティビティを入力する際に役立ちます。

- 同期パスの場合、トグル レートは特定のクロック入力に対して出力が変化する頻度を表し、0 ～ 100% のパーセンテージとしてモデル化できます。最大データ トグル レートの 100% は、アクティブ クロック エッジごとにトグルすることを意味します。データが 1 クロック サイクルあたり 2 回変化する場合は、トグル レートに 200% を入力します。
  - 例えば、100MHz クロックで動作するフリーラン バイナリ カウンターを考えてみます。最下位ビットについては、クロックの立ち上がりエッジごとにトグルするため、[Toggle Rate] 列に 100% と入力します。2 番目のビットについては、クロックの立ち上がりエッジ 1 回おきにトグルするため、50% と入力します。
  - **注: [Toggle Rate] 列は、PDM ツールの GUI の [Estimation] セクションから I/O およびロジックの見積もりを入力する際に表示されます。この列は信号がトグルする頻度を定義するもので、動的電力の見積もりに直接影響します。**
- デザインの非周期的な部分やイベント駆動型の部分では、トグル レートを容易に予測することはできません。特定デザインの平均トグル レートを見積もる効果的な方法は、機能や階層に基づいてデザインの各セクションを分割し、サブブロックごとにトグル レートを見積もることです。その後、デザイ

© Copyright 2026 Advanced Micro Devices, Inc.

ン全体または階層全体の平均を計算することで、平均トグル レートを求めることができます。ロジックを多用するデザインの多くは平均トグル レート約 12.5% で動作し、これは PDM におけるデフォルトのトグル レート設定となっています。

- ランダム データ パターンを入力とするデザインでは、一般的にトグル率が 10% ～ 30% の間になることが確認されています。ただし、グリッチ ロジックが多いデザインでは、トグル率が 50% またはそれ以上に達することもあります。グリッチ ロジックは通常、XOR ゲートやレジスターを介さない演算ロジック (加算器など) のように、いずれか 1 つの入力が変化した際に出力が変化する確率が高い組み合わせ論理機能に分類されます。誤り検出/訂正回路など、このようなロジックを大量に使用する機能では、これが原因でトグル率が高くなる可能性があります。組み込みデザインなど、制御パス ロジックを多用するデザインでは、動作中の任意の時点においてロジックの大部分が非アクティブになるため、平均してトグル率が低くなります。

2-1. 推定ジャンクション温度を入力します。

2-1-1. **[Summary]** を選択し、上部のツールバーから **[Reset to Defaults]** をクリックします。




図 5-4: デフォルトへのリセット

2-1-2. 表示される **[Reset to Defaults]** ダイアログ ボックスで **[OK]** をクリックします。

ここで入力した詳細は、[Environment]、[On-Chip Dynamic Power]、および [On-Chip Static Power] 設定のデフォルト値となります。

注: リーク電力はジャンクション温度に対して指数関数的に増加するため、PDM で環境条件を正確に指定することが非常に重要です。

[Environment] 設定では、次のフローを実行できます:

- ユーザー指定のジャンクション温度を使用する場合は、目標のジャンクション温度またはデバイスの最大ジャンクション温度と周囲温度を入力します。要件を満

© Copyright 2026 Advanced Micro Devices, Inc.

たす最大有効 ΘJA が PDM によって計算されます ([Effective ΘJA] フィールドは読み取り専用です)。

- PDM でジャンクション温度を見積もる場合は、PDM がジャンクション温度を計算するための周囲温度と有効 ΘJA を入力します。有効 ΘJA は熱シミュレーションから導出できます。

PDM は実効 ΘJA を計算するための熱解析は実行しません。指定されたジャンクション温度および周囲温度の値に基づいて要件をレポートします。PDM では、ここに示されている計算式に基づいてジャンクション温度を計算するためだけに熱設定を使用します。

PDM によって自動入力された最大実効 ΘJA を、システムの熱解析 (熱シミュレーションまたは実機での測定が望ましい) から求めた実効 ΘJA に置き換えることを推奨します。

2-1-3. **[Environment]** セクションに、以下のユーザー指定のジャンクション温度パラメーターを入力します。

- ジャンクション温度: 70℃
- 周囲温度: 30 °C

Environment		
Junction Temperature (Tj)	Force Tj	70 C
Ambient Temperature (Ta)		30 C
Effective Theta JA	Calculated	82.182 C/W
JESD51-14 Specification Airflow		
Max. Junction Temperature		100 C

図 5-5: ユーザー定義 Theta JA を使用した Environment Settings

2-1-4. **[Summary]** から出力サーマル マージンを確認します。

Summary	
Total On-Chip Power	0.310 W
Static Power	0.243 W
Dynamic Power	0.067 W
Junction Temperature	70 C
Thermal Margin	30 C
Thermal Power Margin	
Characterization	Production (+/- 15% accuracy)

図 5-6: PDM で推定されたジャンクション温度を含む Summary

© Copyright 2026 Advanced Micro Devices, Inc.

2-1-5. **[Junction Temperature]** のドロップダウン メニューから **[Theta JA from Thermal Simulation]** を選択して、実効 **ΘJA** を設定し、見積もりジャンクション温度を定義します。




図 5-7: PDM で見積もったジャンクション温度を使用した Environment Settings

2-1-6. **[Summary]** から出力サーマル マージンを確認します。




図 5-8: PDM で見積もられたジャンクション温度を含む Summary

2-2. プラットフォーム管理コントローラー (PMC) のコンフィギュレーションを確認します。これにより、さまざまな動作パラメーターに基づいてデバイスの消費電力を設定および見積もることができます。

[PMC Wizard] は、VCCINT などの電圧要件に直接影響を与えるクロック周波数などの設定を確認および調整するためのインターフェイスを提供します。クロック周波数が変更されると、デバイスの対応する電力要件を反映して VCCINT の値が動的に更新されます。これにより、消費電力を正確に見積もることができます。


2-2-1. **[Estimation]** の下にある **[PMC]** を選択します。

[PMC Wizard] が開きます。

© Copyright 2026 Advanced Micro Devices, Inc.

2-2-2. **PMC** コンフィギュレーションを確認します。


VCCINT の値は、クロック値に応じて変化します。



Power Status & Summary

Domain	Current Status	Power
PMC	Power On	0.067 W

図 5-9: PMC Power Status and Summary



Power

Supply	Voltage	Power
VCCINT	0.850 V	0.067 W
VCCAUX	1.800 V	0.000 W
Total		0.067 W

図 5-10: PMC の電圧および電力



PMC Configuration

PMC Clock (MHz)	VCCINT
255.000	0.067 W

図 5-11: PMC Configuration

© Copyright 2026 Advanced Micro Devices, Inc.

2-3. クロック情報を入力します。

2-3-1. **[Estimation]** の下にある **[Clock]** を選択し、ツールバーから **[Create Clock]** をクリックします。




図 5-12: Clock Configuration Wizard の起動

[Clock Configuration Wizard] が開きます。

2-3-2. 次のパラメーターを入力します。

- [Clock Name]: clk_in
- [Input Clock Frequency]: 100
- [Source]: [External(Differential)]
- [IO Type]: HP
- [IO Standard]: Diff HSTL Class1.2V

2-3-3. **[Clock Managers]** セクションで、次のパラメーターを入力します**:**

- [Clock Manager Type]: MMCM
- [VCO Range]: [Medium 1067-1467 MHz]

2-3-4. **[Output Clock 0]** および **[Output Clock 1]** を有効にし、次の詳細を入力します。

- [Output Clock 0]:
  - [Name]: clk_100
  - [Frequency]: 100
- [Output Clock 1]:

© Copyright 2026 Advanced Micro Devices, Inc.
AMD together we advance_

- [Name]: clk_50
- [Frequency]: 50




図 5-13: クロック コンフィギュレーションの作成

2-3-5. **[Clock Configuration Wizard]** で **[OK]** をクリックします。

2-4. ロジック見積もりの詳細を入力します。

2-4-1. **[Estimation]** 配下の **[Logic]** を選択します。

注: [Logic] セクションでは、CLB ロジック (LUT およびレジスタ) の消費電力見積もりを対象としています。

各行は、次に関連付けられているロジック グループを表します:

- 動的電力の計算にその周波数が使用される特定のクロック。
- すべてのロジックの入力および出力を平均化したトグル率。

2-4-2. **[Logic Settings]** で、以下の詳細を入力します。

ブロック 1

- [Name]: block1

© Copyright 2026 Advanced Micro Devices, Inc.

- [Clock]: 100 MHz (clk_100) (ドロップダウン メニューから選択)
- ロジックとしての LUT: 10232
- 分散 RAM として使用される LUT: 1024
- レジスタ: 11544
- [Toggle Rate]: 12.50%

ブロック 2

- [Name]: block2
- [Clock]: 50 MHz (clk_50) (ドロップダウン メニューから選択)
- ロジックとしての LUT: 1000
- 分散 RAM としての LUT: 32
- [Toggle Rate]: 12.50%

ロジック見積もりを次の図に示します。




図 5-14: Logic Settings の入力

© Copyright 2026 Advanced Micro Devices, Inc.

2-5. ブロック RAM の使用量を記入してください。

2-5-1. **[Estimation]** の下の **[Block RAM]** を選択し、ツールバーから **[Add Block Memory]** をクリックします。




図 5-15: Memory Configuration Wizard を開く

[Memory Configuration Wizard] が開きます。

2-5-2. 次のパラメーターを入力します。

- [Memory type]: [True Dual Port RAM]
- [Toggle]: 12.5%

© Copyright 2026 Advanced Micro Devices, Inc.

- モジュール名: my_bram




図 5-16: Memory Settings の入力

2-5-3. **[OK]** をクリックします。

2-6. DSP の見積もりを指定します。

2-6-1. **[Estimation]** の下の **[DSP]** を選択します。

2-6-2. 次の図に示すように情報を入力します。




図 5-17: DSP Settings の入力

2-7. I/O 見積もりを入力します。

スイッチング速度の高速化や容量性負荷の増大に伴い、I/O スイッチング電力はデバイスの総消費電力のかなりの割合を占める場合があります。したがって、すべての I/O 関連パラメータを正確に定義することが重要です。PDM の [I/O] セクションでは、I/O インターフェイスの消費電力を計算できます。

以下の推奨事項を考慮してください:

- **出力信号の消費電力を最小限に抑えるため、性能目標を満たす範囲で常に最も弱いドライバ設定を使用してください (ドライブ強度およびスルー レートを下げます)。**

© Copyright 2026 Advanced Micro Devices, Inc.
AMD together we advance_

- **入力と出力ではトグル アクティビティが大きく異なることが多いため、方向ごとに別々の行に配置することをお勧めします。**
- **差動 I/O ペアごとに 1 つのピンを入力します。たとえば、メモリに 4 つの差動 DQS ペアがある場合は、[Input Pins] 列に 4 を入力します。**
- **[Output Enable] を 100% に設定することはよくある誤りであり、PDM ツールの精度を低下させます。**

一部の機能ブロックには I/O ポートが含まれている点に注意してください。このような場合、特定の PDM ウィザードによって、そのブロックの I/O がこのセクションに追加されます。そのため、他の I/O を指定する前にウィザードを実行してください。

I/O コンフィギュレーションが完了すると、使用率 (利用可能および使用中の I/O とメモリ コントローラーの数も表示) と関連する電圧レールの消費電力を確認できます。また、どの VCCO をいくつのバンクが使用しているかも表に一覧表示されます。

2-7-1. **[Estimation]** の下の **[I/O]** を選択します。

注記: 表示される警告は無視してかまいません。

2-7-2. 下の表の入力ピン、出力ピン、サイズ、および **I/O** 規格を **[I/O Settings]** に入力します。

信号名	方向	サイズ	I/O 規格
cpu_rst	入力	1	LVCMOS18
led	出力	7:0	LVCMOS18
lcd_rs	出力	1	LVCMOS18
lcd_rw	出力	1	LVCMOS18
lcd_e	出力	1	LVCMOS18
lcd_d	Inout	7:4	LVCMOS18
uart_tx	出力	1	LVCMOS18
uart_rx	入力	1	LVCMOS18

© Copyright 2026 Advanced Micro Devices, Inc.

信号名	方向	サイズ	I/O 規格
pmbus_clk	Inout	1	LVCMOS18
pmbus_data	Inout	1	LVCMOS18
pmbus_control	出力	1	LVCMOS18
pmbus_alert	入力	1	LVCMOS18
fan_tach	入力	1	LVCMOS18
fan_pwm	出力	1	LVCMOS18

注: この表には、I/O バンクやクロック周波数などのすべての情報は含まれていません。

[I/O Settings] は下図のようになっているはずです。

I/O Settings

ID	Name	Memory Interface	Bank I/O Type	I/O Standard	Input Pins	Output Pins	Bidir Pins	BITSLICE	IBUF	Input Term	Output Impedance	Pre-Emphasis	Clock (MHz)	Toggle Rate	Data Rate	Output Enable
1	clk_in		HP	Diff HSTL Class I 1.2V (pair)	1			NO	Low Power				50.000 MHz (clk_50)	200.00 %	Clock	
2	cpu_rst		HP	LVCMOS 1.8V 12mA	1			NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	
3	led		HP	LVCMOS 1.8V 12mA		8		NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	
4	lcd_rs		HP	LVCMOS 1.8V 12mA		1		NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	
5	lcd_rw		HP	LVCMOS 1.8V 12mA		1		NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
6	lcd_e		HP	LVCMOS 1.8V 12mA		1		NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
7	lcd_d		HP	LVCMOS 1.8V 12mA			4	NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
8	uart_tx		HP	LVCMOS 1.8V 12mA		1		NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
9	uart_rx		HP	LVCMOS 1.8V 12mA	1			NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
10	pmbus_clk		HP	LVCMOS 1.8V 12mA			1	NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
11	pmbus_data		HP	LVCMOS 1.8V 12mA			1	NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	
12	pmbus_control		HP	LVCMOS 1.8V 12mA		1		NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
13	pmbus_alert		HP	LVCMOS 1.8V 12mA	1			NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
14	pmbus_alert		HP	LVCMOS 1.8V 12mA	1			NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	100.00 %
15	fan_tach		HP	LVCMOS 1.8V 12mA		1		NO	Low Power				50.000 MHz (clk_50)	12.50 %	SDR	
16			HP	LVCMOS 1.5V 12mA				NO	High Perf					12.50 %	SDR	
17			HP	LVCMOS 1.5V 12mA				NO	High Perf					12.50 %	SDR	
18			HP	LVCMOS 1.5V 12mA				NO	High Perf					12.50 %	SDR	
19			HP	LVCMOS 1.5V 12mA				NO	High Perf					12.50 %	SDR	

図 5-18: I/O ポートの設定

2-8. 消費電力見積もり結果を確認します。

設計仕様が完了したら、消費電力見積もり結果を電源ソリューション設計の入力として使用できます。

この手順では、PDM ツールで提供されるオプションについて説明します。

2-8-1. **[Power Design]** で、**[Power Rail Consolidation]** を選択します。

PDM ツールには、[Full Power Management] と [Minimum Rails] の 2 つの電源レール統合オプションが用意されています。

© Copyright 2026 Advanced Micro Devices, Inc.
AMD together we advance_

最初のオプションでは柔軟性が最も高くなりますが、2 番目のオプションでは必要なレール数を最小限に抑えることを目的としています。

2-8-2. **[Power Design]** の下で **[Power Rail Characteristics]** を選択します。

[Power Rail Characteristics] 表を示します。

指定したデバイスに必要なすべての電源レールがここに表示されます。レールは、それぞれの電源ドメインに基づいてグループ化されています。

注: [Powerup] 列には、以前に計算された値よりも高い電流が表示される場合があります。起動電流が動作電流を超える場合、ここに起動電流が表示され、電源設計に使用されます。

[Power Rail Group] 列は、各デバイス レールを電源レール グループに関連付けます。電源グループの数は、[power rail consolidation] 設定によって異なります。

2-8-3. **[Power Design]** で **[Power Delivery Design]** を選択します。

[Power Delivery Design] テーブルが表示されます。

この表には、電流見積もりに基づいて電源および電源デカップリング ネットワークを正しく設計するために必要な情報がすべて表示されます。

この表には、すべての電源レールとそのパラメーターがリストされています。ここでも、電源レールの数は電源レール統合の設定に依存します。

[Schematic Name] 列では、レールに対してユーザー デザイン固有の名前を入力できます。

[Power Domain/Sequence] 列は、各電源レール グループを電源シーケンス番号に関連付けます。

[Total] 列には、見積もりに基づく必要電流が表示されます。[Power Delivery] 列は、電源実装で使用する電流を入力するために使用できます。これらの値は、さらなる検証に使用できます。

最後に、この表には各電源レール グループに必要なデカップリング コンデンサの数が記載されています。

© Copyright 2026 Advanced Micro Devices, Inc.

2-8-4. 下にスクロールして、パワードメインおよびシーケンスのグラフィカル スキームを確認します。

2-8-5. パワードメイン スキームを確認します。




図 5-19: パワー ドメイン スキーム

2-8-6. 電源シーケンス スキームを確認します。




図 5-20: 電源シーケンス スキーム

© Copyright 2026 Advanced Micro Devices, Inc.

2-8-7. 提供されている追加情報を数分かけて確認してください。

消費電力見積もりの評価 手順 3

3-1. ツールによって算出された推定消費電力を確認します。

3-1-1. **[Summary]** を選択し、上部のツールバーから **[Export PDM Project Data]** をクリックします。




図 5-21: PDM プロジェクト データのエクスポート

[Export PDM Project Data] ダイアログ ボックスが開きます。




図 5-22: レポート ファイル パスの選択

3-1-2. 次のディレクトリに移動します:

```
$TRAINING_PATH/sup_pdm/lab
```

注: $TRAINING_PATH を /home/amd/training に置き換えてください。

3-1-3. **[File Name]** フィールドで、場所が **$TRAINING_PATH/sup_pdm/lab** に設定されていることを確認します。

© Copyright 2026 Advanced Micro Devices, Inc.

3-1-4. レポート ファイルを生成するために、パスに以下を追加します:

/powersummary




図 5-23: レポート ファイルの選択

3-1-5. **[Save]** をクリックし、次に **[OK]** をクリックします。

3-1-6. 表示された **[Power Design Manager]** ダイアログ ボックスで **[OK]** をクリックします。




図 5-24: Power Design Manager ダイアログ ボックス

これにより、PDM プロジェクト レポートがテキスト形式で選択した場所にエクスポートされます。

注記: PDM ツールを使用すると、デザインで使用されているブロックのみを対象として、消費電力サマリ、消費電力見積もり、電源レールの詳細、および電源管理情報を含むプロジェクト データを .pwr テキスト形式でエクスポートできます。

© Copyright 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

3-1-7. ファイルを開き、**[Summary]**、**[On-Chip Power]**、および **[Power Supply]** セクションを確認します。

```
1. Summary
----------

1.1 Summary
-----------

+-----------------------+------------------------------+
| Total On-Chip Power   | 0.730 W                      |
|  Static Power         | 0.442 W                      |
|  Dynamic Power        | 0.288 W                      |
| Junction Temperature  | 100 C                        |
| Thermal Margin        | 0 C                          |
| Thermal Power Margin  | 0.426 W                      |
| Characterization      | Production (+/- 15% accuracy) |
+-----------------------+------------------------------+


1.2 Environment
---------------

+---------------------------------+---------------------------------+-------------+
| Junction Temperature (Tj)       | Theta JA from Thermal Simulation |             |
| Ambient Temperature (Ta)        |                                 | 30 C        |
| Effective Theta JA              | From Thermal Simulation         | 82.1818 C/W |
| JESD51-14 Specification Airflow |                                 |             |
| Max. Junction Temperature       |                                 | 100 C       |
+---------------------------------+---------------------------------+-------------+


1.3 On-Chip Static Power
------------------------

+-----------+-----------+-----------+
| Resource  | Power     | Power %   |
+-----------+-----------+-----------+
| Static    |           |           |
|  PL       | 0.44217 W | 60.5713 % |
|  GTs      |           |           |
+-----------+-----------+-----------+


1.4 On-Chip Dynamic Power
-------------------------

+---------------------+---------+------------+
| Resource            | Power   | Power %    |
+---------------------+---------+------------+
| PMC                 | 0.067 W | 9.17808 %  |
| Programmable Logic  |         |            |
|  Clocking           | 0.121 W | 16.57534 % |
|  Logic              | 0.041 W | 5.61644 %  |
|  BRAM               | 0 W     | 0 %        |
```

図 5-25: PDM 消費電力見積もりのまとめ

© Copyright 2026 Advanced Micro Devices, Inc.

質問 1

次の表にデータを入力します。

まとめ	PDM
ジャンクション温度 (C)	
実効 qJA (C/W)	
総オンチップ消費電力 (W)	

PDM からのまとめ

オンチップ電力 (W)	PDM
クロック	
ロジック	
BRAM	
DSP	
I/O	

PDM からのオンチップ消費電力

3-1-8. **[File] > [Exit]** を選択して **PDM** ツールを閉じます。

一部のシステム (特に VM) では、メモリが制限されている場合があります。ワークスペースを削除するとディスク容量の一部が解放され、他のラボを実行できるようになります。

グラフィカル インターフェイスまたはコマンドライン インターフェイスを使用して、実行したばかりのラボが含まれるディレクトリを削除できます。どちらの方法を選択してもかまいません。どちらの処理でも、$TRAINING_PATH/sup_pdm ディレクトリ内のすべてのファイルが再帰的に削除されます。

© Copyright 2026 Advanced Micro Devices, Inc.

3-2. [オプション] [ローカル VM のみ — CloudShare は対象外] ファイル システムをクリーンアップします。

GUI を使用する場合:

3-2-1. **$TRAINING_PATH/sup_pdm** に移動します。

3-2-2. **[sup_pdm]** を選択します。

3-2-3. **[Delete]** キーを押します。

-- または --

[Linux ユーザー]: コマンド ラインを使用する場合:

3-2-4. **<Ctrl + Alt + T>** を押して **[terminal]** ウィンドウを開きます。

3-2-5. 次のコマンドを入力して、ワークスペースの内容を削除します:

```
[host] $ rm -rf $TRAINING_PATH/sup_pdm
```

まとめ

この演習では、[Power Design Manager] (PDM) でデザインのアウトラインを使用して、デザインの推定リソース要件を入力しました。リソースを定義した後、デザインの推定消費電力を解析しました。このプロセスは、初期の消費電力見積もりに役立ちます。

回答

1. 次の表のデータを入力します:

まとめ	XPE
ジャンクション温度 (C)	100
実効 qJA (C/W)	129.0323
オンチップ総消費電力 (W)	0.690

PDM からのまとめ

© Copyright 2026 Advanced Micro Devices, Inc.

オンチップ消費電力 (W)	XPE
クロック	0.123
ロジック	0.044
BRAM	0
DSP	0.01
IO	0.004

PDM からのオンチップ消費電力

© Copyright 2026 Advanced Micro Devices, Inc.