UltraScale アーキテクチャ クロッキング リソース

ユーザー ガイド

UG572 (v1.11) 2025 年 5 月 29 日

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

AMD

目次

第 1 章: 概要 3
- UltraScale アーキテクチャの概要 3
- クロッキングの概要 4
- クロッキング アーキテクチャの概要 4
- 旧世代 FPGA のクロッキングとの違い 6

第 2 章: クロッキング リソース 7
- 概要 7
- グローバル クロック入力 7
- バイト クロック入力 8
- クロック バッファーおよびクロック配線 8

第 3 章: クロック マネージメント タイル 29
- 概要 29
- MMCM 30
- PLL 62
- ダイナミック リコンフィギュレーション ポート 71
- VHDL/Verilog テンプレート、およびクロッキング ウィザード 87
- クロッキングのガイドライン 87

付録 A: その他のリソースおよび法的通知 89
- その他の資料 89
- サポート リソース 89
- 参考資料 90
- 改訂履歴 90
- お読みください: 重要な法的通知 93

第 1 章

概要

UltraScale アーキテクチャの概要

AMD UltraScale™ アーキテクチャは、チップ上での効率的な配線とデータ処理だけでなく、スマート プロセッシングによって数百ギガ ビット/秒レベルのシステム性能を可能にする業界初の ASIC クラスのアーキテクチャです。UltraScale アーキテクチャ デバイスは、次世代配線、ASIC 方式のクロッキング、3D IC、マルチプロセッサ SoC (MPSoC) テクノロジ、新しい消費電力低減機能など、業界最先端をいく革新的な技術によって高帯域幅、高使用率の幅広いシステム要件に対応します。これらのデバイスは多数の構築ブロックが共通となっているため、異なるプロセス ノード間や製品ファミリ間での拡張性に優れ、複数のプラットフォームに渡るシステム レベルでの投資を可能にします。

AMD Spartan™ UltraScale+™ デバイスは、ロジックに対する I/O 比率が高く、統合メモリ コントローラーおよび高度な I/O を備えており、産業/ビジョン/ヘルスケア (IVH)、オーディオ/ビデオ/放送 (AVB)、オートモーティブやその他の FPGA アプリケーション向けとなるコスト重視ソリューションを実現します。さらに、このファミリはさまざまなパッケージ オプションで提供されるため、コスト、消費電力、性能、そしてサイズのバランスの取れたソリューションを構築できます。

AMD Artix™ UltraScale+™ デバイスは、コスト重視デバイスとして高いシリアル帯域幅と演算密度を提供し、クリティカルなネットワーク アプリケーション、ビジョン/ビデオ処理、およびセキュアな接続に対応します。熱および電力の分配に優れた革新的な InFO パッケージ技術を組み合わせた Artix UltraScale+ FPGA は、小さなフットプリントで高い演算密度が求められるアプリケーションに最適です。

AMD Kintex™ UltraScale+™ デバイスは、トランシーバー、メモリ インターフェイス ライン レート、100G コネクティビティ コアなどのハイエンド機能を備えることで最もコスト効率の高いソリューションを可能にし、16 nm FinFET ノードで最も優れた価格/性能/ワットのバランスを提供します。この最新のミッドレンジ ファミリは、パケット処理と DSP を多用する機能に最適であると同時に、ワイヤレス MIMO 技術、Nx100G ネットワーク、データセンターなど広範なアプリケーションにも対応します。

AMD Kintex™ UltraScale™ は、20 nm で最高の価格/性能/ワットのバランスを提供するデバイスで、ミッドレンジ デバイスとして最高の信号処理帯域幅、次世代トランシーバー、最適な対コスト性能をもたらす低コスト パッケージを提供します。このファミリは、100G ネットワークやデータセンター アプリケーションでのパケット処理だけでなく、次世代の医療用画像処理、8k4k ビデオ、ヘテロジニアスなワイヤレス インフラなどで必要とされる DSP 性能を重視するアプリケーションにも最適です。

AMD Virtex™ UltraScale+™ デバイスは、最も広いシリアル I/O 帯域幅と信号処理帯域幅、最高のオンチップ メモリ集積度など、16 nm FinFET ノードで最高の性能と統合性を提供します。業界で最高性能を誇る FPGA ファミリの Virtex UltraScale+ デバイスは、1 Tb/s を超えるネットワークやデータセンターから完全統合型レーダー/早期警告システムにいたるまで、広範なアプリケーションに最適です。

Virtex UltraScale デバイスは、シリアル I/O 帯域幅およびロジック容量などにおいて、20 nm で最高の性能と統合性を提供します。20 nm プロセス ノードで業界唯一のハイエンド FPGA となるこのデバイスは、400G ネットワークから大規模 ASIC のプロトタイピングやエミュレーションなどのアプリケーションに最適です。

AMD Zynq™ UltraScale+™ デバイスは、64 ビットのプロセッサ スケーラビリティを実現しつつ、リアルタイム制御とソフト エンジンおよびハード エンジンを兼ね備えており、グラフィックス、ビデオ、波形、およびパケットの処理に対応します。高度な解析が可能な Arm® ベースのシステムとタスクのアクセラレーションが可能なオンチップ プログラマブル ロジックが統合されているため、5G ワイヤレス、次世代 ADAS、インダストリアル IoT など広範なアプリケーションにおいて無限の可能性を引き出すことができます。

UltraScale アーキテクチャ関連の資料は、docs.amd.com から入手できます。

クロッキングの概要

この章では、クロッキングの概要および UltraScale アーキテクチャと前世代 FPGA のクロッキングの比較について説明します。クロック リソースの使用に関する詳細は、第 2 章: クロッキング リソース および 第 3 章: クロック マネージメント タイル を参照してください。詳細は 『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) の「クロッキング ガイドライン」を参照してください。

クロッキング アーキテクチャの概要

UltraScale アーキテクチャのクロック リソースは、クロック配線およびクロック分配リソースに分配された専用のグローバル クロックを使用して、複雑なものからシンプルなものまでさまざまなクロッキング要件を管理します。クロック マネージメント タイル (CMT) は、クロック周波数の合成、スキュー調整、およびジッター フィルター機能を提供します。ローカル配線などのクロック以外のリソースは、クロック機能の設計には推奨されていません。

- デバイスはセグメント化されたクロック領域 (CR) の列 (カラム) と行 (ロウ) に分割されます。デバイスの半分の幅を占めていた従来のファミリの CR とは異なり、このアーキテクチャの CR はタイル状の配置に変更されています。1 つの CR には、複数のコンフィギャラブル ロジック ブロック (CLB)、DSP スライス、ブロック RAM、インターコネクト、および関連するクロッキングが含まれます。CR の高さは CLB 60 個分、DSP スライス 24 個分、ブロック RAM 12 個分で、中央には水平クロック スパイン (HCS) があります。HCS には、水平方向の配線/分配リソース、リーフ クロック バッファー、クロック ネットワーク インターコネクト、およびクロック ネットワークのルートが含まれます。クロック バッファーは HCS に直接駆動します。1 つのバンクには、バンクのタイプに応じて 42 ～ 66 の I/O のほか、CR と同じピッチに揃えられた 4 つのギガビット トランシーバー (GT) があります。コア カラムにはコンフィギュレーション、システム モニター (SYSMON)、PCIe® ブロックが含まれ、これが基本的なデバイス構成となります。
- I/O ブロック カラムの隣には物理層 (PHY) ブロックがあり、この中には CMT、グローバル クロック バッファー、グローバル クロック マルチプレクサー、I/O ロジック管理機能が含まれます。クロッキングは HCS を経由し、それぞれのクロック配線/分配リソースを使用して垂直および水平方向に CR と I/O を駆動します。
- 水平方向のクロック配線/分配トラックは、横方向に CR を駆動します。垂直方向の配線/分配トラックは、縦方向に隣接した CR を駆動します。トラックは、水平方向、垂直方向とも CR の境界で分割できます。これにより、デバイス幅のグローバル クロックまたは可変サイズのローカル クロックが作成可能です。
- 分配トラックは、デバイス全体における同期エレメントのクロッキングを駆動します。このトラックは配線トラックで駆動するか、PHY のクロッキング構造によって直接駆動します。
- I/O は PHY クロッキングから直接駆動されるほか、隣接する PHY から配線トラックを経由して駆動されます。
- 1 つの CMT には 1 つのミックスド モード クロック マネージャー (MMCM) と 2 つの位相ロック ループ (PLL) が含まれます。

クロック配線リソースの概要

各 I/O バンクには、デバイスのクロック管理/配線リソースにユーザー クロックを取り込むグローバル クロック (GC) 入力ピンが含まれます。GC 入力は、ユーザー クロックを次のリソースに取り込みます。

- 同じバンクに隣接する PHY にあるクロック バッファー
- 同じバンクに隣接する PHY にある CMT

各デバイスには、BUFGCTRL、BUFGCE、BUFGCE_DIV の 3 つのグローバル クロックバッファーがあります。また、水平方向の分配トラックからデバイス内の各種ブロックへリーフ クロックを駆動するためのローカル クロック バッファーとして BUFCE_LEAF も用意されています。BUFGCTRL から派生したソフトウェア表現として、BUFGMUX、BUFGMUX1、BUFGMUX_CTRL、BUFGCE_1 があります。BUFGCE は、グリッチのないクロック ゲーティング用で、その派生ソフトウェア表現として BUFG (BUFGCE のクロック イネーブルを High に接続したもの) があります。これらのグローバル クロック バッファーは、HCS ロウを介してデバイス ロジックへの配線/分配トラックを駆動します。各 HCS ロウには配線トラックと分配トラックがそれぞれ 24 本あります。また、GT クロッキング用に分周したクロックを生成する BUFG_GT もあります。クロック バッファーには次の特長があります。

- クロック イネーブル回路として使用し、グローバル、ローカル、または CR 内でクロックの有効/無効を切り替え、消費電力をきめ細かく制御できます。
- 次の目的でグリッチのないマルチプレクサーとして使用できます。
  - 2 つのクロック ソース間の選択。
  - 問題のあったクロック ソースからの切り替え。
- 次の目的で CMT によって駆動されます。
  - クロック分配遅延の削除。
  - 別のクロックに対する遅延の調整。

第 2 章: クロッキング リソース で、グローバル クロック、I/O、GT クロッキングについてさらに詳しく説明します。アプリケーションに応じて使用すべきクロック配線リソースについても解説します。

CMT の概要

UltraScale アーキテクチャ デバイスには、各 I/O バンクの隣に PHY があり、その一部として CMT があります。各 CMT は、1 つの MMCM と 2 つの PLL で構成されます。MMCM は主に幅広い周波数に対応した周波数合成回路として使用するブロックで、それ以外にも外部または内部クロック用のジッター フィルターとしての機能や、クロックのスキュー調整など、数多くの機能を備えています。PLL は、主に PHY I/O にクロックを供給する目的で使用します。デバイス内のほかのリソースにクロックを供給する目的でも使用できますが、その機能には制約があります。デバイスのクロック入力接続によって、複数のリソースから MMCM および PLL に基準クロックを供給できます。

MMCM には、ファイン (高精度な) 位相シフト機能がいずれの方向にも無制限で追加されており、ダイナミック位相シフト モードで使用できます。MMCM の場合、フィードバック パスまたは 1 つの出力パスのいずれかに分数カウンターがあるため、より精度の高い周波数合成が可能です。

AMD LogiCORE™ IP Clocking Wizard は、MMCM および PLL を活用して UltraScale アーキテクチャ デザインでクロック ネットワークを作成するのに役立ちます。このウィザードでは、GUI でクロック ネットワークのパラメーターを収集します。クロッキング ウィザードは、適切な CMT リソースを選択した上で、CMT リソースおよび関連するクロック配線リソースを最適に設定します。

第 3 章: クロック マネージメント タイル で、CMT ブロック機能および接続についてさらに詳しく説明します。

旧世代 FPGA のクロッキングとの違い

UltraScale アーキテクチャ デバイスは、クロッキング アーキテクチャに多くの革新的技術が導入されています。大きく捉えると、グローバル クロック バッファーとローカル クロック バッファーの違いがほとんどなくなっています。したがって、7 シリーズのリージョナル クロック バッファーの代わりに、よりグローバルな駆動が可能な新しいクロック バッファーが導入されています。クロックをローカルに分配する場合は自動的にローカル クロック バッファーが使用されます。CMT ブロックは、1 つの MMCM と 2 つの PLL で構成されます。MMCM は 7 シリーズ ファミリのものとほぼ同じです。PLL には I/O PHY クロッキングの新しい機能が追加されていますが、デバイスのほかの部分のクロッキングに関しては機能と接続が縮小しています。

7 シリーズ FPGA との主な違い

- UltraScale アーキテクチャでは BUFMR、BUFR、BUFIO、および関連する配線リソースがなくなり、代わりに新しいクロック バッファー、クロック配線、そして新しい I/O クロッキング アーキテクチャが採用されています。
- BUFGCTRL とその派生バッファーは同じように使用可能です。UltraScale アーキテクチャでは、グローバル クロック バッファー リソースとして BUFGCE と BUFGCE_DIV の 2 つが新しく追加されています。ローカル クロッキング レベルでは BUFCE_LEAF クロック バッファーが新たに導入され、垂直方向のローカル クロッキングのほか、いくつかの機能が追加されています。
- GT クロックの分周用に BUFG_GT バッファーが追加されました。
- クロック配線アーキテクチャが新しく改良されました。2 種類のグローバル配線トラックとして、配線トラックと分配トラックを備えています。どちらの配線も CR レベルでセグメント分割可能なクロック ネットワークを実現します。また、これらのトラックは共にグローバル クロック バッファーで駆動可能です。分配トラックは、配線トラックで駆動することも、クロック バッファー リソースで直接駆動することもできます。分配トラックは、UltraScale デバイスのすべてのクロック ポイントに接続を提供します。
- CMT に含まれる PLL の数が従来の 1 つから 2 つに増えています。
- MMCM は 7 シリーズ デバイスのものとほぼ同じです。PLL には、I/O PHY クロッキングに関連する新しい機能が追加されていますが、ほかの部分のクロッキングに関しては 7 シリーズ FPGA よりも機能や接続が制限されています。たとえば、PLL は位相の補正や外部フィードバックはサポートしておらず、出力の数も少なくなっています。また、VCO (電圧制御オシレーター) を PHY クロッキングと共有しているほか、7 シリーズ デバイスにあったいくつかの機能がサポートされていません。このため、ほとんどの場合、通常のクロッキングには MMCM の使用を推奨します。ただし、可能であれば PLL を使用することもできます。
- クロック分周値の動的変更 (CDDC) 機能またはダイナミック リコンフィギュレーション ポートを使用する場合、MMCM の出力クロック周波数は MMCM をリセットしなくても動的に変更できます。CDDC の影響を受けるクロックは、出力クロックと位相が揃いません。
- クロック領域の定義が変更されました。以前のクロック領域は水平方向にデバイスの半分の幅を占めていましたが、UltraScale アーキテクチャでは、幅と高さが固定された長方形のクロック領域がタイル状に配置されています。水平および垂直方向のクロック トラックは、クロック領域の境界で分割できます。
- CC (Clock Capable: クロック兼用) ピンは、GC (Global Clock: グローバル クロック) ピンに置き換わりました。さらに、UltraScale+ アーキテクチャは、HD (High-Density) I/O バンクを備えています。このバンクには、HDGC と呼ばれる 4 本のグローバル クロック ピンがあり、これらは BUFGCTRL に接続できます。

Spartan UltraScale+ FPGA とほかの UltraScale+ FPGA との主な違い

Spartan UltraScale+ デバイスでは、統合メモリ コントローラー (LPDDRMC) および XP5IO に隣接する CMT に、LPDDRMC 用の予約ポートを持つ拡張された PLL (PLLXP) があります。

第 2 章

クロッキング リソース

概要

AMD UltraScale™ アーキテクチャ デバイスには、大きいファンアウト、短い伝搬遅延、非常に小さいスキューなどさまざまなクロッキング手法や要件をサポートするためのクロック配線リソースが用意されています。クロック配線リソースを最大限に活用するには、PCB から AMD UltraScale™ デバイスへのユーザー クロックを取得する方法、どのクロック配線リソースが最適かを決定する方法、適切な I/O およびクロック バッファーを利用してこれらのクロック配線リソースへアクセスする方法を設計者が理解している必要があります。

グローバル クロック入力

外部のグローバル ユーザー クロックは、グローバル クロック (GC) 入力と呼ばれる差動クロック ピン ペアで UltraScale デバイスに取り込む必要があります。GC ピン ペアは各バンクに 4 つあり、同じ I/O バンクに隣接する CMT にあるグローバル クロック バッファー、MMCM、PLL に直接アクセスできます。UltraScale+ アーキテクチャでは、各 HD I/O バンクに 4 本の HDGC ピンがあります。HD I/O バンクがあるのは UltraScale+ ファミリのみです。HD I/O バンクの隣には XIPHY および CMT がないため、HDGC ピンは、BUFGCE (BUFG) のみ直接駆動可能で、MMCM や PLL は駆動できません。BUFGCE 出力の CLOCK_DEDICATED_ROUTE プロパティが ANY_CMT_COLUMN に設定されている場合、その BUFGCE 出力はほかの領域の MMCM/PLL に配線できます。『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) の CLOCK_DEDICATED_ROUTE 制約の使用 および IO/MMCM/PLL/GT の LOC 制約 を参照してください。GC 入力は、内部のグローバルおよびリージョナル クロック リソースへの専用の高速アクセスを提供します。GC 入力は専用配線を使用します。さまざまなクロック機能でタイミングが特に重視される場合は、クロック入力に GC 入力を利用する必要があります。ローカル インターコネクトを備える汎用 I/O は、クロック信号に使用できません。

各 I/O バンクは 1 クロック領域にあり、バンクのタイプに応じて 1 バンクあたり 42 ～ 66 本の I/O ピンを備えています。Spartan UltraScale+ デバイスには、66 本のピンを備える XP5IO のほか、52 本の I/O ピン (4 本のクロック兼用ピンを含む) を備える HP バンクと 42 本のピン (2 本のクロック兼用ピン) を備える HDIO バンクがあります。Artix UltraScale、Kintex UltraScale、および Virtex UltraScale デバイスは 52 本の I/O ピンを備えています。各バンクに 52 本の I/O ピンがあり、そのうちの 4 組がグローバル クロック入力ピン ペア (合計 8 本のピン) です。各グローバル クロックには次の特徴があります。

- PCB の差動またはシングルエンド クロックに接続可能です。
- 差動 I/O 規格も含め、任意の I/O 規格に構成可能です。
- P 側 (マスター) および N 側 (スレーブ) があります。

シングルエンド クロック入力は、GC 入力ピン ペアの P (マスター) 側に割り当てる必要があります。シングルエンド クロックを差動クロック ピン ペアの P 側に接続した場合、N 側を別のシングルエンド クロック ピンとしては使用できず、ユーザー I/O としてのみ使用可能です。ピンの命名規則については、『UltraScale および UltraScale+ FPGA パッケージおよびピン配置ユーザー ガイド』 (UG575) を参照してください。

GC 入力がクロックとして使用されない場合、通常の I/O として利用できます。通常の I/O として使用される場合、グローバル クロック入力ピンはシングルエンドまたは差動 I/O 規格として構成できます。GC 入力は、その GC 入力が属するバンクに隣接した PHY に接続できます。

バイト クロック入力

バイト レーン クロック (DBC および QBC) 入力ピン ペアは、I/O バンク内のビット スライスへのソース同期クロックを直接駆動する専用クロック入力です。メモリ アプリケーションでは、これらは DQS と呼ばれます。I/O のバイト クロックで使用しない場合、これらのピンは汎用 I/O といったほかの機能に利用可能です。詳細は、『UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド』(UG571) および『Spartan UltraScale+ FPGA SelectIO リソース ユーザー ガイド』(UG861) を参照してください。

クロック バッファーおよびクロック配線

グローバル クロックは、すべてのクロック入力とデバイスのさまざまなリソースを接続するための専用ネットワークです。このネットワークは、スキュー、デューティ サイクルの歪み、消費電力を抑え、ジッター耐性が向上するように設計されています。また、非常に高い周波数の信号をサポートするようにも設計されています。

グローバル クロックの信号パスを理解すると、さまざまなグローバル クロック リソースについても理解できるようになります。グローバル クロック リソースとネットワークには、次のパスおよびコンポーネントが含まれます。

- クロック構造
- クロック バッファー

クロック構造

基本的なデバイス アーキテクチャは CR のブロックで構成されています。CR はタイル状に並んでおり、列 (カラム) と行 (ロウ) を形成します。各 CR には、スライス (CLB)、DSP、および 36K ブロック RAM ブロックが含まれます。スライス、DSP、ブロック RAM カラムの構成比率は CR ごとに異なりますが、垂直方向には常に同じ構成の CR が並びます。これにより、デバイス全体でこれらリソースのカラムが形成されます。次に、CR カラムと共に I/O および GT カラムがあります。また、コンフィギュレーション ロジック、SYSMON、PCIe ブロックを含むカラムも 1 つあります。CR、I/O、GT の各ロウの中央には、デバイス全体を水平に貫く HCS が通っています。HCS には水平方向の配線/分配トラックのほか、リーフ クロック バッファーおよび水平/垂直方向の配線/分配トラックを相互接続するクロック ネットワーク インターコネクトが含まれます。垂直方向の配線/分配トラックは、同じカラム内のすべての CR を接続します。垂直方向の配線は I/O カラム全体に広がっています。水平方向には 24 本の配線トラックと 24 本の分配トラックがあります (図 1: 水平方向クロッキング)。Artix UltraScale+、Kintex UltraScale+、および Virtex UltraScale+ デバイスには、垂直方向に 24 本の配線トラックと 24 本の分配トラックがあり (図 2: 垂直方向クロッキング)、Spartan UltraScale+ デバイスには、カラムとデバイスに応じて垂直方向に 13 ～ 24 本の配線トラックと 13 ～ 24 本の分配トラックがあります。CR 内の垂直方向のクロッキング トラックは、水平方向の配線バッファーのそれぞれの側に均等に分割されているとは限りません。

これらのクロック配線リソースの目的は、クロックをグローバル クロック バッファーから中央点に配線することです。この中央点から、クロック分配リソースを通って負荷に接続されます。このようなクロック ネットワークの中央点を、UltraScale アーキテクチャではクロック ルートと呼びます。クロック ルートは、CR からクロック分配リソースを介して負荷に配線され、デバイス内の任意の CR に存在できます。このようなアーキテクチャによって、クロック スキューが最適化されました。クロック配線リソースとクロック分配リソースは、必要に応じて、隣接する CR に接続することも、CR の境界で接続せず、切り離しておくこともできます。このコンセプトは、SSI デバイスにも適用されます。

図 1: **水平方向クロッキング**





図 2: **垂直方向クロッキング**



Spartan UltraScale+ デバイスの垂直方向のトラックの数は 24 本よりも少なく、これらのトラックは均等に分割されていません。トラックの詳細は、次の表を参照してください。

表 1: **Spartan UltraScale+ の垂直方向のトラック**

デバイス	クロック領域 [1]	垂直方向のクロック トラックの数
SU10P、SU25P、SU35P	X0Y1、X0Y0	18
SU50P	X0Y1、X0Y0	13
	X1Y1、X1Y0	13

表 1: **Spartan UltraScale+ の垂直方向のトラック** (続き)

デバイス	クロック領域 [1]	垂直方向のクロック トラックの数
SU55P	X0Y1、X0Y0	13
	X1Y1、X1Y0	13
SU65P、SU100P	X0Y2、X0Y1、X0Y0	14
	X1Y2、X1Y1、X1Y0	19
SU150P、SU200P	X0Y3、X0Y2、X0Y1、X0Y0	16
	X1Y3、X1Y2、X1Y1、X1Y0	14
	X2Y3、X2Y2、X2Y1、X2Y0	19

注記:

1. 『Vivado Design Suite チュートリアル: インプリメンテーション』 (UG986) の 手順 2: デザインの配置配線 を参照するか、または次の Vivado Tcl コンソール コマンドを使用してデバイス ビューを開きます。

```
link_design -part [lindex [get_parts <part_name>*] 0]
```

ここで、`<part_name>` は Spartan UltraScale+ デバイス番号 (`xcsu35p` など) です。


クロックをソースから分配する方法には、次の 2 通りあります (図 3: クロック領域のクロッキング 参照)。

- クロックを配線トラックに取り込み、負荷なしで CR の中央点へ駆動します。次に、このクロックは分配トラックを一方向に駆動し、そこからクロック ネットワークがファン アウトします。こうすることで、クロック バッファーは CR 内の特定のポイントまで駆動し、そこからクロック バッファーはまず垂直方向に、そして次に水平方向に分配トラックを進み、クロック ポイントを駆動します。クロック ポイントは、同じ CR および必要に応じて隣接する CR にある CE (クロック イネーブル) 付きのリーフ クロックによって駆動されます。分配トラックは配線トラックを駆動できません。

  この分配方式を用いてすべての負荷のルートを特定の位置に移動することで、局所的なスキューを改善できます。さらに、配線トラックと分配トラックはどちらも水平または垂直に隣接した CR をセグメント形式で駆動できます。配線トラックは隣接する CR 内の配線および分配トラックをどちらも駆動できますが、分配トラックは隣接する CR にあるほかの水平分配トラックを駆動できます。CR は境界でセグメントされているため、デバイス全体にわたる完全にグローバルなクロック ネットワークを構築することも、クロッキング トラックを再利用して可変サイズのより局所的なローカル クロック ネットワークを構築することも可能です。

- もう 1 つの方法は、クロック バッファーで分配トラックを直接駆動し、クロックを分配するというものです。この方法では、クロック挿入の遅延を少なくできます。

図 3: **クロック領域のクロッキング**



注記: 一部の Spartan UltraScale+ デバイスでは、垂直方向のトラックの数が 24 本より少なくなっています。

- XIPHY BITSLICE の各 4 バイトには、HCS からそれらのグローバル クロック ピンへの接続が 6 つあります。したがって、6 つの BUFG のみが、いずれか片方の I/O バンクの BITSLICE クロック ピンを駆動できます (最大 6 つのクロックがいずれか一方の I/O バンクを駆動できる)。


クロック バッファー

PHY グローバル クロッキングには、BUFGCTRL、BUFGCE、BUFGCE_DIV のセットが複数含まれます。各セットは、隣接するバンクからの 4 本の GC ピン、同じ PHY 内の MMCM、PLL、およびインターコネクトで駆動できます。次に、クロック バッファーがデバイス全体の配線/分配リソースを駆動します。各 PHY には、24 の BUFGCE、8 つの BUFGCTRL、4 つの BUFGCE_DIV がありますが、同時に使用できるのはいずれか 24 のバッファーに限られます。

重要: 各グローバル クロック バッファーを特定の場所に割り当てる作業は、AMD Vivado™ 配置プログラムのみに許可することを推奨します。各 CR には、24 の BUFGCE、8 つの BUFGCTRL、4 つの BUFGCE_DIV があります。これらのクロック バッファーは 24 本の配線トラックを共用するため、競合が発生して配線ができなくなる場合があります。ある CR にグローバル クロック バッファーを多数含める必要があるデザインでは、それらのバッファーに、特定の LOCATION プロパティではなく、CLOCK_REGION プロパティを設定することを推奨します。

このクロッキング アーキテクチャでは、BUFGCTRL マルチプレクサーおよびそのすべての派生バッファーを隣接するクロック バッファーにカスケード接続して、8 つの BUFGMUX (BUFGCTRL マルチプレクサー) によるリングを形成できます。次の図に、カスケード接続された BUFGCTRL のブロック図を示します。

図 4: **カスケード接続した BUFGCTRL**



次のセクション以降では、クロック バッファーの各種構成、プリミティブ、使用モデルについて説明しています。

BUFGCTRL クロック バッファーのプリミティブ

次の表に、クロック BUFGCTRL バッファーのプリミティブを示します。Vivado ツールは、これらすべてのプリミティブのコンフィギュレーションを管理します。LOC 制約については、『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903) を参照してください。

表 2: **BUFGCTRL クロック バッファーのプリミティブ**


プリミティブ	入力	出力	制御
BUFGCTRL	I0、I1	O	CE0、CE1、IGNORE0、IGNORE1、S0、S1
BUFGCE_1	I	O	CE
BUFGMUX	I0、I1	O	S
BUFGMUX_1	I0、I1	O	S
BUFGMUX_CTRL	I0、I1	O	S

BUFGCTRL

BUFGCTRL プリミティブ (下図参照) では、2 つの非同期クロックの切り替えが可能です。その他のグローバル クロック バッファー プリミティブはすべて BUFGCTRL のコンフィギュレーションから派生したものです。

BUFGCTRL には、S0、S1、CE0、CE1 の 4 つのセレクト ラインと IGNORE0 および IGNORE1 の 2 つの制御ラインがあります。これらの 6 つの制御ラインを使用して入力 I0 と I1 を制御します。

図 5: **BUFGCTRL プリミティブ**



BUFGCTRL は、2 つのクロック入力をグリッチなしで切り替えるよう設計されています。S0 と S1 の変化後に選択されているクロックが High から Low に切り替わると、出力はもう 1 つのクロックが High から Low に遷移するまで Low を維持します。その後、新しいクロックが出力を駆動し始めます。デフォルトでは BUFGCTRL は立ち下がりエッジを認識し、入力が切り替わる前は Low に保持されるようになっています。INIT_OUT 属性を使用することで、立ち上がりエッジを認識して、入力が切り替わるまで High を保持するようにも設定できます。

アプリケーションによっては、上記のような切り替え条件が適さない場合もあります。その場合は、IGNORE ピンをアサートすると BUFGCTRL は 2 つのクロック入力の切り替え条件を検出しなくなります。つまり、IGNORE をアサートするとセレクト ピンの変化と同時にマルチプレクサーの入力が切り替わります。IGNORE0 をアサートするとセレクト ピンの変化と同時に I0 入力から切り替わり、IGNORE1 をアサートするとセレクト ピンの変化と同時に I1 入力から切り替わります。

入力クロックは、S0 と CE0 または S1 と CE1 のペアのいずれかが High にアサートされなければ選択できません。S またはクロック イネーブル (CE) のいずれかが High にアサートされていないときは、必要な入力が選択されません。通常は、両方のペア (4 つのすべてのセレクト ライン) が同時に High にアサートされることはありません。セレクト ラインとして使用されるのは、ペアの一方のピンだけで、もう一方は High に固定されます。次に、その真理値表を示します。

表 3: **クロック リソースの真理値表**

CE0	S0	CE1	S1	O
1	1	0	X	I0
1	1	X	0	I0
0	X	1	1	I1
X	0	1	1	I1
1	1	1	1	前の入力 [1]


注記:

1. 前の入力とは、このステートに移行する前の有効な入力クロックのことです。
2. これ以外のステートではすべて、出力が INIT_OUT 値になり、トグルしません。

S と CE はどちらも出力を選択するために使用しますが、グリッチのない切り替えを実行できる S の使用を推奨します。CE を使用してクロックを切り替えると、S を使用した場合よりもクロック選択が高速で変更されます。CE ピンでセットアップ/ホールド タイム違反があると、クロック出力でグリッチが発生します。一方、S ピンの使用では、セットアップ/ホールド タイムと無関係に 2 つのクロック入力を切り替えることができます。このため、S ピンを使用してクロックを切り替えてもグリッチは発生しません。BUFGMUX_CTRL を参照してください。

次のタイミング図は、BUFGCTRL プリミティブを使用した場合のクロックの切り替わりを示しています。正確なタイミング値は、スピード ファイルから求めることができます。

図 6: **BUFGCTRL のタイミング図**



- タイム イベント 1 の前は、出力 O に入力 I0 が選択されています。
- タイム イベント 1 の立ち上がりエッジより TBCCCK_CE 前に、CE0 と S0 が Low にディアサートされます。これとほぼ同時に、CE1 と S1 が High にアサートされます。

- タイム イベント 3 より TBCCKO_O 後に、出力 O が入力 I1 に切り替わります。これは、I0 が High から Low になり (イベント 2)、I1 が High から Low になると発生します。
- タイム イベント 4 で IGNORE1 がアサートされます。
- タイム イベント 5 で CE0 と S0 が High にアサートされ、CE1 と S1 が Low にディアサートされます。タイム イベント 6 より TBCCKO_O 後に、出力 O の入力が I1 から I0 に切り替わります。このとき、I1 が High から Low に切り替わる必要はありません。

BUFGCTRL には、ほかに次のような機能があります。

- I0 と I1 入力は、コンフィギュレーション後、デバイスが動作を開始する前にあらかじめ選択されます。
- コンフィギュレーション後の最初の出力には、High または Low のどちらでも選択できます。
- CE0 と CE1 のみを使用してクロックを選択 (S0 と S1 を High に固定) した場合、前に選択されたクロックの High から Low への遷移を待つことなく別のクロックを選択できます。

次の表に、BUFGCTRL プリミティブの属性を示します。

表 4: **BUFGCTRL の属性**

属性名	説明	設定可能な値
INIT_OUT	コンフィギュレーション後に BUFGCTRL 出力を特定の値に初期化します。立ち上がりエッジと立ち下がりエッジのいずれを使用するかを設定します。また、クロック選択を切り替えるときの出力レベルを設定します。	0 (デフォルト)、1
PRESELECT_I0	TRUE の場合、コンフィギュレーション後の BUFGCTRL の出力に I0 入力が選択されます。[1]	FALSE (デフォルト)、TRUE
PRESELECT_I1	TRUE の場合、コンフィギュレーション後の BUFGCTRL の出力に I1 入力が選択されます。[1]	FALSE (デフォルト)、TRUE


注記:

1. 2 つの PRESELECT 属性を同時に TRUE にはできません。

BUFGCE_1

BUFGCE_1 はクロック入力、クロック出力、クロック イネーブル ラインを 1 つずつ持つクロック バッファーです。このプリミティブは BUFGCTRL に対して、一部のピンをロジック High または Low に固定したものです。次の図に、BUFGCE_1 と BUFGCTRL の関係を示します。BUFGCE_1 の手動配置には LOC 制約を使用できます。詳細は、『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903) を参照してください。

図 7: **BUFGCE_1 と BUFGCTRL の関係**




BUFGCE_1 の切り替え条件は、BUFGCTRL で INIT_OUT を 1 にセットした場合と同様です。入力クロックの立ち下がりエッジ前に CE 入力が Low になる場合は、その後の入力クロック パルスは出力に送信されず、出力は High に保たれます。入力クロックが Low の間に CE が変化しても、クロックが High になるまで出力に影響はありません。クロックが無効になると出力は High のままとなります。ただし、クロックが無効になる時点でのクロック Low パルスは出力されます。

重要: クロック イネーブル ラインに BUFGCTRL の CE ピンを使用するため、セレクト信号はセットアップ タイム要件を満たす必要があります。この条件に違反するとグリッチが発生する可能性があります。

次の図に、BUFGCE_1 のタイミング図を示します。

図 8: **BUFGCE_1 のタイミング図**




BUFGMUX および BUFGMUX_1

BUFGMUX はクロック入力 2 つと、クロック出力、クロック イネーブル ラインを 1 つずつ持つクロック バッファーです。このプリミティブは BUFGCTRL に対して、一部のピンをロジック High または Low に固定したものです。

次の図に、BUFGMUX と BUFGCTRL の関係を示します。BUFGMUX と BUFGCTRL の手動配置には LOC 制約を使用できます。詳細は、『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903) を参照してください。


図 9: **BUFGMUX と BUFGCTRL の関係**



重要: BUFGMUX は CE ピンをセレクト ピンとして使用するため、セレクトを使用する場合は、セットアップ タイム要件を満たしている必要があります。この条件に違反するとグリッチが発生する可能性があります。

BUFGMUX の入力切り替え条件は BUFGCTRL の CE ピンと同様です。次の図に、BUFGMUX のタイミング図を示します。

図 10: **BUFGMUX のタイミング図**




上図の内容を説明します。

- 現在のクロックは I0 です。
- S が High に変化します。
- I0 が現在 High の場合、マルチプレクサーは I0 が Low にディアサートされるのを待ちます。
- I0 が Low になると、I1 が High から Low に切り替わるまでマルチプレクサーの出力は Low に保たれます。
- I1 が High から Low に切り替わると、出力は I1 に切り替わります。
- セットアップ/ホールド タイム要件が満たされている場合、出力にグリッチやショート パルスは発生しません。

BUFGMUX_1 は立ち上がりエッジを認識し、入力が切り替わるまで High に保持されます。次の図に、BUFGMUX_1 のタイミング図を示します。BUFGMUX と BUFGMUX_1 の手動配置には LOC 制約を使用できます。詳細は、『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903) を参照してください。

図 11: **BUFGMUX_1 のタイミング図**



上図の内容を説明します。

- 現在のクロックは I0 です。
- S が High に変化します。
- I0 が現在 Low の場合、マルチプレクサーは I0 が High にアサートされるのを待ちます。
- I0 が High になると、I1 が Low から High に切り替わるまでマルチプレクサーの出力は High に保たれます。
- I1 が Low から High に切り替わると、出力は I1 に切り替わります。
- セットアップ/ホールド タイム要件が満たされている場合、出力にグリッチやショート パルスは発生しません。

次の表に、BUFGMUX プリミティブの属性を示します。


表 5: **BUFGMUX の属性**

属性名	説明	設定可能な値
CLK_SEL_TYPE	クロック切り替えの同期または非同期を指定します。	SYNC (デフォルト)、ASYNC

BUFGMUX_CTRL

BUFGMUX_CTRL はクロック入力 2 つと、クロック出力、セレクト ラインを 1 つずつ持つクロック バッファーです。このプリミティブは BUFGCTRL に対して、一部のピンをロジック High または Low に固定したものです。次の図に、BUFGMUX_CTRL と BUFGCTRL の関係を示します。

図 12: **BUFGMUX_CTRL と BUFGCTRL の関係**




BUFGMUX_CTRL では、S ピンがセレクト ピンとして使用されます。S はグリッチを発生させずに常に切り替え可能です。S のセットアップ/ホールド タイムによって、新しいクロックへの切り替え前に、その前のクロックの余分なパルスが出力されるかが決まります。図 13: BUFGMUX_CTRL のタイミング図 のように、セットアップ タイム TBCCCK_S より前、I0 が High から Low になる前に S が変化した場合、I0 の余分なパルスは出力されません。S がホールド タイムの後に変化した場合は、余分なパルスが出力されます。S がセットアップ/ホールド タイムに違反すると、余分なパルスが出力されることもありますが、グリッチは発生しません。いずれの場合でも、出力は遅い方のクロックの 3 サイクル以内に新しいクロックに変わります。

S0 と S1 のセットアップ/ホールド タイムの要件は、CE0 と CE1 のように立ち上がりエッジではなく、立ち下がりエッジが基準となっています。

BUFGMUX_CTRL の入力切り替え条件は BUFGCTRL の S ピンと同様です。次の図に、BUFGMUX_CTRL のタイミング図を示します。

図 13: **BUFGMUX_CTRL のタイミング図**



BUFGMUX_CTRL プリミティブには、ほかに次のような機能があります。


- I0 および I1 入力はコンフィギュレーション後にあらかじめ選択しておくことができます。
- コンフィギュレーション後の最初の出力は、High または Low のどちらにでも設定できます。

BUFGCTRL のその他の使用モデル

BUFGCTRL を使用した非同期マルチプレクサー (MUX)


アプリケーションによっては、クロック入力の即座の切り替えや BUFGCTRL のエッジ認識の無視が必要となります。たとえば、クロック入力の 1 つがトグルを停止しているような場合、BUFGCTRL ではクロック エッジが認識されないため、クロック出力の切り替え条件は成立しません。このような場合には非同期 MUX を使用します。次の図に、BUFGCTRL を使用した非同期 MUX のサンプル デザインを示します。

図 14: **BUFGCTRL を使用した非同期マルチプレクサー**



次の図に、非同期 MUX のタイミング図を示します。

図 15: **非同期マルチプレクサーのタイミング図**



前の図の内容を説明します。

- 現在のクロックは I0 です。

- S が High に変化します。
- 直後にクロック出力が I1 に切り替わります。
- IGNORE 信号が High にアサートされると、グリッチを発生させないようにする機能は無効になります。

クロック イネーブル付き BUFGMUX_CTRL

BUFGCTRL コンフィギュレーションから派生したクロック イネーブル付きの BUFGMUX_CTRL を使用すると、入力クロックを選択できます。クロック イネーブルを使用し、出力を無効にすることも可能です。図 16: CE 付き BUFGMUX_CTRL と BUFGCTRL に、BUFGCTRL を使用したサンプル デザインを示します。図 17: CE 付き BUFGMUX_CTRL のタイミング図 は、そのタイミング図です。

図 16: **CE 付き BUFGMUX_CTRL と BUFGCTRL**





図 17: **CE 付き BUFGMUX_CTRL のタイミング図**




上図の内容を説明します。

- タイム イベント 1 で出力 O に入力 I0 が選択されます。
- タイム イベント 2 の前に S が High にアサートされます。
- タイム イベント 2 より TBCCKO_O 後に、出力 O が入力 I1 に切り替わります。これは、I0 が High から Low になり、I1 が High から Low になると発生します。
- タイム イベント 3 より TBCCCK_CE 前に、CE が Low にアサートされます。グリッチ発生を回避するため、クロック出力は Low に切り替わり、I1 が High から Low に切り替わった後も Low に保たれます。

BUFGCE クロック バッファー

BUFGCE はクロック入力、クロック出力、クロック イネーブル ラインを 1 つずつ持つクロック バッファーです (図 18: BUFGCE バッファー 参照)。このバッファーにより、グリッチのないクロック ゲーティングが可能です。
BUFGCE はゲーテッド入力を 1 つ持つクロック バッファーで、配線リソースを直接駆動できます。CE が Low (非アクティブ) の場合、出力 O は 0 です。CE が High の場合、入力 I がそのまま出力 O となります。

図 18: **BUFGCE バッファー**



次の表に、BUFGCE のピンを示します。

表 6: **BUFGCE のピン**

ピン名	タイプ	反転可能	説明
CE	入力	TRUE	クロック イネーブル
I	入力	FALSE	クロック バッファー
O	出力	FALSE	クロック バッファー


次の表に BUFGCE の属性を示します。

表 7: **BUFGCE の属性**

属性名	値	デフォルト	タイプ	説明
CE_TYPE	SYNC、ASYNC	SYNC	文字列	クロック イネーブルの動作を設定します。SYNC に設定するとグリッチのない遷移となり、ASYNC に設定すると直ちに遷移します。

次の図に、BUFGCE のタイミング図を示します。


図 19: **BUFGCE のタイミング図**



BUFG クロック バッファー

BUFG は、クロック入力とクロック出力を各 1 つ持つ入力クロック バッファーです。このプリミティブは BUFGCE の CE ピンを High に接続したものです (下図参照)。

図 20: **BUFG バッファー**



BUFCE_LEAF クロック バッファー

BUFCE_LEAF は、水平方向の HCS ロウからリーフ クロックを駆動する CE 付きのクロック バッファーです。これは、1 つのゲーテッド入力を使用して各種ブロックのクロック ポイントを駆動するインターコネクト リーフ クロック バッファーです。CE が Low (非アクティブ) の場合、出力 O は 0 です。CE が High の場合、入力 I がそのまま出力 O となります。次の表に、BUFCE_LEAF の属性を示します。

表 8: **BUFCE_LEAF の属性**

属性名	値	デフォルト	タイプ	説明
CE_TYPE	SYNC、ASYNC	SYNC	文字列	クロック イネーブルの動作を設定します。SYNC に設定するとグリッチのない遷移となり、ASYNC に設定すると直ちに遷移します。

注記: BUFGCE_LEAF は、参考情報としてのみ記載するもので、Vivado Design Suite で設計者がアクセス (インスタンシエーション、配置など) できるものではありません。

BUFGCE_DIV

BUFGCE_DIV は、クロック入力 (I)、クロック出力 (O)、クリア入力 (CLR)、クロック イネーブル (CE) 入力を 1 つずつ持つクロック バッファーです。このクロック バッファーはゲーテッド入力とリセットを 1 つずつ持ち、配線および分配リソースを直接駆動できます。CLR が High (アクティブ) の場合、その出力 O は 0 です。CE が High の場合、入力 I がそのまま出力 O となります。CE はクロックに対して非同期で、グリッチのない動作が可能です。CLR は、このバッファーに対する非同期リセット アサートおよび同期リセット ディアサートです。BUFGCE_DIV には、入力クロックを 1 ～ 8 分周する機能もあります。

CLR (リセット) をディアサートすると、出力クロックは分周値にかかわらず、CLR がディアサートされた後の最初のエッジで Low から High に遷移します。したがって、BUFGCE_DIV 出力クロックは、分周値にかかわらず常にアラインされた状態となります。出力クロックは、分周後の周波数でトグルします。CLR をアサートすると、clock-to-out 時間の経過後にクロックはトグルを停止します。分周値が奇数の場合、クロックが High の期間が Low の期間よりも 1 サイクル少ないため、デューティ サイクルは 50% になりません。たとえば分周値が 7 の場合、クロックは 3 サイクル間 High となり、4 サイクル間 Low となります。

CE をディアサートすると、出力は現在の状態のまま High または Low で停止します。CE を再びアサートすると、内部カウンターは停止したところから再開します。たとえば分周値が 8 で、出力が最後に High に遷移してから入力クロックの 2 サイクル後に CE をディアサートすると、出力は High のままとなります。次に CE をアサートすると、出力は入力クロックの 2 サイクル経過後、Low に遷移します。リセット入力を使用する場合、アサートすると出力は現在の状態が High なら直ちに Low に遷移し、Low ならそのままの状態を維持します。

リセットはクロックに同期してディアサートされるため、上記の例でリセットをディアサートすると、出力は次の入力クロック エッジで High に遷移し、そこから入力クロックの 4 サイクル後に Low に遷移します。

次の表に BUFGCE_DIV のピンを示します。

表 9: **BUFGCE_DIV のピン**

ピン名	タイプ	反転可能	説明
I	入力	FALSE	クロック入力
CLR	入力	TRUE	リセット
CE	入力	TRUE	クロック イネーブル
O	出力	FALSE	クロック出力

次の表に BUFGCE_DIV の属性を示します。

表 10: **BUFGCE_DIV の属性**

属性名	値	デフォルト	タイプ	説明
BUFGCE_DIVIDE	1、2、3、4、5、6、7、8	1	文字列	入力クロックを分周する値を指定。

BUFG_GT および BUFG_GT_SYNC


BUFG_GT は、ギガビット トランシーバー (GT) および RFSoC デバイスの ADC/DAC ブロックによって駆動され、これらのブロックがクロック配線リソースを駆動するには BUFG_GT を使用する必要があります。BUFG_GT を駆動できるのは GT、ADC、および DAC のみです。BUFG_GT (図 21: BUFG_GT プリミティブ) は、クロック入力 (I)、クロック出力 (O)、クリア入力 (CLR) と CLR マスク入力 (CLRMASK)、クロック イネーブル入力 (CE) と CE マスク入力 (CEMASK)、3 ビットの分周値入力 (DIV[2:0]) を 1 つずつ持つクロック バッファーです。BUFG_GT_SYNC は BUFG_GT のシンクロナイザー回路で、このセクションでは明示されています。BUFG_GT_SYNC プリミティブがデザインにない場合、Vivado ツールがこのプリミティブを自動的に挿入します。このクロック バッファーはゲーテッド

入力とリセットを 1 つずつ持ち、配線および分配リソースを直接駆動できます。CE を Low にディアサートすると、出力は現在の状態のまま High または Low で停止します。CE が High の場合、入力 I がそのまま出力 O となります。CE の両エッジと CLR のディアサートはクロックに自動的に同期され、グリッチのない動作を実現します。Vivado ツールは CE ピンのタイミングをサポートしないため、確定的なレイテンシを得ることはできません。CLR は、BUFG_GT に対する非同期リセット アサートおよび同期リセット ディアサートです。シンクロナイザー回路には 2 つの段階がありますが、CLR ピンにはセットアップ/ホールド タイミング アークが割り当てられていません。このため、レイテンシは予測不可能です。BUFG_GT には、入力クロックを 1 ～ 8 分周する機能もあります。DIV[2:0] 値は、実際の分周値から 1 を引いた値です (すなわち 3'b000 は 1 分周、3'b111 は 8 分周に対応)。分周値 (DIV 入力)、CEMASK、CLRMASK は、バッファーがリセット状態のときに変更する必要があります。入力クロックは、CE がディアサートされているか、リセットがアサートされているときに変更できます。ただし、これらの制御信号には最小ディアサート/アサート時間があります。

重要: RFSoC デバイスでは、ADC および DAC タイルが MPSoC デバイスにおける GTH トランシーバーに置き換わります。つまり、ADC と DAC は既存の BUFG_GT クロック バッファーを使用してデバイス内のグローバル クロック ツリーを駆動した後、ファブリックから ADC/DAC タイルに戻ります。ただし、ADC/DAC クロックへ接続するときは DIV 機能を使用できません。BUFG_GT は CE および CLR を持つシンプルなグローバル クロック バッファーのように機能します。

重要: Zynq UltraScale+ デバイスおよび Kintex UltraScale+ ファミリの一部のデバイス (XCKU9P 以上) では、BUFG_GT ドライバーと同じ領域 (X0 列) にクロック ルートを割り当てると配線ができなくなる場合があり、出力クロックが Zynq UltraScale+ デバイス PS の右側のクロック領域に配置された負荷や、Kintex UltraScale+ の Y0、Y1、Y2 行の空いている PL 領域に配置された負荷に到達できなくなります。この問題を回避するには、ユーザーがクロック ルートを 1 クロック領域右 (この場合は X1 列) に割り当てる必要があります。

図 21: **BUFG_GT プリミティブ**



UltraScale デバイスには、GT クワッド 1 つにつき 24 個の BUFG_GT と 10 個の BUFG_GT_SYNC があります。UltraScale+ デバイスには、GT クワッド 1 つにつき 24 の BUFG_GT と 14 の BUFG_GT_SYNC があります。クワッド内の GT 出力クロックはいずれも BUFG_GT にマルチプレクスできます。UltraScale デバイスの場合、10 の BUFG_GT_SYNC に対応する 10 の CE および CLR ピンがあり、これらで 24 の BUFG_GT を制御できます。UltraScale+ デバイスの場合、14 の BUFG_GT_SYNC に対応する 14 の CE および CLR ピンがあり、これらで 24 の BUFG_GT を制御できます。各 BUFG_GT バッファーには CE と CLR 用に個別のマスクがあります (全部で 24 個)。

同じクロック ソースによって駆動される BUFG_GT はすべて CE および CLR 信号を共通とする必要があります。この場合、CE と CLR を 1 つの定数信号に接続することはできませんが、マスクを設定して同じ機能を得ることができます。同じ入力クロックに接続された BUFG_GT の出力クロックは、リセット (CLR) 終了時または CE アサート時に互いに同期します (位相が揃う)。個々のマスク ピンを使用して、24 の BUFG_GT のうちどれが CE および CLR に応答するか (すなわち互いに同調するか直前の位相および分周値を維持するか) を制御します。BUFG_GT は HCS にあり、GT 出力クロックで直接駆動されます。これらのバッファーは、配線/分配リソースを使用して CR 内のハード ブロックとロジックを直接駆動することを目的としています。GT には、これ以外にほかのクロック ソースに直接つながる専用の接続はありません。ただし、BUFG_GT およびクロック配線リソースを経由して CMT に接続可能です。

CLR (リセット) をディアサートすると、出力は次の入力クロック エッジで High に遷移し、入力クロックの分周値/2 サイクル後に Low に遷移します。リセットは同期してディアサートされるため、出力を High に遷移させるには、2 クロック サイクル分の同期レイテンシを追加する必要があります。次に、8 分周で必要な 4 サイクル後に Low に遷移します。出力は指定された分周値によって決まるクロック サイクル数を経過した後 High に遷移し、その後は分周後の周波数で出力クロックがトグルします。CLR をアサートすると、Clock-to-Out 時間の経過後にクロックは Low のままトグルを停止します。分周値が奇数の場合、クロックが High の期間が Low の期間よりも 1 サイクル少ないため、デューティ サイクルは 50% になりません。たとえば分周値が 7 の場合、クロックは 3 サイクル間 High となり、4 サイクル間 Low となります。

CE をディアサートすると、出力は現在の状態のまま High または Low で停止します。CE を再びアサートすると、内部カウンターは停止したところから再開します。たとえば分周値が 8 で、出力が最後に High に遷移してから入力クロックの 2 サイクル後に CE をディアサートすると、出力は High のままとなります。次に CE を再びアサートすると、出力は入力クロックの 4 サイクル (同期に必要な 2 サイクルと、8 分周で必要な出力クロックの High 期間の 2 サイクル) 後に Low に遷移します。リセット入力を使用する場合、アサートすると出力は現在の状態が High なら直ちに Low に遷移し、Low ならそのままの状態を維持します。リセットはクロックに同期してディアサートされるため、上記の例でリセットをディアサートすると、出力は同期に必要な 2 サイクル後に High に遷移し、8 分周で必要な 4 サイクル後に Low に遷移します。

マスク ピン (CEMASK および CLRMASK) は、個々の BUFG_GT が CE/CLR 制御入力に対してどのように応答するかを制御します。マスク ピンをディアサートすると、対応する制御ピンは通常の動作となります。マスク ピンをアサートすると、対応する制御ピンは無視され、クロックはそのまま伝搬します (すなわち CE が High でリセットが Low の状態と同じ)。内部シンクロナイザー回路は、マスクされていない BUFG_GT のクロック出力の位相を揃えます。CE は両エッジが同期しますが、リセットはディアサートのみ同期します。リセットをアサートすると、BUFG_GT の出力が High であれば直ちに Low に遷移します。このため、グリッチまたはラント パルスが発生する可能性があります。これを回避するには、まず CE を使用して出力を停止し、入力クロックの (2 + 分周値/2) サイクル後に、リセットをアサートします。これにより、出力クロックが High の状態で無効になった場合に出力クロックの High 期間が通常より短くなるのを防ぐことができます。

重要: シンクロナイザー回路により、同じクロックで駆動されている BUFG_GT はすべてリセット終了時に位相が揃いますが、リセット マスクをアサートしていたために、リセットされていない BUFG_GT とは位相が揃わない場合があります。

BUFG_PS

BUFG_PS は、クロック入力 (I) とクロック出力 (O) を各 1 つ持つ、シンプルなクロック バッファーです。このクロック バッファーは、Zynq UltraScale+ MPSoC プロセッシング システム (PS) 用のリソースです。プロセッサから PL (プログラマブル ロジック) へのクロックが、PL のクロック配線リソースにアクセスできるようにします。最大 18 の PS クロックが BUFG_PS を駆動できます。このクロック バッファーは、PS に隣接しています。

第 3 章

クロック マネージメント タイル

概要


AMD UltraScale™ アーキテクチャ デバイスのクロック マネージメント タイル (CMT) には MMCM (ミックスド モード クロック マネージャー) と 2 つの PLL (位相ロック ループ) があります。PLL は主に I/O へのクロックを生成するために使用しますが、汎用クロッキングに使用できる MMCM の機能も一部備えています。

クロック入力の接続によって、複数のリソースから MMCM に基準クロックを供給できます。出力カウンター (分周器) は 8 つあり、その一部は 180° 位相シフトした反転クロック出力を駆動可能です。MMCM には、ファイン (高精度な) 位相シフト機能がいずれの方向にも無制限で追加されており、これはダイナミック位相シフト モードで使用できます。ファイン位相シフトの分解能は、VCO (電圧制御オシレーター) の周波数によって異なります。CLKFBOUT および CLKOUT0 には、1/8 (0.125) 単位でのインクリメントが可能な分数分周機能があり、合成できるクロック周波数の幅が広がっています。UltraScale アーキテクチャ デバイスにはスペクトラム拡散 (SS) の機能があります。MMCM のスペクトラム拡散機能が使用されない場合、外部からの入力クロックのスペクトラム拡散はフィルターされないため、出力クロックに渡されません。

Spartan UltraScale+ デバイスには HDIOL と HDIOS の 2 種類のバンク構造があります。次の図に示すように、Spartan UltraScale+ デバイスには XP5IO があり、これには CMTXP カラムが隣接しています。CMTXP カラムには 1 つの MMCM と 2 つの PLLE4XP があり、CMT カラムは一番下の行まで伸びています。XP5IO デザインのピン配置は XIPHY とは一致しません。XP5IO と CMTXP 間の接続を揃えるのに役立つ、追加のクロック配線があります。

注記: Spartan UltraScale+ SU50P、SU55P、SU65P、SU100P、SU150P、および SU200P デバイスでは、HDIOL からの CCIO クロックは、HDIOL に隣接する CMT カラムに直接接続されます。

図 22: **CMT カラム**



注記: 上図の詳細は、『Spartan UltraScale+ FPGA SelectIO リソース ユーザー ガイド』 (UG861) を参照してください。


MMCM

AMD UltraScale™ アーキテクチャ デバイスは、各 I/O バンクに CMT が 1 つあります。MMCM は幅広い周波数に対応する周波数合成回路や外部または内部クロック用のジッター フィルターとして機能し、クロックのスキュー調整にも活用できます。

入力マルチプレクサーは、グローバル クロック I/O またはクロック配線/分配リソースからの基準クロックおよびフィードバック クロックを選択します。各クロック入力にはプログラマブルなカウンター分周器 (D) があります。位相周波数検出器 (PFD) は入力 (基準) クロックとフィードバック クロックの立ち上がりエッジの位相と周波数を比較します。最小限の High/Low のパルスが維持されていれば、デューティ サイクルはそれほど重要ではありません。PFD を使用して、2 つのクロック間の位相と周波数に比例した信号が生成されます。この信号でチャージ ポンプ (CP) とループ フィルター (LF) を駆動し、VCO に対する基準電圧を生成します。また、PFD は、VCO 周波数の増加/減少を決定するアップ信号またはダウン信号を CP および LF に送ります。VCO の動作周波数が高すぎる場合は PFD がダウン信号を有効にし、これによって制御電圧が減圧されて、VCO の動作周波数が低くなります。VCO の動作周波数が低すぎる場合は、アップ信号によって電圧が増圧されます。VCO からは 8 つの出力位相と、ファイン位相シフト用の可変位相が 1 つ生成されます。どの出力位相も、出力カウンターに対する基準クロックとして選択できます (図 23: MMCM の詳細なブロック図 参照)。カウンターは、カスタム デザインに応じてそれぞれ独立してプログラムできます。これ以外に、特別なカウンター M も用意されています。このカウンターは MMCM のフィードバック クロックを制御し、幅広い周波数合成を可能にします。

整数分周出力カウンターに加え、MMCM には CLKOUT0 と CLKFBOUT の分数カウンターがあります。

図 23: **MMCM の詳細なブロック図**




一般的な使用法について

MMCM プリミティブ

次の図に、UltraScale デバイスの MMCM プリミティブ、MMCME3_BASE および MMCME3_ADV を示します。UltraScale+ デバイスには、E3 ではなく E4 が付いた同じプリミティブがあります。このユーザー ガイドでは、MMCME4_ADV は MMCME3_ADV と同じで、MMCME4_BASE は MMCME3_BASE と同じです。

図 24: **MMCM プリミティブ**



MMCME3_BASE または MMCME4_BASE プリミティブ

MMCME#_BASE プリミティブでは、スタンドアロンの MMCM で最も高頻度に使用される機能を利用できます。クロック スキュー調整、周波数合成、コース位相シフト、およびデューティ サイクル プログラミングは、MMCME#_BASE で使用できる機能です。次の表に、ポートを示します。

表 11: **MMCME#_BASE のポート**

説明	ポート
クロック入力	CLKIN1、CLKFBIN
制御入力	RST
クロック出力	CLKOUT0 ～ CLKOUT6、CLKOUT0B ～ CLKOUT3B、CLKFBOUT、CLKFBOUTB
ステータスおよびデータ出力	LOCKED
電圧制御	PWRDWN

MMCME3_ADV および MMCME4_ADV プリミティブ

MMCME#_ADV プリミティブには、MMCME#_BASE の全機能に加え、クロック切り替え用ポート、ダイナミック リコンフィギュレーション ポート (DRP) へのアクセス、ダイナミック ファイン位相シフト機能を提供するポートを備えています。次の表に、MMCME#_ADV ポートを示します。

表 12: **MMCME#_ADV ポート**

説明	ポート
クロック入力	CLKIN1、CLKIN2、CLKFBIN、DCLK、PSCLK
制御およびデータ入力	RST、CLKINSEL、DWE、DEN、DADDR、DI、PSINCDEC、PSEN、CDDCREQ
クロック出力	CLKOUT0 ～ CLKOUT6、CLKOUT0B ～ CLKOUT3B、CLKFBOUT、CLKFBOUTB
ステータスおよびデータ出力	LOCKED、DO、DRDY、PSDONE、CLKINSTOPPED、CLKFBSTOPPED、CDDCDONE
電圧制御	PWRDWN

MMCM は、クロック ネットワークのスキュー調整、周波数合成、ジッター フィルターの機能をサポートするように設計されたミックスド シグナル ブロックです。これら 3 つの動作モードの詳細は後述します。VCO の動作周波数は、次の関係によって決定されます。

等式 1: F_{VCO}

$$F_{VCO} = F_{CLKIN} \times \frac{M}{D}$$

等式 2: F_{OUT}

$$F_{OUT} = F_{CLKIN} \times \frac{M}{D \times O}$$

ここで、M、D、O は 図 23: MMCM の詳細なブロック図 に示したカウンターです。M の値は CLKFBOUT_MULT_F の設定に、D の値は DIVCLK_DIVIDE の設定に、O の値は CLKOUT_DIVIDE の設定にそれぞれ対応しています。

7 つの O カウンターは個別にプログラム可能です。たとえば、O0 を 2 分周用にプログラムし、O1 を 3 分周用にプログラムできます。ただし、1 つの VCO ドライバーがすべてのカウンターを駆動するため、VCO 動作周波数はすべての出力カウンターに対して同一でなければなりません。


クロック ネットワークのスキュー調整

多くの場合、I/O タイミング バジェットの制限がある中でクロック ネットワークに生じる遅延は望ましいものではありません。このため、MMCM を使用してクロック ネットワークの遅延を補正します。UltraScale アーキテクチャ デバイスは、この遅延補正機能をサポートしています。基準クロック CLKIN の周波数と同じ周波数のクロック出力 (常に CLKFBOUT) がロジックを駆動する同じタイプのクロック バッファーに接続され、MMCM の CLKFBIN ピンにフィードバック入力されます。それ以外の出力はクロック分周に使用でき、周波数合成を行うことができます。このような場合、すべての出力クロックには、入力基準クロックに対して定義済みの位相関係があります。

整数分周のみを使用した周波数合成

MMCM をスタンドアロンで使用し、周波数合成を実行できます。この場合、MMCM はクロック ネットワークのスキュー調整には使用せず、ほかのブロックで使用される出力クロック周波数を生成します。このモードでは、MMCM のフィードバック パスは内部となるため、すべてがローカル配線となり、ジッターが最小限に抑えられます。次の図に、周波数合成回路として構成した MMCM を示します。この例では、33 MHz で動作する外部基準クロックが使用可能です。基準クロックには、クリスタル オシレーターまたはもう一方の MMCM の出力を使用できます。M カウンターを 32 に設定すると、VCO オシレーターは 1056 MHz (33 MHz x 32) で動作します。たとえば MMCM の出力は、プロセッサ用の 528 MHz クロック、ガスケット用の 264 MHz クロック、176 MHz クロック、メモリ インターフェイス用の 132 MHz クロック、66 MHz インターフェイス クロック、および 33 MHz インターフェイス クロックなどにプログラムできます。ここでは、基準クロックと出力クロック間の位相関係は不要ですが、出力クロック間の位相は一致する必要があります。

図 25: **周波数合成回路として使用した MMCM**



MMCM で分数分周を使用した周波数合成

UltraScale アーキテクチャ デバイスは、CLKOUT0 出力パスにおいて分数分周をサポートしています。分数分周の分解能は 1/8 (0.125) で、合成可能な周波数の数は 8 倍に増えます。たとえば、CLKIN の周波数が 100 MHz で M の分周値を 8 に設定した場合、VCO の周波数は 800 MHz となります。800 MHz の VCO 周波数を CLKOUT0 でさらに分数分周することもできます (たとえば CLKOUT0_DIVIDE = 2.5 とすると 320 MHz の出力周波数が得られる)。

分数分周モードの出力では、デューティ サイクルはプログラムできません。

ジッター フィルター

MMCM には、基準クロックに内在するジッターを除去する機能があります。MMCM は、外部クロックが別のブロックに駆動される前にそのクロックのジッターをフィルタリングするスタンドアロンの機能としてインスタンシエートできます。ジッターのフィルターとして使用する場合、通常 MMCM はバッファーのように動作し、入力周波数と同じ周波数の出力を再生成します (たとえば F_{IN} = 100 MHz の場合、F_{OUT} = 100 MHz)。一般に、MMCM の BANDWIDTH 属性を Low に設定すると、ジッターのフィルタリング効果が大きくなります。ただし、この属性を Low に設定すると MMCM のスタティック オフセットが増加することがあります。

制限

MMCM の使用には、いくつかの制約があります。これらの制約は、UltraScale および UltraScale+ デバイスのデータシート の MMCM の電気的仕様に記載されています。一般的な主な制約としては、VCO 動作範囲、入力周波数、デューティ サイクルのプログラム、位相シフトがあります。また、ほかのクロック エレメント (ピン、GT、クロック バッファー) への接続にはいくつかの制約があります。MMCM のカスケード接続は、クロック配線ネットワークを利用した場合のみ可能です。

VCO 動作範囲

VCO の最大および最小動作周波数は、UltraScale および UltraScale+ デバイスのデータシート の電気的仕様に定義されています。これらの値はスピード仕様からも得ることができます。

最小および最大入力周波数

CLKIN の最大および最小入力周波数は、UltraScale および UltraScale+ デバイスのデータシート の電気的仕様に定義されています。

デューティ サイクルのプログラム

1 つの VCO 動作周波数に対しては、個別のデューティ サイクルのみ可能です。最小値から最大値までの範囲、およびステップ サイズは CLKOUT_DIVIDE の値によって決定します。CLKOUT_DIVIDE で設定可能な値は、クロッキング ウィザードに示されます。

位相シフト

多くの場合、クロック間の位相をシフトさせる必要があります。MMCM での位相シフトの実装には多くのオプションがあります。スタティック位相シフトは、CLKOUT の分周値に応じた CLKOUT 出力カウンターのファイン位相シフトで利用可能な 8 つの VCO 出力位相のいずれかを選択して実行します。また、固定またはダイナミック モードのいずれにも対応した補間型位相シフト機能もあります。MMCM の位相シフト機能は非常に優れていると同時に、使用方法が複雑になることが考えられます。クロッキング ウィザードを使用すると、MMCM の設定に基づいて許容される位相シフト値が計算されます。

スタティック位相シフト モード (MMCM および PLL)

スタティック位相シフト (SPS) の時間単位の分解能は次のように定義されます。

等式 3: **SPS**

$$SPS = \frac{1}{8F_{VCO}} period \; or \; \frac{D}{8M\,F_{IN}} period$$

VCO からは 45° ずつシフトした 8 つのクロックを生成でき、0°、45°、90°、135°、180°、225°、270°、315° の位相シフト設定が常に可能です。VCO の周波数が高くなるほど、位相シフトの分解能は細かくなります。VCO には固有の動作周波数範囲があるため、$\frac{1}{8F_{VCOMIN}} \sim \frac{1}{8F_{VCOMAX}}$ の周期を使用して位相シフトの分解能を制限することも可能です。

CLKOUT 出力カウンターは個別にプログラム可能で、VCO の出力位相と CLKOUT カウンターの分周値に基づいて個別の位相シフト分解能 (度数) を持つことができます。CLKOUT 位相シフトの分解能は、45° /CLKOUT_DIVIDE の値として求めることができます。位相シフトの最大範囲も CLKOUT_DIVIDE の値によって決定します。CLKOUT_DIVIDE ≤ 64 の場合、最大位相シフトは 360° です。CLKOUT_DIVIDE > 64 の場合、最大位相シフトは次式で求められます。

等式 4: **最大位相シフト**

$$Maximum\ Phase\ Shift = \left(\frac{63}{CLKOUT\ \ DIVIDE} \times 360\right) + (7 \times Phase\ Shift\ Value)$$

CLKFBOUT フィードバック クロックの位相をシフトさせることもできます。その場合、すべての CLKOUT 出力クロックが CLKIN に対して負の方向に位相シフトします。

2 つの分数カウンター (CLKFBOUT と CLKOUT0) にもスタティック位相シフト機能があります。位相シフトのステップは次のように定義されます。

等式 5: **SPS(frac)**

$$SPS(frac) = \frac{360}{8 \times fractional_divide_value}\ or \frac{45}{fractional_divide_value}$$

たとえば、分数分周値が 2.125 の場合、スタティック位相シフトのステップは 360/(2.125x8) = 21.176° となります。

MMCM における固定またはダイナミック モードの補間型ファイン位相シフト

補間型ファイン位相シフト (IFPS) モードの MMCM では、CLKOUT_DIVIDE の値に関係なく一定の比率で位相がシフトし、位相シフトの分解能は VCO の周波数にのみ依存します。このモードでは、出力クロックの位相を $\frac{1}{56F_{VCO}}$ ずつ増加させて、ラウンドロビン方式で 360° 回転できます。

VCO の動作周波数が 600 MHz の場合、位相分解能は約 30 ps (端数切り捨て) で、動作周波数が 1.6 GHz なら約 11 ps (端数切り捨て) となります。


コンフィギュレーション中に最初の位相シフト値をプログラムすることはできません。ファイン位相シフトを使用する場合、最初の位相シフト量は設定できません。位相は常に 0 から開始し、その後は動的に増減できます。ダイナミック位相シフトは MMCME#_ADV の PS インターフェイスによって制御されます。この位相シフト モードは、USE_FINE_PS 属性を TRUE に設定してこのモード用に選択したすべての CLKOUT 出力クロックに同じ影響を与えます。補間型ファイン位相シフト モードでは、クロックは常に MMCM の PSCLK ピンに接続する必要があります。クロックが補間型ファイン位相シフト モード (固定またはダイナミック) にあるかどうかにかかわらず、クロックは常に MMCM の PSCLK ピンに接続する必要があります。各 CLKOUT カウンターは、補間型位相シフト モード、上述のスタティック位相シフト モード、位相シフトなしのいずれかを個別に選択できます。固定またはダイナミックの補間型ファイン位相シフト モードでは、分数分周は利用できません。フィードバック パスで固定またはダイナミック位相シフトを実行すると、すべての出力クロックが CLKIN に対して負の方向に位相シフトします。ダイナミック位相シフト インターフェイスは、位相シフト モードが「固定」に設定されている場合は使用できません。

MMCM におけるダイナミック位相シフト インターフェイス

MMCME#_ADV プリミティブには、ダイナミック ファイン位相シフトをサポートするための 3 つの入力と 1 つの出力があります。CLKOUT と CLKFBOUT の各分周器は、それぞれ個別に位相シフトを選択できます。どの出力クロックを動的に位相シフトするかは、CLKOUT[0:6]_USE_FINE_PS 属性と CLKFBOUT_USE_FINE_PS 属性で選択します。ダイナミック位相シフト量は、選択したすべての出力クロックで共通です。

可変位相シフトは PSEN、PSINCDEC、PSCLK、PSDONE ポートで制御します (下図参照)。MMCM 出力クロックの位相は、最初の位相またはダイナミック位相シフト後の位相を基準に、PSEN、PSINCDEC、PSCLK、PSDONE の関係によって増減します。PSEN、PSINCDEC、および PSDONE は PSCLK に同期しています。PSEN を PSCLK の 1 サイクル間アサートすると、位相シフトをインクリメントまたはデクリメントできるようになります。PSINCDEC が High の場合はインクリメントされ、Low の場合はデクリメントされます。MMCM クロック出力の位相シフト量は、1 回のインクリメントにつき VCO 周期の 1/56 分増加します。同様に各デクリメントでは VCO 周期の 1/56 分減少します。PSEN は、正確に PSCLK の 1 サイクルの間アサートしてください。位相シフトが完了すると、PSDONE は 1 クロック周期分 High になります。PSCLK サイクルの数は確定しています (PSCLK の 12 サイクル分)。PSEN のアサートによる位相シフトの開始後、MMCM 出力クロックの位相は最初の位相から徐々に、一定の比率で増減します。インクリメントまたはデクリメントの完了は、PSDONE が High になることでわかります。PSDONE が High になると、位相シフトのインクリメントまたはデクリメントを再び開始できます。位相シフトの最大値やオーバーフローはありません。周波数に関係なく、クロック周期全体 (360°) を常に位相シフトできます。周期の最後まで達したら、最初から位相シフトが実行されます。

図 26: **位相シフトのタイミング図**




MMCM クロック分周値の動的変更 (CDDC)

クロック分周値の動的変更 (CDDC: Clock Divide Dynamic Change) は、DRP インターフェイスと組み合わせることにより、MMCM をリセットすることなくクロック出力分周値 (CLKOUT[6:0]_DIVIDE) を動的に変更可能にする機能です。これにより、動作中のほかの出力クロックには影響を与えずに 1 つ以上の MMCM 出力クロック周波数を変更できます。ハンドシェイクは 2 本のピン (CDDCREQ と CDDCDONE) で制御します。アプリケーションは、CDDCREQ 信号をアサートして出力カウンター値 (CLKOUT_DIVIDE の値) の変更を要求します。新しい分周値は標準の DRP インターフェイスを利用して 1 ポートずつ書き込まれ、標準の DRP プロトコル (DEN、DWE、DRDY) で制御されます。書き込み先の CLKOUT[6:0] カウンターの DRP アドレスにより、どの出力クロックの分周値を変更するかが決定します。CLKOUTx カウンターに書き込みを実行すると、関連するクロック出力はトグルを停止します。その後も同じ方法で DRP に書き込み、ほかの CLKOUT カウンターの分周値を変更することもできます。すべての DRP 書き込みが完了したら (すなわち、最後の DRDY の後)、CDDCREQ 入力をディアサートする必要があります。その後、分周値を変更した出力カウンターはクロックに同期して動作を再開します。分周値の変更が完了し、新しい出力クロック (周波数) が利用可能になると、MMCM は肯定応答信号として CDDCDONE をアサートします。

次の図に示すように、CDDC による分周値の動的変更の間、その影響を受けない CLKOUT ポートは互いの位相関係を維持したまま通常の動作を継続します。ただし、CDDC によって分周値が動的に変更された出力クロック (ポート) の位相と、CDDCREQ による影響を受けていないその他の出力クロックの位相は揃いません (同期しない)。
CDDCREQ の影響を受けるクロックは、出力にグリッチが発生してクロックのトグルが停止する可能性があるため、アサート後は使用しないでください。この機能は分数分周モードでは利用できません。

図 27: **CDDC のタイミング図**



MMCM カウンターのカスケード接続

CLKOUT6 分周器 (カウンター) は CLKOUT4 分周器とカスケード接続できます。これにより、128 よりも大きい出力分周器が可能となります。CLKOUT6 は CLKOUT4 分周器の入力を供給します。カスケード接続した分周器の出力とそれ以外の出力分周器との間には、スタティックな位相オフセットがあります。

MMCM のプログラム

安定性とパフォーマンスの確保されたコンフィギュレーションを実現するには、一定のフローに従って MMCM をプログラムする必要があります。ここからは、具体的なデザイン要件に基づいた MMCM のプログラム方法を説明します。デザインを実装するには、GUI インターフェイス (クロッキング ウィザード) を使用する方法と MMCM をインスタンシエートする方法の 2 通りあります。どちらの方法でも、MMCM をプログラムするには次の情報が必要です。

- 基準クロック周期
- 出力クロック周波数 (最大 7 つ)
- 出力クロック デューティ サイクル (デフォルト 50%)
- 出力クロックの位相シフト (最初の位相 0 を基準とした度数で指定)
- MMCM の帯域幅 (デフォルトは OPTIMIZED。帯域幅はソフトウェア ツールで選択)
- 補正モード (ソフトウェア ツールで自動的に決定)
- 単位が UI の基準クロック ジッター (基準クロック周期の比率など)

入力周波数の決定

最初に入力周波数を決定します。次に、入力周波数の最小値と最大値から D カウンターの範囲を定義し、VCO 動作周波数の範囲から M カウンターの範囲を求め、出力カウンターの範囲を定義すると、可能な出力周波数すべてが決定します。この時点では、周波数の数は非常に多くなることが想定されます。たとえば整数分周を使用した場合、最多で 106 x 64 x 136 = 868,363 通りの組み合わせが考えられます。実際には、M および D カウンター範囲すべてを実現することは不可能であり、かつ重複した設定もあるため、周波数の総数は減少します。

例として、F_{IN} = 100 MHz、F_{VCO} = 600 MHz ～ 1600 MHz、F_{PFD} = 10 MHz ～ 550 MHz の場合を考えます。

F_{PFDMIN} が 10 MHz であると、D は 1 ～ 10 の範囲に限られます。

D_{MIN} (等式 6 参照) = 1

D_{MAX} (等式 7 参照) = 10

- D = 1 の場合、M の値は 6 ～ 16 に制限されます。
- D = 2 の場合、M の値は 12 ～ 32 に制限されます。
- D = 3 の場合、M の値は 24 ～ 64 に制限されます。

D = 1M = 4 は、D = 2M = 8、D = 4M = 16、D = 8M = 32 のサブセットであるため、これらのケースは除外できます。この例では、D = 1、3、5、6、7、9 以外の値はすべてこれらのサブセットであるため、これら 6 つの値のみを考慮すればよいことになります。こうすると、可能な出力周波数の数は大幅に減少し、最終的に出力周波数が決定していきます。目的とする出力周波数は、求められた可能な出力周波数内であるかを確認する必要があります。最初の出力周波数が決定すると、M および D の値がさらに制限され、2 番目の出力周波数が制限されることになります。すべての出力周波数が選択されるまで、このプロセスを繰り返します。

M および D 値の決定に使用する制約は次の式で表されます。

等式 6: **D_{MIN}**

$$D_{MIN} = roundup \frac{f_{IN}}{f_{PFD\ MAX}}$$

等式 7: **D_{MAX}**

$$D_{MAX} = rounddown \frac{f_{IN}}{f_{PFD\ MIN}}$$

等式 8: **M_{MIN}**

$$M_{MIN} = roundup \left(\frac{f_{VCOMIN}}{f_{IN}} \times D_{MIN} \right)$$

等式 9: **M_{MAX}**

$$M_{MAX} = rounddown \left(\frac{f_{VCOMAX}}{f_{IN}} \times D_{MAX} \right)$$

M および D 値の決定

入力周波数が決定すると、M および D 値がある程度決まります。次に、最適な M および D 値を指定します。まず M の開始値を決定します。この値は、VCO ターゲット周波数、つまり VCO の理想的な動作周波数に基づいて決定します。

等式 10: **M_{IDEAL}**

$$M_{IDEAL} = \frac{D_{MIN} \times f_{VCOMAX}}{f_{IN}}$$

ここでは、VCO の理想周波数に最も近くなる M 値を決定します。また、プロセスの開始には D の最小値を使用します。f_{VCO} を可能な限り高くすると同時に、最小の D および M 値を指定するようにします。

MMCM ポート

次の表に、MMCM のポートを示します。

表 13: **MMCM のポート** [1]

ピン名	I/O	ピンの説明
CLKIN1	入力	通常のクロック入力。CLKIN1 – プライマリ基準クロック入力 を参照してください。
CLKIN2	入力	MMCM 基準クロックのセカンダリ クロック入力です。CLKIN2 – セカンダリ クロック入力 を参照してください。
CLKFBIN	入力	フィードバック クロック入力です。CLKFBIN – フィードバック クロック入力 を参照してください。
CLKINSEL	入力	クロック入力マルチプレクサーのステートを制御します (High = CLKIN1、Low = CLKIN2)。CLKINSEL は MMCM 基準クロックを動的に切り替えます。CLKINSEL – クロック入力切り替え を参照してください。
RST	入力	非同期リセット信号です。RST 信号は MMCM の非同期リセットです。この信号がリリースされると、MMCM は同期して再び有効になります (MMCM の再イネーブル)。入力クロックの条件 (周波数など) が変更されるとリセットが必要です。RST – 非同期リセット信号 を参照してください。
PWRDWN	入力	インスタンシエートされた未使用の MMCM への電力供給を停止します。PWRDWN – パワーダウン を参照してください。
DADDR[6:0]	入力	ダイナミック リコンフィギュレーションのアドレス入力です。使用しない場合はすべてのビットを 0 にする必要があります。DADDR[6:0] – ダイナミック リコンフィギュレーション アドレス を参照してください。
DI[15:0]	入力	ダイナミック リコンフィギュレーションのデータ入力です。使用しない場合はすべてのビットを 0 にする必要があります。DI[15:0] – ダイナミック リコンフィギュレーション データ入力 を参照してください。
DWE	入力	DI データの DADDR アドレスへの書き込みを制御するイネーブル信号です。使用しない場合は Low に接続する必要があります。DWE – ダイナミック リコンフィギュレーション書き込みイネーブル を参照してください。
DEN	入力	ダイナミック リコンフィギュレーション機能を使用するかを制御します。ダイナミック リコンフィギュレーション機能を使用しない場合は、Low に接続する必要があります。DEN – ダイナミック リコンフィギュレーション イネーブル ストローブ を参照してください。
DCLK	入力	ダイナミック リコンフィギュレーション ポートの基準クロックです。DCLK – ダイナミック リコンフィギュレーション基準クロック を参照してください。
PSCLK	入力	位相シフト クロックです。PSCLK – 位相シフト クロック を参照してください。
PSEN	入力	位相シフト イネーブルです。PSEN – 位相シフト イネーブル を参照してください。
PSINCDEC	入力	位相シフトの増減を制御します。PSINCDEC – 位相シフトの増減制御 を参照してください。
CLKOUT[0:6]	出力	ユーザー設定可能なクロック出力 (0 ～ 6) です。ユーザー制御可能な VCO 位相出力を 1 (バイパス) ～ 128 の範囲で分周したものです。出力クロックは (位相シフトしない限り) 互いに位相が揃っており、適切なフィードバック構成によって入力クロックとも位相が一致します。

表 13: **MMCM のポート** [1] (続き)

ピン名	I/O	ピンの説明
CLKOUT[0:3]B	出力	反転した CLKOUT[0:3] です。CLKOUT[0:3]B – 反転出力クロック を参照してください。
CLKFBOUT	出力	専用の MMCM フィードバック出力です。CLKFBOUT – 専用の MMCM フィードバック出力 を参照してください。
CLKFBOUTB	出力	反転した CLKFBOUT です。CLKFBOUTB – 反転 CLKFBOUT を参照してください。
CLKINSTOPPED	出力	入力クロックが停止したことを示すステータス ピンです。CLKINSTOPPED – 入力クロック ステータス を参照してください。
CLKFBSTOPPED	出力	フィードバック クロックが停止したことを示すステータス ピンです。CLKFBSTOPPED – フィードバック クロック ステータス を参照してください。
LOCKED	出力	MMCM の位相があらかじめ定義されたウィンドウ内で揃い、周波数があらかじめ定義された PPM 範囲内で一致したことを示す MMCM からの出力です。電源投入後、MMCM は自動的にロックし、追加のリセットは不要です。入力クロックが停止した場合や、位相が揃わなくなった場合 (入力クロックの位相シフトなど)、LOCKED はディアサートされます。LOCKED がディアサートされた後は MMCM をリセットする必要があります。
DO[15:0]	出力	ダイナミック リコンフィギュレーション使用時に MMCM のデータ出力が現れます。DO[15:0] – ダイナミック リコンフィギュレーション出力バス を参照してください。
DRDY	出力	ダイナミック リコンフィギュレーションのレディ入力 (DRDY) 出力は、MMCM のダイナミック リコンフィギュレーション機能の DEN 信号に対する応答信号です。DRDY – ダイナミック リコンフィギュレーション レディ を参照してください。
PSDONE	出力	位相シフト完了を示します。PSDONE – 位相シフト完了 を参照してください。
CDDCREQ	入力	選択したクロック出力の動的な周波数変更を要求します。MMCM クロック分周値の動的変更 (CDDC) を参照してください。
CDDCDONE	出力	動的な周波数変更が完了したことを示します。MMCM クロック分周値の動的変更 (CDDC) を参照してください。

注記:

1. PSINCDEC 以外の制御信号およびステータス信号はすべてアクティブ High です。

ヒント: クロッキング ウィザードによって生成されたポート名は、プリミティブで使用されるポート名と異なる場合があります。

MMCM の各ポートの説明

CLKIN1 – プライマリ基準クロック入力

CLKIN1 は、PHY タイルに隣接する同じバンクにある場合、グローバル クロック I/O で直接駆動できます。

CLKIN2 – セカンダリ クロック入力

CLKIN2 は、PHY タイルに隣接する同じバンクにある場合、グローバル クロック I/O で直接駆動できます。

CLKFBIN – フィードバック クロック入力

CLKFBIN は、内部フィードバック用に CLKFBOUT へ直接接続するか、クロック バッファー フィードバックの一致を目的として BUFG、または IBUFG (外部スキュー調整用に GC ピンを経由) かインターコネクト (推奨しない) を介して CLKFBOUT へ接続する必要があります。クロックの位相を揃えるには、フィードバック パスのクロック バッファーのタイプがフォワード クロック バッファーのタイプと同じでなければなりません。

重要: 内部補正モードの設定は、ソースにおける CLKFBOUT ポートから CLKFBIN ポートへの直接接続 (ワイヤ) で決定されます。ただし、Vivado Design Suite で実行される合成中の最適化によってこの接続がなくなり、その後のすべての表現から、CLKFBOUT から CLKFBIN への接続が削除されます。ただし、MMCM/PLL の COMPENSATION 属性が INTERNAL に設定されていることから、MMCM/PLL の内部補正であることがわかります。

CLKFBOUT – 専用の MMCM フィードバック出力

CLKFBOUT の可能な構成については、MMCM の使用モデル を参照してください。フィードバック パスにクロック バッファーが含まれる場合、CLKFBOUT はロジックも駆動できます。

CLKFBOUTB – 反転 CLKFBOUT

この信号はフィードバックに使用しないでください。この信号はもう 1 つの反転 CLKFBOUT 出力クロックを提供します。フィードバック パスにクロック バッファーが含まれる場合、CLKFBOUTB でロジックを駆動できます。

CLKINSEL – クロック入力切り替え

CLKINSEL 信号は、クロック入力マルチプレクサーの状態を制御します。High なら CLKIN1、Low なら CLKIN2 となります (基準クロックの切り替え 参照)。クロック切り替え中は、MMCM を RESET に保持する必要があります。

RST – 非同期リセット信号

RST 信号は MMCM の非同期リセットです。この信号をディアサートすると、MMCM は同期的に再び有効になります。

PWRDWN – パワーダウン

この信号は、インスタンシエートされた現在未使用の MMCM への電力供給を停止します。このモードを使用すると、デザインで一時的に非アクティブになっている部分や、特定のシステム構成で使用されない MMCM の電力を削減できます。このモードでは、MMCM の消費電力はゼロになります。

DADDR[6:0] – ダイナミック リコンフィギュレーション アドレス

DADDR 入力バスは、ダイナミック リコンフィギュレーションのアドレス入力です。このバスのアドレス値により、次の DCLK サイクルで書き込みまたは読み出しを実行する 16 ビットのコンフィギュレーション ビットを指定します。使用しない場合はすべてのビットを 0 にする必要があります。

DI[15:0] – ダイナミック リコンフィギュレーション データ入力

ダイナミック リコンフィギュレーションのデータ入力です。このバスの値がコンフィギュレーション セルに書き込まれます。このデータは、DEN と DWE がアクティブなサイクルで現れます。データはシャドウ レジスタに取り込まれ、後で書き込まれます。DRP ポートに対して次の書き込みが可能になると、DRDY によって通知されます。使用しない場合はすべてのビットを 0 にする必要があります。

DWE – ダイナミック リコンフィギュレーション書き込みイネーブル

DWE 入力は、DADDR アドレスに対する DI データの書き込みまたは DO データの読み出しを制御するイネーブル信号です。使用しない場合は Low に接続する必要があります。

DEN – ダイナミック リコンフィギュレーション イネーブル ストローブ

DEN 入力は、ダイナミック リコンフィギュレーション機能を使用するかを制御するイネーブル信号で、すべての DRP ポートの動作を有効にします。ダイナミック リコンフィギュレーション機能を使用しない場合は、Low に接続する必要があります。

DCLK – ダイナミック リコンフィギュレーション基準クロック

ダイナミック リコンフィギュレーション ポートの基準クロックです。この信号の立ち上がりエッジが、その他すべてのポートの信号に対するタイミングの基準となります。セットアップ タイムは、UltraScale および UltraScale+ デバイスのデータシート に記載されています。ほかの入力信号には、DCLK の立ち上がりエッジに対するホールド タイムの要件はありません。このピンは IBUF、IBUFG、BUFGCE、BUFGCTRL のいずれかで駆動できます。このクロック入力への専用接続はありません。

PSCLK – 位相シフト クロック

この入力ピンは、ダイナミック位相シフト インターフェイスに対するソース クロックを供給します。これ以外の入力は、すべてこのクロックの立ち上がりエッジと同期します。このピンは IBUF、IBUFG、BUFG、BUFGCE のいずれかで駆動できます。このクロック入力への専用接続はありません。

PSEN – 位相シフト イネーブル

この信号を同期的にアサートすると、ダイナミック (可変) 位相シフトが開始します。この信号は、PSCLK の 1 サイクル間アクティブにする必要があります。アクティブになると位相が徐々にシフトし、位相シフトが完了すると PSDONE が High になります。位相シフト中は、グリッチや散発的な変化は発生しません。位相シフトの開始から終了まで、位相は連続したアナログ量としてシフトします。

PSINCDEC – 位相シフトの増減制御

この入力信号は、ダイナミック位相シフトでシフト量を増やすのか (正の位相シフト) 減らすのか (負の位相シフト) を同期的に示します。増加の場合は PSINCDEC が High にアサートされ、減少の場合は Low にアサートされます。ダイナミック位相シフトには、位相シフトのオーバーフローはありません。360° 以上シフトした場合は、元の位相に戻ります。

CLKOUT[0:6] – 出力クロック

ユーザー設定可能なクロック出力 (CLKOUT0 ～ CLKOUT6) で、ユーザー制御可能な VCO 位相出力を 1 (バイパス) ～ 128 の範囲で分周したものです。入力クロックと出力クロックは位相を揃えることができます。



ヒント: 最初に、ルート クロック ポイントを設定するために、CLKOUT0 が使用されます。ZHOLD モードの場合は、このクロックで補正が実行されます。したがって、AMD では、CLKOUT0 をメイン クロックとして使用することを推奨しています。

可能な構成については、MMCM の使用モデル を参照してください。MMCM では、CLKOUT0 と CLKFBOUT を分数分周モードで使用できます。どの CLKOUT 出力も整数分周モードで使用でき、スタティックまたはダイナミック位相シフトが可能です。分数モードでは、固定位相シフト モードしか利用できません。詳細は、スタティック位相シフト モード (MMCM および PLL) を参照してください。

CLKOUT[0:3]B – 反転出力クロック

CLKOUT[0:3] を反転 (180° 位相シフト) したものです。

CLKINSTOPPED – 入力クロック ステータス

入力クロックが停止したことを示すステータス ピンです。この信号は、クロックが停止してから CLKFBOUT クロックの 2 サイクル以内にアサートされます。クロックが再開して LOCKED の状態になるか、別のクロック入力に切り替わって MMCM が再びロックすると、ディアサートされます。

CLKFBSTOPPED – フィードバック クロック ステータス

フィードバック クロックが停止したことを示すステータス ピンです。この信号は、クロックが停止してから 1 クロック サイクル以内にアサートされます。フィードバック クロックが再開し、MMCM が再びロックすると、ディアサートされます。

LOCKED

MMCM の基準クロックと入力ピンのフィードバック クロックの間で位相が揃い、周波数が一致したことを示す MMCM からの出力です。位相はあらかじめ定義されたウィンドウ内で揃い、周波数はあらかじめ定義された PPM 範囲内で一致する必要があります。電源投入後、MMCM は自動的にロックし、追加のリセットは不要です。入力クロックが停止した場合や、位相が揃わなくなった場合 (入力クロックの位相シフトなど)、または周波数が変化した場合は、PFD の 1 クロック サイクル以内に LOCKED がディアサートされます。LOCKED がディアサートされた場合、MMCM をリセットする必要があります。LOCKED のアサート前はクロック出力は使用できません。

DO[15:0] – ダイナミック リコンフィギュレーション出力バス

ダイナミック リコンフィギュレーション使用時に MMCM のデータ出力が現れます。DCLK の立ち上がりエッジで DEN がアクティブで DWE が非アクティブの場合、このバスは DADDR によって指定されたアドレスのコンフィギュレーション セルの内容を保持します。DO バスは、DRDY がアクティブなときに DCLK の立ち上がりエッジでキャプチャする必要があります。DO バスの値は、次の DRP 動作まで保持されます。

DRDY – ダイナミック リコンフィギュレーション レディ

ダイナミック リコンフィギュレーションのレディ入力 (DRDY) 出力は、MMCM のダイナミック リコンフィギュレーション機能の DEN 信号に対する応答信号です。この信号は、DEN/DCLK の操作が完了したことを示します。

PSDONE – 位相シフト完了

この信号は、PSCLK に同期します。現在の位相シフトが完了すると、PSDONE 信号が 1 クロック サイクルの間アサートされ、次の位相シフト サイクルを開始できることを示します。

CDDCREQ – クロック出力分周値の変更要求

出力クロック分周値 (すなわち周波数) の動的変更を要求する信号です。この信号を High にアサートすると、変更要求がすべての影響を受けるカウンターに送信されます。DRP を使用して最後の変更が完了するまでこの信号はアサートしておく必要があります。

CDDCDONE – クロック出力変更完了

出力クロック分周値の変更が完了し、出力が有効になったことを示す MMCM からの肯定応答信号です。

MMCM の属性

次の表に、MMCME#_BASE および MMCME#_ADV プリミティブの属性を示します。

表 14: **MMCM の属性**

属性	タイプ	許容値	デフォルト	説明
BANDWIDTH	文字列	HIGH LOW OPTIMIZED[6]	OPTIMIZED	MMCM のジッター、位相マージン、その他の特性に影響を与える MMCM のプログラミング アルゴリズムを指定します。
CLKOUT[1:6]_DIVIDE	整数	1 ～ 128	1	異なる周波数を使用する必要がある場合、CLKOUT クロック出力を分周する値を指定します。ここで指定した値と CLKFBOUT_MULT_F および DIVCLK_DIVIDE の値の組み合わせによって出力周波数が決定します。
CLKOUT[0]_DIVIDE_F[1]	整数または実数	1 ～ 128 または 2.000 ～ 128.000 の範囲 (増分幅 0.125)	1	
CLKOUT[0:6]_PHASE	実数	-360.000 ～ 360.000 スタティック位相シフト モード (MMCM および PLL) の式を参照してください。	0.0	関連する CLKOUT クロック出力の出力位相関係を度数で指定します (90 は 90° または 1/4 サイクルの位相オフセットを示し、180 は 180° または 1/2 サイクルの位相オフセットを示す)。
CLKOUT[0:6]_DUTY_CYCLE	実数	0.01 ～ 0.99	0.50	CLKOUT クロック出力のデューティ サイクルをパーセントで指定します。0.50 の場合デューティ サイクルは 50% になります。
CLKFBOUT_MULT_F[1]	整数または実数	2 ～ 64 または 2.000 ～ 64.000 の範囲 (増分幅 0.125)	5	この範囲は UltraScale デバイスに適用されます。異なる周波数を使用する必要がある場合、すべての CLKOUT クロック出力の逓倍値を指定します。ここで指定した値と当該の CLKOUT#_DIVIDE および DIVCLK_DIVIDE の値の組み合わせによって出力周波数が決定します。
CLKFBOUT_MULT_F[1]	整数または 実数	2 ～ 128 または 2.000 ～ 128.000 の範囲 (増分幅 0.125)	5	この範囲は UltraScale+ デバイスに適用されます。異なる周波数を使用する必要がある場合、すべての CLKOUT クロック出力の逓倍値を指定します。ここで指定した値と当該の CLKOUT#_DIVIDE および DIVCLK_DIVIDE の値の組み合わせによって出力周波数が決定します。
DIVCLK_DIVIDE	整数	1 ～ 106	1	すべての出力クロックの、入力クロックに対する分周比を指定します。これにより、PFD に入力される CLKIN が分周されます。
CLKFBOUT_PHASE	実数	-360.000 ～ 360.000	0.0	クロック フィードバック出力の位相オフセットを度数で指定します。フィードバック クロックをシフトすると MMCM へのすべての出力クロックが負の方向に位相シフトします。
REF_JITTER1 REF_JITTER2	実数	0.000 ～ 0.999	0.010	MMCM のパフォーマンスを改善するための基準クロックのジッターの目標値を指定します。不明の場合は、入力クロックのパフォーマンスが最適となるように帯域幅を設定する OPTIMIZED 属性が選択されます。値がわかる場合は、入力クロック上のジッター目標値を単位間隔 (UI) (最大 Peak-to-Peak 値) で指定する必要があります。
CLKIN1_PERIOD	実数	0.968 ～ 100.000	0.000	MMCM の CLKIN1 入力への入力周期を ns で指定します。ps 単位まで細かく指定可能です。この値は必須であり、必ず指定する必要があります。
CLKIN2_PERIOD	実数	0.968 ～ 100.000	0.000	MMCM の CLKIN2 入力への入力周期を ns で指定します。ps 単位まで細かく指定可能です。この値は必須であり、必ず指定する必要があります。

表 14: **MMCM の属性** (続き)

属性	タイプ	許容値	デフォルト	説明
CLKFBOUT_USE_FINE_PS[2]	文字列	FALSE、TRUE	FALSE	CLKFBOUT カウンターの可変ファイン位相シフト イネーブルです。
CLKOUT0_USE_FINE_PS[2]	文字列	FALSE、TRUE	FALSE	CLKOUT0 カウンターの可変ファイン位相シフト イネーブルです。CLKOUT0_DIVIDE は整数とする必要があるため、分数分周はサポートされません。
CLKOUT[1:6]_USE_FINE_PS[2]	文字列	FALSE、TRUE	FALSE	CLKOUT[1:6] 可変ファイン位相シフト イネーブルです。
STARTUP_WAIT	文字列	FALSE、TRUE	FALSE	MMCM がロック状態になるまでコンフィギュレーション スタートアップ サイクル間待機します。
CLKOUT4_CASCADE	文字列	FALSE、TRUE	FALSE	出力分周器 (カウンター) CLKOUT6 を CLKOUT4 分周器の入力にカスケード接続して 128 を超える出力クロック分周器を得ます。これにより、分周値は合計で 16,384 となります。
COMPENSATION	文字列	AUTO[3], ZHOLD、EXTERNAL, INTERNAL[5], BUF_IN	AUTO	クロック入力補正です。必ず AUTO に設定します。MMCM のフィードバック構成を定義します。 ZHOLD:MMCM が I/O レジスタで負のホールド タイムを提供するように設定されていることを示します。 EXTERNAL: デバイス外部のネットワークが補正されていることを示します。 INTERNAL: MMCM 内部のフィードバック パスを使用しており、遅延が補正されていないことを示します。 BUF_IN: 設定とその他の補正モードが一致していないことを示します。CLKIN ピンと CLKFBIN ピンは、フィードバック パスの遅延が CLKIN に対して補正されるように揃えられます。
SS_EN	文字列	FALSE、TRUE	FALSE	スペクトラム拡散の生成を有効にします。
SS_MODE	文字列	DOWN_LOW、DOWN_HIGH、CENTER_LOW、CENTER_HIGH	CENTER_HIGH	スペクトラム拡散の周波数偏差および拡散タイプを管理します。

表 14: **MMCM の属性** (続き)

属性	タイプ	許容値	デフォルト	説明
SS_MOD_PERIOD	整数	4000 ～ 40000	10000	スペクトラム拡散の変調周期 (ns) を指定します。

注記:

1. 値が正確に 1/8 として指定されていない場合、ビットストリームのインプリメント中に Vivado ツールによって最も近い 0.125 の倍数に切り上げまたは切り下げられます。ただし、タイミング解析中にクロック周波数が正しく計算されるように、この属性は Verilog または VHDL コード内で最も近い 0.125 の倍数に指定されている必要があります。
2. 可変ファイン位相シフトを使用する場合、位相シフトの初期値は常に 0 で、固定した初期値には設定できません。
3. COMPENSATION 属性の値は、現在の補正方法を表示する目的でのみ使用されます。補正方法は実際の回路トポロジに最適なものが Vivado ツールによって自動的に選択されます。したがって、COMPENSATION 属性の値は手動で設定せず、デフォルトのままとしてください。
4. VCO 周波数 MMCM_FVCOMIN/MMCM_FVCOMAX および最小出力周波数 MMCM_FOUTMIN の仕様は、UltraScale ファミリと UltraScale+ ファミリとで異なります。それぞれのデータシートを参照してください。
5. ソース コードでの CLKFBOUT から CLKFBIN への直接接続 (ワイヤ) は、合成中に最適化されてなくなります。
6. SEM-IP を使用する場合、UltraScale デバイスに限り、MMCM および PLL の VCO へ追加のノイズがカップリングされます。その結果、アンサー 71314 で説明されているように、TIE ジッターが増加します。ガイダンスおよび緩和手法については、アンサーを参照してください。この SEM-IP TIE ジッター問題を解決するために、設定可能な 2 つの新しいプロパティ (BITSTREAM.MMCM.BANDWIDTH と BITSTREAM.PLL.BANDWIDTH) があります。これらのプロパティが POSTCRC に設定されている場合、BANDWIDTH 属性が OPTIMIZED に設定されている各 MMCM インスタンス、または BANDWIDTH が黙示的に OPTIMIZED に設定されている PLL インスタンスは、帯域幅設定が POSTCTRC として構成されます。BITSTREAM プロパティの詳細は、『Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ』 (UG908) を参照してください。

MMCM のクロック入力信号

MMCM で利用可能なクロック ソースは次のとおりです。


- IBUF – グローバル クロック入力バッファーです。MMCM は、このパスの遅延を補正します。IBUF は同じ領域内のグローバル クロック ピンを表します。IBUF はグローバル クロック ピンの場所に配置する必要があります。
- BUFGCTRL – 内部グローバル クロック バッファーです。MMCM はこのパスの遅延を補正しません。
- BUFGCE – グローバル クロック入力バッファーです。MMCM はこのパスの遅延を補正しません。

カウンター制御

MMCM の出力カウンターは、DIVIDE、DUTY_CYCLE、PHASE の組み合わせによって広範囲な合成クロックを生成します。次の図に、カウンター設定とその出力の関係を示します。

一番上の波形は、VCO の出力を表しています。


図 28: **出力カウンターのクロック合成の例**



VCO と出力カウンターの波形についての詳細

次の図に、8 つの VCO 位相出力と 4 つのそれぞれ異なるカウンター出力を示します。各 VCO 位相は、適切なスタートアップ シーケンスで示されています。位相関係およびスタートアップ シーケンスは、適切な位相が維持されるようになっています。つまり、0° 位相の立ち上がりエッジは 45° 位相の立ち上がりエッジよりも前にあることになります。O0 カウンターは、基準クロックとして、位相タップが 0° の単純な 2 分周を実行するようプログラムされています。O1 カウンターは、単純な 2 分周を実行するようプログラムされていますが、VCO からの 180° の位相タップを使用します。このカウンター設定を使用すると、基準クロックのエッジに揃えられてデータが送信される DDR インターフェイス用のクロックが生成できます。O2 カウンターは 3 分周するようプログラムされています。O3 の出力は O2 の出力と同じようにプログラムされていますが、位相が 1 サイクル遅れている点が異なります。VCO の 1 周期を超える位相シフトが可能です。

図 29: **VCO の位相の選択**




MMCM が特定の位相関係を実現するよう設定されているときに入力周波数が変化すると、この位相関係も変化します。これは、VCO の周波数が変わるためにピコ秒単位の絶対位相も変化するためです。MMCM を使用して設計する際は、この点を考慮する必要があります。いくつかのクロック (CLK や CLK90 など) に対する特定の位相関係の維持が重要となるデザインでは、入力クロック周波数にかかわらず、この関係は保持されます。

すべての「O」カウンターはどれも同じ機能を持つため、O0 でできることは O1 でも可能です。ただし、O0 カウンターのみ分数分周モードで使用できる機能が追加されています。このため、MMCM の出力をグローバル クロック ネットワークに接続すると出力を柔軟に使用できるようになります。通常、このレベルの詳細設定は MMCM 属性およびクロッキング ウィザードでの入力に従ってソフトウェアやクロッキング ウィザードで適切に指定されるため、認識されません。

基準クロックの切り替え

MMCM の基準クロックは、CLKINSEL ピンを使用して動作中に切り替えることができます。切り替えは非同期です。クロックが切り替わると MMCM は LOCKED 状態が解除されると考えられますが、新しいクロックに自動的にロックします。したがって、クロックが切り替わると MMCM をリセット状態にする必要があります。次の図に、マルチプレクサーを使用した MMCM のクロック切り替えを示します。CLKINSEL 信号は、マルチプレクサーを直接制御します。同期化ロジックはありません。

図 30: **入力クロックの切り替え**



入力クロックまたはフィードバック クロックの欠如

入力クロックまたはフィードバック クロックが失われた場合は、CLKINSTOPPED または CLKFBSTOPPED ステータス信号がアサートされます。LOCKED 信号は MMCM によってディアサートされます。クロックが戻ってくると、CLKINSTOPPED 信号がディアサートされて RESET が適用されます。


MMCM の使用モデル

このセクションでは、MMCM の使用例を示します。MMCM にはいくつかの設計方法があります。Vivado ツールのクロッキング ウィザードを使用すると、MMCM の各種パラメーターを容易に生成できます。また、MMCM をコンポーネントとして手動でインスタンシエートすることもできます。このほか、MMCM は IP コアとのマージも可能で、その場合、MMCM は IP コアに含まれ、IP コアによって管理されます。

クロック ネットワークのスキュー調整

MMCM の使用法として最も一般的なのが、クロック ネットワークのスキュー調整です。次の図に、このモードの MMCM を示します。CLKOUT カウンターのいずれか 1 つからのクロック出力を用いて、デバイスや I/O 内のロジックを駆動します。フィードバック カウンターは、入力クロックと出力クロック間の正確な位相関係 (90° 位相シフトさせるなど) を制御するために使用されます。入力クロックと出力クロック間の位相調整が必要な場合における関連クロックの波形を図の右側に示します。次の図に示す構成が最も柔軟性のあるものですが、2 つのグローバル クロック ネットワークが必要となります。

図 31: **2 つの BUFG を使用したグローバル クロック ネットワークのスキュー調整**



フィードバックの実装にはいくつかの制約があります。CLKFBOUT 出力は、フィードバック クロック信号としても使用できます。MMCM が BUFG および BUFGCTRL の両方を駆動している場合、フィードバック パスでも使用されるこれらのクロック バッファーのうちの 1 つしかスキュー調整されません。基本的な制約として 2 つの PFD に対する入力の周波数は同一でなければなりません。したがって、次の関係を満たす必要があります。

等式 11: **PFD への入力周波数**

$$\frac{f_{IN}}{D} = f_{FB} = \frac{f_{VCO}}{M}$$


たとえば、f_{IN} = 166 MHz、D = 1、M = 6、および O = 2 の場合、VCO = 996 MHz でクロック出力周波数は 498 MHz となります。フィードバック パスの M 値は 6 であるため、PFD での 2 つの入力周波数は 166 MHz です。

もう少し複雑な例として、入力周波数が 66.66 MHz で、D = 2、M = 30、O = 4 の場合を考えてみます。この場合、VCO の周波数は 1000 MHz で CLKOUT 出力の周波数は 250 MHz となります。したがって、PFD のフィードバック周波数は 1000/30 すなわち 33.33 MHz で、PFD の入力周波数 66.66 MHz/2 に一致します。

内部フィードバックを使用した MMCM

MMCM を合成回路またはジッター フィルターとして使用し、かつ MMCM の入力クロックと出力クロック間に特別な位相関係が必要ない場合は、MMCM 内部でフィードバックさせることができます。この場合、フィードバック クロックはコア電源から電力供給を受けているブロックを通過しないため、この電源のノイズの影響を受けることがなく、MMCM のパフォーマンスが向上します。ただし、次の図に示すように、CLKIN 信号および BUFG のノイズはあります。


図 32: **内部フィードバックを使用した MMCM**



ゼロ遅延バッファー

MMCM を使用することで、ゼロ遅延バッファー クロックを生成することもできます。ゼロ遅延バッファーは、1 つのクロック信号が、複数のデスティネーションに低スキューで接続されているアプリケーションで有用です。次の図に、このコンフィギュレーションを示します。ここでは、チップ外からフィードバック信号が入力され、ボード トレース フィードバックが外部コンポーネントへのトレースと一致するよう設計されています。この場合、クロック エッジは UltraScale デバイスの入力および外部コンポーネントの入力で揃うことを想定しています。CLKIN と CLKFBIN の入力クロック バッファーは同じバンクに存在する必要があります。

図 33: **ゼロ遅延バッファー**



外部コンポーネントの入力容量と UltraScale デバイスのフィードバック パスの容量間に負荷の差異があるため、場合によっては、正確な位相調整ができないことがあります。たとえば、外部コンポーネントの入力容量値は 1 pF ～ 4 pF の範囲です。デバイスの入力容量値は、UltraScale および UltraScale+ デバイスのデータシート に記載されています。信号の傾きの差、基本的にはスキューが発生します。タイミングを満たすにはこの影響を考慮する必要があります。

2 つの CMT の接続

MMCM は、配線リソースのみを使用してカスケード接続できます。配線遅延の補正は実行されません。

スペクトラム拡散クロック生成


スペクトラム拡散クロック生成 (SSCG) は、エレクトロニクス デバイスで生成される EMI のスペクトル密度を低減するためその製造者の間で広く使用されています。EMI 放出レベルは、近接するほかの電子デバイスの動作に影響を与えるレベルにならないようにする必要があります。たとえば、電話がビデオ ディスプレイの隣にあっても通話の質が落ちるようなことがあってはなりません。同様に、ディスプレイも電話使用中に影響を受けることがないようにします。

電磁適合性 (EMC) に関する規制は、こうした電磁妨害を引き起こすノイズや EMI を抑制するためのものです。EMC 要件に適合させるための一般的手段としては、高額なシールド、フェライト ビーズ、チョークなどを追加する方法があります。こうした方法は、PCB の配線を複雑にしたり、製品開発サイクルが長くなるなどして、最終製品のコストに影響する可能性があります。

SSCG は、電磁エネルギーを幅広い周波数帯域に拡散させ、狭い周波数の幅の中で計測された電磁界強度を効果的に抑制します。ある周波数でのピーク電磁エネルギーは SSCG 出力をモジュール化することで低減されます。

SS_EN が TRUE に設定されている場合、MMCME# は固定周波数のオシレーターからスペクトラム拡散クロックを生成できます (下図参照)。MMCME# 内では、VCO 周波数は CLKFBOUT および CLKOUT[6:4,1,0] と共に変調されます。クロック出力 CLKOUT[3:2] は変調周期の制御に使用されますが、一般的な使用では利用できません。クロック周波数が低速で調整される限り、MMCME# の周期ジッターがスペクトラム拡散の影響を受けることはありません。


図 34: **センター拡散変調**



変調周期 SS_MOD_PERIOD を調整することで、ユーザーは、ソフトウェア ツールが MMCME# の設定に基づき最も近い変調周期を選択するように指定できます。変調周波数が 30 kHz の可聴周波数帯域よりも高い間は、スペクトラム拡散変調によって EMI が低減されます。一般に、スペクトラム拡散の影響を最小限に抑えるためにより低い変調周波数が使用されます。


周波数偏差を SS_MODE (CENTER_HIGH または DOWN_HIGH) で大きくすると、相対的な EMI が削減されますが、周波数帯域が広くなったことによってシステム全体の動作へ影響が及ばないように注意が必要です (下図参照)。スペクトラム拡散クロックおよび入力クロックは異なる周波数で動作しているため、クロック ドメイン間におけるデータ転送でデータが失われないように非同期 FIFO を使用する必要があります。周波数偏差を大きくすると、より大きな FIFO が必要となります。

図 35: **センター拡散変調 (CENTER_LOW および CENTER_HIGH)**



デザインにおける別のトレードオフとして、センター拡散またはダウン拡散のいずれを使用するかを決定することが考えられます。SS_MODE (DOWN_HIGH、DOWN_LOW) を選択すると、次の図に示すように低い周波数への拡散が可能です。DOWN_HIGH は、CENTER_LOW と類似した周波数偏差となります。

図 36: **ダウン拡散変調**



ダウン拡散を使用する場合、スペクトラム拡散によるタイミング解析への影響を考慮しなければならないことが多くあります。スペクトラム拡散クロックを使用するデザインは、周波数偏差内で最も高い周波数でタイミングを満たす必要があります。したがって、SS_MODE (CENTER_LOW) の 100 MHz クロックによって 3% (±1.5%) のセンター拡散が生じるときは、3% センター拡散の 100 MHz クロックは、101.5 MHz クロックとしてタイミング解析でエラーが発生しないようにします。ただし、SS_MODE (DOWN_HIGH) によって 3% のダウン拡散が生じる場合、入力周波数は周波数偏差内で最も高い周波数となります。結果、3% のダウン拡散の 100 MHz クロックについては、ダウン拡散クロックはタイミング解析では 100 MHz クロックとして継続的に解析されます。

表 15: **UltraScale デバイスの入力周波数を使用した手動 SS タイミング調整**

パラメーター	入力周波数 (MHz)	M	入力周波数の調整 (FIN_SS)
SS_MODE (CENTER_HIGH)	25 < F_{IN} < 35	M = 28	FIN_SS = F_{IN} x 56/55
	35 < F_{IN} < 50	M = 21	FIN_SS = F_{IN} x 42/41
		M = 22	FIN_SS = FIN x 44/43
	50 < F_{IN} < 75	M = 28	FIN_SS = F_{IN} x 56/55
	75 < F_{IN} < 150	M = 21	FIN_SS = F_{IN} x 42/41
		M = 22	FIN_SS = F_{IN} x 44/43
SS_MODE (CENTER_LOW)	25 < F_{IN} < 35	M = 56	FIN_SS = F_{IN} x 112/111
	35 < F_{IN} < 50	M = 42	FIN_SS = F_{IN} x 84/83
		M = 44	FIN_SS = F_{IN} x 88/87
	50 < F_{IN} < 75	M = 56	FIN_SS = F_{IN} x 112/111
	75 < F_{IN} < 150	M = 42	FIN_SS = F_{IN} x 84/83
		M = 44	FIN_SS = F_{IN} x 88/87
SS_MODE (DOWN_HIGH)	25 < F_{IN} < 35	M = 28	FIN_SS = F_{IN}
	35 < F_{IN} < 50	M = 21、22	FIN_SS = F_{IN}
	50 < F_{IN} < 75	M = 28	FIN_SS = F_{IN}
	75 < F_{IN} < 100	M = 21、22	FIN_SS = F_{IN}
	100 < F_{IN} < 150	M = 21、22	FIN_SS = F_{IN}
SS_MODE (DOWN_LOW)	25 < F_{IN} < 35	M = 56	FIN_SS = F_{IN}
	35 < F_{IN} < 50	M = 42、44	FIN_SS = F_{IN}
	50 < F_{IN} < 75	M = 56	FIN_SS = F_{IN}
	75 < F_{IN} < 100	M = 42、44	FIN_SS = F_{IN}
	100 < F_{IN} < 150	M = 42、44	FIN_SS = F_{IN}

表 16: **UltraScale+ デバイスの入力周波数を使用した手動 SS タイミング調整**

パラメーター	入力周波数 (MHz)	M	D	入力周波数の調整 (FIN_SS)
SS_MODE (CENTER_HIGH)	30 < F_{IN} < 40	M = 28	D = 1	FIN_SS = F_{IN} x 56/55
	40 < F_{IN} < 60	M = 21	D = 1	FIN_SS = F_{IN} x 42/41
		M = 22	D = 1	FIN_SS = FIN x 44/43
	60 < F_{IN} < 80	M = 28	D = 2	FIN_SS = F_{IN} x 56/55
	80 < F_{IN} < 120	M = 21	D = 2	FIN_SS = F_{IN} x 42/41
		M = 22	D = 2	FIN_SS = F_{IN} x 44/43
	120 < F_{IN} < 150	M = 21	D = 3	FIN_SS = F_{IN} x 42/41
		M = 22	D = 3	FIN_SS = F_{IN} x 44/43

表 16: **UltraScale+ デバイスの入力周波数を使用した手動 SS タイミング調整** (続き)

パラメーター	入力周波数 (MHz)	M	D	入力周波数の調整 (FIN_SS)
SS_MODE (CENTER_LOW)	30 < F_{IN} < 40	M = 56	D = 2	FIN_SS = F_{IN} x 112/111
	40 < F_{IN} < 60	M = 42	D = 2	FIN_SS = F_{IN} x 84/83
		M = 44	D = 2	FIN_SS = F_{IN} x 88/87
	60 < F_{IN} < 80	M = 56	D = 4	FIN_SS = F_{IN} x 112/111
	80 < F_{IN} < 120	M = 42	D = 4	FIN_SS = F_{IN} x 84/83
		M = 44	D = 4	FIN_SS = F_{IN} x 88/87
	120 < F_{IN} < 150	M = 42	D = 6	FIN_SS = F_{IN} x 84/83
		M = 44	D = 6	FIN_SS = F_{IN} x 88/87
SS_MODE (DOWN_HIGH)	35 < F_{IN} < 40	M = 28	D = 1	FIN_SS = F_{IN}
	40 < F_{IN} < 60	M = 21、22	D = 1	FIN_SS = F_{IN}
	60 < F_{IN} < 80	M = 28	D = 2	FIN_SS = F_{IN}
	80 < F_{IN} < 120	M = 21、22	D = 2	FIN_SS = F_{IN}
	120 < F_{IN} < 150	M = 21、22	D = 3	FIN_SS = F_{IN}
SS_MODE (DOWN_LOW)	35 < F_{IN} < 40	M = 56	D = 2	FIN_SS = F_{IN}
	40 < F_{IN} < 60	M = 42、44	D = 2	FIN_SS = F_{IN}
	60 < F_{IN} < 80	M = 56	D = 4	FIN_SS = F_{IN}
	80 < F_{IN} < 120	M = 42、44	D = 4	FIN_SS = F_{IN}
	120 < F_{IN} < 150	M = 42、44	D = 6	FIN_SS = F_{IN}

入力クロックが 25 MHz の場合、新しいタイミング制約は次のとおりです。

- SS_MODE (CENTER_HIGH) = 25 x 56/55 = 25.45 MHz
- SS_MODE (CENTER_LOW) = 25 x 112/111 = 25.23 MHz
- SS_MODE (DOWN_HIGH) = 25 MHz
- SS_MODE (DOWN_LOW) = 25 MHz

入力クロックが 80 MHz の場合、新しいタイミング制約は次のとおりです。

- SS_MODE (CENTER_HIGH) = 80 x 44/43 = 81.86 MHz
- SS_MODE (CENTER_LOW) = 80 x 88/87 = 80.92 MHz
- SS_MODE (DOWN_HIGH) = 80 MHz
- SS_MODE (DOWN_LOW) = 80 MHz

表 15 および 表 16 では、スペクトラム拡散が有効なクロックの周波数範囲に対して、タイミング制約を手動で調整するための情報を提供しています。これらは、Vivado ツールで使用される XDC ファイルでタイミング制約を生成する場合の情報です。

表 15 および 表 16 では、スペクトラム拡散クロッキング パラメーター、SS_MODE が CENTER_LOW または CENTER_HIGH に設定されている場合に変更する必要があるタイミング制約を示しています。SS_MODE 属性が DOWN_LOW または DOWN_HIGH に設定されている場合、タイミング制約の調整は不要です。

Vivado ツールはデザイン内のスペクトラム拡散クロックを検出するため、タイミング制約を手動で調整する必要はありません。Vivado ツール (スタティック タイミング解析) は、スペクトラム拡散が有効なクロックによって生じるタイミングの広がりを自動的に把握します。スペクトラム拡散クロックを使用する場合、Vivado のスタティック タイミング解析では、合計不確実性計算式によるスペクトラム拡散 (SS) の不確実性値を考慮します。スタティック解析ツールでは次の式を使用します。

等式 12: **不確実性計算式**

$$\frac{\left(\left(TS_J{}^2 - D_J{}^2\right)^{\frac{1}{2}}\right)}{2} + PE + SS$$

説明:

- TS_J^2 = 全システム ジッター
- D_J^2 = ディスクリート ジッター
- PE = 位相誤差
- SS = スペクトラム拡散

注意: デザインでスペクトラム拡散クロッキングを使用する場合、クロック ドメインおよびスペクトラム拡散クロック ドメインをまたぐすべての信号、データおよび非データ信号に対して、適切なクロック ドメイン クロッシング (CDC) 回路を使用する必要があります。

2 つのクロック ドメイン間でデータを転送するには、非同期 FIFO を使用します。FIFO の深さは、クロックの変調周波数によって異なります。変調周波数が低いほど、FIFO を深くする必要があります。

等式 13: **FIFO の深さ**

$$FIFO\ depth\ is\ proportional\ to = \frac{frequencyDeviation}{ModulationFrequency}$$

SS_MODE が DOWN_LOW または DOWN_HIGH に設定されたスペクトラム拡散クロッキングを使用すると、計算される F~IN_SS~ 周波数 (表 15/表 16 のデータを使用) は、元のクロック周波数よりも低くなります (表 16 の後の例を参照)。これによって、使用している FIFO がフルになり、オーバーランが発生する可能性があります。この問題を回避するには、FIFO をスロットル制御で使用します。

表 17: **UltraScale デバイスのスペクトラム拡散の生成における制約**

パラメーター	値	
$F_{MODULATION}$	最小	25 [kHz]
	最大	250 [kHz]
入力クロック周波数	最小	25 [MHz]
	最大	150 [MHz]

表 17: **UltraScale デバイスのスペクトラム拡散の生成における制約** (続き)

パラメーター	値	
SS_MODE (CENTER_HIGH)	25 MHz < F_{IN} < 35 MHz	M = 28 D = 1
	35 MHz < F_{IN} < 50 MHz	M = 21、22 D = 1
	50 MHz < F_{IN} < 75 MHz	M = 28 D = 2
	75 MHz < F_{IN} < 100 MHz	M = 21、22 D = 2
	100 MHz < F_{IN} < 150 MHz	M = 21、22 D = 3
SS_MODE (CENTER_LOW)	25 MHz < F_{IN} < 35 MHz	M = 56 D = 2
	35 MHz < F_{IN} < 50 MHz	M = 42、44 D = 2
	50 MHz < F_{IN} < 75 MHz	M = 56 D = 4
	75 MHz < F_{IN} < 100 MHz	M = 42、44 D = 4
	100 MHz < F_{IN} < 150 MHz	M = 42、44 D = 6
SS_MODE (DOWN_HIGH)	25 MHz < F_{IN} < 35 MHz	M = 28 D = 1
	35 < F_{IN} < 50 MHz	M = 21、22 D = 1
	50 MHz < F_{IN} < 75 MHz	M = 28 D = 2
	75 MHz < F_{IN} < 100 MHz	M = 21、22 D = 2
	100 MHz < F_{IN} < 150 MHz	M = 21、22 D = 3
SS_MODE (DOWN_LOW)	25 MHz < F_{IN} < 35 MHz	M = 56 D = 2
	35 MHz < F_{IN} < 50 MHz	M = 42、44 D = 2
	50 MHz < F_{IN} < 75 MHz	M = 56 D = 4
	75 MHz < F_{IN} < 100 MHz	M = 42、44 D = 4
	100 MHz < F_{IN} < 150 MHz	M = 42、44 D = 6
CLKOUT[3:2]_DIVIDE	N/A	
CLKOUT[6:4,1,0]_DIVIDE	1 ～ 128	
帯域幅	低	

表 18: **UltraScale+ デバイスのスペクトラム拡散の生成における制約**

パラメーター	値	
$F_{MODULATION}$	最小	30 [kHz]
	最大	250 [kHz]
入力クロック周波数	最小	25 [MHz]
	最大	150 [MHz]
SS_MODE (CENTER_HIGH)	30 MHz < F_{IN} < 40 MHz	M = 28 D = 1
	40 MHz < F_{IN} < 60 MHz	M = 21、22 D = 1
	60 MHz < F_{IN} < 80 MHz	M = 28 D = 2
	80 MHz < F_{IN} < 120 MHz	M = 21、22 D = 2
	120 MHz < F_{IN} < 150 MHz	M = 21、22 D = 3
SS_MODE (CENTER_LOW)	30 MHz < F_{IN} < 40 MHz	M = 56 D = 2
	40 MHz < F_{IN} < 60 MHz	M = 42、44 D = 2
	60 MHz < F_{IN} < 80 MHz	M = 56 D = 4
	80 MHz < F_{IN} < 120 MHz	M = 42、44 D = 4
	120 MHz < F_{IN} < 150 MHz	M = 42、44 D = 6
SS_MODE (DOWN_HIGH)	30 MHz < F_{IN} < 40 MHz	M = 28 D = 1
	40 MHz < F_{IN} < 60 MHz	M = 21、22 D = 1
	60 MHz < F_{IN} < 80 MHz	M = 28 D = 2
	80 MHz < F_{IN} < 120 MHz	M = 21、22 D = 2
	120 MHz < F_{IN} < 150 MHz	M = 21、22 D = 3

表 18: **UltraScale+ デバイスのスペクトラム拡散の生成における制約** (続き)

パラメーター	値	
SS_MODE (DOWN_LOW)	30 MHz < F_{IN} < 40 MHz	M = 56 D = 2
	40 MHz < F_{IN} < 60 MHz	M = 42、44 D = 2
	60 MHz < F_{IN} < 80 MHz	M = 56 D = 4
	80 MHz < F_{IN} < 120 MHz	M = 42、44 D = 4
	120 MHz < F_{IN} < 150 MHz	M = 42、44 D = 6
CLKOUT[3:2]_DIVIDE	N/A	
CLKOUT[6:4,1,0]_DIVIDE	1 ～ 128	
帯域幅	低	

スペクトラム拡散の生成時、VCO 周波数は入力周波数および SS_MODE に基づきクロッキング ウィザードで設定されます。したがって、クロッキング ウィザードでは、CLKOUT[6:4,1,0] の出力周波数を設定することが推奨されます。

さらに、VCO 周波数および SS_MOD_PERIOD に基づいて、変調周波数が SS_MOD_PERIOD の 10% 内となるように正しい変調の値もクロッキング ウィザードで決定します。変調周波数は VCO 周波数によって異なるため、コンパイルに応じて入力周波数が変わるたびに変調周波数を調整します。


MMCM のアプリケーション例

次のように MMCM の属性を設定すると、さまざまな合成クロックが生成されます。

```
CLKOUT0_PHASE = 0;
CLKOUT0_DUTY_CYCLE = 0.5;
CLKOUT0_DIVIDE_F = 2;
CLKOUT1_PHASE = 90;
CLKOUT1_DUTY_CYCLE = 0.5;
CLKOUT1_DIVIDE = 2;
CLKOUT2_PHASE = 0;
CLKOUT2_DUTY_CYCLE = 0.25;
CLKOUT2_DIVIDE = 4;
CLKOUT3_PHASE = 90;
CLKOUT3_DUTY_CYCLE = 0.5;
CLKOUT3_DIVIDE = 8;
CLKOUT4_PHASE = 0;
CLKOUT4_DUTY_CYCLE = 0.5;
CLKOUT4_DIVIDE = 8;
CLKOUT5_PHASE = 135;
CLKOUT5_DUTY_CYCLE = 0.5;
CLKOUT5_DIVIDE = 8;
CLKFBOUT_PHASE = 0;
CLKFBOUT_MULT_F = 8;
DIVCLK_DIVIDE = 1;
CLKIN1_PERIOD = 10.0;
```

次の図に、波形を示します。

図 37: **波形の例**



PLL


PLL は PHY ロジックおよび I/O にクロックを供給し、1 つの CMT に 2 つの PLL が含まれます。また、PLL は幅広い周波数に対応する周波数合成回路としても使用できるほか、ジッター フィルターとしての機能や、基本的な位相シフト機能およびデューティ サイクルのプログラム機能もあります。MMCM と比較すると出力の数が違うほか、クロック ネットのスキュー調整機能や高度な位相シフト機能など、MMCM の高度な機能の多くに対応していません。また、乗算器と入力分周器の値の範囲も狭くなっています。XP5IO を備える Spartan UltraScale+ デバイスには、各 CMT に 2 つの PLL 以外に、(XP5IO バンクに隣接する) 各 CMTXP に 2 つの PLLXP2 があります。

一般的な使用法について

PLL プリミティブ


次の図に、UltraScale デバイスの PLL プリミティブ、PLLE3_BASE および PLLE3_ADV を示します。UltraScale+ デバイスには、E3 ではなく E4 が付いた同じプリミティブがあります。このユーザー ガイドでは、PLLE4_ADV は PLLE3_ADV と同じで、PLLE4_BASE は PLLE3_BASE と同じです。

図 38: **PLLE3 または PLLE4 プリミティブ**



Spartan UltraScale+ デバイスには、PLLE4_BASE、PLLE4_ADV、PLLE4XP_BASE、および PLLE4XP_ADV プリミティブがあります。PLLE4XP は、Spartan UltraScale+ デバイスの XP5IO バンクに隣接する CMTXP にのみ存在します。

図 39: **PLLE4XP プリミティブ**



注記: PLLE4 内のポート以外に、RST_DMC、CLKOUTPHY_DMCEN、および LOCKED_DMC が追加され、これらは LPDDRMC によって使用されます。CLKOUTPHY_N は、XP5IO を備える Spartan UltraScale+ デバイスから削除されました。

PLLE3_BASE、PLLE4_BASE、および PLL4XP_BASE プリミティブ

PLLE#_BASE および PLL4XP_BASE プリミティブは、スタンドアロンの PLL で最も高頻度に使用される機能へのアクセスを提供します。クロック スキュー調整、周波数合成、デューティ サイクル プログラミングは、PLLE#_BASE で使用できる機能です。次の表に、ポートを示します。

表 19: **PLLE#_BASE のポート**

説明	ポート
クロック入力	CLKIN、CLKFBIN
制御入力	RST、CLKOUTPHYEN
クロック出力	CLKOUT0、CLKOUT1、CLKOUT0B、CLKOUT1B、CLKOUTPHY、CLKFBOUT
ステータスおよびデータ出力	LOCKED
電圧制御	PWRDWN

表 20: **PLLE4XP_BASE のポート**

説明	ポート
クロック入力	CLKIN、CLKFBIN
制御入力	RST、RST_DMC、CLKOUTPHYEN、CLKOUTPHY_DMCEN
クロック出力	CLKOUT0、CLKOUT1、CLKOUT0B、CLKOUT1B、CLKOUTPHY、CLKFBOUT
ステータスおよびデータ出力	LOCKED、LOCKED_DMC
電圧制御	PWRDWN

PLLE3_ADV および PLLE4_ADV プリミティブ

PLLE#_ADV プリミティブには、PLLE#_BASE の全機能に加え、DRP へのアクセスを提供するポートを備えています。次の表に、ポートを示します。

表 21: **PLLE#_ADV ポート**

説明	ポート
クロック入力	CLKIN、DCLK、CLKFBIN
制御およびデータ入力	RST、CLKOUTPHYEN、DWE、DEN、DADDR、DI
クロック出力	CLKOUT0、CLKOUT1、CLKOUT0B、CLKOUT1B、CLKOUTPHY、CLKFBOUT
ステータスおよびデータ出力	LOCKED、DO、DRDY
電圧制御	PWRDWN

PLLE4XP_ADV プリミティブ

表 22: **PLLE4XP_ADV のポート**

説明	ポート
クロック入力	CLKIN、DCLK、CLKFBIN
制御およびデータ入力	RST、RST_DMC、CLKOUTPHYEN、CLKOUTPHY_DMCEN、DWE、DEN、DADDR、DI
クロック出力	CLKOUT0、CLKOUT1、CLKOUT0B、CLKOUT1B、CLKOUTPHY、CLKFBOUT
ステータスおよびデータ出力	LOCKED、LOCKED_DMC、DO、DRDY
電圧制御	PWRDWN

PLL ポート

次の表に、PLL のポートを示します。

表 23: **PLL ポート**

ピン名	I/O	ピンの説明
CLKIN	入力	通常のクロック入力。
RST	入力	非同期リセット信号です。RST 信号は PLL の非同期リセットです。この信号がリリースされると、PLL は同期して再び有効になります (PLL の再イネーブル)。入力クロックの条件 (周波数など) が変更されるとリセットが必要です。
PWRDWN	入力	インスタンシエートされた未使用の PLL への電力供給を停止します。PWRDWN – パワーダウン を参照してください。
CLKOUT[0:1] CLKOUT[0:1]B	出力	ユーザー設定可能なクロック出力 (0 ～ 1) およびそれを反転したもの。ユーザー制御可能な VCO 位相出力を 1 (バイパス) ～ 128 の範囲で分周したものです。
CLKFBOUT	出力	専用の PLLE3 または PLLE4 フィードバック出力です。
CLKFBIN	入力	フィードバック クロック入力です。
CLKOUTPHYEN	入力	PHY クロッキングを有効にします。
CLKOUTPHY_N、CLKOUTPHY_P	出力	専用の PHY クロックです。
LOCKED	出力	PLL の位相があらかじめ定義されたウィンドウ内で揃い、周波数があらかじめ定義された PPM 範囲内で一致したことを示す PLL からの出力です。電源投入後、PLL は自動的にロックし、追加のリセットは不要です。入力クロックが停止した場合や、位相が揃わなくなった場合 (入力クロックの位相シフトなど)、LOCKED はディアサートされます。LOCKED がディアサートされた後は PLL をリセットする必要があります。
DADDR[6:0]	入力	ダイナミック リコンフィギュレーションのアドレス入力です。使用しない場合はすべてのビットを 0 にする必要があります。
DI[15:0]	入力	ダイナミック リコンフィギュレーションのデータ入力です。使用しない場合はすべてのビットを 0 にする必要があります。
DWE	入力	DI データの DADDR アドレスへの書き込みを制御するイネーブル信号です。使用しない場合は Low に接続する必要があります。
DEN	入力	ダイナミック リコンフィギュレーション機能を使用するかを制御します。ダイナミック リコンフィギュレーション機能を使用しない場合は、Low に接続する必要があります。
DCLK	入力	ダイナミック リコンフィギュレーション ポートの基準クロックです。
DO[15:0]	出力	ダイナミック リコンフィギュレーション使用時に PLL のデータ出力が現れます。
DRDY	出力	ダイナミック リコンフィギュレーションのレディ入力 (DRDY) 出力は、PLL のダイナミック リコンフィギュレーション機能の DEN 信号に対する応答信号です。
追加の PLLE4XP ポート [1]		
CLKOUTPHY_DMCEN	入力	LPDDRMC 用に予約された冗長 CLKOUTPHYEN。
RST_DMC	入力	DMC の冗長リセット制御。
LOCKED_DMC	出力	DMC の冗長ロック出力。

注記:

1. 詳細は、I/O ウィザードを参照してください。

PLL の各ポートの説明

CLKIN – 基準クロック入力

PLL への通常のクロック入力です。

RST – 非同期リセット信号

RST 信号は PLL の非同期リセットです。この信号をディアサートすると、PLL は同期的に再び有効になります。

PWRDWN – パワーダウン

この信号は、インスタンシエートされた現在未使用の PLL への電力供給を停止します。このモードを使用すると、デザインで一時的に非アクティブになっている部分や、特定のシステム構成で使用されない PLL の電力を削減できます。このモードでは、PLL の消費電力はゼロになります。

CLKOUT[0:1] – 出力クロック

ユーザー設定可能なクロック出力で、ユーザー制御可能な VCO 位相出力を 1 (バイパス) ～ 128 の範囲で分周したものです。入力クロックと出力クロックは位相を揃えることができます。

CLKFBOUT – 専用の PLL フィードバック出力

CLKFBOUT の可能な構成については、次の図を参照してください。MMCM とは異なり、CLKFBOUT はロジックを駆動できません。

図 40: **BUF_ IN 補正モードを使用するクロックのスキュー調整**





図 41: **PLL の内部フィードバック**



注記: Spartan UltraScale+ デバイスの PLLE4XP には、CLKOUTPHY ポートはありません。

CLKFBIN – フィードバック クロック入力

CLKFBIN は、内部フィードバック用に CLKFBOUT へ直接接続するか、BUF_IN を介して CLKFBOUT へ接続する必要があります。フィードバック パスの BUF_IN を使用することで、図 40: BUF_ IN 補正モードを使用するクロックのスキュー調整 に示すように、同じ XIPHY バンクのクロック ネットワーク遅延が補正されます。つまり、ノード 1 とノード 5 の位相が揃います。

CLKOUTPHY – PHY クロック出力

PHY バイト ロジックおよび I/O で使用する専用のクロック出力です。VCO 周波数の 2 倍、1 倍、0.5 倍に設定できます。

CLKOUTPHYEN – PHY クロック イネーブル

CLKOUTPHYEN は、CLKOUTPHY クロック出力を有効にします。PLL は、ユーザー デザインからの非同期 CLKOUTPHYEN 信号を同期させるためのイネーブル ロジックを採用して、CLKOUTPHY クロックがリリースされた場合に信号を制御します。CLKOUTPHY クロックがリリースされると、立ち上がりエッジが入力クロック CLKIN の立ち上がりエッジに揃えられます。CLKOUTPHY 出力クロックは、すべての構成でグリッチなしで有効化/無効化されます。

ただし、複数の PLL CLKOUTPHY クロックの位相が揃うのは、CLKFBOUT_MULT 値と CLKOUT[0:1]_DIVIDE 値が共に 1、2、4、または 8 に設定されている場合のみです。CLKFBOUT = 3、5、6、7、9、... の場合、立ち上がりエッジは揃いません。

CLKOUT[0:1]B – 反転出力クロック

CLKOUT[0:1] を反転 (180° 位相シフト) したものです。

LOCKED

PLL からのこの出力を使用して、基準クロックと内部フィードバックの周波数が一致したことを示します。周波数は、あらかじめ定義されたウィンドウと誤差 (PPM) の範囲内で一致します。電源投入後、PLL は自動的にロックし、追加のリセットは不要です。入力クロックが停止した場合や、周波数が変化した場合は、PFD クロックの 1 サイクル以内に LOCKED がディアサートされます。LOCKED がディアサートされた場合、PLL をリセットする必要があります。LOCKED のアサート前はクロック出力は使用できません。

DADDR[6:0] – ダイナミック リコンフィギュレーション アドレス

ダイナミック リコンフィギュレーションのアドレス入力です。このバスのアドレス値により、次の DCLK サイクルで書き込みまたは読み出しを実行する 16 ビットのコンフィギュレーション ビットを指定します。使用しない場合はすべてのビットを 0 にする必要があります。

DI[15:0] – ダイナミック リコンフィギュレーション データ入力

ダイナミック リコンフィギュレーションのデータ入力です。このバスの値がコンフィギュレーション セルに書き込まれます。このデータは、DEN と DWE がアクティブなサイクルで現れます。データはシャドウ レジスタに取り込まれ、後で書き込まれます。DRP ポートに対して次の書き込みが可能になると、DRDY によって通知されます。使用しない場合はすべてのビットを 0 にする必要があります。

DWE – ダイナミック リコンフィギュレーション書き込みイネーブル

DWE 入力は、DADDR アドレスに対する DI データの書き込みまたは DO データの読み出しを制御するイネーブル信号です。使用しない場合は Low に接続する必要があります。

DEN – ダイナミック リコンフィギュレーション イネーブル ストローブ

DEN 入力は、ダイナミック リコンフィギュレーション機能を使用するかを制御するイネーブル信号で、すべての DRP ポートの動作を有効にします。ダイナミック リコンフィギュレーション機能を使用しない場合は、Low に接続する必要があります。

DCLK – ダイナミック リコンフィギュレーション基準クロック

ダイナミック リコンフィギュレーション ポートの基準クロックです。この信号の立ち上がりエッジが、その他すべてのポートの信号に対するタイミングの基準となります。セットアップ タイムは、UltraScale および UltraScale+ デバイスのデータシート に記載されています。ほかの入力信号には、DCLK の立ち上がりエッジに対するホールド タイムの要件はありません。この信号は IBUF、IBUFG、BUFGCE、BUFGCTRL のいずれかで駆動できます。このクロック入力への専用接続はありません。

DO[15:0] – ダイナミック リコンフィギュレーション出力バス

ダイナミック リコンフィギュレーション使用時に PLL のデータ出力が現れます。DCLK の立ち上がりエッジで DEN がアクティブで DWE が非アクティブの場合、このバスは DADDR によって指定されたアドレスのコンフィギュレーション セルの内容を保持します。DO バスは、DRDY がアクティブなときに DCLK の立ち上がりエッジでキャプチャする必要があります。DO バスの値は、次の DRP 動作まで保持されます。

DRDY – ダイナミック リコンフィギュレーション レディ

ダイナミック リコンフィギュレーションのレディ入力 (DRDY) 出力は、PLL のダイナミック リコンフィギュレーション機能の DEN 信号に対する応答信号です。この信号は、DEN/DCLK の操作が完了したことを示します。

追加の PLLE4XP ポートの説明

RST_DMC

DMC の冗長リセット制御です。

CLKOUTPHY_DMCEN

LPDDRMC 用に予約された冗長 CLKOUTPHYEN です。

LOCKED_DMC

DMC の冗長ロック出力です。

PLL の属性

次の表に、PLLE#_BASE および PLLE#_ADV プリミティブの属性を示します。

表 24: **PLLE#_BASE および PLLE#_ADV プリミティブの PLL 属性**

属性	タイプ	許容値	デフォルト	説明
CLKOUT[0:1]_DIVIDE	整数	1 ～ 128	1	異なる周波数を使用する必要がある場合、CLKOUT クロック出力を分周する値を指定します。ここで指定した値と CLKFBOUT_MULT の値の組み合わせによって出力周波数が決定します。
CLKOUT[0:1]_ DUTY_CYCLE	実数	0.01 ～ 0.99	0.50	CLKOUT クロック出力のデューティ サイクルをパーセントで指定します。0.50 の場合デューティ サイクルは 50% になります。
CLKFBOUT_MULT	ブール型	1 ～ 19	5	この範囲は UltraScale デバイスに適用されます。異なる周波数を使用する必要がある場合、すべての CLKOUT クロック出力の逓倍値を指定します。ここで指定した値と当該の CLKOUT#_DIVIDE および DIVCLK_DIVIDE の値の組み合わせによって出力周波数が決定します。
CLKFBOUT_MULT	整数	2 ～ 21	5	この範囲は UltraScale+ デバイスに適用されます。異なる周波数を使用する必要がある場合、すべての CLKOUT クロック出力の逓倍値を指定します。ここで指定した値と当該の CLKOUT#_DIVIDE および DIVCLK_DIVIDE の値の組み合わせによって出力周波数が決定します。
DIVCLK_DIVIDE	整数	1 ～ 15	1	すべての出力クロックの、入力クロックに対する分周比を指定します。
REF_JITTER	実数	0.000 ～ 0.999	0.010	PLL のパフォーマンスを改善するための基準クロックのジッターの目標値を指定します。不明の場合は、入力クロックのパフォーマンスが最適となるように帯域幅を設定する OPTIMIZED 属性が選択されます。値がわかる場合は、入力クロック上のジッター目標値を単位間隔 (UI) (最大 Peak-to-Peak 値) で指定する必要があります。
CLKIN_PERIOD	実数	0.938 ～ 14.286	0.000	PLL の CLKIN 入力への入力周期を ns で指定します。ps 単位まで細かく指定可能です。この値は必須であり、必ず指定する必要があります。
STARTUP_WAIT	文字列	FALSE、TRUE	FALSE	PLL がロック状態になるまでコンフィギュレーション スタートアップ サイクル間待機します。

表 24: **PLLE#_BASE および PLLE#_ADV プリミティブの PLL 属性** (続き)

属性	タイプ	許容値	デフォルト	説明
CLKOUT[0:1]_PHASE	実数	-360.000 ～ 360.000	0.000	関連する CLKOUT クロック出力の出力位相関係を度数で指定できます (90 は 90° または 1/4 サイクルの位相オフセットを示し、180 は 180° または 1/2 サイクルの位相オフセットを示す)。有効な位相シフトは、360÷CLKOUT[0:1]_DIVIDE 単位でインクリメントします。
CLKFBOUT_PHASE	実数	-360.000 ～ 360.000		クロック フィードバック出力の位相オフセットを度数で指定します。フィードバック クロックをシフトすると PLL へのすべての出力クロックが負の方向に位相シフトします。有効な位相シフトは、360÷CLKFBOUT_MULT 単位でインクリメントします。
COMPENSATION	文字列	AUTO[1]、PHY_ALIGN、BUF_IN、INTERNAL	AUTO	クロック入力補正です。必ず AUTO に設定します。PLL のフィードバック構成を定義します。 INTERNAL: PLL 内部のフィードバック パスを使用しており、遅延が補正されていないことを示します。 BUF_IN: 同じ XIPHY バンク内のクロック ネットワーク遅延が補正されることを示します。CLKIN と CLKFB は、PFD ($F_{IN}/D = F_{VCO}/M$) で同じ周波数になる必要があります。 フィードバックは、同じ XIPHY 内に制限する必要があり、隣接するバンクやデバイスの外部には配線できません。 PHY_ALIGN (UltraScale+ デバイスのみ): PLL 出力位相のファイングレイン調整を可能にし、同じソース クロックを使用して、XIPHY と内部ロジック フリップフロップのアライメントを実行します。主にメモリ コントローラーを使用する場合に使用します。
CLKOUTPHY_MODE	文字列	VCO_2X、VCO、VCO_HALF	VCO_2X	BITSLICE_CONTROL ブロックの VCO 周波数に基づいてクロック出力周波数を決定します。

注記:

1. VCO 周波数 PLL_FVCOMIN/PLL_FVCOMAX および最小出力周波数 PLL_FOUTMIN の仕様は、UltraScale ファミリと UltraScale+ ファミリとで異なります。それぞれのデータシートを参照してください。

XP5IO を備える Spartan UltraScale+ デバイスには、PLLE4XP_BASE および PLLE4P_ADV プリミティブの追加属性があります。次の表に、これらの属性を示します。

表 25: **PLLE4XP_BASE および PLLE4P_ADV プリミティブの PLL 属性**

属性	タイプ	許容値	デフォルト	説明
VCO_RANGE	文字列	Low、High	High	CLKIN_PERIOD (MHz) / DIVCLK_DIVIDE x CLKFBOUT_MULT に基づいて VCO 周波数を決定します。

ダイナミック リコンフィギュレーション ポート

ほとんどの場合、デザインで使用する MMCM/PLL は、目的の出力が得られるように確定した値を用いて設定されます。ウィザードを使用することで、すべての値が計算され、MMCM または PLL を含むインスタンシエート可能なラッパーを生成できます。MMCM や PLL プリミティブは、プリミティブとしてインスタンシエートすることも可能で、プリミティブとして正常に機能させるための値は、MMCM のプログラム に示す式を使用して計算できます。

DRP ポートを使用すると、MMCM/PLL を動的エレメントとしてデザインで使用できます。DRP ポートのセットアップは一般的なマイクロコントローラー ペリフェラルの場合と同じで、これにより MMCM/PLL 内の一連のレジスタへのユーザー アクセスが可能になります。これらのレジスタを介することでユーザーは MMCM/PLL を完全に制御できます。出力クロックを定義するための入力ピンとその値はレジスタ ビットに変換され、これらのプリミティブがデザイン内でアクティブ エレメントとして使用できるようになります。

DRP ポートを使用すると、ペリフェラルのレジスタへの読み出しと書き込みが可能になります。クロッキング ウィザードを利用する場合は、AXI-Lite コントローラーを介して FPGA のハードまたはソフト マイクロコントローラーへ接続された DRP ポートを有効にできます。ただし、デザインやその他の要件によっては、ベアメタル構成の DRP ポートを使用する必要がある場合があります (クロッキング ウィザードでも選択可能)。ステート マシン ベースのデザインによって、DRP ポートをそのまま使用することが可能です。DRP ポートの機能について説明した資料が提供されています。

追加の DRP の使用については、『MMCM および PLL のダイナミック リコンフィギュレーション』(XAPP888) および関連するリファレンス デザインを参照してください。

次の図に、DRP ポートの接続を示します。

図 42: **DRP ポートの接続**



表 26: **DRP ポート信号**

ポート	サイズ	I/O	説明
DCLK	1	入力	ダイナミック リコンフィギュレーション ポートの基準クロックです。通常、このクロックは約 100 MHz ～ 200 MHz です。使用する FPGA ファミリのテクノロジ ノードが新しいほど高速にできます。
DEN	1	入力	ダイナミック リコンフィギュレーション機能を使用するかを制御します。ダイナミック リコンフィギュレーション機能を使用しない場合は、Low に接続する必要があります。
DWE	1	入力	DADDR アドレスで選択したレジスタへの DI ポートのデータ書き込みを制御するライト イネーブル信号です。使用しない場合は Low に接続する必要があります。
DADDR	n[1]	入力	ダイナミック リコンフィギュレーション用にプリミティブの特定のレジスタにアクセスするためのリコンフィギュレーション アドレスを入力します。使用しない場合はすべてのビットを 0 にする必要があります。

表 26: **DRP ポート信号** (続き)

ポート	サイズ	I/O	説明
DI	16	入力	DI (Dynamic Reconfiguration Data Input) バスは、レジスタ セットの特定アドレス (DADDR) に書き込まれるリコンフィギュレーション データを提供します。使用しない場合はすべてのビットを 0 にする必要があります。
DO	16	出力	DADDR バスで選択したレジスタのデータを出力します。このポートを使用して DRP レジスタの内容を制御できます。
DRDY	1	出力	DRDY 出力は、PLL のダイナミック リコンフィギュレーション機能の DEN 信号に対する応答信号です。書き込みまたは読み出し動作が正しく完了すると、この信号が High にパルスされます。


注記:

1. DADDR バスの幅は DRP ポートが関連するプリミティブに依存します。MMCM の場合、DRP アドレス バスは 7 ビット幅で、PLL の場合は 7 ビット幅です (DADDR(6:0))。RFSoC の ADC/DAC の DADDR ポートは 12 ビット幅ですが、GTP の DADDR ポートは 10 ビット幅です。

DRP ポートへの書き込み

1. 書き込みアドレスと書き込みデータを DADDR[n:0] および DI[15:0] に入力します。
2. DWE (Data Write Enable) 信号を High に駆動します。
3. DEN 信号を 1 クロック サイクル間 High 駆動します。DEN 信号によって、DRP ポートの動作がトリガーされます。この信号がクロックの立ち上がりエッジでキャプチャされると、DRP ポートの内部でアドレスとデータがキャプチャされ、DRP マップの適切なレジスタに提供されます。
4. DEN 信号が 1 パルス間 Low 駆動したら、DWE 信号を Low 駆動させます。
5. DRP ポートが、DRDY 信号を 1 クロック サイクル間 High 駆動することで、提供されたデータが指定されたアドレス空間に書き込まれたことを確認できます。これはまた、次の書き込みまたは読み出しを開始可能であることも意味します。

図 43: **DRP ポートへの書き込み**




DRP ポートからの読み出し

1. 読み出し先レジスタのアドレスを DADDR[n:0] バスに入力します。

2. 読み出し動作中は常に DWE 信号を Low に保持します。
3. DI[15:0] バスの値 (ON/OFF) は関係ありません。
4. DEN 信号を 1 クロック サイクル間 High 駆動します。DEN 信号によって、DRP ポートの動作がトリガーされます。この信号がクロックの立ち上がりエッジでキャプチャされると、DRP ポートの内部でアドレスがキャプチャされて DRP マップの正しいレジスタ内容が DO[15:0] 出力に反映されていることを確認します。
5. DRP ポートが、DRDY 信号を 1 クロック サイクル間 High 駆動することで、提供されたデータが指定されたアドレス空間に書き込まれたことを確認できます。これはまた、次の書き込みまたは読み出しを開始可能であることも意味します。


図 44: **DRP ポートからの読み出し**



読み出し/書き込み動作

読み出し - 書き込み動作は、常に DRDY 信号を基準に実行する必要があります。DRDY 信号が High 駆動するときにのみ、新しい読み出し/書き込み動作を開始できます。DRP ポートからの読み出しまたは DRP ポートへの書き込み動作の後に DRDY 信号が制御されない場合、書き込まれたビットがセットされているか、または取得したビットがレジスタの値を表しているかを確証できません。


図 45: **読み出し/書き込み動作**



DRP レジスタ セット

このセクションでは、ユーザー アクセス可能な DRP レジスタ セットについて説明します。DRP レジスタ マップはアドレス 0x00 ～アドレス 0x7F (7 ビット アドレス バス) の範囲となります。次の図に、ユーザー アクセス可能なレジスタのレジスタ マップ レイアウトを示します。異なるカウンターの値はレジスタ境界が重なり合うことに注目してください。

図 46: **MMCM DRP レジスタ セット**



重要: DRP ポートを使用する場合、変更予定のレジスタの既存コンテンツを先に読み出すことを推奨します。必要なビットだけが変更されたレジスタ コンテンツを書き戻します。色付きのビットのみを修正し、グレーのビットの状態は常に保持します。

MMCM レジスタ

レジスタ 4F													アドレス: 0x4F			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0			0	0			0	0			0				
アクセス	R/W			R/W	R/W			R/W	R/W			R/W				

レジスタ 4F		アドレス: 0x4F
15	mc_res(3)	ループ フィルター抵抗を設定します。
12	mc_res(2)	
11	mc_res(1)	
8	mc_res(0)	
7	mc_lfhf(1)	ループ フィルター高周波数キャパシタを設定します。
4	mc_lfhf(0)	

レジスタ 4E													アドレス: 0x4E			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0			0	0			0								
アクセス	R/W			R/W	R/W			R/W								
15	mc_cp(3)					チャージ ポンプ (CP) を設定します。										
12	mc_cp(2)															
11	mc_cp(1)															
8	mc_cp(0)															

レジスタ 0x4F および 0x4E がループ フィルターの値を定義します。『MMCM および PLL のダイナミック リコンフィギュレーション』 (XAPP888) を参照して、これらのフィルターに適切な値を選択してください。

レジスタ 27													アドレス: 0x27			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0			0	0			1	0			0	0			0
アクセス	R/W			R/W	R/W			R/W	R/W			R/W	R/W			R/W
15	mc_interp_en(7)					インターポレーターの選択。デフォルト値は 00010000 です。										
12	mc_interp_en(6)															
11	mc_interp_en(5)															
8	mc_interp_en(4)															
7	mc_interp_en(3)															
4	mc_interp_en(2)															
3	mc_interp_en(1)															
0	mc_interp_en(0)															

注記:

1. いずれかの出力カウンターがファイン位相シフトを使用している場合は、mc_interp_en[3:0] を 1111 に設定する必要があります。そうでない場合は、mc_interp_en[3:0] を 0000 に設定する必要があります。
2. mc_interp_en(4) は常に 1 に設定されます。
3. いずれかの出力カウンターが 0 または 180 以外の VCO の位相を使用している場合は、カウンターにフラクショナル分周値を使用してください。またはスペクトラム拡散モードを使用して、mc_interp_en[7:5] を 111 に設定してください。設定しない場合、mc_interp_en[7:5] は 000 になります。

レジスタ 1A													アドレス: 0x1A			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト		0	0	0	1	1	1	1	1	1	1	0	1	0	0	1

レジスタ 1A													アドレス: 0x1A			
アクセス		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
14:10	mc_lock_ref_dly[4:0]					基準クロックのロック回路用ウィンドウの設定。										
9:0	mc_lock_sat_high[9:0]					ロック カウンターの最大値。デフォルト値は d1001 です。										

レジスタ 19													アドレス: 0x19			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト		0	0	0	1	1	0	0	0	0	0	0	0	0	0	1
アクセス		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
14:10	mc_lock_fb_dly[4:0]					フィードバック クロックのロック回路用ウィンドウの設定。										
9:0	mc_lock_sat_high[9:0]					LOCKED 出力をディアサートする前に、MMCM では CLKREF と CLKFB の位相が特定ウィンドウ内でずれている必要があるため、クロック サイクル数を設定するためのカウンターです。デフォルト値は 1 です。										

レジスタ 18													アドレス: 0x18			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト							1	1	1	1	1	0	1	0	0	0
アクセス							R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
9:0	mc_lock_cnt[9:0]					LOCKED 出力をアサートする前に、MMCM では CLKREF と CLKFB の位相が特定ウィンドウ内で揃う必要があるため、クロック サイクル数を設定するためのカウンターです。デフォルト値は 1000 です。										

レジスタ 0x1A、0x19、および 0x18 の値は、『MMCM および PLL のダイナミック リコンフィギュレーション』(XAPP888) を参照してください。

レジスタ 16													アドレス: 0x16			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト			0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
13	mc_divck_edge					High/Low クロック エッジ遷移を制御します。										
12	mc_divck_nocount					バイパス カウンター。										
11:6	mc_divck_ht[5:0]					カウンター High 時間。										
5:0	mc_divck_lt[5:0]					カウンター Low 時間。										

レジスタ 0x16 は、MMCM に示す分周器 (D カウンター) を制御します。

レジスタ 15													アドレス: 0x15			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト		0	0	1	0	0			0	1	0	0	0	0	0	1
アクセス		R/W	R/W	R/W	R/W	R/W			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
14:12	mc_ckfbout_frac[2:0]					フラクショナル位相。										
11	mc_ckfbout_frac_en					分数カウンターを有効化。										
10	mc_ckfbout_frac_wf_r					フラクショナル モード。立ち上がりエッジの待機。										

レジスタ 15			アドレス: 0x15
7	mc_ckfbout_edge	High/Low クロック エッジ遷移を制御します。	
6	mc_ckfbout_nocount	バイパス カウンター。	
5:0	mc_ckfbout_frac[5:0]	カウンター遅延。	

レジスタ 14													アドレス: 0x14			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckfbout_pm_r[2:0]					VCO の位相選択 MUX と立ち上がりエッジ制御。										
12	mc_ckfbout_en					カウンター イネーブル。										
11:6	mc_ckfbout_ht[5:0]					カウンター High 時間。										
5:0	mc_ckfbout_lt[5:0]					カウンター Low 時間。										

レジスタ 13													アドレス: 0x13			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	0		0			0	1	0	0	0	0	0	0
アクセス	R/W	R/W	R/W	R/W		R/W			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckfbout_pm_f[2:0]					VCO の位相選択 MUX と立ち下がりエッジ制御。										
12	mc_ckfbout_frac_wf_f					フラクショナル モード。立ち下がりエッジの待機。										
10	mc_ckout6_cddc_en					クロック分周値の動的変更イネーブル (DRP のみ)。										
7	mc_ckout6_edge					High/Low クロック エッジ制御。										
6	mc_ckout6_nocount					カウンター バイパス。										
5:0	mc_ckout6_dt[5:0]					カウンター遅延。										

レジスタ 0x15、0x14、および 0x13 のビット [15:12] は、MMCM に示すフラクショナル フィードバック (M カウンター) を制御します。

レジスタ 12													アドレス: 0x12			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckout6_pm[2:0]					VCO の位相選択 MUX。										
12	mc_ckout6_en					カウンター イネーブル。										
11:6	mc_ckout6_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout6_lt[5:0]					カウンター Low 時間。										

レジスタ 0x13 のビット [10:0] およびレジスタ 0x12 は、CLKOUT6 カウンターを制御します。

レジスタ 11													アドレス: 0x11			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト						0			0	1	0	0	0	0	0	0

レジスタ 11													アドレス: 0x11			
アクセス						R/W			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
10	mc_ckout4_cddc_en					クロック分周値の動的変更制御イネーブル (DRP のみ)。										
7	mc_ckout4_edge					High/Low クロック エッジ制御。										
6	mc_ckout4_nocount					カウンター バイパス。										
5:0	mc_ckout4_dt[5:0]					カウンター遅延。										

レジスタ 10													アドレス: 0x10			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckout4_pm[2:0]					VCO の位相選択 MUX。										
12	mc_ckout4_en					カウンター イネーブル。										
11:6	mc_ckout4_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout4_lt[5:0]					カウンター Low 時間。										

レジスタ 0x11 および 0x10 は、CLKOUT4 の出力カウンターを制御します。

レジスタ 0F													アドレス: 0x0F			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト						0			0	1	0	0	0	0	0	0
アクセス						R/W			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
10	mc_ckout3_cddc_en					クロック分周値の動的変更制御イネーブル (DRP のみ)。										
7	mc_ckout3_edge					High/Low クロック エッジ制御。										
6	mc_ckout3_nocount					カウンター バイパス。										
5:0	mc_ckout3_dt[5:0]					カウンター遅延。										

レジスタ 0E													アドレス: 0x0E			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckout3_pm[2:0]					VCO の位相選択 MUX。										
12	mc_ckout3_en					カウンター イネーブル。										
11:6	mc_ckout3_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout3_lt[5:0]					カウンター Low 時間。										

レジスタ 0x0F および 0x0E は、CLKOUT3 の出力カウンターを制御します。

レジスタ 0D													アドレス: 0x0D			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト						0			0	1	0	0	0	0	0	0
アクセス						R/W			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

レジスタ 0D			アドレス: 0x0D
10	mc_ckout2_cddc_en	クロック分周値の動的変更制御イネーブル (DRP のみ)。	
7	mc_ckout2_edge	High/Low クロック エッジ制御。	
6	mc_ckout2_nocount	カウンター バイパス。	
5:0	mc_ckout2_dt[5:0]	カウンター遅延。	

レジスタ 0C													アドレス: 0x0C			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckout2_pm[2:0]					VCO の位相選択 MUX。										
12	mc_ckout2_en					カウンター イネーブル。										
11:6	mc_ckout2_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout2_lt[5:0]					カウンター Low 時間。										

レジスタ 0x0D および 0x0C は、CLKOUT2 の出力カウンターを制御します。

レジスタ 0B													アドレス: 0x0B			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト						0			0	1	0	0	0	0	0	0
アクセス						R/W			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
10	mc_ckout1_cddc_en					クロック分周値の動的変更制御イネーブル (DRP のみ)。										
7	mc_ckout1_edge					High/Low クロック エッジ制御。										
6	mc_ckout1_nocount					カウンター バイパス。										
5:0	mc_ckout1_dt[5:0]					カウンター遅延。										

レジスタ 0A													アドレス: 0x0A			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckout1_pm[2:0]					VCO の位相選択 MUX。										
12	mc_ckout1_en					カウンター イネーブル。										
11:6	mc_ckout1_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout1_lt[5:0]					カウンター Low 時間。										

レジスタ 0x0B および 0x0A は、CLKOUT1 の出力カウンターを制御します。

レジスタ 09													アドレス: 0x09			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	0		0			0	1	0	0	0	0	0	0
アクセス	R/W	R/W	R/W	R/W		R/W			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15	mc_ckout0_cddc_en					クロック分周値の動的変更制御イネーブル (DRP のみ)。										

レジスタ 09			アドレス: 0x09
14:12	mc_ckout0_frac[2:0]	フラクショナル位相。	
11	mc_ckout0_frac_en	分数カウンターを有効化。	
10	mc_ckout0_frac_wf_r	立ち下がりエッジの待機。	
7	mc_ckout0_edge	High/Low クロック エッジ制御。	
6	mc_ckout0_nocount	カウンター バイパス。	
5:0	mc_ckout0_dt[5:0]	カウンター遅延。	

レジスタ 08													アドレス: 0x08			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckout0_pm_r[2:0]					立ち上がりエッジ制御。										
12	mc_ckout0_en					カウンター イネーブル。										
11:6	mc_ckout0_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout0_lt[5:0]					カウンター Low 時間。										

レジスタ 07													アドレス: 0x07			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	0		0			0	1	0	0	0	0	0	0
アクセス	R/W	R/W	R/W	R/W		R/W			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckout0_pm_f[2:0]					立ち下がりエッジ制御。										
12	mc_ckout0_frac_wf_f					立ち上がりエッジの待機。										
10	mc_ckout0_cddc_en					クロック分周値の動的変更制御イネーブル (DRP のみ)。										
7	mc_ckout5_edge					High/Low クロック エッジ制御。										
6	mc_ckout5_nocount					カウンター バイパス。										
5:0	mc_ckout5_dt[5:0]					カウンター遅延。										

CLKOUT0 のフラクショナル出力カウンターは、レジスタ 0x09、0x08、およびレジスタ 0x07 のビット [15:12] で制御されます。

レジスタ 06													アドレス: 0x06			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
15:13	mc_ckout5_pm[2:0]					VCO の位相選択 MUX。										
12	mc_ckout5_en					カウンター イネーブル。										
11:6	mc_ckout5_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout5_lt[5:0]					カウンター Low 時間。										

レジスタ 05													アドレス: 0x05			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	0	0	0										
アクセス	R/W	R/W	R/W	R/W	R/W	R/W								R/W		
15:10	mc_in_dly_set[5:0]					カウンター遅延の設定。パスに挿入される遅延値を制御します。										
9:4	mc_in_dly_mx_dvdd[5:0]															
3	mc_direct_path_cntrl					予約。										
2	mc_in_dly_en					遅延補正を有効にします。										

レジスタ 0x07 のビット [10:0] およびレジスタ 0x06 は、CLKOUT5 カウンターを制御します。

MMCM のすべてのクロック出力は、設定変更可能なカウンターで定義されます。クロック出力 CLKOUT6 ～ CLKOUT1 を定義するパラメーターについては次の表で説明しています。計算の手順および方法は、『MMCM および PLL のダイナミック リコンフィギュレーション』 (XAPP888) を参照してください。

表 27: **クロック出力パラメーター**

タイプ	説明
CDDC	クロック分周値の動的変更。MMCM をリセットしなくても DRP レジスタを変更可能です。このオプションを有効にすると、CDDCREQ と CDDCDONE のハンドシェイク ピンを使用して機能します。詳細は、「MMCM クロック分周値の動的変更」を参照してください。
MX	クロック入力マルチプレクサーを制御します。
EDGE	クロック エッジ識別。カウンターの High/Low 遷移に使用されるクロック エッジを識別します。
NOCOUNT	カウンター バイパス。
DT	遅延時間。カウンター遅延、またはコース位相シフトを設定します。
PM	VCO の位相選択。有効な 8 つの VCO 出力から 1 つ選択するために使用します。
EN	カウンター イネーブル。
HT	カウンター High 時間。カウンターが High 値を出力するのに必要な遅延を設定します。
LT	カウンター Low 時間。カウンターが Low 値を出力するのに必要な遅延を設定します。

2 つのカウンター (CLKFBOUT と CLKOUT0) は分数カウンターです。1 つの分数カウンターは、非分数カウンターを 2 つ、ステート ロジックを追加で 1 つ、さらに加算器ロジックを使用します。したがって、分数カウンターには 2 つのイネーブル信号 (各カウンターに 1 つずつあり、非分数の使用を可能にする) と 2 つの VCO 位相選択設定があります。加算器とステートのロジックでは、VCO の位相選択によって、立ち上がりの設定と立ち下がりの設定がさらに分割されます。次の表では、分数カウンターを定義するレジスタ設定のオプションを次の表に示します。

表 28: **レジスタ コンフィギュレーション オプション**

タイプ	説明
FRAC	分数カウンター用の VCO の位相を選択します。
FRAC_EN	分数カウンターを有効にします。
FRAC_WF_R	分数カウンターが立ち上がりエッジまで待機します。
FRAC_WF_L	分数カウンターが立ち下がりエッジまで待機します。
PM_R	8 つの VCO 位相クロックのうち 1 つを立ち上がりエッジ カウンターのクロックとして選択します。

表 28: **レジスタ コンフィギュレーション オプション** (続き)

タイプ	説明
PM_L	8 つの VCO 位相クロックのうち 1 つを立ち下がりエッジ カウンターのクロックとして選択します。

分数カウンター モードは、mc_ckout_en と mc_ckout_frac_en が両方設定されると有効になります。2 つのカウンターは、VCO 出力からの異なる位相を使用します。


例 1

2.5 の分周が必要な場合:

- カウンター A は VCO の位相 0 (0°) を選択
- カウンター B は VCO の位相 4 (180° の位相オフセット)

出力は、カウンター A の立ち上がりエッジで High になり、カウンター B の 2 回目の次の立ち上がりエッジで Low になります。その後、カウンター A の 2 回目の立ち上がりエッジで再び High になります。このような動作を繰り返します。

図 47: **分数カウンター モードの例 1**




例 2

2.125 の分周が必要な場合:

- カウンター A は VCO の位相 0 (0°) を選択
- カウンター B は VCO の位相 2 (45° の位相オフセット) の選択から開始

出力は、カウンター A の立ち上がりエッジで High 駆動し、カウンター B の 2 回目の立ち上がりエッジで Low に遷移します。その後、カウンター B の次の立ち上がりエッジで High に遷移すると、カウンター B が VCO の位相 90° へ切り替わり、出力はこの位相の 2 回目の立ち上がりエッジで再び Low に遷移します。このような動作を繰り返します。

図 48: **分数カウンター モードの例 2**



レジスタ 04													アドレス: 0x04			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト											1	0	0	1	1	1
アクセス											R/W	R/W	R/W	R/W	R/W	R/W
5:3	mc_ss_steps_init[2:0]					SS_MODE 属性に基づいて、適切な拡散を開始します。デフォルト値は 100 です。										
2:0	mc_ss_steps[2:0]					SS_MODE 属性に基づいて、スペクトラム拡散クロックの拡散を制御します。デフォルト値は 111 です。										

レジスタ 4 の設定は、MMCM の SS_MODE 属性で制御されます。スペクトラム拡散クロックの設定および動作の詳細は、スペクトラム拡散クロック生成 を参照してください。

	ss_steps_init	ss_steps
DOWN_LOW	100	011
DOWN_HIGH	100	011
CENTER_LOW	100	111
CENTER_HIGH	100	111

レジスタ 00													アドレス: 0x00			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト													0	0	0	
アクセス													R/W	R/W	R/W	
3	mc_inv_clkfbin					CLKFBIN 入力の反転を有効にします。属性 IS_CLKFBIN_INVERTED を 1 に設定するのと同様です。										
2	mc_inv_clkin2					CLKIN2 入力の反転を有効にします。属性 IS_CLKIN2_INVERTED を 1 に設定するのと同様です。										
1	mc_inv_clkin1					CLKIN1 入力の反転を有効にします。属性 IS_CLKIN1_INVERTED を 1 に設定するのと同様です。										

レジスタ 0 は、MMCM プリミティブの属性としても使用可能なビットを表します。これらのビットの機能的な説明は、MMCM の属性 を参照してください。

PLL レジスタ

PLL DRP レジスタ セットも同様で、MMCM の DRP レジスタ セットと並列で実行できます。PLL にはクロック出力が 2 つしかなく、選択可能な VCO 出力マルチプレクサーとインターポレーターを使用しないため、PLL DRP レジスタ セット内にある変更可能なレジスタ数は MMCM よりも少なくなります。

レジスタ 73													アドレス: 0x73			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0		1												
アクセス	R/W	R/W		R/W												
15	mc_gts_wait					LOCKED プロセスを開始する前に GTS_CFG_B 信号を待機します。										
14	mc_startup_wait					MMCM がロック状態になるまでコンフィギュレーション スタートアップ サイクル間待機します。										
12	mc_mmcm_en					PLL を有効にします。										

レジスタ 4F													アドレス: 0x4F			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0			0	0			0	0			0				
アクセス	R/W			R/W	R/W			R/W	R/W			R/W				
15	mc_res(3)					ループ フィルター抵抗を設定します。										
12	mc_res(2)															
11	mc_res(1)															
8	mc_res(0)					ループ フィルター高周波数キャパシタを設定します。										
7	mc_lfhf(1)															
4	mc_lfhf(0)															

レジスタ 4E													アドレス: 0x4E			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0			0	0			0	0			0	1			
アクセス	R/W			R/W	R/W			R/W	R/W			R/W	R/W			
15	mc_cp(3)					チャージ ポンプ (CP) を設定します。										
12	mc_cp(2)															
11	mc_cp(1)															
8	mc_cp(0)															
7	mc_cp_bias_trip_set					Low トリップ ポイントの検知回路を制御します。										
4	mc_cp_res(1)					チャージ ポンプの基準電流を制御します。										
3	mc_cp_res(0)															

レジスタ 1A													アドレス: 0x1A			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

レジスタ 1A													アドレス: 0x1A			
デフォルト		0	0	0	1	1	1	1	1	1	1	0	1	0	0	1
アクセス		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
14:10	mc_lock_ref_dly[4:0]					基準クロックのロック回路用ウィンドウの設定。										
9:0	mc_lock_sat_high[9:0]					ロック カウンターの最大値。デフォルト値は d1001 です。										

レジスタ 19													アドレス: 0x19			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト		0	0	0	1	1	0	0	0	0	0	0	0	0	0	1
アクセス		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
14:10	mc_lock_fb_dly[4:0]					フィードバック クロックのロック回路用ウィンドウを設定します。										
9:0	mc_unlock_cnt[9:0]					LOCKED 出力をディアサートする前に、PLL では CLKREF と CLKFB の位相が特定ウィンドウ内でずれている必要があるため、クロック サイクル数を設定するためのカウンターです。デフォルト値は 1 です。										

レジスタ 18													アドレス: 0x18			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト							0	0	0	0	0	0	0	0	0	1
アクセス							R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
9:0	mc_lock_cnt[9:0]					LOCKED 出力をアサートする前に、PLL では CLKREF と CLKFB の位相が特定ウィンドウ内で揃う必要があるため、クロック サイクル数を設定するためのカウンターです。デフォルト値は 1000 です。										

レジスタ 16													アドレス: 0x16			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト			0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
13	mc_divck_edge					High/Low クロック エッジ遷移を制御します。										
12	mc_divck_nocount					バイパス カウンター。										
11:6	mc_divck_ht[5:0]					カウンター High 時間。										
5:0	mc_divck_lt[5:0]					カウンター Low 時間。										

レジスタ 15													アドレス: 0x15			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト									0	1	0	0	0	0	0	0
アクセス									R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
7	mc_ckfbout_edge					High/Low クロック エッジ遷移を制御します。										
6	mc_ckfbout_nocount					バイパス カウンター。										
5:0	mc_ckfbout_dt[5:0]					カウンター遅延。										

レジスタ 14													アドレス: 0x14			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

レジスタ 14													アドレス: 0x14			
デフォルト			0	1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス			R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
12	mc_ckfbout_en					カウンター イネーブル。										
11:6	mc_ckfbout_ht[5:0]					カウンター High 時間。										
5:0	mc_ckfbout_lt[5:0]					カウンター Low 時間。										

レジスタ 0B													アドレス: 0x0B			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト		0	0						0	1	0	0	0	0	0	0
アクセス		R/W	R/W						R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
14:13	mc_ckoutphy_mode[1:0]					CLKOUTPHY モード (VCO_2X、VCO、VCO_HALF)。										
7	mc_ckout1_edge					High/Low クロック エッジ制御。										
6	mc_ckout1_nocount					カウンター バイパス。										
5:0	mc_ckout1_dt[5:0]					カウンター遅延。										

レジスタ 0A													アドレス: 0x0A			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト				1	0	0	0	0	0	1	0	0	0	0	0	0
アクセス				R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
12	mc_ckout1_en					カウンター イネーブル。										
11:6	mc_ckout1_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout1_lt[5:0]					カウンター Low 時間。										

レジスタ 09													アドレス: 0x09			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト									0	1	0	0	0	0	0	0
アクセス									R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
7	mc_ckout0_edge					High/Low クロック エッジ制御。										
6	mc_ckout0_nocount					カウンター バイパス。										
5:0	mc_ckout0_dt[5:0]					カウンター遅延。										

レジスタ 08													アドレス: 0x08			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト				1	0	0	0	0	0	1	0	0	0	0	0	1
アクセス				R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
12	mc_ckout0_en					カウンター イネーブル。										
11:6	mc_ckout0_ht[5:0]					カウンター High 時間。										
5:0	mc_ckout0_lt[5:0]					カウンター Low 時間。										

レジスタ 05													アドレス: 0x05			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	0	0	0								0		
アクセス	R/W	R/W	R/W	R/W	R/W	R/W								R/W		
15:10	mc_in_dly_set[5:0]					カウンター遅延の設定。パスに挿入される遅延値を制御します。										
9:4	mc_in_dly_mx_dvdd[5:0]															
3	mc_direct_path_cntrl					予約。										
2	mc_in_dly_en					遅延補正を有効にします。										

レジスタ 00													アドレス: 0x00			
ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト													0		0	
アクセス													R/W		R/W	
3	mc_inv_clkfbin					CLKFBIN 入力の反転を有効にします。属性 IS_CLKFBIN_INVERTED を 1 に設定するのと同様です。											
1	mc_inv_clkin					CLKIN1 入力の反転を有効にします。属性 IS_CLKIN1_INVERTED を 1 に設定するのと同様です。											

VHDL/Verilog テンプレート、およびクロッキング ウィザード

すべてのクロック リソース プリミティブの VHDL/Verilog コードと Vivado ツールの言語テンプレートは『UltraScale アーキテクチャ ライブラリ ガイド』 (UG974) から入手できます。

クロッキング ウィザードを使用すると、MMCM および PLL リソースを適切に設定できます。また、クロッキング ウィザードではジッターがレポートされ、位相や周波数合成もサポートされます。詳細は、『Clocking Wizard LogiCORE IP 製品ガイド』 (PG065) を参照してください。

クロッキングのガイドライン

デザインのクロッキングは、クロック バッファーの適用、MMCM や PLL のインスタンシエート、XDC ファイルに 1 つまたは 2 つの制約を適用するだけではありません。クロッキングや、クロッキング ネットワークのセットアップには注意が必要です。デザインを作成する際には、Vivado Design Suite のすべての機能を使用してインプリメント (合成、配置、配線) し、FPGA にダウンロードして最適な条件で FPGA を動作させるために、『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) の「クロッキング ガイドライン」および「クロック乗せ換え」の章で説明するガイドラインに従ってください。

『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) では、新しいデバイスの設計プロセスを合理化するための一連のベスト プラクティスを提供しています。これらのデザインのサイズおよび複雑性では、特定の手順と設計作業が必要であり、各設計段階を確実に進める必要があります。これらの手順に従ってベスト プラクティスを順守することで、デザイン目標を可能な限り迅速かつ効率的に達成できます。その他設計に役立つ、次の 2 つの資料が提供されています。

- 『UltraFast 設計手法クイック リファレンス ガイド』 (UG1231)
- 『UltraFast 設計手法チェックリスト』 (XTP301)

付録 A

その他のリソースおよび法的通知

その他の資料

技術資料ポータル

AMD 技術情報ポータルは、ウェブ ブラウザーで資料の検索機能やナビゲーション機能を利用できるオンライン ツールです。技術情報ポータルには、https://docs.amd.com からアクセスできます。

注記: 資料のリンクをクリックすると、英語版が開きますが、資料ポータル内のドロップダウン リストからバージョンと言語を選択できます。日本語版のバージョンは、英語版より古い場合があります。

Documentation Navigator

Documentation Navigator (DocNav) は、AMD アダプティブ コンピューティングの資料、ビデオ、サポート リソースにアクセスできるツールで (要インストール)、フィルター機能や検索機能を利用して必要な情報を取得できます。DocNav を開くには、次のいずれかを実行します。

- AMD Vivado™ IDE で [Help] → [Documentation and Tutorials] をクリックします。
- Windows で [Start] → [Xilinx Design Tools] → [DocNav] をクリックします。
- Linux の場合は、コマンド プロンプトに「`docnav`」と入力します。

注記: DocNav の詳細は、『Documentation Navigator ユーザー ガイド』 (UG968) を参照してください。

注記: DocNav からは、日本語版は参照できません。ウェブサイトのデザイン ハブ ページをご利用ください。

デザイン ハブ

AMD デザイン ハブには、資料やビデオへのリンクがデザイン タスクおよびトピックごとにまとめられており、これらを参照することでキー コンセプトを学び、よくある質問 (FAQ) を参考に問題を解決できます。デザイン ハブにアクセスするには、次のいずれかを実行します。

- DocNav で [Design Hubs View] タブをクリックします。
- デザイン ハブ ウェブ ページ ページを開きます。

サポート リソース

アンサー、資料、ダウンロード、フォーラムなどのサポート リソースは、サポート サイトを参照してください。

参考資料

1. 『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949)
2. 『UltraScale および UltraScale+ FPGA パッケージおよびピン配置ユーザー ガイド』 (UG575)
3. 『UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド』 (UG571)
4. 『Spartan UltraScale+ FPGA SelectIO リソース ユーザー ガイド』 (UG861)
5. 『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903)
6. UltraScale および UltraScale+ デバイス データシート
   - 『UltraScale アーキテクチャおよび製品データシート: 概要』 (DS890)
   - 『Zynq UltraScale+ MPSoC データシート: 概要』 (DS891)
   - 『Kintex UltraScale FPGA データシート: DC 特性および AC スイッチ特性』 (DS892)
   - 『Virtex UltraScale FPGA データシート: DC 特性および AC スイッチ特性』 (DS893)
   - 『Kintex UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性』 (DS922)
   - 『Virtex UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性』 (DS923)
   - 『Zynq UltraScale+ MPSoC データシート: DC 特性および AC スイッチ特性』 (DS925)
   - 『Spartan UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性』 (DS930)
   - 『Artix UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性』 (DS931)
7. 『MMCM および PLL のダイナミック リコンフィギュレーション』 (XAPP888)
8. 『UltraScale アーキテクチャ ライブラリ ガイド』 (UG974)
9. 『Clocking Wizard LogiCORE IP 製品ガイド』 (PG065)
10. 『UltraFast 設計手法クイック リファレンス ガイド』 (UG1231)
11. 『UltraFast 設計手法チェックリスト』 (XTP301)
12. 『Zynq UltraScale+ デバイス パッケージおよびピン配置ユーザー ガイド』 (UG1075)
13. 『Zynq UltraScale+ デバイス テクニカル リファレンス マニュアル』 (UG1085)
14. 『Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ』 (UG908)
15. 『Vivado Design Suite チュートリアル: インプリメンテーション』 (UG986)

改訂履歴

セクション	変更内容
2025 年 5 月 29 日、バージョン 1.11	
全般的な更新。	Spartan UltraScale+ デバイスのサポートを追加。
クロッキング アーキテクチャの概要	最初の項目でバンクあたりの I/O の数を更新。
7 シリーズ FPGA との主な違い	MMCM 出力クロック周波数に関する項目を更新。

セクション	変更内容
Spartan UltraScale+ FPGA とほかの UltraScale+ FPGA との主な違い	新規セクションを追加。
グローバル クロック入力	• 第 1 段落で BUFGCE 出力に関する説明を更新。 • 第 2 段落で I/O ピンおよびバンクに関する説明を更新。
クロック構造	• 第 1 段落で配線トラックに関する説明を更新。 • 表 1: Spartan UltraScale+ の垂直方向のトラック を追加。 • 図 3: クロック領域のクロッキング の後に注記を追加。
概要	Spartan UltraScale+ デバイスの CMT に関する説明を追加 (図 22: CMT カラム を含む)。
MMCM におけるダイナミック位相シフト インターフェイス	第 2 段落で位相シフトに関する説明を更新。
図 29: VCO の位相の選択	カウンター出力 O1 への矢印が 180° 位相の波形を始点とするように更新。
表 14: MMCM の属性	1 を更新。
MMCM のアプリケーション例	CLKOUT0_DIVIDE_F に更新。
PLL	Spartan UltraScale+ デバイスに関する説明文を追加。
PLL プリミティブ	• Spartan UltraScale+ デバイス内の PLL プリミティブに関する段落を追加。 • 図 39: PLLE4XP プリミティブ を追加。
PLLE3_BASE、PLLE4_BASE、および PLL4XP_BASE プリミティブ	• PLL4XP_BASE を追加。 • 表 20: PLLE4XP_BASE のポート を追加。
PLLE4XP_ADV プリミティブ	セクションを追加。
表 23: PLL ポート	• CLKOUTPHY を CLKOUTPHY_N、CLKOUTPHY_P に変更。 • PLLE4XP ポートを追加。
CLKFBOUT – 専用の PLL フィードバック出力	Spartan UltraScale+ デバイスに関する注記を追加。
追加の PLLE4XP ポートの説明	セクションを追加。
表 25: PLLE4XP_BASE および PLLE4P_ADV プリミティブの PLL 属性	表を追加。
MMCM レジスタ	を追加。
PLL レジスタ	を追加。
2023 年 2 月 1 日、バージョン 1.10.2	
全般的な更新。	編集上の更新のみ。技術的内容の更新なし。
2021 年 8 月 25 日、バージョン 1.10.1	
全般的な更新。	編集上の更新のみ。技術的内容の更新なし。
2020 年 8 月 28 日、バージョン 1.10	
第 3 章: クロック マネージメント タイル	• 図 46 を更新。 • MMCM レジスタ のレジスタ 15 の表を更新。
2019 年 10 月 31 日、バージョン 1.9	
第 2 章: クロッキング リソース	BUFG_GT および BUFG_GT_SYNC で UltraScale+ の注記を更新。
第 3 章: クロック マネージメント タイル	• 表 14 の注記を更新。 • スペクトラム拡散クロック生成 セクションを更新し、新しい内容と式を追加。 • 表 24 を更新。

セクション	変更内容
2018 年 12 月 19 日、バージョン 1.8	
第 3 章: クロック マネージメント タイル	• 入力周波数の決定 セクションの例を更新。 • ダイナミック リコンフィギュレーション ポート および クロッキングのガイドライン に新しいセクションを追加。
2018 年 4 月 9 日、バージョン 1.7	
第 2 章: クロッキング リソース	BUFG_GT および BUFG_GT_SYNC セクションを更新。
第 3 章: クロック マネージメント タイル	表 14 の注記 3 を更新。
2017 年 6 月 6 日、バージョン 1.6	
第 3 章: クロック マネージメント タイル	表 14 の COMPENSATION 属性の BUF_IN の説明を更新。
2017 年 3 月 15 日、バージョン 1.5	
第 2 章: クロッキング リソース	14 ページの説明を更新。BUFG_GT および BUFG_GT_SYNC セクションを更新。
第 3 章: クロック マネージメント タイル	• MMCM におけるダイナミック位相シフト インターフェイス セクションを更新。 • 表 16 および 表 18 を追加。 • 表 24 の CLKOUT[0:1]_PHASE および CLKFBOUT_PHASE の説明を更新。
2016 年 12 月 12 日、バージョン 1.4	
第 1 章: 概要	7 シリーズ FPGA との主な違い のクロック兼用ピンとグローバル クロック ピンの違いについての説明を更新。
第 2 章: クロッキング リソース	• グローバル クロック入力 セクションを更新。 • 図 3 の後に詳細情報を追加。 • BUFGCE_DIV セクションを更新。 • 図 21 の後の BUFG_GT_SYNC の説明に UltraScale+ デバイスを含むように変更。
第 3 章: クロック マネージメント タイル	• MMCM プリミティブ および PLL プリミティブ セクションに UltraScale+ デバイスの MMCME4 および PLLE4 プリミティブを追加。 • MMCM におけるダイナミック位相シフト インターフェイス セクションの PSCLK サイクルの説明を更新。 • CLKOUT[0:6] – 出力クロック に新しい推奨事項を追加。 • CLKINSTOPPED – 入力クロック ステータス セクションを更新。 • 表 23 およびその下の説明に CLKFBOUT および CLKFBIN を追加。 • CLKOUTPHYEN – PHY クロック イネーブル の説明を更新。 • 図 40 および 図 41 を追加。 • 表 24 で、DIVCLK_DIVIDE の有効な値を更新し、COMPENSATION 属性に PHY_ALIGN を追加。
全般的な更新。	お読みください: 重要な法的通知 セクションを更新。
2015 年 11 月 24 日、バージョン 1.3	
第 1 章: 概要	• UltraScale アーキテクチャの概要 に UltraScale+ デバイスの紹介文を追加。 • 7 シリーズ FPGA との主な違い に 9 つ目の項目を追加。
第 2 章: クロッキング リソース	• グローバル クロック入力 の第 1 段落に HDGC ピンの説明を追加。 • クロック構造 の第 1 段落を更新。 • クロック バッファー に「重要」を追加。 • BUFCE_LEAF クロック バッファー に、2 つ目の段落を追加。 • BUFG_GT および BUFG_GT_SYNC の次に 2 文を追加。 • BUFG_PS を追加。

セクション	変更内容
第 3 章: クロック マネージメント タイル	• MMCM で分数分周を使用した周波数合成 の 0.125 degrees を 0.125 に変更。 • スタティック位相シフト モード (MMCM および PLL) に MMCM と PLL を追加。 • MMCM クロック分周値の動的変更 (CDDC) に MMCM を追加。 • CLKFBIN – フィードバック クロック入力 に「重要」を追加。 • 表 14 で、UltraScale+ デバイスの MMCM 属性 CLKFBOUT_MULT_F の行を追加し、COMPENSATION のデフォルト値を ZHOLD から AUTO に変更し、COMPENSATION の説明を明確化し、注記 4 および注記 5 を追加。 • 表 24 で、UltraScale+ デバイスの PLL 属性 CLKFBOUT_MULT の行を追加し、COMPENSATION の説明を明確化し、注記 1 を追加。 • ダイナミック リコンフィギュレーション ポート を追加。
参考資料	セクションを更新。
2015 年 2 月 23 日、バージョン 1.2	
第 3 章: クロック マネージメント タイル	• 表 14 の CLKIN1_PERIOD および CLKIN2_PERIOD の有効な値を変更。 • 表 24 の CLKIN_PERIOD の有効な値を変更。
2014 年 8 月 21 日、バージョン 1.1	
第 2 章: クロッキング リソース	• グローバル クロック入力 のクロック専用ピンをグローバル クロック ピンに置き換え。 • バイト クロック入力 を更新。 • BBUFG_GT_SYNC を BUFG_GT および BUFG_GT_SYNC に追加。
第 3 章: クロック マネージメント タイル	• 図 25 を更新し、表 13 にヒントを追加。 • 図 33 を更新。
2013 年 12 月 10 日、バージョン 1.0	
初版。	N/A

お読みください: 重要な法的通知

本資料に掲載されている情報は情報提供のみを目的としており、技術的に不正確な情報、省略、誤植を含む可能性があります。ここに記載の情報は、製品およびロードマップの変更、コンポーネントとマザーボードのバージョン変更、新しいモデルや製品のリリース、製造業者の違いによる製品の差異、ソフトウェア変更、BIOS のフラッシュ、ファームウェア アップグレードなどを含む (ただしこれに限定されない) 多くの理由によって変更される場合があり、不正確となる可能性があります。いかなるコンピューター システムにも完全に防止または軽減できないセキュリティの脆弱性のリスクが存在します。AMD は、情報の更新、または修正や改訂について一切の義務を負わないものとします。ただし AMD は本情報を改訂してその内容を随時変更する権利を有し、その改訂または変更に関して通知する義務は負いません。本情報は「現状有姿」で提供されます。AMD は本書の内容について一切の表明も保証も行わないものとし、本情報の不正確さ、誤り、省略について一切の責任を負いません。また、AMD は非侵害性、商品性、または特定目的適合性に関する黙示的保証を行わないものとします。AMD は本資料に含まれる情報の使用に起因する依存、直接、間接、特別、または結果的な損害に対して、AMD が当該の損害の可能性を知らされていた場合であっても、責任を負うことはありません。

自動車用アプリケーションの免責条項

オートモーティブ製品 (製品番号に「XA」が含まれる) は、ISO 26262 自動車用機能安全規格に従った安全コンセプトまたは余剰性の機能 (「セーフティ設計」) がない限り、エアバッグの展開における使用または車両の制御に影響するアプリケーション (「セーフティ アプリケーション」) における使用は保証されていません。顧客は、製品を組み込むすべてのシステムについて、その使用前または提供前に安全を目的として十分なテストを行うものとします。セーフティ設計なしにセーフティ アプリケーションで製品を使用するリスクはすべて顧客が負い、製品責任の制限を規定する適用法令および規則にのみ従うものとします。

商標

© Copyright 2013-2025 Advanced Micro Devices, Inc.、AMD、AMD arrow ロゴ、 Artix、ISE、Kintex、Spartan、UltraScale、UltraScale+、Virtex、Vivado、Zynq、およびその組み合わせは Advanced Micro Devices, Inc の商標です。本書に使用されているその他の製品名は識別目的のみに使用されており、所有するそれぞれの企業の商標である可能性があります

この資料に関するフィードバックおよびリンクなどの問題につきましては、jpn_trans_feedback@amd.com まで、または各ページの右下にある [フィードバック送信] ボタンをクリックすると表示されるフォームからお知らせください。フィードバックは日本語で入力可能です。いただきましたご意見を参考に早急に対応させていただきます。なお、このメール アドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。