



TRÌNH BÀY VÀ MÔ PHỎNG KỸ THUẬT MÃ HÓA KÊNH TRONG CHƯƠNG TRÌNH HỌC

NHÓM 06 - L01

THÀNH VIÊN NHÓM

HỌ VÀ TÊN

MSSV

TRỊNH HOÀNG DŨNG

2310575

NGUYỄN HUỲNH HÙNG

2311337

HUỲNH NGUYỄN ĐIỂM PHÔI

2312639



MỤC LỤC

LÝ THUYẾT

Parity check

Block sum check

Cyclic Redundant Check

MÔ PHỎNG

Mô phỏng các kỹ thuật mã hóa kênh



PARITY CHECK

Đây là kĩ thuật phát hiện lỗi **cơ bản nhất** trong truyền dữ liệu số, thường được dùng phổ biến nhất trong các dữ liệu dạng ASCII.

Nguyên lý cốt lõi: Mỗi ký tự trước khi truyền đi sẽ được thêm vào một bit Parity (P) sao cho tổng số lượng bit 1 trong toàn bộ chuỗi tuân theo một quy luật chẵn lẻ nhất định.

Khi nhận ký tự, bên thu sẽ thực hiện tính toán bit parity, tương tự như bên phát và so sánh. Nếu bằng nhau thì kết luận không có lỗi, và ngược lại.



PARITY CHECK

Có 2 phương pháp Parity chính:

- Parity chẵn (even parity): Bit P được thiết lập sao cho tổng số lượng bit 1 trong toàn bộ chuỗi truyền đi là một số chẵn. Bit P là kết quả của phép toán XOR tất cả các bit dữ liệu D
- Parity lẻ (odd parity): Bit Parity được thiết lập sao cho tổng số lượng bit 1 trong toàn bộ chuỗi truyền đi là một số lẻ. Bit P là kết quả của phép toán XNOR tất cả các bit dữ liệu D

Ưu điểm: Thuật toán logic cực kì đơn giản, chi phí phần cứng rất thấp, độ trễ tính toán nhỏ.

Nhược điểm: Chỉ có khả năng phát hiện lỗi với số bit sai lệch là một số lẻ, không có khả năng định vị và sửa lỗi

BÀI TOÁN

Một hệ thống viễn thông cần truyền một gói dữ liệu gốc 7 bit: **1011010**.
Tính toán từ mã truyền đi và phân tích quá trình kiểm tra tại phía thu trong 2 trường hợp:

- a) Xảy ra nhiễu làm sai lệch 1 bit
- b) Xảy ra nhiễu làm sai lệch 2 bit cùng lúc

Biết hệ thống thiết lập giao thức truyền dữ liệu sử dụng Parity chẵn

CÁCH THỰC HIỆN

B1: Phía phát tạo từ mã:

Dữ liệu gốc 7 bit: $D = d_6d_5d_4d_3d_2d_1d_0 = 1011010$

Tính toán Parity chẵn: Có 4 bit 1 trong dữ liệu gốc, thực hiện phép tính XOR để tìm ra giá trị $P_{\text{even}} = 0$.

Từ mã truyền đi: $C = d_6d_5d_4d_3d_2d_1d_0P_{\text{even}} = 10110100$

B2: Phía thu kiểm tra Syndrome (S)

Phía thu thực hiện phép XOR cho toàn bộ 8 bit nhận được.

$S = 0 \Rightarrow$ Dữ liệu hợp lệ

$S = 1 \Rightarrow$ Dữ liệu lỗi (yêu cầu gửi lại)

a) Chuỗi bit nhận được $R = 10110110$ (Sai 1 bit)

Tính syndrome: $S = 1$. Kết luận Bộ kiểm tra Parity phát hiện cờ $S = 1$, nhận diện thành công việc dữ liệu đã bị hỏng. Gói tin bị từ chối.

b) Chuỗi bit nhận được $R = 01110100$ (Sai 2 bit đầu)


Tính syndrome: $S = 0$. Kết luận Bộ kiểm tra Parity phát hiện cờ $S = 0$, nhận diện thành công gói dữ liệu hợp lệ (Thực chất là dữ liệu đã sai)

$\Rightarrow$ Mạch Checker bị "đánh lừa" và chấp nhận gói dữ liệu sai này đưa vào hệ thống xử lý tiếp theo.

BLOCK SUM CHECK

Đây là một phương pháp mã hóa kênh nâng cao so với kiểm tra Parity đơn thuần, được sử dụng khi dữ liệu được truyền đi dưới dạng một khối các ký tự

	B ₀	B ₁	B ₂	B ₃	B ₄	B ₅	B ₆	P	
Nội dung khung	1	0	0	1	1	1	0	0	Các bit Parity hàng
	0	1	1	0	0	0	1	1	
	1	1	0	0	0	0	0	0	
	1	1	1	1	0	0	1	1	
BCC =	0	0	1	1	0	0	1	1	Bit P cho BCC
	Các bit parity cột								



BLOCK SUM CHECK

Trong phương pháp này, mỗi ký tự trong khối dữ liệu sẽ được phân phối hai loại bit kiểm tra:

- Parity hàng (Row Parity): Được tính cho từng ký tự theo từng hàng trong khối.
- Parity cột (Column Parity): Được tính theo từng vị trí bit tương ứng của tất cả các ký tự trong khối.
- Ký tự BCC (Block Check Character): Tập hợp các bit parity theo từng cột tạo thành một ký tự kiểm tra cuối cùng gọi là BCC.

Ưu điểm: có thể phát hiện hầu hết các trường hợp lỗi nhiều bit, có khả năng phát hiện và tự động sửa sai nếu chỉ có một bit.

Nhược điểm: không phát hiện được lỗi nếu xảy ra lỗi chùm “đối xứng”: sai 4 bit, 2 bit cùng hàng cùng cột.



BÀI TOÁN

Một máy phát muốn truyền đi chuỗi ký tự ASCII 7 bit “VIETTEL” cho máy thu, sử dụng phương pháp kiểm tra tổng khối lẻ theo hàng và chẵn theo cột.

a) Xác định ký tự kiểm tra tổng khối BCC

b) Giả sử trong quá trình truyền, nhiễu làm lật bit b4 của hàng ký tự “I”, bit b6 của ký tự “L”, bit b1 của ký tự “E” thứ nhất thì máy thu có phát hiện và sửa lỗi được không?

c) Giả sử nhiễu chùm cường độ mạnh lật cùng lúc 4 bit tại 4 đỉnh của một hình chữ nhật trên ma trận: (Hàng 3, b5); (Hàng 3, b3); (Hàng 6, b5); (Hàng 6, b3) thì máy thu có phát hiện và sửa lỗi được không?

a) Xác định ký tự kiểm tra tổng khối BCC

Ký tự	b7 (MSB)	b6	b5	b4	b3	b2	b1 (LSB)	VRC (Lẻ)
V (Hàng 1)	1	0	1	0	1	1	0	1
I (Hàng 2)	1	0	0	1	0	0	1	0
E (Hàng 3)	1	0	0	0	1	0	1	0
T (Hàng 4)	1	0	1	0	1	0	0	0
T (Hàng 5)	1	0	1	0	1	0	0	0
E (Hàng 6)	1	0	0	0	1	0	1	0
L (Hàng 7)	1	0	0	1	1	0	0	0
BCC (Chẵn)	1	0	1	0	0	1	1	1 (Giao điểm)

b) Có phát hiện lỗi sau khi bên phía thu tính lại Parity cho hàng và cột, xác định được vị trí nhưng không tự sửa được

Ký tự	b7 (MSB)	b6	b5	b4	b3	b2	b1 (LSB)	VRC (Lẻ)
V (Hàng 1)	1	0	1	0	1	1	0	1
I (Hàng 2)	1	0	0	0	0	0	1	1
E (Hàng 3)	1	0	0	0	1	0	0	0
T (Hàng 4)	1	0	1	0	1	0	0	0
T (Hàng 5)	1	0	1	0	1	0	0	0
E (Hàng 6)	1	0	0	0	1	0	1	0
L (Hàng 7)	1	1	0	1	1	0	0	1
BCC (Chẵn)	1	1	1	1	0	1	1	1 (Giao điểm)

c) Không phát hiện lỗi, không sửa được lỗi

Ký tự	b7 (MSB)	b6	b5	b4	b3	b2	b1 (LSB)	VRC (Lẻ)
V (Hàng 1)	1	0	1	0	1	1	0	1
I (Hàng 2)	1	0	0	1	0	0	1	0
E (Hàng 3)	1	0	1	0	0	0	1	0
T (Hàng 4)	1	0	1	0	1	0	0	0
T (Hàng 5)	1	0	1	0	1	0	0	0
E (Hàng 6)	1	0	1	0	0	0	1	0
L (Hàng 7)	1	0	0	1	1	0	0	0
BCC (Chẵn)	1	0	1	0	0	1	1	1 (Giao điểm)

CYCLIC REDUNDANT CHECK (CRC)

Mã CRC là một loại mã vòng được sử dụng rộng rãi trên các kênh truyền nối tiếp bit để phát hiện lỗi (không sửa lỗi).

Trong CRC, một tập bit được tính toán cho mỗi khung tin dựa vào nội dung khung, sau đó được gắn thêm vào đuôi khung để truyền đi. Bên thu sẽ thực hiện tính toán tương tự như bên phát để phát hiện lỗi. Các bit kiểm tra gọi là Dây kiểm tra khung FCS (Frame Check Sequence).

Nguyên lý cốt lõi: CRC dựa trên cơ sở toán học của phép chia đa thức trong trường Galois, trong đó các hệ số chỉ nhận giá trị 0 hoặc 1, và các phép cộng/trừ đều tiêu biến thành phép toán logic XOR (không có nhớ).

Thay vì cộng dồn các bit, CRC coi khối dữ liệu gốc là một đa thức $M(x)$. Hệ thống phát và thu sẽ thống nhất trước một Đa thức sinh ký hiệu là $G(x)$, có bậc là r .



CYCLIC REDUNDANT CHECK (CRC)

Nguyên lý hoạt động:

Bên phát TX: Chuyển thông điệp nhị phân M thành đa thức $M(x)$

- Khối dữ liệu gốc $M(x)$ được nhân với x^r (tương đương với việc dịch chuỗi bit sang trái r bit)
- Thực hiện phép chia Modulo 2: Chia $M(x).x^n$ cho đa thức sinh $G(x)$ để tìm số dư $R(x)$. Phép chia không có nhớ giống với phép XOR.
- Đa thức truyền đi $T(x)$ được tính bằng công thức $T(x) = x^n.M(x) + R(x)$.
- Kết quả dư của phép chia chính là mã CRC (FCS - Frame Check Sequence) có độ dài r bit. Mã này được ghép nối vào cuối dữ liệu gốc để truyền đi.

Bên thu RX:

- Bên thu lấy toàn bộ dữ liệu nhận được $T(x)$ chia Modulo 2 cho cùng đa thức sinh $G(x)$.
- Nếu số dư bằng 0: dữ liệu không lỗi, ngược lại dữ liệu có lỗi.

CYCLIC REDUNDANT CHECK (CRC)

Ưu điểm:

- Có khả năng phát hiện được tất cả lỗi bit đơn, lỗi bit đôi, lỗi tổng số bit lẻ và lỗi theo chùm.
- So với các phương pháp khác, CRC sử dụng ít bit kiểm tra hơn nhưng mang lại khả năng bảo vệ dữ liệu mạnh mẽ hơn cho các khung tin lớn.

Nhược điểm:

- Tính toán phức tạp: Đòi hỏi các mạch logic hoặc thuật toán phần mềm phức tạp hơn để thực hiện phép chia đa thức theo thời gian thực.
- Độ trễ xử lý: Thời gian tính toán số dư có thể gây ra một khoảng trễ nhỏ trước khi dữ liệu được đẩy lên đường truyền hoặc sau khi nhận được dữ liệu

VÍ DỤ

Cho thông tin cần truyền $M(x) = 1011010$. Sử dụng đa thức sinh $G(x) = x^3 + x + 1$.

- a) Tìm CRC và thông tin cần truyền đi
- b) Giả sử nhiễu gây ra lật bit LSB của dữ liệu nhận. Máy thu có phát hiện và sửa lỗi được không?
- c) Giả sử nhiễu cường độ mạnh làm lật cùng lúc 3 bit (b_0, b_1, b_3) của khung tin. Máy thu có phát hiện và sửa lỗi được không?

GIẢI

$\Rightarrow \text{CRC} = 110$

Chuỗi thông tin cần truyền đi là:

$T(x) = 1011010110$

$$M(x) = x^6 + x^7 + x^3 + x$$

Đa thức $G(x) = x^3 + x + 1$ có bậc $r = 3$

a) Tìm CRC và chuỗi truyền đi

Thực hiện phép chia $M(x) \cdot x^3$ với $G(x)$

$x^9 + x^7 + x^6 + x^4$	$x^3 + x + 1$
$x^9 + x^7 + x^6$	$x^6 + x$
x^4	
$x^4 + x^2 + x$	
$x^2 + x$	

GIẢI

b) Sai bit LSB

Chuỗi thông tin nhận được bị lỗi:

$$T(x) = 101101011\mathbf{1}$$

Phần dư khác 0. Tầng liên kết dữ liệu lập tức phát hiện khung tin đã bị hỏng, hủy bỏ nó và yêu cầu ARQ truyền lại.

$x^9 + x^7 + x^6 + x^4 + x^2 + x + 1$	$x^3 + x + 1$
$x^9 + x^7 + x^6$	$x^6 + x$
$x^4 + x^2 + x$	
$x^4 + x^2 + x$	
1	

GIẢI

c) Chuỗi thông tin nhận được bị lỗi:

$$T(x) = 101101\mathbf{1101}$$

Phép tính Modulo-2 trả về phần dư đúng bằng 0. Thuật toán CRC tại máy thu đã bị qua mặt hoàn toàn. Hệ thống nhận định (sai lầm) rằng khung tin 1011011101 là nguyên vẹn và đẩy nó lên tầng Network (Network Layer) để xử lý tiếp, dẫn đến hậu quả sai lệch dữ liệu hệ thống.

$$x^9 + x^7 + x^6 + x^4 + x^3 + x^2 + 1$$

$$x^3 + x + 1$$

$$x^9 + x^7 + x^6$$

$$x^6 + x + 1$$

$$x^4 + x^3 + x^2$$

$$x^4 + x^2 + x$$

$$x^3 + x + 1$$

$$x^3 + x + 1$$

$$0$$

**CẢM ƠN
THẦY VÀ CÁC BẠN
ĐÃ LẮNG NGHÈ**