

دانشکده مهندسی برق

ساختار کامپیوتر و میکروپروسسور و آز ۱

پروژه:

طراحى يك ما ول ساده شده فرستنده - گيرنده سريال آسنكرون

تهیه کننده:

هليا شاكري

شماره دانشجویی:

4..1.1474

توم ۲-۱۴۰۱

توضيحات اوليه:

کد من با کمک سایتهایی که در قسمت منابع نوشته ام به دست آمده است ولی مهم ترین منبع این کد است.

اهمیت این کد به ماژول BaudRateGenerator است. در کدهای مختلفی که در اینترنت پیدا کردم، پیچیدگی کد در شمارندهای بود که برای تنظیم bit rate نیاز بود ولی در این کد، با ماژول نام برده، کلاک جدیدی برای هر دو ماژول فرستنده و گیرنده ایجاد می شود که برای گیرنده می فرد که برای گیرنده ایجاد می فرد که برای گیرنده می فرد که به ۸ برابر تغییر دادم.

با استفاده از این ماژول کد فرستنده و گیرنده بسیار سادهتر و کمتر از بقیه روشها نوشته شد.

توضیحات درباره ماژولهای مختلف استفاده شده:


ماژول ClockGen:

در این ماژول برای فرستنده و گیرنده با Baud Rate قابل تنظیم کلاک جدیدی درست می شود که باعث می شود هر بیت ورودی در فرستنده در این ماژول برای فرستنده وارد شود و در گیرنده هر بیت برای ۸ کلاک جدید گیرنده ادامه دارد. برای تنظیم کلاک با baud rate ، ابتدا فرکانس جدید تعریف کرده شد که برابر است با فرکانس اصلی تقسیم بر دو برابر baud rate برای فرستنده و تقسیم بر ۱۶ برابر baudrate برای گیرنده. سپس اندازه رجیستر مورد نیاز برای شمارنده سایکلهای کلاک اصلی مشخص شده و با استفاده از این اطلاعات کلاک جدیدی تولید می شود که فقط وقتی شمارنده به فرکانس جدیدی که به دست آمد رسیده باشد تغییر می کند. در این ماژول Baud Rate قابل تغییر است و با استفاده از آن برای دو baudrate مختلف ۱۹۲۰ و ۹۶۰۰ در ماژول اصلی دو کلاک تعریف می شود که با توجه به متغیر BaudRate یکی انتخاب می شود.

عاژول Transmitter ما

در این ماژول ابتدا یک FSM تعریف می شود که ۴ حالت بیکار، شروع، فرستادن و پایان دارد. حالت بیکار حالت نرمال ماژول است که فقط وقتی ورودی TxDataLoad یک شود تغییر می کند و به حالت شروع می رود. در این حالت ابتدا بیت آغاز پیام که صفر است فرستاده می شود و سپس به حالت فرستادن می رود. در این حالت تنها وقتی شمارنده ای که برای شمارش بیتهای پیام ورودی بود به ۷ رسید و بیت MSB ورودی فرستنده فرستاده شد، به حالت پایان می رود که در آن بیت پایانی که ۱ است فرستاده می شود.

نمونه نتایج testbench برای ماژول Transmitter برای ورودی نمونه دستورکار ۱۰۱۰۱۰۱۰:



اژول Receiver ماژول

در این ماژول نیز ابتدا FSM تعریف می شود با چهار حالت بیکار، شروع، گرفتن و پایان. حالت بی کار حالت نرمال ماژول است و به محض اینکه بیت ورودی صفر شود از این حالت به حالت شروع می رود. در حالت شروع، باید بررسی شود که آیا بیت اولیه برای ۵ نمونه صفر هست یا نه و اگر نباشد باید RXError را یک کند و آن را نویز در نظر بگیرد و به حالت بی کار برگردد. این کار در حالت شروع با شمارش نمونه ها انجام می شود و سپس به حالت گرفتن منتهی می شود. در این حالت، چون oversampling وجود دارد، برای گرفتن هر بیت داده ورودی ۸ زمان وجود دارد. برای اطمینان از پایدار بودن بیت گرفته شده از تقریبا وسط، یعنی پنجمین سایکل کلاک ماژول گیرنده داده گرفته شده و به خروجی داده می شود. پس از گرفتن تمام ۸ بیت داده اصلی، وارد حالت پایان می شود که در این حالت ابتدا بررسی می کند که بیت آخر ۱ هست یا نه و اگر نباشد RXError را ۱ می کند و دوباره با حالت بی کاری برمی گردد. ولی اگر بیت آخر ۱ باشد خروجی را از صفر به ورودی سریالی تغییر می دهد و RxDone را ۱ می کند.

نمونه testbench ماژول Receiver برای ورودی رندوم:



اژول Communication:

در این ماژول هر سه ماژول بالا باهم ترکیب می شوند و ماژول اصلی می باشد. در ابتدا باید تکلیف baud rate و کلاکهای ماژولهای فرستنده و گیرنده مشخص شود که همان طور که در قسمت توضیح ماژول ClockGen گفتم، دو کلاک برای هر دو ماژول تعریف می شود، یکی با می می با توجه به ورودی BaudRate یکی از این دو انتخاب شده و به ماژولهای فرستنده و گیرنده وارد می شود.

در نمونههای test bench نشانداده شده در بالا، برای تست کردن ماژول فرستنده، ورودی ماژول گیرنده فقط ۱ و برای تست ماژول گیرنده ورودی TxDataLoad ماژول فرستنده صفر است که درست کار کردن ماژول Communication را نیز نشان می دهد.

در فایل تحویل داده شده، کدهای هر ماژول به صورت جداگانه است و در فایل ماژول همه ماژولهای دیگر نیز قرار دارند برای راحتی اجرا. ۲ فایل تست بنچ برای دو ماژول فرستنده و گیرنده جدا نیز قرار داده ام.

- 1. https://github.com/hell03end/verilog-uart
- 2. https://github.com/ben-marshall/uart
- 3. https://medium.com/@hmalgewatta/uart-with-verilog-part-one-receiver-2e770c1f35b1
- 4. https://electronoobs.com/eng_circuitos_tut26.php
- 5. https://nandland.com/uart-serial-port-module/