Lab4 Single-Cycle Processor

Goal

設計完成一個 single-cycle processor

Method

- 1. 利用前三個 Project 所完成的元件來組合而成
- 2. 若需額外 Control 請自行設計
- 3. 可以參考第四版課本 Figure 4.21 來完成你的架構圖及設計

Initial State

PC (Program Counter):

Size: 32 bits
Initial Value: 0
Instruction memory:

Size: 8 * 32 (8 個 32-bit entry)

Value:

Address	Content
0	10000000 00000001 00000000 00000000 (LOAD M1 R0)
1	10000000 00000110 00000001 00000000 (LOAD M6 R1)
2	00100000 00000000 00000001 00000010 (ADD R0 R1 R2)
3	00001000 00000010 00000101 00000011 (SL R2 5 R3)
4	00010000 00000011 00000001 00000001 (SUB R3 R1 R1)
5	00000100 00000000 00000010 00000010 (SR R0 2 R2)
6	01000000 00000101 00000001 00000000 (STORE M5 R1)
7	01000000 00000011 00000010 00000000 (STORE M3 R2)

Register file:

Size: 4 * 32 (4 個 32-bit register) Initial Value: R[0]~R[3]全爲 0

Data memory:

Size: 8 * 32 (8 個 32-bit word)

Initial Value: M[0]~M[7]依序為 0, 1, 2, 3, 4, 5, 6, 7

Result

Register file:

R0	R1	R2	R3
1	218	0	224

Data memory:

M0	M1	M2	M3	M4	M5	M6	M7
0	1	2	0	4	218	6	7

Requirements

- 1. 本次 Project 需要 Demo, Demo 時間將另行公告
- 2. 請在期限內將報告上傳到 e3,未上傳報告者將不能 Demo Project
- 3. 報告內容請附上
 - (1) 架構圖 (並說明各個元件的功能,類似課本 Figure 4.21)
 - (2) 波形圖 (跑完 instruction memory 裡的指令即可,並在每個週期上註明做了哪些事)
 - (3) 心得
- 4. 報告上傳 Deadline (23:59 12/09/2009)