

# 数字电路技术基础

## 第1章 数制与码制

n进制

$$D(m) = k_n m^n + k_{n-1} m^{n-1} + \dots + k_0 m^0 + \dots + k_{-n} m^{-n}$$

B-二进制    D-十进制    O-八进制    H-十六进制

将十进制数转换成二进制数

$(173.39)_D \rightarrow$  二进制 精度要求 1%  $(10101101.0110001)_B$

整数部分 10101101    小数部分  $2^{-m} \leq 1\% \Rightarrow m \geq 6.6$

2 | 173 | 1

$$0.39 \times 2 = 0.78 \quad 0$$

2 | 86 | 0

$$0.78 \times 2 = 1.56 \quad 1$$

2 | 43 | 1

$$0.56 \times 2 = 1.12 \quad 1$$

2 | 21 | 1

$$0.12 \times 2 = 0.24 \quad 0$$

2 | 10 | 0

$$0.24 \times 2 = 0.48 \quad 0$$

2 | 5 | 1

$$0.48 \times 2 = 0.96 \quad 0$$

2 | 2 | 0

$$0.96 \times 2 = 1.92 \quad 1$$

2 | 1 | 1

10

补码0只有一个  $(00000000)_B$

二进制位数为n, 可表示有符号的范围  $-2^{n-1} \sim 2^{n-1}-1$

BCD码 8421码

$(11)_D \rightarrow 0001 \quad 0001$

原码 数前加一位 0代表正, 1代表负

反码 数位  $0 \rightarrow 1$   $1 \rightarrow 0$  符号位不变

补码 反码+1

正数的原码、反码、补码相同。

原码	反码	补码
00011010	00011010	00011010
10011010	11100101	11100110
00101101	00101101	00101101
10101101	11010010	11010011



## 第一章 逻辑代数基础

逻辑代数中的三种基本运算

与 或非


与 或 非

$$Y = A \cdot B \quad Y = A + B \quad Y = A' = \overline{A}$$




# 复合逻辑关系



与非




或非



与或非




$$Y = (A \cdot B)'$$




$$Y = (A + B)'$$


异或




同或



$$Y = (A \cdot B + C \cdot D)'$$



$$Y = A \oplus B$$



$$Y = A \odot B$$

$$= AB' + A'B$$

$$= A \cdot B + A' \cdot B'$$

$$A + A \cdot B = A$$

摩根定理

$$(A + B)' = A' \cdot B'$$

$$A + A' \cdot B = A + B$$

$$(A \cdot B)' = A' + B'$$

$$A \cdot B + A \cdot B' = A$$

$$A(A + B) = A$$

$$A \cdot B + A' \cdot C + B \cdot C = A \cdot B + A' \cdot C$$

$$A \cdot B + A' \cdot C + B \cdot C = A \cdot B + A' \cdot C$$

$$A \cdot (A + B)' = A \cdot B'; A' \cdot (AB)' = A'$$

反演定理 将每个变量换成+，+换成·，·换成+，0换成1，1换成0，原变量

换成反变量，反换成原，即得到该式的反

## 对偶定理

两逻辑式相等,则其对偶式也相等. 为对偶定理

对偶式: 对逻辑式 $Y$ ,将其中:" $\cdot$ "换成"+", "+"换成" $\cdot$ ", 0换成1, 1换成0, 即得逻辑式 $Y^D$ ,  $Y^D$ 称为 $Y$ 的对偶式

## 逻辑函数及其描述

$$Y = F(A, B, C, \dots)$$

真值表转为逻辑函数式

$$Y = \sum_{\text{输出为1的情况}} \text{各输入量为0取反, 为1取原的与}$$

## 逻辑函数式与逻辑图转化

### 逻辑函数的两种标准型

标准与或式, 标准或与式

最小项  $n$ 个变量  $M_1, M_2, \dots, M_1^{(n)}, \dots, M_n^{(n)}$

故有 $2^n$ 个最小项

$M_1, M_2, \dots, M_n = 100 \dots 0$  编号为 $2^n-1$  记为 $M_{2^n-1}$

最小项性质: ① 任何取值下, 有且仅有一个最小项取值为1

② 最小项之和为1 ③ 任意两最小项乘积为0

④ 逻辑相邻最小项之和可合并成一项并消去一因子

$$AB' + AB = A$$



# 卡诺图化简逻辑函数

1. 两变量 (A, B) 最小项卡诺图.

A \ B	0	1
	$A'B'$ $m_0$	$A'B$ $m_1$
0		
1	$AB'$ $m_2$	$AB$ $m_3$

A \ BC	00	01	11	10
	$m_0$	$m_1$	$m_3$	$m_2$
0				
1	$m_4$	$m_5$	$m_7$	$m_6$

AB \ CD	00	01	11	10
	$m_0$	$m_1$	$m_3$	$m_2$
00				
01	$m_4$	$m_5$	$m_7$	$m_6$
11	$m_{12}$	$m_{13}$	$m_{15}$	$m_{14}$
10	$m_8$	$m_9$	$m_{11}$	$m_{10}$

AB \ CDE	000	001	011	010	110	111	101	100
	$m_0$	$m_1$	$m_3$	$m_2$	$m_6$	$m_7$	$m_5$	$m_4$
00								
01								
11								
10								

化简最大圈 最上和最下圈取相邻

$2^n$  个最小项相邻, 可合并为一项, 并消去  $n$  对因子

约束项 某些变量不能任意值

任意项 某些取值对电路功能无影响, 项称为任意项

无关项 与所求无关 约束为 0, 用  $b(1, \dots)$  表示 "X"

画圈时可将 "X" 替换为 1 画圈

多输出最简

■ 需要将可用的单元重复利用


## 第三章 门电路

二极管与门

$$V_{CC} = 5V$$

$$AB \quad V_{IH} = 3V$$

$$V_{IL} = 0V \quad \text{导通 } V_{DF} = 0.7V$$




A	B	Y
0	0	0.7
0	3	0.7
3	0	0.7
3	3	3.7


缺点：输入输出高低电平不等。  
低电平高  $\rightarrow$  低质量

二极管或门


A	B	Y
0	0	0
0	3	2.3
3	0	2.3
3	3	2.3




### §2.3 CMOS门电路




标准  
NMOS管 N沟道增强型MOS管




NMOS共源极接法




耗尽型NMOS




基本开关电路



等效电路



截止状态




导通状态

## C/MOS反相器

设开启电压分别为  $V_{GS(th)P}$ ,  $V_{GS(th)N}$ ,

$$V_{GS(th)P} = V_{GS(th)N}$$

设  $V_{DD} > |V_{GS(th)P}| + V_{GS(th)N}$



当  $V_i = V_{IH} = V_{DD}$  为高电平.


$T_2$  导通,  $T_1$  截止, 输出低电平

当  $V_i = V_{IL} = 0$  为低电平


$T_2$  截止,  $T_1$  导通, 输出高电平

## 传输特性

电压传输特性



电流传输特性





## §3.5 TTL门电路

### 3.5.1 双极型三极管门电路


$V_i = V_{iL} < V_{ON}$  (死区电压), 为低

电平时, 三极管截止,  $V_o = V_{oH} \approx V_{CC}$ ,  $V_i$

$V_i = V_{iH}$  高电平,  $i_B > I_{BS} = V_{CC}/\beta R_c$

三极管饱和导通 输出  $V_o = V_{oL} = V_{CES} \approx 0$

$$I_{BS} = \frac{V_{CC} - V_{CE(sat)}}{\beta(R_i + R_{CE(sat)})} \approx \frac{V_{CC}}{\beta R_c}$$




对TTL门电路

输入端接电阻接地

$R_b \leq 0.7k\Omega$  低电平

$R_p \geq 1.5k\Omega$  高电平



## 第四章 组合逻辑电路

组合逻辑电路：任一时刻输出仅取决于该时刻输入与电路原来的状态无关

由逻辑图—写逻辑表达式—化简—画真值表—得功能

组合逻辑设计方法


由逻辑抽象 → 写出逻辑表达式 → 化简 → 选定器件 → 得到电路图

常用组合逻辑电路模块

普通编码器

8线-3线编码器

$I_0 - I_7$  只允许输入一个编码信息  $I_7$



$$Y_2 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$


$$Y_0 = I_1 + I_3 + I_5 + I_7$$

利用无关项化简

优先编码器

允许同时输入两个以上信号

不过只编码优先权最高的个



$S'$  为选通输入端，只当  $S'=0$  下，


编码器才正常工作， $S'=1$  时，所有输出端封锁在高电平

$Y_s'$ ：当所有编码为高电平（无编码输入），且  $S'=0$  下，表示“电路工作，但无编码输入”

$Y_{ex}'$ ：当任一输入端有低电平输入且  $S'=0$ ， $Y_{ex}'$  为低电平，表示“电路工作，且有编码输入”

二进制优先编码器 74LS147

9个信号编成BCD码,  $I_9'$  优先级最高.



4.4.2 译码器

将输入二进制代码译成对应输出高低电平信号或另一代码