Digital Logic Circuit Design - Assignment 3

Gate-Level Implementation / VHDL-Based Implementation

로봇공학과 | 학번 2022028340 | 전희주

실습 환경: Logisim-evolution 5.0.0 / VHDL(Questa 기반 실습)

1. 실습 목적

RS Latch, D Latch, D Flip-Flop, JK Flip-Flop, 비동기 Set/Clear D Flip-Flop을 구현한다.
각 문제마다 기본 논리 게이트를 직접 연결한 회로와 VHDL 코드를 별도로 작성하고,
상태 유지, 클럭 상승 에지, 비동기 제어 동작을 비교하는 것이 목적이다.

2. 제출 대상 및 증빙

문제	게이트 구현	VHDL 구현
1. RS Latch	NOR 직접 연결	rs_latch.vhd
2. D Latch	NAND 직접 연결	d_latch.vhd
3. D Flip-Flop	Master-Slave 회로	d_flipflop.vhd
4. JK Flip-Flop	NAND + 피드백	jk_flipflop.vhd
5. 비동기 D FF	Set/Clear 게이트 회로	d_ff_async.vhd

3. 사진 자료의 범위

첨부된 Logisim 게이트 회로 스크린샷 중 대표 사진만 선택하였다.
모든 사진은 사용자가 제공한 원본 PNG를 자르거나 왜곡하지 않고 비율만 축소했다.
사진에 없는 VHDL 실행 화면과 합성 결과는 검증 완료로 기재하지 않는다.

1. RS Latch

NOR 게이트 2개와 교차 피드백

NOR형 RS Latch는 S=1에서 Set, R=1에서 Reset, S=R=0에서 상태 유지한다.
S=R=1에서는 두 출력이 모두 0이 되는 금지 조건이다.

S	R	Q	동작
1	0	1	Set
0	1	0	Reset
0	0	이전 값	Hold
1	1	0 (nQ=0)	Forbidden




그림 1. R=0, S=1: Set 입력의 게이트 회로 캡처




그림 2. R=1, S=1: 금지 입력의 게이트 회로 캡처

해석: 입력 조건에 따라 출력이 바뀌는 사례를 제시하였다. 금지 상태 해제 직후의
최종 저장 상태는 보장되지 않으므로 그 직후 Set 또는 Reset으로 상태를 다시 지정한다.

2. D Latch

Enable 신호를 갖는 NAND 기반 래치

NAND 입력 제어부와 교차 피드백 래치로 구성하였다. en=1에서는 Q가 D를 따라가고, en=0에서는 D가 변하더라도 이전 Q를 유지해야 한다.

en	D	Q의 동작
1	0	0을 전달
1	1	1을 전달
0	0 또는 1	기존 Q 유지




그림 3. D=0, en=1에서 Q=0 및 nQ=1 출력




그림 4. D=0, en=0의 출력 상태(상태 유지 비교용)

해석: 그림은 en 제어에 따른 출력 상태 사례이다. en=0에서의 실제 기억 동작은 먼저 Q를 1로 저장하고 en을 0으로 만든 후 D를 바꾸는 순서로 검증해야 한다.

3. D Flip-Flop

D Latch 2개와 인버터를 이용한 상승 에지형 Master-Slave

Master는 클럭의 비활성 구간에서 데이터를 받아들이고, Slave는 반대 구간에서 저장된 값을 전달하도록 구성한다. VHDL은 rising_edge(clk) 조건을 사용한다.

클럭 변화	D	예상 Q
상승 에지 0 → 1	0	0으로 갱신
상승 에지 0 → 1	1	1로 갱신
상승 에지가 없는 구간	변경 가능	이전 값 유지




그림 5. 게이트 수준 D Flip-Flop 구조도(.circ 기반 미리보기, 실제 시뮬레이션 화면 아님)

검증 상태: 이번에 제공된 실제 스크린샷만으로는 이 회로의 상승 에지 전후 출력을 명확히 증명하기 어려워, 구조도와 기대 결과를 구분하여 제시하였다.

4. JK Flip-Flop

NAND 게이트와 상태 피드백, 상승 에지 제어

J와 K에 의해 Hold, Reset, Set, Toggle이 결정된다. Toggle은 각 상승 에지마다 Q의 이전 값을 반전하는 기능이며, 클럭 레벨 동안 연속 반전되어서는 안 된다.

J	K	다음 Q	기능
0	0	이전 Q	Hold
0	1	0	Reset
1	0	1	Set
1	1	이전 Q 반전	Toggle




그림 6. JK 회로의 입력 및 출력 배선, 첫 번째 시험 상태




그림 7. JK 회로의 다른 입력 시험 상태

해석: NAND 피드백 회로에서 입력 조건을 변경한 사진이다. 사진만으로 각 클럭 상승 에지의 순간을 확정할 수 없어 Toggle의 연속 통과는 별도 확인이 필요하다.

5. 비동기 Set/Clear D Flip-Flop

클럭과 무관한 Set/Clear 및 Clear 우선순위

clr=1이면 Q=0, 그렇지 않고 set=1이면 Q=1이 되어야 한다. 두 신호가 0이면
일반적인 상승 에지 D Flip-Flop으로 작동하며, clr과 set이 동시에 1이면 Clear가 우선한다.

clr	set	동작
1	0 또는 1	Q=0 (Clear 우선)
0	1	Q=1 (비동기 Set)
0	0	상승 에지에서 Q ← D




그림 8. 비동기 제어 회로 전체의 Logisim 게이트 배선 사진

검증 상태: 위 사진은 직접 게이트로 구성한 회로의 구조를 보여준다. Set/Clear의
동작 및 두 신호 동시 활성화에서의 우선순위는 입력·출력을 추가 확인해야 한다.

6. 시뮬레이션 결과 정리 및 결론

촬영 자료에서 확인할 수 있는 범위와 남은 검증 항목

문제	사진에 포함된 내용	추가 확인이 필요한 조건
RS Latch	Set / Forbidden	Reset, Hold의 순차 검증
D Latch	en 변경 및 Q 출력	Q=1 저장 후 en=0 Hold
D Flip-Flop	게이트 구조 미리보기	상승 에지 전후 실제 결과
JK Flip-Flop	게이트 회로 입력 변경	네 모드의 에지별 결과
비동기 D FF	전체 회로 게이트 배선	비동기 Set/Clear, Clear 우선

VHDL 구현 및 합성 확인

VHDL 소스 파일은 별도로 준비되어 있지만, 본 문서에 수록한 사용자 사진은 주로 게이트 수준 회로의 Logisim 화면이다. VHDL 컴파일·시뮬레이션 및 합성 성공을 입증하는 실행 로그나 사진은 이번 자료에 포함되어 있지 않다.

결론

이번 실습은 기본 게이트의 피드백을 이용한 상태 저장과 클럭 제어 원리를 직접 구현하는 과정이다. 수록된 사진은 회로 구성과 대표 출력 사례의 증빙으로 활용하고, 남은 동작 조건은 실행 결과를 확인한 뒤 최종 보고서에 반영한다.

제출 전 반드시 확인

- Logisim 게이트 회로의 모든 요구 동작 테스트
- VHDL 코드의 컴파일 및 시뮬레이션
- 합성 결과 확인(과제 공지의 Synthesis 요구사항)
- 최종 .vhd / .circ / PDF를 GitHub에 업로드 후 LMS에 저장소 URL 제출