VHDL 설계 및 시뮬레이션 보고서

Digital Logic Circuit Design - Assignment 2

학과: 로봇공학과

학년: 3학년

학번: 2022028340

이름: 전희주

실습 환경: Logisim-evolution v5.0.0 / Questa

1. 실습 목적

VHDL을 이용하여 조합논리회로와 7세그먼트 출력 회로를 설계하고, Logisim-evolution에서 각 엔티티를 불러와 Questa와 연동하여 동작을 확인한다.

입력 조건에 따른 출력 결과를 비교하여 논리 연산, 데이터 선택, 문자 표시, 다수결 판정 및 비트 개수 계산 기능을 검증하는 것이 목적이다.

2. 실습 항목

(1) 4입력 AND / OR

(2) 8-to-1 Multiplexer

(3) 7세그먼트 문자 출력


(4) 25명 투표기

(5) 13비트 1의 개수 계산 및 7세그먼트 표시


1. 4입력 AND / OR

설계 목적 및 원리. 입력 a, b, c, d의 논리곱과 논리합을 각각 계산한다. AND는 네 입력이 모두 1이어야 출력이 1이고, OR는 적어도 하나의 입력이 1이면 출력이 1이다.

VHDL 구현. std_logic 입력 4개와 출력 out1, out2를 정의하였다. out1에는 a and b and c and d, out2에는 a or b or c or d를 할당하고 LED로 출력 상태를 관찰하였다.




입력 0000: AND = 0, OR = 0




입력 0010: AND = 0, OR = 1

1. 4입력 AND / OR

추가 시험. 동일한 VHDL 모듈에서 입력 조건을 변경하여 출력 변화를 확인하였다.



일부 입력 1: AND = 0, OR = 1




입력 1111: AND = 1, OR = 1

결과 분석. 입력 전체가 0인 경우 두 출력 모두 0이고, 하나 이상의 입력이 1인 경우 OR만 1이다. 네 입력이 모두 1일 때 두 출력이 모두 1이 되어 논리식과 일치하였다.


2. 8-to-1 Multiplexer

설계 목적 및 원리. 8개 데이터 비트 중 선택 신호가 가리키는 비트 하나를 출력하는 데이터 선택기이다. 3비트 선택 신호 sel을 사용하면 총 8가지 위치를 지정할 수 있다.

VHDL 구현. data_in은 8비트, sel은 3비트, data_out은 1비트로 구성하였다. 선택값 000부터 111까지에 따라 data_in(0)부터 data_in(7)까지 중 하나를 출력하도록 설계하였다.




sel = 000: 선택된 데이터 = 0




sel = 001: 선택된 데이터 = 1

2. 8-to-1 Multiplexer

추가 시험. 동일한 VHDL 모듈에서 입력 조건을 변경하여 출력 변화를 확인하였다.



sel = 010: 선택된 데이터 = 0




sel = 011: 선택된 데이터 = 1

결과 분석. 사진에서 data_in = 10101010을 유지한 상태로 sel을 변경하자 출력 LED가 0과 1로 바뀌었다. 이는 해당 선택 신호가 지정하는 위치의 데이터를 전달한다는 MUX 원리와 부합한다.


3. 7세그먼트 문자 출력

설계 목적 및 원리. 7개의 발광 구간(a~g)을 선택적으로 켜서 문자 a, b, c, d, f, g를 표시하는 회로이다. 7세그먼트의 구조적 제약으로 일부 문자는 근사한 형태로 표현된다.

VHDL 구현. 입력 code 3비트로 표시할 문자를 선택하고, 7비트 seg 출력에 각 구간의 점등 패턴을 저장하였다. Logisim에서 Splitter로 각 비트를 분리해 7-Segment Display의 해당 단자에 연결하였다.




문자 선택 입력 변경: 표시 결과 1



문자 선택 입력 변경: 표시 결과 2

3. 7세그먼트 문자 출력

추가 시험. 동일한 VHDL 모듈에서 입력 조건을 변경하여 출력 변화를 확인하였다.




문자 선택 입력 변경: 표시 결과 3

결과 분석. 입력 code의 변화에 따라 점등되는 구간이 달라져 문자 패턴이 변하였다. 첨부 사진은 여섯 문자 중 일부 입력 사례를 제시하며, 전체 문자를 사진으로 모두 기록한 것은 아니다.


4. 25명 투표기

설계 목적 및 원리. 각 사람의 찬성/반대를 한 비트로 표현한다. 총 25명 중 과반수인 13명 이상이 찬성했을 때 결과를 1로 설정한다.

VHDL 구현. 25비트 입력 vt에서 값이 1인 비트 수를 세어 기준값 13과 비교하였다. result는 1비트 출력으로, 통과 조건일 때 LED가 켜지도록 연결하였다.



과반수 미달 조건: result = 0, LED 꺼짐




과반수 충족 조건: result = 1, LED 켜짐

결과 분석. 입력의 찬성 비트 수를 변경한 결과 출력 LED가 꺼짐과 켜짐으로 달라졌다. 25명 투표에서 과반수는 13명이므로 임계값을 13으로 정의한 방식은 문제의 요구에 적합하다.


5. 13비트 Popcount 및 7세그먼트

설계 목적 및 원리. 13비트 벡터 vt에 포함된 1의 개수를 계산하고, 그 개수를 7세그먼트에 숫자 또는 문자로 표시한다. en 신호로 화면 표시 여부를 제어한다.

VHDL 구현. vt(12 downto 0)의 각 비트를 검사하여 1의 개수를 합산하고 그 결과에 맞는 7세그먼트 패턴을 출력한다. en = 0에서는 표시를 끄고 en = 1에서는 계산값을 표시한다.




en = 1: 개수에 대응하는 값 표시



동일한 vt, en = 0: 디스플레이 소등

5. 13비트 Popcount 및 7세그먼트

추가 시험. 동일한 VHDL 모듈에서 입력 조건을 변경하여 출력 변화를 확인하였다.



vt 변경, en = 1: 변경된 값 표시

결과 분석. 동일한 vt에서 en을 1에서 0으로 바꾸자 화면이 꺼졌고, en = 1에서 vt를 변경하자 점등 패턴도 변하였다.

13비트에는 1이 최대 13개까지만 존재하므로, 과제 문구의 E(14개)와 F(15개)는 이 입력폭에서 발생할 수 없는 경우이다.

6. 결론

이번 실습에서는 VHDL로 작성한 다섯 가지 설계를 Logisim-evolution v5.0.0에 불러오고 Questa 시뮬레이션과 연동하였다.

4입력 AND/OR 회로는 논리곱과 논리합을 비교하였고, 8-to-1 MUX는 선택 신호가 출력 데이터를 결정한다는 점을 확인하였다.

7세그먼트 문자 회로에서는 입력 코드를 문자 패턴으로 변환하는 방법을 확인하였고, 25명 투표기에서는 과반수 판정 결과를 LED 상태로 관찰하였다.

13비트 Popcount 회로는 1의 개수를 표시하고 en 신호로 출력 상태를 제어하였다. 강의자료에 기술된 14개 및 15개의 경우는 13비트 입력에서는 발생하지 않는다는 점도 확인하였다.

실습을 통해 VHDL의 입출력 선언과 조합논리 구현, Logisim의 핀 및 Splitter 연결, Questa 연동 시뮬레이션의 기본 절차를 익힐 수 있었다.

참고 자료: VHDL_1.pdf, Digital Logic Circuit Design 강의자료