

NOT Gate VHDL 구현 및 시뮬레이션 보고서

학과	로봇공학과
학번	2022028340
학년	3학년
이름	전희주

1. 실습 목적

VHDL을 이용하여 NOT 게이트를 작성하고, Logisim - evolution에서 VHDL 엔티티를 불러와 시뮬레이션하였다. 입력값에 따라 출력값이 정상적으로 반전되는지 확인하는 것을 목적으로 한다.

2. VHDL 코드

```
library IEEE;  
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity not_gate is  
Port (  
a : in STD_LOGIC;  
y : out STD_LOGIC  
);  
end not_gate;
```

```
architecture Behavioral of not_gate is  
begin  
y <= not a;  
end Behavioral;
```

3. Logisim 회로 및 시뮬레이션




그림 1. 입력 a = 0, 출력 y = 1




그림 2. 입력 a = 1, 출력 y = 0

4. 결과

시뮬레이션 결과 입력 a가 0일 때 출력 y는 1이 되었고, 입력 a가 1일 때 출력 y는 0이 되었다. 따라서 VHDL로 작성한 NOT 게이트가 입력 신호를 정상적으로 반전시키는 것을 확인하였다.

5. 결론

이번 실습을 통해 VHDL 소스 코드를 Logisim - evolution에 Import하고 Questa를 이용한 VHDL 시뮬레이션을 수행하는 기본적인 과정을 확인하였다. 또한 NOT 게이트의 논리 동작이 정상적으로 구현되었음을 확인하였다.