연구 횟수	1	2	3	4	5
참여 날짜	8/28	12/7	12/8	12/11	12/12

지도교사	확인
	(인)

삼진법 논리 회로 시뮬레이션 제작 및 응용에 관한 연구

3105 나태양 지도 교사: 김영희 경기북과학고등학교

Research on Production and Application of Ternary Logic Circuit Simulation

3105 Na TaeYang Gyeonggibuk Science High School

초록(Abstract)

이 연구에서는 차세대 컴퓨터로 각광받는 삼진법 컴퓨터 설계와 삼진 논리 연구를 위한 삼진법 시뮬레이션을 개발한다. Unity 엔진을 사용하여 균형 삼항 논리에 기반한 실시간 회로 시뮬레이션과 GUI 기반 회로 설계 및 시각화 시스템을 구축하였으며, 다양한 회로의 시현을 통해 작동을 검증하였다.

주제어: 삼진법, 논리 회로, 시뮬레이션, 논리학

I. 서론

현대에 들어 컴퓨터 성능의 발전은 공정 미세화에 따라 점점 늦어지고 있어 병렬화나 적층 등의 기술이 도입되고 있으며, 기존 폰노이만 방식에 기반한 이진 컴퓨팅이 아닌 새로운 개념의 컴퓨팅이 본격적으로 연구되기 시작하였다. 세가지 상태를 처리하는 삼진법 컴퓨터는 양자컴퓨팅과 함께 가장 많이 연구된 분야로, 기존 컴퓨터의 1000배 이상 초절전·고성능 컴퓨터로 주목받고 있다[1]. 삼진 논리는 이진 논리보다 많은 종류의 연산이 존재하며, 세 상태를 표기하는 방식으로는 균형 삼항 표기법, 중복 삼항 표기법, 삼항 정수 표기법 등이 존재한다.

이 연구에서는 균형 삼항 표기법에 기반한 삼진법 논리를 기반으로 논리 회로를 시뮬레이팅을 위해 Unity 엔진을 이용하여 삼항 논리 회로 시뮬레이터를 만드는 것을 목적으로 한다. GUI를 통한 회로 구성과 시뮬레이션 시각화를 통해 직관적 사용이 가능하게 하였다.

Ⅱ. 이론적 배경

1. 삼진 논리

가. 삼진 논리의 종류

1) 균형 삼진 논리(balanced ternary)

Kleene이 1994년 주장한 논리로, -1, 0, 1을 가지는 논리이다. 기존 이진 논리의 확장으로, 이진 논리의 각 연산에 대응되는 연산이 존재한다.

2) 삼진 정수 논리(Ternary numeral system) 삼진법 정수(0, 1, 2)를 가지는 논리이다.

3) 기타 삼진 논리

꼬인 이진법(0, 1, 0/1), unknown 상태를 가지는 삼진법 등 다양한 종류의 삼진 논리가 존재한다.

나. 균형 삼진 논리

균형 삼진 논리는 -1(-), 0, +1(+) 세 가지 상태를 가진다. 2진법의 AND 연산은 MIN(최솟값) 연산에, OR 연산은 MAX(최댓값) 연산에 대응되며, NOT 연산에 대응되는 NEG 연산 세 가지의 기본 연산으로 표현되는 파생 연산이 존재한다.

Ⅲ. 연구 내용 및 방법

1. 사용 도구 및 환경

Unity 2022.3.14.f1을 사용하였으며, 스크립팅 언어로는 C#을 사용하였다.

2. 게이트

게이트가 활성화 신호를 받을 때만 값을 업데이트하도록 최적화하였다. 게이트의 추상 클래스를 작성하고, 게이트 종류별로 이를 상속받아 연산을 오버라이딩하였다. 각 게이트는 Input point와 Output point, 값을 표시하는 텍스트로 이루어져 있다. Input은 한 개의 연결을, Output은 여러 개의 연결을 가질 수 있도록 하였다.



그림 2 게이트의 구조




그림 1 게이트 순 서도

구현한 게이트는 Buf, Neg, Inc, Dec, Isminus, Iszero, Isplus, Notplus, Clampup, Clampdown, Min, Max, Antimax, Antimin, Xor, Sum, Cons, Any, Equals,

Decode로, 총 20종의 게이트를 구현하였다. 각각의 게이트를 Prefab으로 만들어 인스턴스화 할 수 있도록 하였다.

또한 게이트 업데이트 과정에서 오류를 예방하기 위해 각 게이트의 값 업데이트 사이 0.001초에서 0.1초 사이의 딜레이를 설정할 수 있도록 하였다.

3. GUI

GUI는 게이트를 선택하여 마우스로 배치하는 시스템과, 게이트를 연결하는 시스템, 게이트 삭제 및 출력값 시각화를 구현하였다. 게이트간 연결 표시는 LineRenderer를 이용하였다.

Ⅳ. 연구 결과

최종적인 결과물은 <그림 3>과 같다. 하단의 메뉴를 통해 게이트 배치, 삭제가 가능하며, 게이트의

입출력 지점을 클릭해 서로 연결할 수 있게 하였다. <그림 3>은 삼진 반가산기를 구현한 것으로, 모든 입력에 대하여 정상적인 출력을 확인할 수 있었다. 시뮬레이션의 소스 코드 및 바이너리는 https://github.com/hegelty/TernerayLogicGates에서 볼 수 있다.




그림 3 실제 작동 모습

V. 결론 및 제언

이 연구에서는 균형 삼진 논리 회로 시뮬레이션과 이를 통한 삼진 논리 회로 최적화를 가능하게 하였다. 모든 게이트가 진리표와 동일하게 작동하였으며, 메모리 회로 등 동시성을 이용한 회로도 정상 작동하였다. 향후 연구에서는 게이트 복제, 이진 호환 회로 등 추가적인 기능을 구현하며, 회로를 저장할 수 있도록 하여 상용 소프트웨어 수준의 기능을 제작하고자 한다.

■ 참고 문헌

- [1] 조성경. (2023). 3진법 기술 적용, 1000배 이상 초절전·고성능 반도체칩 개발 중 . *조선일보.* https://www.chosun.com/special_section/2023/11/17/O7RYSC3JJFC5HCEXOZI46LGHXU/
- [2] Douglas W. Jones. Standard Ternary Logic . (2012). THE UNIVERSITY OF IOWA Department of Computer Science. https://homepage.cs.uiowa.edu/~dwjones/ternary/logic.shtml#canonical.
- [3] Three-valued logic . (2023). https://en.wikipedia.org/wiki/Three-valued_logic.