

# Représentation binaires des nombres

## Table des matières

1	Objectifs	
2	Circuit à realiser	
3	Generateur de sinus 3.1 Table de sinus	
4	Operateurs 4.1 Inverseur 4.2 Additionneur 4.3 Multiplicateur 4.4 Concaténation 4.5 Vérification	
A	cronymes	

## 1 Objectifs


Ce laboratoire sert à mieux faire comprendre la représentation binaire des nombres signés.



## 2 Circuit à realiser

Le circuit utilisé dans ce laboratoire comprend un générateur de signal qui est composé d'un compteur qui tourne sur lui-même suivi d'une table qui délivre un sinus. L'entrée de cette table, qui est donnée par la sortie du compteur, constitue la phase du sinus.

Ce générateur est suivi de plusieurs opérateurs dont le comportement est à analyser.




 ${
m Figure}\ 1$  – Circuit du générateur de sinus et des opérateurs



## 3 Generateur de sinus

## 3.1 Table de sinus

Compléter le code VHDL de la table qui génère le sinus de la phase délivrée par le compteur.



 $FIGURE\ 2$  - Table de sinus

La phase est considérée comme un nombre non signé, codé sur 5 bits et variant donc entre 0 et 31.

Le sinus est un nombre signé (en complément à 2), codé sur 8 bits et variant dans la gamme de -127 à +127.

#### 3.2 Simulation

Effectuer une simulation pour vérifier la bonne fonctionnalité du générateur de fonction.



Veiller à ne pas afficher les sorties des opérateurs à étudier.



## 4 Operateurs

#### 4.1 Inverseur

Esquisser sur la figure suivante le comportement temporel du signal de sortie du bloc qui inverse tous les bits du signal. Déterminer les points caractéristiques du signal esquissé.




FIGURE 3 - Inverter

## 4.2 Additionneur

Esquisser sur la figure suivante le comportement temporel du signal de sortie du bloc qui additionne la constante d'addition  $(20_h)$  de la figure 1 au signal. Nous supposons une troncature du signal sur 8 bit. Déterminer les points caractéristiques du signal esquissé.




FIGURE 4 - Addierer

## 4.3 Multiplicateur

Esquisser sur la figure suivante le comportement temporel du signal de sortie du bloc qui multiplie le signal par la constante de multiplication  $(40_h)$  de la Figure 1.







FIGURE 5 - Multiplizierer

### 4.4 Concaténation

Esquisser sur la figure suivante le comportement temporel du signal de sortie du bloc qui concatène le signal comme Most Signifiant Bit (MSB)s avec la constante (Least Signifiant Bit (LSB)s) de la Figure 1.



 $Figure \ 6 - \text{Anf\"{u}gung}$ 

#### 4.5 Vérification

Effectuer une simulation pour vérifier la bonne fonctionnalité des opérateurs analysés.

## **A**cronymes

LSB Least Signifiant Bit. 5

MSB Most Signifiant Bit. 5



VHDL V ery High Speed Integrated Circuit Hardware Description Language. 3