

# Speicherelemente und Flipflops (üb. LAT)

## Übungslösungen Digitales Design

### 3 Flipflops

#### 3.1 Aufspürung von Übergängen

FlipFlop + XOR

#### 3.2 Schieberegister

The output  $Y$  is the same as the input  $X$  with a delay of 4 clock periods.


#### 3.3 Flipflop, durch ihre charakteristische Gleichung bezeichnet

DFF + MUX-2to1

#### 3.4 Teiler durch 2

-

#### 3.5 Ersatz eines Flipflop



#### 3.6 Schieberegister

The real question is build a D-FF with a T-FF (see ex.3.5 for the flipflop and ex.3.2 for the shift register)

#### 3.7 Asynchrone Nullsetzung

RC-lowpass + trigger

#### 3.8 Asynchrone Schaltung

Glitch for transition from 3 to 0

