

HEIRV32 (HEIRV32)

Course Architecture de l'ordinateur (CAr)



Orientation: Informatique et systèmes de communication (ISC)

Spécialisation: Data Engineering (DE)Cours: Architecture de l'ordinateur (CAr)Auteurs: Silvan Zahno, Axel Amand

Date: 26.06.2024 **Version**: v2.0



Contenu

1 Introduction	3
1.1 Microprocesseur HEIRV32 multi-cycle	4
2 Spécifications	
2.1 Fonctions	5
2.2 Fonctions supplémentaires	6
2.3 Projet HDL-Designer	7
2.4 Blocs fournis	8
3 Composants	9
3.1 Carte FPGA EBS	
3.2 Boutons et LED	9
3.3 LED supplémentaires	10
3.4 Boards optionnelles	10
4 Evaluation	
5 Guide	12
5.1 Architecture générale	12
5.2 Control Unit	16
5.3 Simulation	18
5.4 Code	
5.5 Tips	
Bibliographie	



1 | Introduction

L'objectif du projet est d'appliquer directement les connaissances acquises à la fin du semestre à l'aide d'un exemple pratique. Il s'agit de créer un processeur RISCV réduit pour exécuter un petit programme assembleur. Le processeur peut être simulé et déployé sur une FPGA. La connexion avec le monde extérieur peut se faire à l'aide de boutons et de leds. Ce système de processeur est représenté dans la Fig. 1.




Fig. 1. – Équipement du système (EBS3)

Le but est de réaliser les Specification minimales définies au Chapitre 2.

Les étudiants peuvent, en option, ajouter des fonctions supplémentaires : il est possible d'implémenter un protocole de communication, utiliser d'autres boards d'extension ...



1.1 Microprocesseur HEIRV32 multi-cycle

L'architecture single-cycle, complétée lors d'un laboratoire précédent, permet une approche simple de l'architecture RISCV . Elle comporte toutefois plusieurs problèmes :

- la mémoire du programme et des données sont séparées
 - nécessite d'implémenter deux puces pour un seul programme
- les mémoires sont accédées de façon asynchrone
 - ▶ les mémoires vendues sur le marché ne supportent que l'accès synchrone aux données
 - ▶ la place prise par la logique de décodage devient considérable : HEIRV32 single-cycle ne supportait que 2^5 instructions
 - les capacités de telles mémoires seraient bien inférieures à celles disponibles aujourd'hui
- la vitesse du processeur est limitée par l'instruction la plus longue
 - ▶ les seules améliorations possibles n'étant plus que l'évolution des technologies de transistor ainsi que la réduction des longeurs de rootage

Fondamentalement, les instructions se décomposent en 5 étapes :

- Fetch : l'instruction est récupérée de la mémoire
- Decode : l'instruction est décodée : funct3, funct7, réglages de l'ALU et des sources ...
- Execute : l'opération spécifiée est exécutée
- Memory : accède à des données spécifiques de la mémoire (facultatif)
- Writeback : enregistre des données dans la mémoire (facultatif)

Toutes les instructions ne nécessitant pas l'exécution de chaque étape, ces dernières peuvent être dissociées, séparées par un coup de clock ⇒ multi-cycle. Ainsi, la fréquence d'horloge peut être augmentée, la vitesse étant désormais limitée par l'étape la plus lente.

Les instructions les plus courtes ne nécessitant que 3 à 4 étapes bénéficieront d'un traitement plus rapide.

Les mémoires utilisées sont maintenant synchrones.



Cette architecture ouvre aussi la voie à l'implémentation d'un système de pipeline (c.-à-d. charger une instruction à chaque coup de clock), de prédiction de branchements, et toute autre technique permettant d'accélérer le fonctionnement général du processeur.

Seul le multi-cycle est abordé ici.

1.1.1 Reference Documents

[1]-[29]



2 | Spécifications

2.1 Fonctions

Les fonctions de base sont définies comme suit :

- La FPGA implémente un microprocesseur RISCV 32-bits, multi-cycle, dont le fonctionnement est confirmé par simulation puis par déploiement sur une puce physique
- Le microprocesseur implémenté doit au moins supporter les instructions suivantes :
 - ► Les instructions de type R : add, sub, and, or, slt
 - Les instructions de type I : addi, andi, ori, slti
 - ► Les instructions Mémoire : lw, sw
 - ▶ Les instructions de Saut: beq, jal
- En utilisant les commandes supportées, écrire un code assembleur capable de :
 - détecter l'appui des boutons de la carte électronique boutons-LEDs-LCD Fig. 5 et agir en fonction
 - ▶ contrôler les leds de la carte électronique boutons-LEDs-LCD Fig. 5
 - démontrer les fonctionnalités du processeur

Pour contrôler les LED, il suffit d'écrire le registre x30.

Pour lire les boutons, il suffit de lire le registre x31. Une écriture sur ce registre ne modifie pas sa valeur.



La fonction exacte des 2 boutons et des 8 LED s est au choix des étudiants.




Fig. 2. - RISCV Circuit matériel



2.2 Fonctions supplémentaires



Les fonctions supplémentaires permettent d'obtenir quelques points supplémentaires

En option, il est possible :

- De réimplémenter le bloc ALU graphiquement
- De réimplémenter le bloc Immediate graphiquement
- D'écrire un code capable de travailler avec les Boards optionelles Chapitre 3.4 ou les chips embarqués sur la board FPGA
 - ► Contrôle d'un moteur par génération d'une PWM
 - ▶ Transmission de texte par UART
 - ▶ Gestion d'une LED RGB sérielle type WS2812
 - ٠...



2.3 Projet HDL-Designer

Un projet HDL-Designer prédéfini peut être téléchargé sur Git ou cloné par Cyberlearn. La structure de fichier du projet se présente comme suit:

```
did\_heirv
                      # Project and files for programming the fpga
+--Board/
                      # Complete VHDL file including PIN-UCF file
   +--concat/
                     # Board-related VHDL files
   +--hds/
  +--ise/
                     # Xilinx ISE project
  +--diamond/
                     # Lattice Diamond project
+--HEIRV32/
                     # Library for the components of the student solution
                    # Library for the simulation testbenches
+--HEIRV32\ test/
                     # External libraries which can be used e.g. gates, io, sequential
+--Libs/
+--Prefs/
                      # HDL-Designer settings
                     # HDL-Designer scripts
+--Scripts/
+--Simulation/
                    # Modelsim simulation files
                     # Folder with additional documents relevant to the project
+--doc/
  +--Board/
                     # All schematics of the hardware boards
   +--Components/
                     # All data sheets of hardware components
   +--HEIRV32\_MC\-x # This doc
+--heirv32\-asm/
                      # Dedicated assembler for HEIRV32 (doc and execs)
                      # Pictures
+--img/
```



Le chemin d'accès au dossier du projet ne doit pas contenir d'espaces.



Le dossier **doc**/ contient de nombreuses informations importantes: fiches techniques, évaluation de projet et documents d'aide pour HDL-Designer, pour n'en citer que quelques-uns.

Les signaux du top-level se présentent comme suit :




Fig. 3. – Circuit Toplevel vide



Les signaux disponibles sont les suivants :

- **btns** : valeurs des boutons S0 et S1 de la carte électronique bouteon-LEDS-LCD Fig. 5. Liés aux registre x31.
- clk : horloge du système, cadencée à 50MHz pour les boards EBS3 et 66 MHz pour les boards EBS2
- **en** : signal d'activation du processeur. Lorsque ce signal est à '1', le processeur tourne normalement. Sinon, les étapes du pipeline sont bloquées. Le bouton S4 active et désactive le signal **en**, tandis que le bouton S3 permet de faire du step by step (détecte l'appui sur le bouton et active le signal **en** pendant un seul coup de clock).
- rst : reset du système, asynchrone
- dbg_leds : signal de debug, permet d'activer des LED selon l'état du système. Ne sont pas liées au registre x30.
- leds : LED de la carte carte électronique bouteon-LEDS-LCD Fig. 5 activées selon le registre x30

2.4 Blocs fournis

Les bibliothèques **HEIRV32** et **HEIRV32_MC** contiennent quelques blocs pré-fabriqués pour guider et aider au développement :

- HEIRV32 MC
 - controlUnit : bloc pour le décodage des instructions
 - ► heirv32_mc : top-level
 - instructionDataManager : mémoire du programme groupant instructions et data, capable de lecture et écriture
- HEIRV32
 - ► ALU: une version de l'ALU capable d'addition, soustraction, AND, OR, et SLT pour les tests
 - ▶ **buffer*Enable** : buffer clockés (bascules) avec entrée enable
 - extend: bloc d'extension de l'instruction pour les tests, supportant les instructions I, S, B et J
 - mux4TolULogVec : mux 4 vers 1 de std_ulogic_vector
 - ► registerFile : bloc de gestion des 32 registres, remplaçant x31 par le vecteur btns registre de lecture des boutons et x30 par le vecteur leds registre d'écriture des leds -

La librairie **Board** contient la logique de mise en forme des signaux, prévue pour le déploiement du circuit sur FPGA.

La librairie HEIRV32_test contient un testeur lié au code Simulation/code_sim.s.



Le simulateur est réglé par défaut pour EBS3. Pour le modifier, ouvrez le bloc heirv32 mc tb et modifiez la constante

```
constant c_clockFrequency : real := 50.0E6;
en
constant c clockFrequency : real := 66.0E6;
```



3 | Composants

Le système se compose de 3 platines matérielles différentes, visibles dans la figure Fig. 1.

- Une carte de développement FPGA, voir figure Fig. 4.
- Une carte de contrôle à 4 boutons et 8 LED, voir figure Fig. 5.
- Deux cartes LED PMod, voir figure Fig. 6.

3.1 Carte FPGA EBS

La carte principale est la carte de développement de laboratoire FPGA EBS 3 de l'école. Elle héberge une puce Lattice LFE5U-25F FPGA et dispose de nombreuses interfaces différentes (Universal Asynchronous Receiver Transmitter,Peripheral Module, PPT, Ethernet). L'oscillateur utilisé produit un signal d'horloge (clock) avec une fréquence de $f_{\rm clk}=100{\rm MHz}$, réduit en interne par PLL à $f_{\rm clk}=50{\rm MHz}$.




Fig. 4. - Carte électronique FPGA

3.2 Boutons et LED

La platine avec boutons et les LED [8] est connectée à la motherboard. Elle possède 4 boutons et 8 LED qui peuvent être utilisés dans le design. Si on le souhaite, cette platine peut être équipée d'un affichage LCD [30], [9].




Fig. 5. – Carte électronique boutons LED LCD [8]



10 / 22

3.3 LED supplémentaires

Il est possible d'étendre le nombre de LED pour le debug grâce à des boards d'extension dédiées.



Fig. 6. - LED PMod

3.4 Boards optionnelles

Pour ajouter de la fonctionnalité à votre circuit, il est possible d'utiliser dievrses cartes d'extension. Leurs documentations sont données sous le dossier doc/ext_boards.



Fig. 7. - Inputs: PMod BTN [19], [20], PMod CON1 [21], [22], PMod CON3 [23], [24]




Fig. 8. - Outputs: PMod OD1 [26], [27], PMod BB [17], [18]




Fig. 9. – I/Os: PMod MAXSONAR [25], [29], PP-MATRIX [28]



4 | Evaluation

Dans le dossier doc/, le fichier evaluation-bewertung-riscv.pdf montre le schéma d'évaluation détaillé, tableau Tableau 1.

La note finale contient le rapport, le code ainsi qu'une présentation de votre système.

Aspects évalués		Points	
Rapport		50	
Introduction	3		
Spécification	5		
Projet	15		
Vérification et validation	10		
Intégration	9		
Conclusion	3		
Aspects formels du rapport	5		
Fonctionnalité du circuit		30	
Qualité de la solution		10	
Présentation		10	
Total		100	

Tableau 1. – Grille d'évaluation



La grille d'évaluation donne des indications sur la structure du rapport. Pour un bon rapport, consultez le document « Comment rédiger un rapport de projet » [13].



5 | Guide

Pour commencer le projet, procédez de la manière suivante :

- Lisez attentivement les spécifications et les informations présentées.
- Examinez le matériel grâce au programme préinstallé ainsi que le projet HDL-Designer.
- Parcourez les documents dans le dossier doc/ de votre projet.
- Analysez en détail les blocs qui existent déjà.
- Développez un schéma fonctionnel détaillé. Vous devez pouvoir expliquer les signaux et leurs fonctions.
- Implémentez et simulez les différents blocs.
- Testez la solution sur la FPGA et trouvez les éventuelles erreurs 🤻
- Ecrivez et déployez votre propre code.

5.1 Architecture générale

Proposez d'abord une architecture sans implémenter de bloc s'axant autour du principe multi-cycle:



Fig. 10. – Pipeline RISCV

5.1.1 Instruction lw

La création du design s'axe autour de la mémoire de programme en réfléchissant à l'instruction **lw**, instruction nécessitant les 5 étapes du pipeline:

• Fetch: le program counter **PC** sélectionne de l'information en mémoire, générant un bus **data** (**RD**) et **instruction** (**instr**). Les bus sont séquentiels: RD est lu de la mémoire à chaque coup de clock, tandis que Instr. n'est mis à jour que si l'entrée IRWrite est à '1'.




Fig. 11. - Fetch

- Decode:
 - ▶ l'adresse de base est contenue dans le bus Instr., bits 19 downto 15. Ils sont utilisés comme adresse pour sélectionner le registre RD1.
 - ▶ la valeur immédiate est donnée dans les bits 31 downto 20, dont le signe doit être étendu. Pour ça, le bloc **extend** permet, grâce à deux bits de contrôle, de définir si la valeur est codée sur 12, 13 ou 21 bits et donc d'étendre le signe de la valeur.
 - ▶ les registres (ici RD1) sont mis à jour à chaque coup de clock.






Fig. 12. - Decode

• Execute: la valeur immédiate est ajoutée au registre lu au travers de l'ALU pour déterminer l'adresse à accéder en mémoire. La bascule de sortie permet une nouvelle fois de séparer cette étape du reste du pipeline.




Fig. 13. - Execute

• Mem. Access : la valeur calculée est utilisée pour relire la mémoire. A cet effet, un multiplexeur est ajouté afin de sélectionner entre le PC ou la valeur de l'ALU, contrôlé par le signal **AdrSrc**.




Fig. 14. – Memory Access

• Write Back: la dernière étape est d'écrire le registre de destination spécifié par les bits 11 downto 7 du bus Instr. Le signal **RegWrite** charge le registre pointé par A3 au prochain coup de clock. Cette valeur peut provenir du résultat de l'ALU comme ici ou de la donnée elle-même. Un multiplexeur, contrôlé par le signal **ResultSrc**, est ajouté:




Fig. 15. - Write Back



En parallèle de tout ça, le compteur de programme doit être incrémenté. Cela était fait avec un additionneur séparé dans l'architecture single-cycle. Hors, ici, il est possible d'utiliser l'ALU pendant l'étape de fetch car aucun calcul n'est nécessaire. Deux multiplexeurs sont ajoutés pour contrôler les sources de l'ALU, contrôlées par les signaux AdrSrcA et AdrSrcB. Ici, le PC est chargé sur A pendant que B charge la valeur 4, l'ALU étant réglé sur addition. Le calcul, devant être utilisé immédiatement (PC doit être enregistré pour l'utiliser plus tard), la bascule du résultat de l'ALU est bypassée et le signal ajouté au multiplexeur de sortie. L'entrée enable contrôlée par PCWrite est à '1', permettant de sauvegarder PCNext (= PC + 4) sur PC :




Fig. 16. - PC + 4

Les signaux de contrôle sont générés par le bloc controlUnit abordé plus bas.

5.1.2 Signal en

L'entrée **en** permet de couper le fonctionnement du processeur. TOUTES les étapes du pipeline doivent être bloquées si cette entrée est à '0'. Modifiez votre architecture pour prendre ce signal en compte là où il est nécessaire.

5.1.3 Instruction sw

Dans le même raisonnement, étendre le système pour supporter sw:

- Fetch : lit l'instruction depuis la mémoire pointée par PC.
- Decode : charge le registre spécifiant l'adresse de base sur RD1. Aussi, charge le registre contenant l'information à sauvegarder sur RD2.
- Execute : ajoute la valeur immédiate à l'adresse de base à travers l'ALU, afin de pointer vers l'adresse mémoire.
- Write Back : enregistre la valeur en mémoire grâce au signal MemWrite.

5.1.4 Instruction Type R - I

Réfléchir ensuite aux chemins nécessaires pour les instructions de type R et I.

5.1.5 Instruction beq

Ajouter l'instruction beq qui compare deux registres et modifie le PC si ces derniers sont égaux:

• Fetch : lit l'instruction depuis la mémoire pointée par PC.



- Decode: charge les deux registres à comparer. Comme l'ALU n'est pas utilisé, l'adresse en cas de saut peut être calculée. Toutefois, le PC s'est déjà incrémenté. Il est donc nécessaire d'enregistrer une ancienne valeur de PC à l'étape précédente afin de la charger sur la source A de l'ALU. La source B est la valeur immédiate.
- Execute : soustraie les deux registres et met le signal **zero** à '**1**' si le résultat est 0. Dans ce cas, le bloc de contrôle met le signal **PCWrite** à '**1**', signal permettant de charger le bus Result sur PC. Ainsi, la valeur de saut (sortie de l'ALU de l'étape précédente) est chargée (a == b, PC = PC + imm.). Sinon, PCWrite reste à '**0**' et le PC n'est pas modifié ($a \neq b$, PC = PC + 4).

5.1.6 Instruction jal

Finalement, ajouter l'instruction jal qui saute après avoir enregistré l'adresse de retour :

- Fetch : lit l'instruction depuis la mémoire pointée par PC.
- Decode : calcule l'adresse de saut.
- Execute : enregistre l'adresse de saut comme nouveau PC tout en calculant l'adresse de retour à enregistrer dans le registre de destination.
- Write Back : enregistre l'adresse de retour dans le registre de destination.



5.2 Control Unit

Il manque encore un bloc de contrôle permettant de suivre l'étape actuelle selon le pipeline précité et générant les divers signaux de contrôle. Pour simplifier le travail, séparez la génération de signaux en trois blocs distincts:




Fig. 17. - Control unit



Les instructions du set RV32I sont séparées en 6 types : R, I, S, B, U et J. Il est logique que deux instructions du même type suivent le même traitement. Si ce n'était pas le cas, chaque instruction devrait être traitée différement par le bloc controlUnit. On en dénombre 40 rien que pour le set de base, set ne permettant pas de faire tourner un OS !



5.2.1 Bloc ALU

L'ALU réalise les fonctions arithmétiques et logiques selon la table suivante:

ALU Control	Operation	
000	add	
001	sub	
010	AND	
011	OR	
101	Set Lesser Than	
Others	-	

Tableau 2. – Table de commande du bloc ALU

5.2.2 Bloc Extend

Le bloc extend se base sur le type d'instruction donné par **immSrc** pour extraire et étendre le signe de la valeur immédiate:

immSrc	Туре
00	I
01	S
10	В
11	J

Tableau 3. - Table de commande du bloc extend

5.2.3 Signal ALUOp

Afin d'éviter les doublons, $op_{\{[6:0]\}}$ n'est pas repris dans le bloc <code>aluDecoder</code>. A la place, <code>mainDecoder</code> génère le signal <code>ALUOp</code>, plus petit, qui regroupe plusieurs types d'instructions travaillant de la même manière, selon un code arbitraire. Par exemple, <code>addi x2</code>, <code>x3</code>, <code>30</code> et <code>add x2</code>, <code>x3</code>, <code>x4</code> effectuent tous deux une opération d'addition. Les instructions I et R sont donc groupées sous le même code.

La table suivante présente cette idée d'unification et liste les cas spéciaux pour le décodage:

ALUOp	funct3	${\rm Op_5/funct7_5}$	instr	$\mathrm{ALUControl}_{[2:0]}$
00			lw, sw	000 (add)
01			beq	001 (sub)
10	000	00, 01, 10	add / addi	000 (add)
10	000	11	sub	001 (sub)
10	010		slt / slti	101 (slt)
10	110		or / ori	011 (or)
10	111		and / andi	010 (and)

Tableau 4. - Table de commande du bloc ALUDeocder



5.3 Simulation

Pour simuler le circuit complet, un banc de test est disponible sous HEIRV32_test/heirv32_mc_tb. Il exécute le code donnée sous Simulation/code_sim.s.

5.3.1 Compréhension

Ouvrez et analysez le code donnée.

- Quelles sont les instructions exécutées ?
- Est-il un bon candidat pour confirmer le fonctionnement de votre processeur ?

5.3.2 Automatisation des tests

Le testeur <code>HEIRV32_test/heirv32_mc_tester</code> affiche un signal <code>testInfo</code> sur la simulation permettant de savoir théoriquement quelle instruction devrait être en train de s'exécuter. En cas de nonfonctionnement du processeur, cette information ne vaut rien.

Il est aussi possible d'automatiser les tests grâce à la procédure :

```
procedure checkProc(
                        string;
   msq:
                        unsigned(31 downto 0);
   ALUControlArg: std_ulogic_vector(2 downto 0);
ALUSrcAArg: std_ulogic_vector(1 downto 0);
ALUSrcBArg: std_ulogic_vector(1 downto 0);
   IRWriteArg :
                        std_ulogic;
   PCWriteArg :
                       std ulogic:
   adrSrcArg :
                       std_ulogic:
   immSrcArg :
                        std_ulogic_vector(1 downto 0);
   memWriteArg : std_ulogic;
regwriteArg : std_ulogic;
   resultSrcArg : std_ulogic_vector(1 downto 0)) is
begin
end procedure checkProc;
```

Elle est utilisée dans la boucle du testeur telle que

Complétez le testeur avec les valeurs auxquelles vous vous attendez.

Confirmez le fonctionnement de votre circuit.



5.4 Code

Une fois l'architecture validée par simulation, il est possible de flasher la FPGA.

Pour ça, la librairie Board contient le top-level. Le code flashé est celui sous Simulation/code_mc_ebs3_bram.txt, qui n'est autre que la compilation du code Simulation/code_mc_ebs3.s.



Le code Simulation/code_mc_ebs3.s donné est vide, à l'inverse de Simulation/code_mc_ebs3_bram.txt. A vous d'écrire un nouveau code une fois le fonctionnement du circuit validé.

5.4.1 Contrôle par équivalence

Flashez dans un premier temps le code de test donné et assurez-vous qu'il fonctionne de la même manière que celui déjà disponible sur la board.

Référez-vous au document doc/Board_LFE5U-25F.pdf pour se faire.

5.4.2 Code personnalisé

Lorsque le circuit est fonctionnel, écrivez votre propre code dans **Simulation/code_mc_ebs3.s** capable de réagir aux appuis sur les deux boutons ainsi que d'allumer des LED :

- Ecrire une valeur sur le registre $\mathbf{x30}$ permet d'allumer les LED . La LED 0 correspond au bit 0, la LED 1 au bit 1 ...
- Lire le registre x30 donne l'état actuel des LED.
- Lire les boutons se fait en lisant le registre x31. Le bit 0 correspond au bouton S0, le bit 1 au bouton S1.
- Ecrire le registre **x31** ne le modifie pas.



N'oubliez pas de recompiler votre code grâce à au logiciel **HEIRV32-ASM**, fourni sous le dossier du même nom, AVANT de passer sur la synthèse du circuit!



5.5 Tips

Ci-joint quelques conseils supplémentaires pour éviter les problèmes et les pertes de temps:

- Divisez le problème en différents blocs : utilisez pour cela le document Toplevel vide. Il est recommandé d'avoir un mélange équilibré entre le nombre de composants et la taille/complexité de ces derniers.
- Analysez les différents signaux d'entrée et de sortie, leurs types, leurs tailles ... Il est conseillé d'utiliser en partie les fiches techniques.
- Respectez le chapitre DiD « Méthodologie de conception de cicuits numériques (MET) » lors de la création du système. [11].
- Respectez la marche à suivre incrémentale proposée. Abusez des tests dès que possible.
- Sauvegardez et documentez vos étapes intermédiaires. Les architectures n'ayant pas fonctionnées, les codes basiques pour tester l'architecture ... sont autant de matière à ajouter au rapport.



N'oubliez pas de vous amuser.





Bibliographie

- [1] A. Waterman, K. Asanovic, et F. Embeddev, « RISC-V Instruction Set Manual, Volume I: RISC-V User-Level ISA ». Consulté le: 4 juin 2022. [En ligne]. Disponible sur: https://www.five-embeddev.com//riscv-isa-manual/latest/riscv-spec.html
- [2] F. Embeddev, « RISC-V Quick Reference ». Consulté le: 4 juin 2022. [En ligne]. Disponible sur: https://www.five-embeddev.com//quickref/tools.html
- [3] S. L. Harris et D. M. Harris, « Digital Design and Computer Architecture RISC-V Edition », *Digital Design and Computer Architecture*. Elsevier, p. IBC1–IBC2, 2022. doi: 10.1016/B978-0-12-820064-3.00025-8.
- [4] D. A. Patterson et J. L. Hennessy, *Computer Organization and Design RISC-V Edition*, Second Edition. Elsevier, 2021.
- [5] Xilinx, « Spartan-3 FPGA Family ». Consulté le: 20 novembre 2021. [En ligne]. Disponible sur: https://www.xilinx.com/products/silicon-devices/fpga/spartan-3.html
- [6] Xilinx, « Datasheet Spartan-3E FPGA Family ». 2008.
- [7] Silvan Zahno, « Schematic: FPGA-EBS v2.2 ». 2014.
- [8] Silvan Zahno, « Schematic: Parallelport HEB LCD V2 ». 2014.
- [9] Electronic Assembly, « Datasheet: DOGM Graphics Series 132x32 Dots ». 2005.
- [10] François Corthay, Silvan Zahno, et Christophe Bianchi, « Methodologie Für Die Entwicklung von Digitalen Schaltungen ». 2021.
- [11] François Corthay, Silvan Zahno, et Christophe Bianchi, « Méthodologie de Conception de Cicuits Numériques ». 2021.
- [12] Christophe Bianchi, François Corthay, et Silvan Zahno, « Wie Verfasst Man Einen Projektbericht? ». 2021.
- [13] Christophe Bianchi, François Corthay, et Silvan Zahno, « Comment Rédiger Un Rapport de Projet? ». 2021.
- [14] S. Zahno, « CAr RISC-V Summary (RISC-V) », 2022.
- [15] D. Inc, « Pmod 8LD Reference Manual ». 2015.
- [16] D. Inc, « Pmod 8LD Schematics ». 2008.
- [17] D. Inc, « Pmod BB Reference Manual ». 2016.
- [18] D. Inc, « Pmod BB Schematics ». 2007.
- [19] D. Inc, « Pmod BTN Reference Manual ». 2016.
- [20] D. Inc, « Pmod BTN Schematics ». 2005.
- [21] D. Inc, « Pmod CON1 Reference Manual ». 2015.
- [22] D. Inc, « Pmod CON1 Schematics ». 2015.
- [23] D. Inc, « Pmod CON3 Reference Manual ». 2016.



- [24] D. Inc, « Pmod CON3 Schematics ». 2005.
- [25] D. Inc, « Pmod MAXSONAR Reference Manual ». 2015.
- [26] D. Inc, « Pmod OD1 Reference Manual ». 2016.
- [27] D. Inc, « Pmod OD1 Schematics ». 2006.
- [28] Laurent Gauch, « Schematic: HEB Dot Matrix v1.0 ». 2003.
- [29] Maxbotix, « LV-MAXSONAR-EZ Datasheet ». 2021.
- [30] Sitronix, « Datasheet Sitronix ST7565R 65x1232 Dot Matrix LCD Controller/Driver ». 2006.