Architektur (üb. ARC)

Übungen Computerarchitektur

1 Architektur

1.1 Stack-Architektur

Auswertung des Ausdrucks $\frac{(a+b)^2}{\pi} * (a+b+c)$ unter Verwendung eines stack-basierten Prozessors.

a) Schreibe Pseudo-Code der Berechnung.

b) Wie viele direkte und indirekte Speicherreferenzen sind bei einer unendlichen Stackgrösse ?

c) Wie viele direkte und indirekte Speicherreferenzen sind bei einer Stackgrösse von 2 erforderlich?

1.2 Stack-Architektur

Auswertung des Ausdrucks $\frac{(a+b)^2}{\pi} * (a+b+c)$ unter Verwendung eines stack-basierten Prozessors.

a) Schreibe Pseudo-Code der Berechnung.

b) Wie viele direkte und indirekte Speicherreferenzen sind bei einer Stackgrösse von 4 erforderlich?

c) Wie viele direkte und indirekte Speicherreferenzen sind bei einer Stackgrösse von 3 erforderlich?

d) Wie viele direkte und indirekte Speicherreferenzen sind bei einer Staclgrösse von 2 erforderlich?

2 Single-Cycle RISC-V

2.1 Single-Cycle-Prozessorbetrieb

Bestimmen Sie die Werte der Steuersignale und die Teile des Datenpfads, die bei der Ausführung einer **and**-Anweisung verwendet werden. Zeichnen Sie direkt auf dem Bild das Innenleben des Prozessors.



2.2 Einzelzyklus mit Anweisung `jal` verlängern

Zeigen Sie, wie der gegebene RISC-V-Einzyklusprozessor so geändert werden kann, dass er den Sprung- und Verknüpfungsbefehl **`jal`** unterstützt. **`jal`** schreibt $PC + 4$ nach rd und ändert den PC auf die Sprungzieladresse $PC + imm$.



2.3 Einzelzyklus-Prozessorleistung

Ein mit einem 7-nm-CMOS-Fertigungsprozess hergestellter Prozessor weist die folgenden Zeitmerkmale auf.

Element	Parameter	Delay(ps)
Register clk-to-Q	t_{pcq}	40
	t_{pcq}	40
	t_{setup}	50
	t_{mux}	30
	t_{AND_OR}	20
	t_{ALU}	120
	t_{dec}	25
	t_{ext}	35
	t_{mem}	200
	t_{RFread}	100
	$t_{RFSetup}$	60

Verzögerung der Schaltungselemente