Architecture (ex. ARC)

Exercises Architecture des ordinateurs

1 Architecture

1.1 Stack-Architecture

Évaluez l'expression $\frac{(a+b)^2}{\pi} * (a + b + c)$ en utilisant une pile d'évaluation de processeur.

a) Écrire pseudo code du calcul.

b) Combien de références mémoire directes et indirectes sont nécessaires pour une taille de pile infini ?

c) Combien de références mémoire directes et indirectes sont nécessaires si la taille de la pile est de 2 ?

1.2 Stack-Architecture

Évaluez l'expression $\frac{(a+b)^2}{\pi} * (a + b + c)$ en utilisant une pile d'évaluation de processeur.

a) Écrire pseudo code du calcul.

b) Combien de références mémoire directes et indirectes sont nécessaires pour une taille de pile de 4 ?

c) Combien de références mémoire directes et indirectes sont nécessaires dans le cas d'une taille de pile de 3 ?

d) Combien de références mémoire directes et indirectes sont nécessaires si la taille de la pile est de 2 ?

2 Single-Cycle RISC-V

2.1 Fonctionnement du processeur à cycle unique

Déterminez les valeurs des signaux de commande et les portions du chemin de données qui sont utilisées lors de l'exécution d'une instruction **and**. Dessinez directement sur l'image le fonctionnement interne du processeur.



2.2 Prolonger le mono-cycle avec l'instruction `jal`

Montrez comment modifier le processeur RISC-V à mono-cycle donné pour prendre en charge l'instruction de saut et de liaison **`jal`**. **`jal`** écrit $PC + 4$ dans rd et modifie le PC à l'adresse cible du saut $PC + imm$.



2.3 Performance du processeur à mono-cycle

Un processeur construit avec un processus de fabrication CMOS de 7 nm présente les caractéristiques de timing suivantes.

Element	Parameter	Delay(ps)
Register clk-to-Q	t_{pcq}	40
	t_{pcq}	40
	t_{setup}	50
	t_{mux}	30
	t_{AND_OR}	20
	t_{ALU}	120
	t_{dec}	25
	t_{ext}	35
	t_{mem}	200
	t_{RFread}	100
	$t_{RFSetup}$	60

Délai des éléments du circuit