

Verkabelter Multiplizierer

Labor Digitales Design

Inhalt

1	Ziel	. 1
2	Multiplizierer für natürliche Zahlen	. 2
	2.1 Algorithmus	. 2
	2.2 Analyse	. 2
	2.3 Schaltung	. 3
	2.4 Erstellung	. 3
	2.5 Simulation	. 4
3	Multiplizierer für Arithmetische Zahlen	. 5
	3.1 Algorithmus	. 5
	3.2 Analyse	. 5
	3.3 Erstellung	. 5
	3.4 Simulation	. 6
4	Analyse	. 7

1 | Ziel

In diesem Labor beschäftigen Sie sich mit der Implementierung von Multiplizierern für natürliche und arithmetische Zahlen. Sie lernen, wie Multiplikationsalgorithmen in Hardware realisiert werden und welche Besonderheiten bei der Verarbeitung von binären Zahlen berücksichtigt werden müssen.

Durch die schrittweise Entwicklung eines Multiplizierers für natürliche Zahlen und dessen Erweiterung auf arithmetische Zahlen im Zweierkomplement gewinnen Sie ein vertieftes Verständnis für digitale Schaltungen. Dabei setzen Sie verschiedene logische Bausteine ein und analysieren deren Verhalten unter Berücksichtigung von Berechnungsverzögerungen.



2 | Multiplizierer für natürliche Zahlen

In diesem Abschnitt entwickeln Sie einen Multiplizierer für natürliche Zahlen, also für nichtnegative Ganzzahlen, die in Binärform gespeichert sind.

2.1 Algorithmus

Abbildung 1 stellt den Algorithmus zur Multiplikation zweier binärer Zahlen dar. Dieser basiert auf der Berechnung von Teilprodukten, die anschliessend summiert werden. Diese Methode entspricht dem schriftlichen Multiplizieren im Dezimalsystem, nur dass hier binäre Stellen verwendet werden. Jedes Teilprodukt entsteht durch die Multiplikation einer Zahl mit einer einzelnen Binärstelle der anderen Zahl. Die resultierenden Teilprodukte werden dann bitweise nach rechts verschoben und aufaddiert, um das Endergebnis zu erhalten.

				a_3	a_2	a_1	a_0	
				\times b ₃	\mathbf{b}_2	\mathbf{b}_1	b_0	
	1	b _{2*} a ₃	b _{1*} a ₃ b _{2*} a ₂	b _{0*} a ₃ b _{1*} a ₂ b _{2*} a ₁	b ₀ *a ₂ b ₁ *a ₁ b ₂ *a ₀	b _{0*} a ₁ b _{1*} a ₀	b _{0*} a ₀	
	b _{3*} a ₃	b _{3*} a ₂	b _{3*} a ₁	b _{3*} a ₀				
p ₇	p_6	p_5	p_4	p_3	p_2	p_1	p_0	
Abbildung 1 - Multiplikationsalgorithmus								

2.2 Analyse

Zuerst werden wir die Multiplikationen von 2 natürlichen Zahlen (unsigned) mit 4 Bits codiert analysieren. Die Multiplikation von 2 Zahlen mit 4 Bits ergibt ein Produkt mit 8 Bits. Wie es im Abbildung 1 erssichtlich ist.



Bestimmen Sie die grösstmögliche sowie die kleinstmögliche Zahl welche mit diesem Multiplizierer erreicht werden kann.

Erweiternd bestimmen Sie die Anzahl der Bits, die das Produkt zweier natürlicher Binärzahlen benötigt, die mit n_1 bzw. n_2 Bits codiert sind.



2.3 Schaltung

Abbildung 2 zeigt die Schaltung eines Multiplizierers, welcher nach dem oben angegebenen Algorithmus arbeitet.




Abbildung 2 - Architektur des Multiplizierers

2.4 Erstellung

Erstellen Sie die Schaltung des Multiplizierers der Abbildung 2. Einige Schaltungselemente sind im Block MUL/mul4Unsigned bereits vorgegeben. Ergänzen Sie die fehlenden Elemente, um die Funktionalität des Multiplizierers zu gewährleisten.



Mit Hilfe von INV, UND, ODER und XOR Gattern, ergänzen Sie das hierarchische Schema des Multiplizierers der Abbildung 2.



2.5 Simulation

Jede implementierte Schaltung muss korrekt getestet werden. Die Testbench MUL_test/mul4Unsigned_tb muss die vollständige Funktion der Schaltung überprüfen. Wie wird dies im Falle des Testers MUL_test/mul4Unsigned_tester realisiert?



Simulieren Sie die Testbench MUL_test/mul4Unsigned_tb mit der Simulationsdatei \$SIMULATION_DIR/MUL1.do.



3 | Multiplizierer für Arithmetische Zahlen

In diesem Abschnitt erweitern Sie den zuvor implementierten Multiplizierer auf arithmetische Zahlen, also Zahlen, die im Zweierkomplement dargestellt sind. Dies ermöglicht die Multiplikation sowohl positiver als auch negativer Ganzzahlen.

3.1 Algorithmus

Abbildung 3 stellt den Algorithmus von Baugh-Wooley zur Multiplikation von zwei im Zweier-Komplement codierten arithmetischen Zahlen (signed) mit derselben Anzahl an Bits dar. Im Vergleich zum Abbildung 1 werden hier mehere zusätzlich Additionen sowie Invertierungen durchgeführt, um das korrekte Ergebnis zu erhalten.

				a_3	a_2	a_1	a_0
				\times b ₃	b_2	b_1	b_0
			1	b _{0*} a ₃	b ₀ *a ₂	b _{0*} a ₁	b ₀ *a ₀
			b _{1*} a ₃	b_1*a_2	$b_{1}*a_{1}$	b_1*a_0	
		b_2*a_3	b_2*a_2	b_2*a_1	b_2*a_0		
1	b _{3*} a ₃	b _{3*} a ₂	b _{3*} a ₁	b _{3*} a ₀			
p ₇	p_6	p_5	p ₄	p_3	p_2	p_1	p_0

Abbildung 3 - Multiplikationsalgorithmus für Zahlen im Zweier-Komplement

3.2 Analyse

Zuerst analysieren wir die Multiplikation zweier arithmetischer Zahlen (signed), die im Zweierkomplement mit 4 Bits codiert sind. Im Gegensatz zur Multiplikation natürlicher Zahlen (unsigned) müssen wir hier zusätzlich negative Zahlen berücksichtigen.



Bestimmen Sie die grösstmögliche sowie die kleinstmögliche Zahl welche mit diesem Multiplizieren erreicht werden kann.

3.3 Erstellung

Erstellen Sie die Schaltung des Multiplizierers der Abbildung 3. Einige Schaltungselemente sind im Block MUL/mul4Signed bereits vorgegeben. Ergänzen Sie die fehlenden Elemente, um die Funktionalität des Multiplizierers zu gewährleisten.



Mit Hilfe von INV, UND, ODER und XOR Gattern, ergänzen Sie das hierarchische Schema des Multiplizierers der Abbildung 3.



3.4 Simulation

Jede implementierte Schaltung muss korrekt getestet werden. Die Testbench MUL_test/mul4Signed_tb muss die vollständige Funktion der Schaltung überprüfen.



Simulieren Sie die Testbench $\texttt{MUL_test/mul4Signed_tb}$ mit der Simulationsdatei $\texttt{$SIMULATION_DIR/MUL2.do}$.

Wie erklären Sie sich die vielen Glitches die in der Simulation auftreten?



4 | Analyse

Unter der Annahme, dass alle Logikgatter dieselbe Verzögerung von 1ns haben, analysieren Sie die maximale Berechnungsverzögerung des Multiplikators für natürliche Zahlen (unsigned), dargestellt in Abbildung 2.

Die Verzögerung ergibt sich aus der Anzahl der hintereinander geschalteten Gatterpfade, die das Signal durchlaufen muss, bevor das endgültige Ergebnis erreicht wird.



Bestimmen Sie die maximale Berechnungsverzögerung des Multiplikators Abbildung 2



Schlagen Sie eine optimierte Architektur vor, um die Berechnungsverzögerung zu reduzieren.