




Conception numérique (DiD)

Introduction


IND

Filière Systems Engineering

Silvan Zahno silvan.zahno@hevs.ch
Christophe Bianchi christophe.bianchi@hevs.ch
François Corthay francois.corthay@hevs.ch




SYND Modules 1^{ère} année



Resp.	No	Abrév.		Modules / Module Cours / Vorlesungen	Credits	Heures par semestre / Stunden pro Semester					
						1	2	3	4	5	6
lal	S1.1	LCG	1 ^{re} année / 1. Jahr Tronc commun / Kernlehrplan	Langues, communication et gestion / <i>Sprachen, Kommunikation und Management</i>	10	80	80				
lal	S1.11	All1/Fra1		Deutsch für Ingenieure / <i>Français pour ingénieur.e.s</i>		30	30				
far	S1.12	Eng1		English for Engineers		30	30				
wic	S1.13	Com		Communication / <i>Kommunikation</i>		20					
ref	S1.14	GeP		Gestion de projet / <i>Projektmanagement</i>			20				
bcy	S1.2	BaS1		Bases scientifiques 1 / <i>Wissenschaftliche Grundlagen 1</i>	20	210	180				
epi	S1.21	An1-2		Analyse 1-2 / <i>Analyse 1-2</i>		90	60				
jam	S1.22	ALin		Algèbre linéaire / <i>Lineare Algebra</i>		60					
epi	S1.23	MthA1		Mathématiques appliquées 1 / <i>Angewandte Mathematik 1</i>			60				
res	S1.24	SMx		Science des matériaux / <i>Werkstoffkunde</i>		60					
wio	S1.25	Phy1		Physique 1 / <i>Physik 1</i>			60				
ral	S1.3	BaM		Bases métier / <i>Fachspezifische Grundlagen</i>	14	105	180				
cfr	S1.31	Inf		Informatique / <i>Informatik</i>		60	60				
kes	S1.32	Ele		Electrotechnique / <i>Elektrotechnik</i>			75				
ral	S1.33	Mec		Mécanique / <i>Mechanik</i>		45	45				
bic	S1.4	Sys1		Ingénierie des systèmes 1 / <i>Systemtechnik 1</i>	12	120	75				
bic	S1.41	CNum		Conception numérique / <i>Digitales Design</i>		75					
pag	S1.42	CMec		Conception mécanique / <i>Mechanisches Design</i>			30				
bic	S1.43	PES		Projet éléments système / <i>Systemelemente</i>		45	45				
pag	S1.5	SS1		Summer school 1	4						

But du cours




Savoir interpréter le cahier des charges fonctionnel d'un système simple (C) et le représenter sous forme numérique (A)

Appliquer les principes de base de la conception numérique selon les méthodologies proposées (A)

Réaliser la fonction logique qui en découle (A)

Valider la conception numérique réalisée selon les méthodologiques de simulation et de test (J)

Contenu du cours



Cahier des charges


MSb **NUM** LSb
11110101
Binary digIT

a	b	y
0	0	0
0	1	1
1	0	1
1	1	0

Table de vérité

Q_A	Q_B	Q_A^+	Q_B^+
0	0	1	0
0	1	0	0
1	0	1	1
1	1	0	1

Table d'état




KAR

B C

A

Table de Karnaugh




$$y = a(b + c) = ab + ac$$

Equation polynomiale


$$Q_0^+ = \overline{Q_0}$$

$$Q_1^+ = Q_0 \oplus Q_1$$




DiD IND

Circuit numérique combinatoire




Compteur




FSM

Machine d'état




FPGA



MET

Blague




There are 10 types of people in this world. Those who understand binary and those who don't.

Il y a 10 types de personnes dans ce monde. Ceux qui comprennent le binaire et ceux qui ne le comprennent pas.





Electronique numérique

Domaines d'application



Electronique numérique


Exemple de voiture



Electronique numérique


Ariane 5

https://youtu.be/PK_yguLapgA





Electronique numérique

Futurama Bender



https://youtu.be/_4TPlwwHM8Q




- Bender

The scatter plot illustrates the exponential growth of transistor counts in microprocessors over time. The y-axis, representing the transistor count, is on a logarithmic scale ranging from 1,000 to 50,000,000,000. The x-axis, representing the year of introduction, ranges from 1970 to 2020. The data points show a clear upward trend, with many points labeled with the name of the microprocessor. Key milestones include the Intel 4004 (1971), Intel 8086 (1982), Intel 80386 (1985), Intel 80486 (1989), Intel Pentium (1992), AMD K5 (1993), AMD K6 (1995), AMD K7 (1999), AMD K8 (2005), AMD K10 (2008), AMD K12 (2016), AMD Ryzen (2017), AMD EPYC (2017), Apple A series (starting 2009), Qualcomm Snapdragon (starting 2012), and Intel Core series (starting 2006).

Data source: Wikipedia (wikipedia.org/wiki/Transistor_count)


SYND Organisation



- Cours ($4^{\text{Heures}}/\text{Semaine}$)
- Laboratoires ($4^{\text{Heures}}/\text{Semaine}$)
- Appui ($2^{\text{Heures}}/\text{Semaine}$)
- Projet (Chrono $\approx 5 - 6 \text{ Semaine}$)
- Examen
 - Semaine 43 (19.10.2026 – 23.10.2026)
 - Semaine 50 (07.12.2026 – 11.12.2026)



Nbr	Abbr	Cours	Semestre	Pondération		
				Control continue	Examens de semestre	Cours
S1.41	Cnum / DiD	Conception numérique	S1	1	1	2
S1.42	CMec	Conception mécanique	S2	1	2	1
S1.43	Pr1	Projet éléments système	S1	1	-	3
			S2	1	-	

Bien réussir dans ce cours




- **Présence obligatoire**
 - La présence à tous les cours est obligatoire. Seuls les professeurs peuvent accorder une **dispense**.
- **Prise de notes**
 - Il est **indispensable de prendre des notes**, en particulier lors des **exemples et exercices** faits en classe.
 - Les **solutions élaborées ensemble au tableau** peuvent être recopiées.
- **Travail personnel**
 - Des **exercices complémentaires** sont à réaliser à la maison.
 - Un **travail personnel régulier** est **indispensable** pour assimiler la matière.
- **Aide et accompagnement**
 - Le **cours de complément** ainsi que le **canal MS Teams** sont à votre disposition pour **poser des questions** sur la **théorie** et les **exercices**.
- **Correction d'exercices**
 - Les **exercices** peuvent être **remis à un professeur** pour **correction**.

IA Générative





Projet de semestre


Systèmes Industriels



Cursor




Chrono



Summerschool Kart


SS1 2017

<https://www.youtube.com/watch?v=g6lU2NDZub8>



Organisation

Professeurs




Bianchi Christophe (BiC)
Bureau: ENP.23.N207
Email: christophe.bianchi@hevs.ch
Tel: +41 58 606 87 60



Zahno Silvan (ZaS)
Bureau: ENG.23.N312
Email: silvan.zahno@hevs.ch
Tel: +41 58 606 88 07

Organisation


Collaborateurs



Alban Theytaz (ThA)
Bureau: ENG.23.N219
Email: alban.theytaz@hevs.ch
Tel: +41 58 606 85 85



David Tagan (TaD)
Bureau: ENG.23.N219
Email: david.tagan@hevs.ch
Tel: +41 58 606 92 96



Rémy Borgeat (BoR)
Bureau: ENG.23.N313
Email: remy.borgeat@hevs.ch
Tel: +41 58 606 92 20

Serveurs et fichiers


Systemes industriels

Moodle Cyberlearn


- 26_HES-SO-VS_S1.41_CONCEPTION NUMÉRIQUE / DIGITALES DESIGN
- Password: *welcome*

Microsoft Teams

- SYND_CNum
- Access Code: **v3tkguu**



DiD IND



Le module Sys est une introduction à l'ingénierie des Systèmes et à la démarche pluridisciplinaire et structurée qui en découle. L'approche pédagogique vise à développer les compétences de conception et de réalisation d'éléments de système. Le module se compose des unités d'enseignement: conception numérique (CNum), conception mécanique (CMec) et projet éléments systèmes (PES).

Das Sys-Modul ist eine Einführung in das Systems Engineering und den daraus resultierenden multidisziplinären und strukturierten Ansatz. Der pädagogische Ansatz zielt darauf ab, die Fähigkeiten des Designs und der Realisierung von Systemelementen zu entwickeln. Das Modul besteht aus den Unterrichtseinheiten: Digital Design (DiD), Mechanical Design (CMec) und System Elements Project (PES).



Hes·so  **VALAIS
WALLIS**



Haute Ecole d'Ingénierie
Hochschule für Ingenieurwissenschaften

Silvan Zahno silvan.zahno@hevs.ch
Christophe Bianchi christophe.bianchi@hevs.ch
François Corthay francois.corthay@hevs.ch

