HEIG VD | IE
Institut des Énergies

Hes·so

Électronique de Puissance II

Daniel Siemaszko

1er octobre 2026

Table des matières

List of Abbreviations **3**

I Convertisseurs DC/AC et AC/DC **6**

1 Guide des styles du polycopié **7**

1.1 Figures externes (SVG via Inkscape) 7

1.2 Figures TikZ et pgfplots 7

1.3 Tableaux 8

1.4 Exemples (style bleu) 8

1.5 Remarques importantes (style rouge) 9

1.6 Palette de couleurs du document 9

1.7 Listes et énumérations 9

1.8 Références croisées et citations 10

A Formulaire **13**

A.1 Grandeurs, unités, pu 13

A.2 Transformées et repères 13

A.3 Relations de base 13

B Dimensionnement des régulateurs **14**

B.1 Régulateur PI : structure et réglage 14

B.2 Dimensionnement d'une boucle de courant simple 14

B.3 Structures de contrôle en cascade 14

B.4 Méthodes de réglage (compensation, module optimal, symétrique) 14

C Phaseurs spatiaux : développement complet **15**

C.1 définition et construction du phaseur spatial 15

C.2 Transformation de Clarke et Park (abc - 0$\alpha\beta$ - 0dq) 15

C.3 Comportement en cas d'asymétrie 15

D Outils de simulation (PLECS et Python) 16

D.1 Analyses et mesures 16

D.2 Procédures de test automatisé 16

D.3 Optimisation 16

List of Abbreviations

Abbreviation	Meaning
AC	Alternating Current
AD	Active Damping
ADC	Analog-to-Digital Converter
AFE	Active Front End
AI	Artificial Intelligence
ANPC	Active Neutral Point Clamped
APOD	Alternative Phase Opposition Disposition
AQ	Action Qualifier
BESS	Battery Energy Storage System
BIL	Basic Insulation Level
CCS	Code Composer Studio
CCSC	Circulating Current Suppressing Controller
CHB	Cascaded H-Bridge
CM	Common-Mode
CMC	Common-Mode Choke
CMPA	Compare Register A
CMRR	Common-Mode Rejection Ratio
CTR	Counter Register
DAB	Dual Active Bridge
DAC	Digital-to-Analog Converter
DC	Direct Current
DFT	Discrete Fourier Transform
DLL	Dynamic Link Library
DM	Differential-Mode
DPS	Dual Phase Shift
DPT	Double-Pulse Test
DPWM	Discontinuous Pulse-Width Modulation
DSP	Digital Signal Processor
DUT	Device Under Test
ECM	Equivalent Circuit Model
EMC	Electromagnetic Compatibility
EMI	Electromagnetic Interference
EPS	Extended Phase Shift
ePWM	Enhanced Pulse-Width Modulator
ESL	Equivalent Series Inductance

Abbreviation	Meaning
ESR	Equivalent Series Resistance
FAE	Frequency and Angle Estimation / Estimator
FCS-MPC	Finite-Control-Set Model Predictive Control
FEA	Finite Element Analysis
FED	Falling Edge Delay
FFT	Fast Fourier Transform
FOC	Field-Oriented Control
FPGA	Field-Programmable Gate Array
FRA	Frequency Response Analyzer
GaN	Gallium Nitride
HAL	Hardware Abstraction Layer
HIL	Hardware-in-the-Loop
iGSE	Improved Generalized Steinmetz Equation
IGBT	Insulated-Gate Bipolar Transistor
IM	Induction Machine
IMP	Internal Model Principle
IPMSM	Interior Permanent Magnet Synchronous Machine
IRQ	Interrupt Request
ISR	Interrupt Service Routine
KPI	Key Performance Indicator
LISN	Line Impedance Stabilization Network
LTI	Linear Time-Invariant
LUT	Look-Up Table
MBSE	Model-Based Systems Engineering
MCU	Microcontroller Unit
MIL	Model-in-the-Loop
MIMO	Multi-Input Multi-Output
MLCC	Multilayer Ceramic Capacitor
MMC	Modular Multilevel Converter
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor
MPC	Model Predictive Control
MPP	Maximum Power Point
MPPT	Maximum Power Point Tracking
NPC	Neutral Point Clamped
ODE	Ordinary Differential Equation
OPP	Optimal Pulse Pattern
PCC	Point of Common Coupling
PD	Phase Disposition
PE	Protective Earth
PI	Proportional-Integral
PLL	Phase-Locked Loop
PM	Phase Margin
PMSM	Permanent Magnet Synchronous Machine
POD	Phase Opposition Disposition
PR	Proportional-Resonant

Abbreviation	Meaning
PRD	Period Register
PSC-PWM	Phase-Shifted Carrier PWM
PV	Photovoltaic
PWL	Piecewise Linear
PWM	Pulse-Width Modulation
RED	Rising Edge Delay
RHPZ	Right Half-Plane Zero
RMS	Root Mean Square
S&H	Sample-and-Hold
SAR	Successive Approximation Register
SCR	Short-Circuit Ratio
SHE	Selective Harmonic Elimination
SiC	Silicon Carbide
SIL	Software-in-the-Loop
SM	Submodule
SMC	Sliding-Mode Control
SNR	Signal-to-Noise Ratio
SO	Symmetric Optimum
SoC	State-of-Charge
SOA	Safe Operating Area
SOC	Start-of-Conversion
SOGI	Second-Order Generalized Integrator
SPMSM	Surface-Mount Permanent Magnet Synchronous Machine
SPS	Single Phase Shift
SPWM	Sinusoidal Pulse-Width Modulation
SRF-PLL	Synchronous Reference Frame Phase-Locked Loop
SSA	State-Space Averaging
STATCOM	Static Synchronous Compensator
SVM	Space-Vector Modulation
SVPWM	Space-Vector Pulse-Width Modulation
THD	Total Harmonic Distortion
TMU	Trigonometric Math Unit
TZ	Trip Zone
VNA	Vector Network Analyzer
VSI	Voltage-Source Inverter
VSS	Variable Structure System
WBG	Widebandgap
WDT	Watchdog Timer
ZOH	Zero-Order Hold
ZVS	Zero-Voltage Switching

Première partie

Convertisseurs DC/AC et AC/DC

Chapitre 1

Guide des styles du polycopié

Ce chapitre d'exemple illustre les conventions typographiques utilisées dans l'ensemble du document : environnements *exemple* (bleu) et *remarque importante* (rouge), tableaux, figures TikZ et figures vectorielles exportées depuis Inkscape. Les grandeurs sont exprimées avec du paquet `siunitx` : 48 V, 10 kW, 100 kHz.

1.1 Figures externes (SVG via Inkscape)

La figure 1.1 montre un hacheur série abaisseur (*buck*). Les figures sources sont des fichiers SVG placés dans le dossier `Figures/` et compilés automatiquement par le paquet `svg`.




FIGURE 1.1 – Hacheur abaisseur de tension (*buck*) : transistor, diode, inductance et condensateur de sortie.

1.2 Figures TikZ et pgfplots

Les figures natives TikZ utilisent la palette institutionnelle. La figure 1.2 représente l'ondulation du courant d'inductance en conduction continue.




FIGURE 1.2 – Ondulation du courant d'inductance $\Delta I_L = 1\,\text{A}$ autour de sa valeur moyenne.

1.3 Tableaux

Le tableau 1.1 compare les principales structures de convertisseurs DC/DC. Les tableaux utilisent `booktabs` : pas de filets verticaux, uniquement `toprule`, `midrule` et `bottomrule`.

TABLE 1.1 – Comparaison des convertisseurs DC/DC non isolés.

Structure	Rapport	Rendement	Usage typique
Buck (abaisseur)	V_o/V_e	élevé	alimentations, bus DC
Boost (élévateur)	$V_e/(V_e - V_o)^{-1}$	élevé	PFC, récupération
Buck-boost	$-D/(1-D)$	moyen	inversion, variation large
Ćuk	$-D/(1-D)$	moyen	entrée/sortie en continu

Note l'alignement des unités dans le texte courant : $V_e = 400\,\text{V}$, $L = 250\,\mu\text{H}$.

1.4 Exemples (style bleu)

Les exemples apparaissent en bleu, avec filet supérieur et marges réduites de part et d'autre.

Example 1.1 – Calcul de l'ondulation de courant

Soit un hacheur buck alimentant une charge résistive sous $V_e = 48\,\text{V}$, $V_o = 24\,\text{V}$, avec une fréquence de découpage $f_s = 100\,\text{kHz}$ et une inductance $L = 250\,\mu\text{H}$.

L'ondulation du courant d'inductance vaut

$$\Delta I_L = \frac{(V_e - V_o)\,D}{L\,f_s} = \frac{(48-24)\cdot 0{,}5}{250\text{u}\cdot 10^5} \approx 480\,\text{mA}. \tag{1.1}$$

Ce dimensionnement garantit la conduction continue dès que le courant moyen dépasse $\Delta I_L/2 = 240\,\text{mA}$.

1.5 Remarques importantes (style rouge)

Les remarques critiques pour la sécurité ou le bon fonctionnement du montage sont signalées en rouge.

Remarque 1.1 – Ne jamais ouvrir le circuit d'inductance
L'interruption brutale du courant dans une inductance provoqu une surtension $v_L = -L\,\mathrm{d}i/\mathrm{d}t$ susceptible de détruire le transistor de découpage. Toujours vérifier la présence d'une diode de roue libre (ou d'un bras actif) **avant** de mettre sous tension le convertisseur.

Remarque 1.2 – Choix du condensateur de sortie
Pour respecter une ondulation de tension de sortie $\Delta V_o < 50\,\mathrm{mV}$, le condensateur doit présenter une résistance série (ESR) faible **et** une valeur suffisante : la composante ESR domine souvent à $f_s = 100\,\mathrm{kHz}$.

1.6 Palette de couleurs du document

Le tableau 1.2 récapitule la palette utilisée dans tout le polycopié : le rouge HEIG-VD est réservé aux remarques importantes et aux alertes, le bleu HES-SO aux exemples et liens, les teintes complémentaires aux graphiques.

TABLE 1.2 – Palette de couleurs du polycopié.

Couleur	Usage	RVB
`accent` (HEIG-VD)	remarques importantes, alertes	225, 37, 27
`accenthesso`	exemples, titres, liens	0, 96, 156
`textgrey`	texte secondaire, légendes	150, 139, 131
`accentgreen`	graphiques (série 1)	0, 132, 86
`accentpurple`	graphiques (série 2)	108, 60, 158
`accentorange`	graphiques (série 3)	232, 116, 17
`accentpink`	graphiques (série 4)	206, 54, 104
`accentteal`	graphiques (série 5)	0, 142, 148
`accentgold`	graphiques (série 6)	172, 134, 0

1.7 Listes et énumérations

Les listes à puces utilisent l'espacement compact défini globalement (`itemsep=0pt`, marge droite réduite à 2,5 em). Les niveaux s'imbriquent avec des marqueurs distincts :

- Premier niveau : puce ronde ;

- les items longs reviennent à la ligne avec la marge droite réduite, ce qui distingue visuellement le bloc liste du texte courant et évite que les lignes touchent la reliure ;
- imbrication sur trois niveaux :
  - Deuxième niveau : tiret ;
  - les sous-niveaux héritent de la même marge réduite ;
    - Troisième niveau : point ;
    - au-delà, préférer restructurer le contenu !
- retour au premier niveau.

Les énumérations numérotées ont leurs numéros en rouge HEIG-VD (défini par `label=\arabic*.` dans le préambule) :

1. Dimensionner l'ondulation de courant ΔI_L ;
2. vérifier la condition de conduction continue : $I_{load} > \Delta I_L/2$;
3. choisir la fréquence de découpage selon le compromis pertes–volume :
   (a) pertes de commutation croissantes avec f_s ;
   (b) volume des composants magnétiques décroissant avec f_s.
4. valider thermiquement le choix des semi-conducteurs.

1. liste compacte : `itemsep=0pt` ;
2. utile pour les checklists, algorithmes, énumérations denses.

1. liste aérée : `itemsep=1.5ex` ;
2. utile pour les étapes d'un raisonnement long,
3. ou les instructions de manipulation de laboratoire.

Les descriptions associatives restent utiles pour les glossaires de symboles :

D rapport cyclique du hacheur, $0 \leq D \leq 1$;

f_s fréquence de découpage (kHz) ;

η rendement du convertisseur (%).

Enfin, les énumérations *en ligne* (dans une phrase) s'obtiennent avec la version étoilée du paquet `enumitem` : les étapes du calcul sont a) identifier les intervalles de conduction, b) appliquer la loi des mailles sur chaque intervalle, c) moyenner les équations pour obtenir la relation entrée-sortie. (Voir note ci-dessous pour la syntaxe exacte.)

1.8 Références croisées et citations

Le lecteur est renvoyé au chapitre 1, à la figure 1.2 et au tableau 1.1. Les références bibliographiques suivent le style `plain` [6].

Bibliographie

[1] R. Teodorescu, M. Liserre, P. Rodriguez, *Grid Converters for Photovoltaic and Wind Power Systems*, John Wiley & Sons, 2011. [Illustrations de référence : phaseurs spatiaux, réseaux forts/faibles, défauts asymétriques.]

[2] H. Akagi, E. H. Watanabe, M. Aredes, *Instantaneous Power Theory and Applications to Power Conditioning*, IEEE Press / Wiley, 2007. [Théorie p-q et filtres actifs.]

[3] L. Bossoney, *Électronique de Puissance I, Partie 4 : Power Factor Correction (PFC)*, HEIG-VD, 2008. [Base des sections PFC et des exercices du chapitre 2.]

[4] IEC 61000-2-4, *Compatibility levels in industrial plants for low-frequency conducted disturbances* ; IEC 61000-3-2, *Limits for harmonic current emissions*. [Normes de compatibilité et d'émissions harmoniques.]

[5] R. W. Erickson, D. Maksimović, *Fundamentals of Power Electronics*, 3e éd., Springer, 2020. [Convertisseurs DC/DC : boost, SEPIC, modes de conduction.]

[6] N. Mohan, T. M. Undeland, W. P. Robbins, *Power Electronics : Converters, Applications, and Design*, 3e éd., Wiley, 2003. [Applications industrielles, redresseurs, entraînements.]

Annexes

Annexe A

Formulaire

A.1 Grandeurs, unités, pu

A.2 Transformées et repères

A.3 Relations de base

Annexe B

Dimensionnement des régulateurs

B.1 Régulateur PI : structure et réglage

B.2 Dimensionnement d'une boucle de courant simple

B.3 Structures de contrôle en cascade

B.4 Méthodes de réglage (compensation, module optimal, symétrique)

Annexe C

Phaseurs spatiaux : développement complet

C.1 définition et construction du phaseur spatial

C.2 Transformation de Clarke et Park (abc - $0\alpha\beta$ - 0dq)

C.3 Comportement en cas d'asymétrie

Annexe D

Outils de simulation (PLECS et Python)

D.1 Analyses et mesures

D.2 Procédures de test automatisé

D.3 Optimisation