PROCESSADOR MULTI-CORE SIMULADO EM SESC

APRESENTAÇÃO PARTE 2

BRUNO RODRIGUES

MATHEUS FELIPE

RITHIE NATAN

PROCESSADOR E SISTEMA OPERACIONAL

- Intel(R) Core(TM) i5-3317U CPU @ 1.70GHz
- size: 2370MHz
- capacity: 2600MHz
- width: 64 bits
- clock: 100MHz
- Usado arquitetura de x64 bits
- configuration: cores=2 enabledcores=2 threads=4
- Linux Version: 16.04 LTS

CONFIGURAÇÃO NO SESC E EXEMPLOS

- Arquivo utilizado: fft.mips
- Usados 8, 16 e 32 núcleos
- 108 testes
- Modificados a quantidade de processadores, tamanho da cache line e tamanho do espaço amostral

COMANDOS UTILIZADOS

1. -p

2. -1

3. -m

• Obs.: Os comandos também foram alterados nesta ordem

TESTES Principais testes: • Tempo de simulação • Tempo de execução • Taxa de miss

TEMPO DE SIMULAÇÃO + EXECUÇÃO

		8 proces	sadores – I	Exe Speed(763,730 ~ 852.053	(IPS) - Exe MHz(0,4504 ~ 0.	1377	')			
Execution Time em secs		Es	spaço Amostra	ય	Tompo	de Simulação(5000MHz) em mse	_	Espaço Amostral			
Execution Time em secs		m10	m12	m14	Tempo	de Silidiação(5000MHz) em mise	٧	m10	m12	m14	
	14	0,45	1,78	7,37			14	0,04	0,071	0,207	
	15	0,45	1,75	7,43			15	0,04	0,071	0,207	
Tamanho da linha da cache	16	0,44	1,84	7,34	т.	amanho da linha da cache	16	0,04	0,071	0,207	
ramamo da mina da cache	17	0,44	1,77	7,39	"	amamio da mina da cacile	17	0,04	0,071	0,207	
	18	0,46	1,77	7,53			18	0,04	0,071	0,207	
	19	0,45	1,83	7,47			19	0,04	0,071	0,207	
				,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	659.725 ~ 731.709	KIPS) - Exe MHz(0.3107 ~ 0	.079			-	
Execution Time em secs	-		paço Amostra		Tempo	de Simulação(5000MHz) em mse	c		spaço Amostr		
	\rightarrow	m10	m12	m14			`	m10	m12	m14	
	14	0,6	2,15	8,82			14	0,037	0,057	0,142	
	15	0,64	2,12	8,79			15	0,037	0,057	0,142	
Tamanho da linha da cache	16	0,6	2,22	8,78	T:	amanho da linha da cache	16	0,037	0,057	0,142	
	17	0,59	2,12	8,73			17	0,037	0,057	0,142	
	18	0,59	2,12	8,77			18	0,037	0,057	0,142	
	19	0,59	2,13	8,96			19	0,037	0,057	0,142	
		32 proces	ssadores –	Exe Speed	573.883 ~ 686.111	KIPS) - Exe MHz(0.1596 ~ 0	.053	0)			
Execution Time em secs		Es	paço Amostra	ત્રી	Tompo	de Simulação(5000MHz) em mse	_	E	spaço Amostr	al	
Execution Time em secs		m10	m12	m14	Tempo	de Silidiação(Soboliinz) em mse	~	m10	m12	m14	
	14	1,4	3,42	12,26			14	0,045	0,063	0,131	
	15	1,4	3,58	12,22			15	0,045	0,063	0,131	
Tamanho da linha da cache	16	1,43	3,51	12,3	т	amanho da linha da cache	16	0,045	0,063	0,131	
Tamamo da mina da cache	17	1,4	3,68	12,33	"	anamo da mina da cache	17	0,045	0,063	0,131	
	18	1,45	3,4	12,33			18	0,045	0,063	0,131	
	19	1,42	3,53	12			19	0,045	0,063	0,131	

GRÁFICO DO TEMPO DE SIMULAÇÃO





GRÁFICO DO TEMPO DE EXECUÇÃO



MISS RATE PARA 8 PROCESSADORES

									8 Processa	adores									
								Mi	ss Rate para a	a cache DL1									
Data cache	11 em %									Instrução	executada								
Data cacife	LI CIII 70	14m10	I5m10	16m10	17m10	18m10	19m10	14m12	I5m12	16m12	17m12	18m12	19m12	14m14	15m14	16m14	17m14	18m14	19m14
	0	4,48	4,48	4,48	4,48	4,48	4,48	3,9	3,9	3,9	3,9	3,9	3,9	4,66	4,66	4,66	4,66	4,66	4,49
	1	4,36	4,36	4,36	4,36	4,36	4,36	3,88	3,88	3,88	3,88	3,88	3,88	4,65	4,65	4,65	4,65	4,65	4,47
	2	4,37	4,37	4,37	4,37	4,37	4,37	3,9	3,9	3,9	3,9	3,9	3,9	4,62	4,62	4,62	4,62	4,62	4,46
Processador	3	4,47	4,47	4,47	4,47	4,47	4,47	3,86	3,86	3,86	3,86	3,86	3,86	4,64	4,64	4,64	4,64	4,64	4,46
11000000000	4	4,39	4,39	4,39	4,39	4,39	4,39	3,85	3,85	3,85	3,85	3,85	3,85	4,65	4,65	4,65	4,65	4,65	4,46
	5	4,42	4,42	4,42	4,42	4,42	4,42	3,83	3,83	3,83	3,83	3,83	3,83	4,65	4,65	4,65	4,65	4,65	4,47
	6	4,34	4,34	4,34	4,34	4,34	4,34	3,89	3,89	3,89	3,89	3,89	3,89	4,65	4,65	4,65	4,65	4,65	4,43
	7	4,41	4,41	4,41	4,41	4,41	4,41	3,88	3,88	3,88	3,88	3,88	3,88	4,62	4,62	4,62	4,62	4,62	4,45
Miss Rate para a cache IL1																			
Instruções cad	che L1 em %		Instrução executada																
, montayous one		14m10	I5m10	16m10	17m10	18m10	19m10	14m12	I5m12	16m12	17m12	18m12	19m12	14m14	15m14	I6m14	17m14	18m14	19m14
	0	-	2,81	2,81	2,81	2,81	2,81	0,75	0,75	0,75	0,75	0,75	0,75	0,18	0,18	0,18	0,18	0,18	0,18
	1	-	1,35	1,35	1,35	1,35	1,35	0,35	0,35	0,35	0,35	0,35	0,35	0,08	0,08	0,08	0,08	0,08	0,08
	2	-	1,3	1,3	1,3	1,3	1,3	0,35	0,35	0,35	0,35	0,35	0,35	0,08	0,08	0,08	0,08	0,08	0,08
Processador	3	-	1,34	1,34	1,34	1,34	1,34	0,36	0,36	0,36	0,36	0,36	0,36	0,08	0,08	0,08	0,08	0,08	0,08
	4	-	1,33	1,33	1,33	1,33	1,33	0,36	0,36	0,36	0,36	0,36	0,36	0,08	0,08	0,08	0,08	0,08	0,08
	5	-	1,31	1,31	1,31	1,31	1,31	0,36	0,36	0,36	0,36	0,36	0,36	0,08	0,08	0,08	0,08	0,08	0,08
	6	-	1,3	1,3	1,3	1,3	1,3	0,36	0,36	0,36	0,36	0,36	0,36	0,08	0,08	0,08	0,08	0,08	0,08
	7	-	1,31	1,31	1,31	1,31	1,31	0,36	0,36	0,36	0,36	0,36	0,36	0,08	0,08	0,08	0,08	0,08	0,08

MISS RATE PARA 16 PROCESSADORES

										16 Process	adores												
									Mi	ss Rate para a													
	Data cache L	1 em %									Instrução	executada											
	Data cache L	LI CIII 70	14m10	I5m10	16m10	17m10	18m10	19m10	14m12	I5m12	16m12	17m12	18m12	19m12	14m14	15m14	16m14	17m14	18m14	I9m14			
		0	4,82	4,82	4,82	4,82	4,82	4,82	3,93	3,93	3,93	3,93	3,93	3,93	3,95	3,95	3,95	3,95	3,95	3,95			
		1	4,68	4,68	4,68	4,68	4,68	4,68	3,84	3,84	3,84	3,84	3,84	3,84	3,95	3,95	3,95	3,95	3,95	3,95			
		2	4,63	4,63	4,63	4,63	4,63	4,63	3,84	3,84	3,84	3,84	3,84	3,84	3,94	3,94	3,94	3,94	3,94	3,94			
		3	4,66	4,66	4,66	4,66	4,66	4,66	3,86	3,86	3,86	3,86	3,86	3,86	3,88	3,88	3,88	3,88	3,88	3,88			
	L	4	4,63	4,63	4,63	4,63	4,63	4,63	3,83	3,83	3,83	3,83	3,83	3,83	3,86	3,86	3,86	3,86	3,86	3,86			
		5	4,67	4,67	4,67	4,67	4,67	4,67	3,84	3,84	3,84	3,84	3,84	3,84	3,86	3,86	3,86	3,86	3,86	3,86			
	L	6	4,77	4,77	4,77	4,77	4,77	4,77	3,86	3,86	3,86	3,86	3,86	3,86	3,88	3,88	3,88	3,88	3,88	3,88			
	Processador	7	4,6	4,6	4,6	4,6	4,6	4,6	3,83	3,83	3,83	3,83	3,83	3,83	3,92	3,92	3,92	3,92	3,92	3,92			
		8	4,82	4,82	4,82	4,82	4,82	4,82	3,86	3,86	3,86	3,86	3,86	3,86	3,91	3,91	3,91	3,91	3,91	3,91			
		9	4,61	4,61	4,61	4,61	4,61	4,61	3,87	3,87	3,87	3,87	3,87	3,87	3,95	3,95	3,95	3,95	3,95	3,95			
		10	4,74	4,74	4,74	4,74	4,74	4,74	3,87	3,87	3,87	3,87	3,87	3,87	3,94	3,94	3,94	3,94	3,94	3,94			
	L	11	4,74	4,74	4,74	4,74	4,74	4,74	3,88	3,88	3,88	3,88	3,88	3,88	3,93	3,93	3,93	3,93	3,93	3,93			
		12	4,77	4,77	4,77	4,77	4,77	4,77	3,86	3,86	3,86	3,86	3,86	3,86	3,96	3,96	3,96	3,96	3,96	3,96			
		13	4,78	4,78	4,78	4,78	4,78	4,78	3,86	3,86	3,86	3,86	3,86	3,86	3,9	3,9	3,9	3,9	3,9	3,9			
		14	4,78	4,78	4,78	4,78	4,78	4,78	3,87	3,87	3,87	3,87	3,87	3,87	3,87	3,87	3,87	3,87	3,87	3,87			
		15	4,79	4,79	4,79	4,79	4,79	4,79	3,88	3,88	3,88	3,88	3,88	3,88	3,93	3,93	3,93	3,93	3,93	3,93			
									M	iss Rate para													
	Instruções cach	ne L1 em %	14.40	15.40	10.40	17.40	10.40	10.40	14 40	15.40		executada	10.40	10. 40		15.44	10.44						
		•	14m10	15m10 4.4	I6m10 4.4	17m10 4.4	18m10	I9m10	14m12 1.39	1.39	1.39	17m12 1.39	1.39	1.39	14m14 0.36	15m14 0.36	16m14 0.36	17m14 0.36	18m14 0.36	19m14 0.36			
	-	0 1	4,4 2,16	4,4 2,16	2,16	2,16	4,4 2,16	4,4 2,16	0,62	0,62	0,62	0,62	0,62	0,62	0,36		0,36	0,36	0,36				
	-	2	2,16	2,16	2,16	2,10	2,10	2,16	0,62	0,62	0,62	0,62	0,62	0,62	0,16	0,16 0.16	0,16	0,16	0,16	0,16 0,16			
	-	3	2,01	2,01	2,01	2,01	2,01	2,01	0,61	0,61	0,61	0,61	0,61	0,61	0,16	0,16	0,16	0,16	0,16	0,16			
	-	3 4	2,09	2,09	2,09	2,09	2,09	2,09	0,51	0,59	0,61	0,61	0,51	0,61	0,16	0,16	0,16	0,16	0,16	0,16			
	-	5	2.1	2.1	2.1	2.1	2.1	2.1	0,59	0,59	0,59	0,59	0,59	0,59	0,16	0,16	0,16	0,16	0,16	0,16			
	-	6	2,1	2,11	2,1	2,1	2,11	2,1	0,61	0,61	0,61	0,61	0,61	0,61	0,16	0,16	0,16	0,16	0,16	0,16			
	-	7	1.98	1.98	1.98	1.98	1.98	1.98	0,61	0,61	0,61	0,61	0,61	0,61	0,16	0,16	0,16	0,16	0,16	0,16			
	Processador -	8	2.1	2.1	2.1	2.1	2.1	2.1	0,6	0,6	0,6	0,6	0,6	0,6	0,16	0,16	0,16	0,16	0,16	0,16			
	-	9	1,94	1.94	1.94	1.94	1.94	1.94	0,6	0,6	0,6	0,6	0,6	0,6	0,16	0,16	0,16	0,16	0,16	0,16			
	-	10	2,02	2,02	2,02	2,02	2,02	2,02	0,6	0,6	0,6	0,6	0,6	0,6	0,16	0,16	0,16	0,16	0,16	0,16			
	-	11	2,06	2,06	2,06	2,06	2,06	2,06	0,61	0,61	0,61	0,61	0,61	0,61	0,16	0,16	0,16	0,16	0,16	0,16			
	-	12	1.96	1,96	1.96	1,96	1,96	1,96	0,57	0,01	0,57	0,01	0,57	0,57	0,15	0,10	0,15	0,15	0,10	0,15			
人		13	2,15	2,15	2.15	2,15	2.15	2,15	0,6	0,6	0,6	0,6	0,6	0,6	0,16	0,16	0,16	0,15	0,15	0,16			
	-	14	2,15	2,15	2,15	2,15	2,15	2,15	0,61	0,61	0,61	0,61	0,61	0,61	0,16	0,16	0,16	0,16	0,16	0,16			
		15	2,13	2,13	2,13	2,13	2,13	2,13	0,61	0,61	0,61	0,61	0,61	0,61	0,16	0,16	0,16	0,16	0,16	0,16			
		10	2,17	2,17	2,17	2,17	2,17	2,17	0,01	0,01	0,01	0,01	0,01	0,01	0,10	0,10	0,10	0,10	0,10	0,10			


MISS RATE PARA 32 PROCESSADORES

32 Processadores Miss Rate para a cache DL1																			
								Mi	ss Rate para a	cache DL1									
Data cache l	I 1 am 04									Instrução	executada								
Data cache i	LI em %	I4m10	I5m10	l6m10	17m10	18m10	19m10	14m12	I5m12	l6m12	17m12	18m12	19m12	14m14	I5m14	I6m14	17m14	18m14	I9m14
	0	4,84	4,84	4,84	4,84	4,84	4,84	3,76	3,76	3,76	3,76	3,76	3,76	3,43	3,43	3,43	3,43	3,43	3,43
	1	4,55	4,55	4,55	4,55	4,55	4,55	3,63	3,63	3,63	3,63	3,63	3,63	3,39	3,39	3,39	3,39	3,39	3,39
	2	4,29	4,29	4,29	4,29	4,29	4,29	3,62	3,62	3,62	3,62	3,62	3,62	3,39	3,39	3,39	3,39	3,39	3,39
	3	4,39	4,39	4,39	4,39	4,39	4,39	3,59	3,59	3,59	3,59	3,59	3,59	3,36	3,36	3,36	3,36	3,36	3,36
	4	5,23	5,23	5,23	5,23	5,23	5,23	3,83	3,83	3,83	3,83	3,83	3,83	3,45	3,45	3,45	3,45	3,45	3,45
	5	4,27	4,27	4,27	4,27	4,27	4,27	3,68	3,68	3,68	3,68	3,68	3,68	3,37	3,37	3,37	3,37	3,37	3,37
	6	5,23	5,23	5,23	5,23	5,23	5,23	3,81	3,81	3,81	3,81	3,81	3,81	3,44	3,44	3,44	3,44	3,44	3,44
	7	4,28	4,28	4,28	4,28	4,28	4,28	3,61	3,61	3,61	3,61	3,61	3,61	3,36	3,36	3,36	3,36	3,36	3,36
	8	5,06	5,06	5,06	5,06	5,06	5,06	3,67	3,67	3,67	3,67	3,67	3,67	3,43	3,43	3,43	3,43	3,43	3,43
	9	4,53	4,53	4,53	4,53	4,53	4,53	3,76	3,76	3,76	3,76	3,76	3,76	3,38	3,38	3,38	3,38	3,38	3,38
	10	5,26	5,26	5,26	5,26	5,26	5,26	3,82	3,82	3,82	3,82	3,82	3,82	3,46	3,46	3,46	3,46	3,46	3,46
	11	5,28	5,28	5,28	5,28	5,28	5,28	3,89	3,89	3,89	3,89	3,89	3,89	3,42	3,42	3,42	3,42	3,42	3,42
	12	5,41	5,41	5,41	5,41	5,41	5,41	3,82	3,82	3,82	3,82	3,82	3,82	3,44	3,44	3,44	3,44	3,44	3,44
	13	5,18	5,18	5,18	5,18	5,18	5,18	3,9	3,9	3,9	3,9	3,9	3,9	3,47	3,47	3,47	3,47	3,47	3,47
	14	4,49	4,49	4,49	4,49	4,49	4,49	3,77	3,77	3,77	3,77	3,77	3,77	3,41	3,41	3,41	3,41	3,41	3,41
Processador	15	5,19	5,19	5,19	5,19	5,19	5,19	3,82	3,82	3,82	3,82	3,82	3,82	3,45	3,45	3,45	3,45	3,45	3,45
Processador	16	4,47	4,47	4,47	4,47	4,47	4,47	3,66	3,66	3,66	3,66	3,66	3,66	3,37	3,37	3,37	3,37	3,37	3,37
	17	4,52	4,52	4,52	4,52	4,52	4,52	3,67	3,67	3,67	3,67	3,67	3,67	3,42	3,42	3,42	3,42	3,42	3,42
	18	5,37	5,37	5,37	5,37	5,37	5,37	3,87	3,87	3,87	3,87	3,87	3,87	3,46	3,46	3,46	3,46	3,46	3,46
	19	3,96	3,96	3,96	3,96	3,96	3,96	3,51	3,51	3,51	3,51	3,51	3,51	3,35	3,35	3,35	3,35	3,35	3,35
	20	4,56	4,56	4,56	4,56	4,56	4,56	3,61	3,61	3,61	3,61	3,61	3,61	3,39	3,39	3,39	3,39	3,39	3,39
	21	4,45	4,45	4,45	4,45	4,45	4,45	3,58	3,58	3,58	3,58	3,58	3,58	3,39	3,39	3,39	3,39	3,39	3,39
	22	5,02	5,02	5,02	5,02	5,02	5,02	3,81	3,81	3,81	3,81	3,81	3,81	3,43	3,43	3,43	3,43	3,43	3,43
	23	5,03	5,03	5,03	5,03	5,03	5,03	3,67	3,67	3,67	3,67	3,67	3,67	3,39	3,39	3,39	3,39	3,39	3,39
	24	4,13	4,13	4,13	4,13	4,13	4,13	3,65	3,65	3,65	3,65	3,65	3,65	3,37	3,37	3,37	3,37	3,37	3,37
	25	5,14	5,14	5,14	5,14	5,14	5,14	3,8	3,8	3,8	3,8	3,8	3,8	3,44	3,44	3,44	3,44	3,44	3,44
	26	6,06	6,06	6,06	6,06	6,06	6,06	3,86	3,86	3,86	3,86	3,86	3,86	3,48	3,48	3,48	3,48	3,48	3,48
	27	4,35	4,35	4,35	4,35	4,35	4,35	3,61	3,61	3,61	3,61	3,61	3,61	3,38	3,38	3,38	3,38	3,38	3,38
	28	4,42	4,42	4,42	4,42	4,42	4,42	3,67	3,67	3,67	3,67	3,67	3,67	3,39	3,39	3,39	3,39	3,39	3,39
	29	4,63	4,63	4,63	4,63	4,63	4,63	3,7	3,7	3,7	3,7	3,7	3,7	3,42	3,42	3,42	3,42	3,42	3,42
	30	4,28	4,28	4,28	4,28	4,28	4,28	3,56	3,56	3,56	3,56	3,56	3,56	3,4	3,4	3,4	3,4	3,4	3,4
	31	4,51	4,51	4,51	4,51	4,51	4,51	3,71	3,71	3,71	3,71	3,71	3,71	3,41	3,41	3,41	3,41	3,41	3,41


MISS RATE PARA 32 PROCESSADORES

	<u> </u>							Mi	ss Rate para	a cache IL1									
- Instruções cac	hallom 06									Instrução	executada								
msu uções cac	lie LI elli 70	14m10	I5m10	16m10	17m10	18m10	19m10	14m12	15m12	16m12	17m12	18m12	19m12	14m14	15m14	I6m14	17m14	18m14	19m14
	0	3,96	3,96	3,96	3,96	3,96	3,96	1,85	1,85	1,85	1,85	1,85	1,85	0,61	0,61	0,61	0,61	0,61	0,61
	1	1,78	1,78	1,78	1,78	1,78	1,78	0,84	0,84	0,84	0,84	0,84	0,84	0,27	0,27	0,27	0,27	0,27	0,27
	2	1,56	1,56	1,56	1,56	1,56	1,56	0,8	0,8	0,8	0,8	0,8	0,8	0,26	0,26	0,26	0,26	0,26	0,26
	3	1,62	1,62	1,62	1,62	1,62	1,62	0,79	0,79	0,79	0,79	0,79	0,79	0,26	0,26	0,26	0,26	0,26	0,26
	4	1,72	1,72	1,72	1,72	1,72	1,72	0,83	0,83	0,83	0,83	0,83	0,83	0,27	0,27	0,27	0,27	0,27	0,27
	5	1,46	1,46	1,46	1,46	1,46	1,46	0,81	0,81	0,81	0,81	0,81	0,81	0,26	0,26	0,26	0,26	0,26	0,26
	6	1,66	1,66	1,66	1,66	1,66	1,66	0,81	0,81	0,81	0,81	0,81	0,81	0,26	0,26	0,26	0,26	0,26	0,26
	7	1,51	1,51	1,51	1,51	1,51	1,51	0,79	0,79	0,79	0,79	0,79	0,79	0,26	0,26	0,26	0,26	0,26	0,26
	8	1,66	1,66	1,66	1,66	1,66	1,66	0,74	0,74	0,74	0,74	0,74	0,74	0,25	0,25	0,25	0,25	0,25	0,25
	9	1,6	1,6	1,6	1,6	1,6	1,6	0,84	0,84	0,84	0,84	0,84	0,84	0,26	0,26	0,26	0,26	0,26	0,26
	10	1,86	1,86	1,86	1,86	1,86	1,86	0,84	0,84	0,84	0,84	0,84	0,84	0,27	0,27	0,27	0,27	0,27	0,27
	11	1,82	1,82	1,82	1,82	1,82	1,82	0,87	0,87	0,87	0,87	0,87	0,87	0,27	0,27	0,27	0,27	0,27	0,27
	12	1,86	1,86	1,86	1,86	1,86	1,86	0,84	0,84	0,84	0,84	0,84	0,84	0,27	0,27	0,27	0,27	0,27	0,27
	13	1,89	1,89	1,89	1,89	1,89	1,89	0,89	0,89	0,89	0,89	0,89	0,89	0,27	0,27	0,27	0,27	0,27	0,27
	14	1,57	1,57	1,57	1,57	1,57	1,57	0,84	0,84	0,84	0,84	0,84	0,84	0,26	0,26	0,26	0,26	0,26	0,26
Processador	15	1,81	1,81	1,81	1,81	1,81	1,81	0,84	0,84	0,84	0,84	0,84	0,84	0,27	0,27	0,27	0,27	0,27	0,27
	16	1,61	1,61	1,61	1,61	1,61	1,61	0,8	0,8	0,8	0,8	0,8	0,8	0,26	0,26	0,26	0,26	0,26	0,26
	17	1,59	1,59	1,59	1,59	1,59	1,59	0,8	0,8	0,8	0,8	0,8	0,8	0,27	0,27	0,27	0,27	0,27	0,27
	18	1,96	1,96	1,96	1,96	1,96	1,96	0,89	0,89	0,89	0,89	0,89	0,89	0,27	0,27	0,27	0,27	0,27	0,27
	19	1,43	1,43	1,43	1,43	1,43	1,43	0,77	0,77	0,77	0,77	0,77	0,77	0,26	0,26	0,26	0,26	0,26	0,26
	20	1,63	1,63	1,63	1,63	1,63	1,63	0,79	0,79	0,79	0,79	0,79	0,79	0,26	0,26	0,26	0,26	0,26	0,26
	21	1,64	1,64	1,64	1,64	1,64	1,64	0,78	0,78	0,78	0,78	0,78	0,78	0,26	0,26	0,26	0,26	0,26	0,26
	22	1,73	1,73	1,73	1,73	1,73	1,73	0,85	0,85	0,85	0,85	0,85	0,85	0,26	0,26	0,26	0,26	0,26	0,26
	23	1,72	1,72	1,72	1,72	1,72	1,72	0,79	0,79	0,79	0,79	0,79	0,79	0,26	0,26	0,26	0,26	0,26	0,26
	24	1,43	1,43	1,43	1,43	1,43	1,43	0,81	0,81	0,81	0,81	0,81	0,81	0,26	0,26	0,26	0,26	0,26	0,26
	25	1,82	1,82	1,82	1,82	1,82	1,82	0,84	0,84	0,84	0,84	0,84	0,84	0,27	0,27	0,27	0,27	0,27	0,27
	26	2,06	2,06	2,06	2,06	2,06	2,06	0,83	0,83	0,83	0,83	0,83	0,83	0,27	0,27	0,27	0,27	0,27	0,27
	27	1,56	1,56	1,56	1,56	1,56	1,56	0,79	0,79	0,79	0,79	0,79	0,79	0,26	0,26	0,26	0,26	0,26	0,26
	28	1,52	1,52	1,52	1,52	1,52	1,52	0,79	0,79	0,79	0,79	0,79	0,79	0,26	0,26	0,26	0,26	0,26	0,26
(29	1,68	1,68	1,68	1,68	1,68	1,68	0,82	0,82	0,82	0,82	0,82	0,82	0,27	0,27	0,27	0,27	0,27	0,27
	30	1,57	1,57	1,57	1,57	1,57	1,57	0,79	0,79	0,79	0,79	0,79	0,79	0,26	0,26	0,26	0,26	0,26	0,26
	31	1,53	1,53	1,53	1,53	1,53	1,53	0,8	0,8	0,8	0,8	0,8	0,8	0,26	0,26	0,26	0,26	0,26	0,26


GRÁFICOS DE MISS RATE PARA PROCESSADORES NA CACHE DL1




GRÁFICOS DE MISS RATE PARA PROCESSADORES NA CACHE DL1



GRÁFICOS DE MISS RATE PARA PROCESSADORES NA CACHE IL1



GRÁFICOS DE MISS RATE PARA PROCESSADORES NA CACHE IL1



CONCLUSÕES

- Pela quantidade de processadores:
 - - custo de energia
 - - tempo execução
 - - tempo de simulação
 - + miss rate
 - - velocidade de acesso à memória
 - + velociade de L1/L2

CONCLUSÕES

- Pelo tamanho de linha da cache:
 - +custo de energia
 - + tempo execução
 - - tempo de simulação
 - + miss rate
 - - velocidade de acesso à memória

CONCLUSÕES

- Pelo espaço amostral:
 - + velocidade de acesso L1/L2
 - + tempo execução
 - + tempo de simulação
 - + miss rate
 - + velocidade de acesso à memória