


Багатоядерні мікропроцесори



На межі тисячоліть два мікропроцесорних гіганти – **Intel і AMD** – дружно випустили свої перші двоядерні процесори, які вже встигли завоювати ринок. Ці продукти стали не просто черговими конкуруючими новинками від лідерів в галузі персональних комп'ютерів, але сповістили своєю появою початок цілої ери (в тактичному і навіть стратегічному розумінні) «настільних» обчислень, чергового витка проникнення професійних технологій у споживчий сегмент.

Класифікація: SMP, NUMA, кластери


1. SMP-системи
(Symmetrical Multi Processor systems).
Всі процесори мають цілком рівноправний доступом до загальної оперативної пам'яті (див. малюнок).



Класифікація: SMP, NUMA, кластери

1. SMP-системи (Symmetrical Multi Processor systems).

Працювати з цими системами програмістам дуже зручно. Створювати подібні системи дуже важко: 2-4 процесори – практична межа для для SMP-систем (через велику вартість).




Класифікація: SMP, NUMA, кластери

2. NUMA-системи (Non-Uniform Memory Access systems). Пам'ять стає «неоднорідною»: одна її частина працює «швидше», інша – «повільніше». У системі утворюються своєрідні «острівці» зі своєю, швидкою «локальною» оперативною пам'яттю, з'єднані повільними лініями зв'язку. Звернення до «своєї» пам'яті відбуваються швидко, до «чужої» - повільніше, причому, чим «далі» чужа пам'ять розташована, то повільніший до неї доступ (див. рис.).


Класифікація: SMP, NUMA, кластери

2. NUMA-системи (Non-Uniform Memory Access systems). Створювати NUMA-системи набагато простіше, ніж SMP, тоді як програми писати складніше – не враховуючи неоднорідностей пам'яті ефективну програму для NUMA не напишеш.



Класифікація: SMP, NUMA, кластери

3. Кластери — певна кількість «майже самостійних» комп'ютерів (вузли кластера чи «ноди»), об'єднаних швидкодіючими лініями зв'язку і використовується як єдиний обчислювальний ресурс. «Загальної пам'яті» тут може і не бути взагалі, але, у принципі, її нескладно реалізувати, створивши «дуже неоднорідну» NUMA-систему. Але практично зазвичай зручніше працювати з кластерами в «явному» вигляді, явно описуючи у програмі всі пересилки даних між його вузлами.




Класифікація: SMP, NUMA, кластери

Intel сьогодні воліє створювати SMP-системи;

AMD, IBM і Sun - ті чи інші варіанти NUMA.

Основна «сфера застосування» кластерів – суперкомп'ютери.

Класифікація: SMP, NUMA, кластери



Обчислювальний кластер ІФКС складається із 17 обчислювальних вузлів, одного координуючого вузла та трьох вузлів системи збереження даних. Для розрахунків доступні 136 процесорних ядер Intel Xeon CPU E5405 із частотою 2.0ГГц, що дає сумарну пікову продуктивність кластера порядку 1.1Тфлопс. У той же час тести Linpack показують продуктивність близько 850Гфлопс, що досягається завдяки високошвидкісній мережі Infiniband із двохсторонньою пропускнуою здатністю 10Гбіт/с.

Все програмне забезпечення, встановлене на кластері ІФКС є вільнорозповсюджуваним. В якості операційної системи було вибрано один із дистрибутивів Linux, що спеціально розроблений для кластерів – [Rocks](#). Для керування завантаженням задач на кластері встановлена система керування чергами [SGE](#). Для паралельних розрахунків використовується OpenMPI. Наявний великий набір бібліотек необхідних для обчислювальних робіт.

Система збереження даних на даний момент складає 12ТБ. Вона побудована на основі RAID-5 масиву жорстких дисків об'ємом 1ТБ і 2ТБ та високопродуктивної мережевої файлової системи [Lustre](#). Також присутня можливість автоматичної гарячої заміни жорстких дисків у разі виходу із ладу одного із них.

Кластер під'єднаний до української академічної мережі оптоволоконним каналом зв'язку із пропускнуою здатністю 1Гбіт/с і є учасником [національного ГРІД-проекту](#).

Основні віхи історії створення двоядерних процесорів

1999 рік – анонс першого двоядерного процесора у світі (IBM Power4 для серверів)

2001 рік – початок продажі двоядерного IBM Power4

2002 рік – майже одночасно AMD і Intel оголошують про перспективи створення своїх двоядерних процесорів

2002 рік – вихід процесорів Intel Xeon і Intel Pentium 4 з технологією Hyper-Threading, які забезпечують віртуальну двопроцесорність на одному кристалі

2004 рік – свій двоядерний процесор випустила Sun (UltraSPARC IV)

2004 рік – IBM випустила друге покоління своїх двоядерних процесорів (IBM Power5). Кожне процесорне ядро Power5 підтримує аналог технології Hyper-Threading

Основні віхи історії створення двоядерних процесорів

2005 рік, 18 березня – Intel випустила перший у світі двоядерний процесор архітектури x86

2005 рік, 21 березня – AMD анонсувала повну лінійку серверних двоядерних процесорів Opteron, анонсувала десктопні двоядерні процесори Athlon 64 X2 і формально започаткувала поставки двоядерних Opteron 8xx

2005 рік, 20-25 травня – AMD починає поставки двоядерних Opteron 2xx

2005 рік, 26 травня – Intel випускає двоядерні Pentium D для масових ПК

2005 рік, 31 травня – AMD починає поставки Athlon 64 X2


Конкретні реалізації двоядерних процесорів

Intel Smithfield: Багатоядерний процесор для настільних ПК, створений за звичною SMP-системою із загальною шиною: один чіпсет, до якого підключається вся оперативна пам'ять, і одна процесорна шина, до котрої підключено всі процесори:

Кожне «ядро» Smithfield – свій APIC, обчислювальне ядро, кеш-пам'ять другого рівня та свій інтерфейс процесорної шини (Bus I/F). Остання обставина означає, що двоядерний процесор Intel з погляду будь-якої зовнішньої логіки виглядатиме з точністю як два звичайних процесори (типу Intel Xeon).

Сьогоднішнє ядро Smithfield є «монолітним» (два ядра утворюють єдиний кристал процесора), проте наступне покоління настільних процесорів Intel буде ще тривіальніше – два однакових кристала одноядерних процесорів просто будуть упаковані у одному корпусі (див. рис.).



Intel Smithfield



Presler Cedar Mill

- **Presler Cedar Mill**



Точнісінько таким самим є перший серверний процесор Intel даної мікроархітектури, відомий зараз під назвою Dempsey. Але якщо в Smithfield кожне з ядер доводиться по 1 Мбайт кеш-пам'яті другого рівня, то в Presler і Dempsey це вже по 2 Мбайт на ядро.



Presler

Dempsey

- Пізніше у Intel підуть інші, складніші у плані мікроархітектури варіанти двоядерних процесорів, серед яких варто відзначити **Montecito** (двоядерний Itanium), **Yonah** (двоядерний аналог Pentium M) і **Paxville** для багатопроцесорних серверів з урахуванням Intel Xeon MP. У розробці у Intel перебувало аж 15 різних багатоядерних CPU, і п'ять із них корпорація навіть демонструвала у роботі.



Мультиядерність


Мультиядерність у розумінні Intel – це вибір з трьох можливих варіантів:

- 1. Незалежні процесорні ядра, кожне зі своєю кеш-пам'яттю, розташовані на одному кристалі і використовують загальну системну шину. Це - 90-нанометровий Pentium D на ядрі Smithfield.
- 2. Схожий варіант – коли кілька однакових ядер розташовані на різних кристалах, але об'єднані разом в одному корпусі процесора (багаточіповий процесор). Таким є 65-нанометрове покоління процесорів сімейств Pentium і Xeon на ядрах Presler і Dempsey.
- 3. Нарешті, ядра можуть бути тісно переплетені між собою на одному кристалі і використовувати деякі загальні ресурси кристала (скажімо, шину і кеш-пам'ять). Таким є Itanium на ядрі Montecito та мобільний Yonah.

Мультитядерність у розумінні Intel


Single die (Monolithic) based processor

Example: Smithfield



Front Side Bus


Example: Montecito



Front Side Bus

Multi-Chip Processor

Example: 65nm "Presler"



Front Side Bus

Двоядерний мобільний процесор Yonah

- Перший двоядерний мобільний процесор Yonah, який з'явився 2006 року у рамках нової мобільного платформи Nara. Yonah має два обчислювальних ядра, які використовують спільну 2-мегабайтну кеш-пам'ять другого рівня та загальний контролер системної шини QPB із частотою 667 МГц. Він випускається по 65-нм технології в форм-факторах PGA 478 і BGA 479, містить 151,6 млн. транзисторів, підтримує технологію XD-bit і, судячи за попередньою інформацією, підтримуватиме деякі механізми прямої взаємодії ядер між собою.

Yonah Dual Core



The diagram illustrates the Yonah Dual Core architecture. It features two cores, Core1 and Core2, connected by a shared Bus. A 2 MB L2 Cache is also shown, connected to the Bus. The MCH FSB is indicated at the bottom of the diagram.

Implementation:

- One** piece of silicon
- Two** execution cores
- One** shared 2MB L2 cache **New**
- One** shared bus **New**

Yonah Dual Core	
L2 Cache	New 2MB shared
FSB	New 667 MHz
Execute Disable Bit	Yes
Socket	PGA 478 or BGA
Process technology	65nm
Transistors	New 151.6 million
Launch	Q1'06

Intel, the Intel logo, and Intel Inside are trademarks or registered trademarks of Intel Corporation or its subsidiaries. All other trademarks are the property of their respective owners.

Intel Core

Intel Core — це назва для лінійки [процесорів Intel](#), започаткованих чіпом з кодовим ім'ям Yonah (біблійний [Йона](#)), представленого [5 січня 2006](#) року. Він призначений для заміни торгової марки [Pentium](#), що вживалась Intel у процесорах кількох архітектурних поколінь ще з [1993](#) року. Наступне покоління настільних і мобільних процесорів після Intel Core отримало назву Intel Core 2, яка замінила торгову марку [Pentium](#).

- Intel **Core Duo** має [два ядра](#), 2МБ кеш 2-го рівня, на обидва ядра, і шину управління для контролю над кешем 2-го рівня і системною шиною.
- Intel **Core Solo** використовує те ж подвійне ядро, що і Core Duo, але робочим є тільки одне ядро. Цей стиль високо затребуваний для однопоточних мобільних процесорів, і це дозволяє Intel через відключення одного з ядер створити нову лінійку процесорів, фізично випускаючи лише одне ядро.

Intel Core 2

- **Core 2** — восьме, випущене корпорацією Intel покоління [мікропроцесорів](#) архітектури [x86](#) (липень 2006 р.), засноване на абсолютно новій процесорній архітектурі. Це нащадок мікроархітектури NetBurst, на якій побудована більшість мікропроцесорів Intel починаючи з [2000](#) року. Починаючи з Core 2 Intel відмовляється від бренду Pentium, який використовувався з [1993](#) року. Крім того, тепер возз'єдналися мобільні і настільні серії продуктів (що розділилися на Pentium M і Pentium 4 в [2003](#) році).
- Як і їх попередники, процесори Intel Core, діляться на моделі **Solo** (одноядерні), **Duo** (двоядерні), **Quad** (чотириядерні) і **Extreme** (дво- або чотири-ядерні з високою швидкістю і розблокованим множником). Процесори отримали наступні кодові назви — «Conroe» (для домашніх систем), «Merom» (для портативних ПК), «Kentsfield» (чотири-ядерний Conroe) і «Penryn» (Merom, виконаний по 45 нанометровому процесу). Хоча процесори «Woodcrest» також засновані на архітектурі Core, вони випускаються під маркою [Xeon](#). З грудня 2006 року всі процесори Core 2 Duo виробляються з 300 міліметрових пластин на заводі Fab 12 в [Арізоні, США](#) і на заводі Fab 24-2 в County Kildare, [Ірландія](#).

Трохи про термінологію

• **APIC (Advanced Programmable Interrupt Controller)** – невеличка схема, що займається збиранням і обробкою переривань, що виникають у комп'ютері. Це правда сказати, «класичне» завдання Interrupt Controller-ів: вказують процесору не марнувати час, регулярно опитуючи кожен з пристроїв про те, «а чи не сталося там чогось протягом останніх 10 мс». Проте завдання IC не обмежуються лише цим: крім апаратних ще й програмні переривання (exceptions), які генерує не периферія, а сам процесор – у разі виникнення будь-якої позаштатної ситуації. Типові приклади – у програмі зустрілася незрозуміло яка, чи навіть заборонена «простому користувачеві» інструкція (#GP, General Protection Exception), сталося розподіл на нуль (#DE, Divide-by-Zero Error Exception), програма звернулася до неіснуючої адреси у пам'яті (#PF, Page Fault Exception). Деякі переривання може генерувати сама програма (INTn), а, скажімо, переривання #BP (BreakPoint Exception) використовується операційній системою для налагодження програм. Реакція на кожне з переривань задається так званим вектором переривань – набором адрес у пам'яті, що описують «що робити далі» процесору у разі виникнення переривання: які функції (оброблювачі переривання) їй у цьому випадку необхідно виконувати. Загалом, PIC-и були, є й будуть однією з ключових компонент комп'ютера. Причому у випадку багатопроцесорних, багатоядерних (і навіть процесорів з Hyper-Threading!) потрібно забезпечити по APIC-у кожне ядро процесора (включаючи кожне віртуальне ядро в Pentium 4 supporting Hyper-Threading), обробних «програмні переривання, і ще одна, «синхронизуючий» APIC в чіпсеті, що забезпечує обробку апаратних переривань й займається «розсиланням» програмних переривань у випадках, коли переривання, що виникло у одному процесорі чомусь зачіпає й інші процесори.

- **DMA (Direct Memory Access)** – це таке своєрідний «альтернативний процесор», котрий займається в чіпсеті обробкою «фонових» завдань, що пов'язані з периферією. Скажімо, якщо процесору потрібно прочитати кілька кілобайтів даних із жорсткого диска, йому зовсім необов'язково чекати цілу вічність (кілька мілісекунд), досі ці самі дані їй немає буде надано. Натомість може запрограмувати DMA-контроллер, щоб він виконав це завдання для неї, і переключитися, коли цей запит виконується, у будь-яку іншу задачу. Пристрій настільки незамінний, як і APIC.
- **GART (Graphical Address Relocation Table)** виник у комп'ютерах разом з шиною AGP: це невеличка схема, що забезпечує графічному прискорювачу доступ до системної пам'яті процесора. Її завдання – реалізація механізму віртуальної пам'яті для GPU, тобто відображення «лінійного» адресного простору, з яким працює прискорювач, на «реальний», довільним чином «перетягуваний» з «звичайними даними». Дозволяє сучасним 3D-прискорювачам використовувати як «набортну» відеопам'ять, так і «основну» системну пам'ять комп'ютера.

процесори серії "І"

Процесори Intel

Старі

- До x86
- [4004](#) · [4040](#) · [8008](#) · [8080](#) · [8085](#)
- x86-16 (16 біт)
- [8086](#) · [8088](#) · [80186](#) · [80188](#) · [80286](#)
- x86/IA32 (32 біт)
- [80386](#) · [80486](#) · [Pentium](#) · [Pentium Pro](#) · [Pentium II](#) · [Pentium III](#) · [Pentium 4](#) · [Pentium M](#) · [Core](#) · [Celeron M](#) · [Celeron D](#)
- x86-64/EM64T (64 біт)
- [Pentium 4 \(Some\)](#) · [Pentium D](#) · [Pentium Extreme Edition](#) · [Celeron D \(Some\)](#)

Інші

Original [Itanium](#) — [iAPX 432](#) — RISC: [i860](#) · [i960](#) · [XScale](#) — Мікроконтролери: [8048](#) · [8051](#) · [MCS-96](#)

Сучасні

[Celeron](#) · [Pentium Dual-Core](#) · [Core 2](#) · [Atom](#) · [A100](#) · [Xeon](#) · [Itanium](#) · [Core i7](#) · [Core i5](#) Core i3

Майбутні

[Tukwila](#) · [Tolapai](#) · [Moorestown](#)

Мікроархітектури

- Минулі і теперішні

[P5](#) · [P6](#) · [NetBurst](#) · [Core](#) · [Nehalem](#) · [Sandy Bridge](#) · [Haswell](#) · [Skylake](#) , [Cannonlake](#)

- **Майбутні Alder Lake** — кодова назва мікропроцесорів фірми [Intel](#), що належать до 12-го покоління [Intel Core](#) і мають гібридну архітектуру: «великі» ядра Golden Cove і «малі» ядра Gracemont. Перші процесори очікуються у другій половині 2021-го року. Очікується, що процесори все ще будуватимуться за технологічним процесом [10 нанометрів](#) SuperFin, матимуть новий сокет [LGA 1700](#) і підтримуватимуть пам'ять DDR5.

Процесори Intel

В кінці 2017 року очікується дебют платформи Intel Cannonlake. Вона забезпечить переведення мікроархітектури Intel Skylake на норми 10-нм техпроцесу. Разом з ЦП з'явиться й нова серія чіпсетів - Intel 200, у якій буде реалізована підтримка винятково DDR4-пам'яті.

На ринку мобільних платформ ситуація практично аналогічна, за винятком того, що процесори Intel Broadwell дебютували в 2014 році, а в 2015 з'явилась платформа Intel Skylake.


Порівняльна таблиця технічних характеристик платформ компанії Intel:

Процесорна мікроархітектура	Sandy Bridge	Ivy Bridge	Haswell	Broadwell	Skylake	Cannonlake
Норми техпроцесу	32 нм	22 нм	22 нм	14 нм	14 нм	10 нм
Чіпсет	Intel 6-ої серії (Cougar Point)	Intel 7-ої серії (Panther Point)	Intel 8-ої серії (Lynx Point)	Intel 9-ої серії (Wild Cat Point)	Intel 100-ої серії (Sunrise Point)	Intel 200-ої серії (Union Point)
Підтримувана оперативна пам'ять	DDR3	DDR3	DDR3	DDR3	DDR3 / DDR4	DDR4
Підтримка інтерфейсу Thunderbolt	Так	Так	Так	Так	Так (Alpine Ridge)	Так
Дата дебюту	2011	2012	2013-2014	2015	2015	2016-2017

процесори серії "I"

Компанія Intel суворо дотримується концепції **Tick-Tock** (тік-так), яку розробила сама ж для себе в далекому 2006 році. Суть її в тому, що кожен рік відбувається оновлення якої виробничої технології з удосконаленням мікроархітектури, або запуск абсолютно нової мікроархітектури.

процесори серії "I"




процесори серії "І"

	Ядра	Процесори	Мікроархітектура	Технологічний процес	Початок випуску
«Тік»	Cedar Mill, Dempsey, Presler, Yonah	Intel Core , Pentium 4 , Pentium D , Xeon	Intel P6 , NetBurst	65 нм	2006
«Так»	Allendale, Clovertown, Conroe, Kentsfield, Merom, Tigerton, Woodcrest	Intel Core 2 , Xeon	Intel Core (не спутати з процесорами Intel Core!)		45 нм
«Тік»	Dunnington, Harpertown, Penryn, Wolfdale, Yorkfield			2008	
«Так»	Beckton, Bloomfield, Clarksfield, Gainestown, Lynnfield	Intel Core i5/i7/i7 Extreme Edition, Xeon	Intel Nehalem		2009
«Тік»	Arrandale, Clarkdale, Gulftown	Intel Core i3/i5/i7/i7 Extreme Edition, Xeon	Intel Westmere (удосконалена Intel Nehalem)	32 нм	2010
«Так»	Sandy Bridge	Intel Core i3/i5/i7/i7 Extreme Edition, Xeon	Intel Sandy Bridge		2011 [3]
«Тік»	Ivy Bridge		Intel Ivy Bridge (удосконалена Intel Sandy Bridge)	22 нм	2012
«Так»			Intel Haswell		2013
«Тік»			Intel Broadwell (удосконалена Intel Haswell)	14 нм	2014
«Так»			Intel Skylake		2015
«Тіік»			Intel Skymont (удосконалена Intel Skylake)	10 нм	2016

процесори серії "I"

Released · Canceled · Future · Microarchitecture name

Розвиток мікроархітектур процесорів Intel, починаючи з NetBurst і Intel P6 до Skylake



Ice Lake

центральный процессор

Десяте покоління процесорів Intel

виробництво	2019 рік
Технологія виробництва	10 нм
<u>набори інструкцій</u>	x86 64 , MMX , Розширення системи команд AES , CLMUL instruction set ^[id] , FMA , SSE , SSE2 , SSE3 , SSSE3 , SSE4 , SSE4.1 ^[id] , SSE4.2 ^[id] , AVX , AVX-512 ^[id] і Intel SHA extensions
<u>мікроархітектура</u>	Sunny Cove
<u>число ядер</u>	до 4
L1- кеш	80 Кб на ядро (32 інструкції + 48 дані)
L2- кеш	512 Кб
L3- кеш	до 8 Мб
<u>роз'єм</u>	
<u>ядра</u>	

← [Comet Lake](#)

[Tiger Lake](#) →

Tiger Lake

центральный процессор

Одинадцате покоління процесорів Intel

Технологія виробництва	10 нм
<u>набори інструкцій</u>	MMX , AES-NI , CLMUL , FMA3 , SSE , SSE2 , SSE3 , SSSE3 , SSE4 , SSE4.1 , SSE4.2 , AVX , AVX2 , AVX-512 , SHA , TXT , TSX , SGX , VT-x , VT-d
<u>мікроархітектура</u>	Willow Cove x86
L1- кеш	80 Кб на ядро (32 інструкції + 48 дані)
L2- кеш	1,25 Мб на ядро
L3- кеш	до 12 Мб
<u>Вбудований графічний процесор</u>	Intel Xe ^[en]
<u>роз'єм</u>	
<u>ядра</u>	

процесори серії "I"

- **Intel Core i7** — сімейство процесорів [x86-64](#) від [Intel](#), в якому було вперше використано мікроархітектуру [Intel Nehalem](#). Є наступником сімейства [Intel Core 2](#). Всі три існуючі і дві майбутні моделі процесорів — чотириядерні. Офіційно процесори цього сімейства оголошені у продаж з [17 листопада 2008](#) року.
- **Core i5** (кодова назва *Lynnfield*) — сімейство процесорів [x86-64](#) від [Intel](#). Позиціонуються Інтелом, як масова альтернатива дорогим процесорам [Core i7](#), які є процесорами для ентузіастів: Core i5 має двоканальний процесор пам'яті порівняно з триканальним у Core i7, що значно зменшує кількість необхідних контактів і логіки. Вихід на ринок лінійки процесорів Core i5 - [8 вересня 2009](#) (модель Core i5 750).
- У 2010 році прийшла черга для **нового тонкого 32-нм техпроцесу**. Нові процесори засновані на архітектурі **Nehalem**, але з істотними змінами. Нові процесори відносяться до сімейства **Westmere** і діляться на два види: **Clarkdale** - настільний варіант, **Arrandale** - мобільний варіант. Це процесори **Core i3**.

процесори серії "I"

мікроархітектура Nehalem

Всі процесори серії "I" виготовлені за технологією на основі **мікроархітектури Nehalem** що прийшла на зміну Core у кінці 2008 року. Архітектура Nehalem названа ім'ям одного з індіанських племен і відрізняється рядом принципових нововведень:

- всі ядра розміщені на одному кристалі
- на самому процесорі розташований двоканальний або триканальний контролер оперативної пам'яті DDR3
- в процесор інтегрована системна шина QPI або DMI, які замінили FSB

Direct Media Interface, скор. DMI - послідовна шина, розроблена фірмою Intel для з'єднання південного моста (ICH) материнської плати з північним (MCH або GMCH). Вперше DMI використана в чипсетах сімейства Intel 915 з південним мостом ICH6 в 2004 році. Серверні чипсети використовують схожий інтерфейс, званий Enterprise Southbridge Interface (ESI). Пропускна здатність шини DMI першого покоління становить 2 ГБ / сек

Intel QuickPath Interconnect або просто **QuickPath**, скорочено **QPI** (раніше Common System Interface, CSI) — послідовна кеш-когерентна шина типу точка-точка для з'єднання процесорів між собою і з чипсетом, розроблена фірмою Intel. Кожне з'єднання шини QuickPath складається з пари односторонніх каналів, кожен з яких фізично реалізований як 20 диференціальних пар проводів. Дані передаються у вигляді пакетів (дейтаграм). Пропускна здатність одного каналу становить від 4,8 до 6,4 мільярда передач в секунду.

- містить загальну для всіх ядер кеш - пам'ять третього рівня
- в чіп може бути вбудовано графічне ядро


процесори серії "I"

- Енергоспоживання стало на 30% менше завдяки використанню в Nehalem набору інструкцій SSE 4.2, знову стала використовуватися технологія Hyper-Threading, що дозволяє представити одне фізичне ядро як два віртуальних. У перших процесорах Nehalem використовувалася технологія 45Нм, а з 2010 року стали застосовувати 32-нанометровий техпроцес. Процесори встановлюються в материнські плати і мають сокет **LGA1156** або **LGA1366**.
- Випускалися чотири типи десктопних процесорів за технологією Nehalem з кодовими назвами Bloomfield, Clarkdale, Gulftown і Lynnfield.

процесори серії "І"

- Двоядерні Clarkdale випускалися за технологією 32-нм, чотириядерні Bloomfield, Lynnfield по 45-нм технології і шестиядерні Gulftown - 32-нм. З них двоядерні i3 і i5 - це Clarkdale, чотириядерні i5 - це Lynnfield, чотириядерні i7 - це Bloomfield і Lynnfield, а шестиядерний i7 – Gulftown.

процесори серії "I"



Блок-схема процесора Lynnfield

процесори серії "I"

- Відміність чотириядерних Lynnfield і Bloomfield.

Перш за все, в Bloomfield вбудований триканальний контролер пам'яті, а в Lynnfield - двоканальний, що помітно позначається на ціні.

У Bloomfield використовується високошвидкісна системна шина QPI (25,6 Гб / с), призначена для зв'язку з північним мостом, що забезпечує роботу інтерфейсу PCI Express 2.0, до якого можна підключити кілька відеокарт.

У процесорах Lynnfield використовується шина DMI (2 Гб / с). Така технологія дозволяє відмовитися від використання північного моста, тому що контролер графічної шини PCI Express 2.0 вбудований в сам процесор. Материнські плати підтримують роботу таких процесорів, які не мають північного мосту і застосовують одночіповий набір системної логіки. Цей процес був застосований в чіпсеті Intel P55 Express.

Останньою особливістю є те, що чіпи Lynnfield встановлюються в менш дорогі материнські плати і мають роз'єм LGA1156, а Bloomfield - в сокет LGA1366, що застосовується в топових системах.

процесори серії "I"

- Процесори Core i3, i5 і i7 також, як і AMD мають вбудовані контролери оперативної пам'яті DDR3 і зовнішню шину, що працює на частоті 133 МГц. Попередній Core 2 Duo (сокет LGA775) також може працювати з пам'яттю DDR2, так і з DDR3, але контролер пам'яті там працює на рівні чіпсета материнської плати.
- Core i3 і i5 сімейства Clarkdale мають інтегровані в чіп графічні прискорювачі GMA HD здатні працювати на частоті до 900Mhz. Це дозволяє переглядати відео у форматі HD і грати в не особливо вимогливі до ресурсів комп'ютерні ігри.

процесори серії "І"

- Всі процесори Core i3 і i5, побудовані на основі архітектури Clarkdale, за винятком i5 750. У ці процесори, включаючи i5 750, інтегрований північний міст з графічним контролером, що забезпечує пряме керування шиною PCI Express.
- Зв'язок центрального процесора з південним мостом, що відповідає за менш швидкісні лінії, включаючи звук і SATA, здійснюється за допомогою шини Direct Media Interface (DMI), що працює на швидкості 2 Гб / с

процесори серії "I"




Схема набору системної логіки Intel P55 Express

процесори серії "I"

- Процесори Core i3 і i5 серії 6xx - містять 2 ядра по 4 Мб кеш-пам'яті третього рівня на кожне ядро. Кристали виробляються за технологією 32 Нм, що дозволяє споживати енергію на 30% менше, до того ж вони практично не гріються.
- Для процесорів Core i7 і Core i5 була розроблена технологія Turbo Boost, яка дозволяє автоматично підвищувати номінальну тактову частоту одного або кількох ядер. Ця технологія включається через BIOS, а керування відбувається через інтерфейс спеціального програмного забезпечення, що поставляється з материнською платою. Є можливість задіяти ручний режим розгону, так і повністю автоматичний. Якщо буде перевищено допустиме значення, Turbo Boost автоматично відключить процесор, запобігши вихід з ладу.
- Turbo Boost дозволяє процесорам Bloomfield збільшувати свій множник на дві одиниці при одному активно працюючому ядрі і на одну одиницю у всіх інших випадках, підвищуючи частоту на 133-266 МГц. У процесорах Lynnfield розгін відбувається ще більш ефективно: при одному активному ядрі, множник можна збільшити на 5, отримавши приріст у 667 МГц, майже на чверть від номінальної тактової частоти. При завантаженні чотирьох ядер множник можна підвищити на 2 одиниці і отримати відчутний приріст при роботі з багатопотоковими додатками.

процесори серії "I"

- Процесори Core i7 виготовлені за технологією 45Нм, мають 4 ядра, 8 Мб кеш третього рівня. i7 споживають більше енергії, ніж Clarkdale i3 і i5, але значно швидші чотириядерних Core 2 Quad, у яких зовсім немає кешу третього рівня.
- Процесори Core i7 серії 8xx виконані за технологією Lynnfield, як і Core i5 750. Вони, як і процесори i3 і i5 мають інтегрований північний міст і шину DMI. Попередня серія 9xx не має можливості прямого управління шиною PCI Express. Замість цього використовується високошвидкісний інтерфейс QuickPath Interconnect (QPI) для зв'язку з іншими елементами системи.

процесори серії "I"

У назвах процесорів Intel® Core™ покоління позначається першими цифрами після i9, i7, i5 або i3.

Нижче наведені деякі приклади:

- Приклади процесорів **11-го покоління**
 - Процесор Intel® Core™ i7- 11 65G7
 - Процесор Intel® Core™ i5- 11 30G7,
- Приклади **10-го покоління**
 - Процесор Intel® Core™ i7- 10 65G7,
 - Процесор Intel® Core™ i5- 10 210U,
- Приклад **9-го покоління**
 - Процесор Intel® Core™ i9- 9 900K .
- Приклади **8-го покоління**
 - Процесор Intel® Core™ i7- 8 650U
 - Процесор Intel® Core™ i5- 8 600 .
- Приклади **7-го покоління**
 - Процесор Intel® Core™ i7- 7 920HQ .
 - Процесор Intel® Core™ i5- 7 200U .
 - Процесор Intel® Core™ i3- 7 350K .
- Приклад **6-го покоління**
 - Процесор Intel® Core™ i5- 6 400T .
- Приклад **5-го покоління**
 - Процесор Intel® Core™ i7- 5 650U .
- Приклад **4-го покоління**
 - Процесор Intel® Core™ i3- 4 350T .
- Приклад **3-го покоління**
 - Процесор Intel® Core™ i7- 3 820QM .

→ процесори серії "I" Intel Core i7-10700K проводиться за стандартом 14-нм техпроцесу, має 8 ядер, які працюють в 16 потоків зі штатною тактовою частотою 3.8 ГГц, 5.1 ГГц в режимі Turbo Boost. Об'єм кеш-пам'яті 3 рівня дорівнює 16 МБ. Має 2-х канальний контролер пам'яті DDR4.

процесори серії "I"


- Технологія **HyperThreading** - віртуальна багатопоточність - дозволяла виконувати одному ядру два потоки інструкцій одночасно, що дозволяло збільшити продуктивність. Але була проблема: деякі програми некоректно працювали з даною технологією, і показували результати, які були набагато гіршими від тих, які були без HyperThreading. Тому в новій архітектурі розроблена поліпшена версія, яка одержала назву **Simultaneous Multi Threading** (SMT). Завдяки **SMT** додатки з підтримкою багатопоточності отримують вичерпну базу для реалізації закладених у них можливостей, скорочуючи час обробки поставлених завдань. **Операційна система бачить два ядра Core i3 як чотири, при цьому, не розділяючи їх на фізичні і віртуальні.**

процесори серії "I"

Зменшення масштабу техпроцесу виробництва дозволило зменшити розміри кристала з 24 x 40 x 1,5 мм до 16,5 x 30 x 1,04 мм (справедливо для двоядерних Haswell/Broadwell Y).

Докладніше: http://www.overclockers.ru/hardnews/62917/Intel_predstavila_14-nm_processory_pokoleniya_Broadwell.html


Transistor Fin Improvement



Taller and Thinner Fins for Increased Drive Current and Performance

Технологія Sandy Bridge

Відправною точкою в новітній історії розвитку процесорів Intel прийнято вважати мікроархітектуру Sandy Bridge. І це неспроста. Незважаючи на те, що перше покоління процесорів під маркою Core було випущено в 2008 році на базі мікроархітектури Nehalem, майже всі основні риси, які притаманні сучасним масовим CPU мікропроцесорного гіганта, увійшли в ужиток не тоді, а парю років пізніше, коли поширення набуло наступне покоління процесорного дизайну, Sandy Bridge.




Технологія Haswell

Реліз мікроархітектури Haswell відбувся у квітні 2013 року. Перші процесори на цій архітектурі з'явились у 2-ому кварталі [2013 року](#). У порівнянні з Ivy Bridge має принаймні 10% приросту продуктивності CPU. Удвічі потужніша інтегрована GPU.

Особливості архітектури

- Можливий повний редизайн архітектури (як [NetBurst](#) після [P6](#))
- [Техпроцес](#) — 22 нм
- Конструктивне виконання [LGA 1150](#)
- Базова кількість ядер — 2 або 4
- Повністю новий дизайн [кеша](#)
- Покращені механізми [енергозбереження](#)
- Підтримка технології [Thunderbolt](#) Передача даних у Thunderbolt проходить по оптичному кабелю на відстані до 100 метрів зі швидкістю 10 Гбіт у секунду, що можна порівняти зі швидкістю кабелів [Fibre Channel](#) і [HDMI](#), в 3 рази швидше eSATA/SATA 300, в 10 разів швидше [Gigabit Ethernet](#), більш ніж у 20 разів швидше USB 2.0 і FireWire 400, і в 2 рази швидше ніж у USB 3.0. У найближчі десять років Intel обіцяє збільшити швидкість передачі даних через Thunderbolt до 100 Гбіт/с
- Можливий інтегрований [векторний співпроцесор](#)
- Додано інструкції Advanced Vector Extensions 2, зокрема [FMA](#) (Fused Multiply Add)
- Розширення команд TSX ([EN: Transactional Synchronization Extensions](#)) для апаратної підтримки [транзакційної пам'яті](#)
- Пам'ять [EDram](#) об'ємом 64 Мбайт (окремий кристал, але загальна упаковка)
- Енергоспоживання на **30 відсотків** нижче в порівнянні з аналогами з лінійки Sandy Bridge
- В чипі реалізована можливість одночасної роботи з чотирма [операндами](#), що дозволяє за одну інструкцію здійснювати відразу дві операції множення і додавання або віднімання. Мобільні версії Haswell устатковані [кешем 4 рівня](#), який використовується вбудованим графічним ядром для нівелювання впливу низької пропускну здатності системної пам'яті.

Технологія Haswell



Технологія Broadwell

Broadwell - кодова назва процесорної [мікроархітектури](#), розроблюваної [Intel](#).


Процесори Broadwell стануть першими справжніми [SoC](#) (системами на кристалі) на думку Bright Side of News. Ймовірно, в кристал будуть інтегровані контролери інтерфейсів [Ethernet](#), [Thunderbolt](#) і [USB 3.0](#). На думку японського PC Watch (його наводить у своїй публікації X-Bit labs), у Broadwell не буде версій з [LGA](#) роз'ємом; всі чипи будуть припаюватися до материнських плат.

Особливості архітектури

- Згідно з принципом [тік-так](#), в Broadwell планується зменшений техпроцес (до 14 нм).
- У мікроархітектурі ймовірно будуть додані розширення:
- ADX (інструкції ADOX / ADCX) для роботи з числами довільної точності.
- Інструкція rdseed для генерації випадкового числа розміром 16, 32 або 64 біта відповідно до вимозі NIST SP 800-90B і NIST SP 800-90C (на відміну від rdrand, яка відповідає NIST SP 800-90A). Для її використання в <immintrin.h> додані функції `int _rdseedXX_step(uintXX_t * random_val`, де під XX мається на увазі розмір в 16, 32 або 64 біта)
- Інструкція PREFETCHW, яка може бути використана за допомогою вбудованої функції `_mm_prefetch` з підказкою `_MM_HINT_ET0`.
- Сокет буде LGA 1150
- PREFETCHW інструкції
- Повна версія (LGA1150 сокет): Broadwell-H
- Комп'ютери / Ноутбуки версії (PGA роз'єм): Broadwell-M
- BGA версії
- Графічний рівень швидкодії в порівнянні з підсистемою Haswell зросте на цілих 40%



Технологія Broadwell




Технологія Skylake

Skylake буде створений по 14 [нм](#) процесу. Перші процесори Skylake появились в 2015.

Архітектура (14 [нм](#) процес):

- Передбачено підтримку [DDR4 SDRAM](#).
- [LGA 1151](#) сокет
- Z170 чіпсет
- TPD до 95W
- підтримка 20 [PCI Express 3.0](#) (пропускна здатність в 8 Гбіт/с, точніше 8 GT/s(Гігатранзакцій/с)).
- підтримка [PCI Express 4.0](#) (Skylake-E/EP/EX). Очікують 16 GT/s.
- підтримка Thunderbolt 3,0 (Alpine Ridge) (3 controller will double the bandwidth to 40 Gbit/s)
- 128 КБ L1 [кеш](#)
- 512 КБ [кеш-пам'яті](#) L2, 16-смуговий асоціативний (6 циклів)
- 12 МБ [кеш-пам'яті](#) L3, 24-смуговий асоціативний (12 циклів)
- [кеш](#) 128 МБ L4 eDRAM
- підтримка [SATA Express](#)
- AVX-512F: Advanced Vector Extensions
- Intel SHA Extensions: [SHA-1](#) and [SHA-256](#) (Secure Hash Algorithms)
- Intel MPX (Memory Protection Extensions)
- Intel ADX (Multi-Precision Add-Carry Instruction Extensions)

Технологія Skylake



Хроніка новин

Чипы преодолели рубеж в 2 млрд транзисторов

04/02/08 20:09 | [Новые технологии](#) | [Оборудование](#)

Компания Intel выпустила первый в мире процессор, содержащий более 2 млрд. транзисторов. Новый чип под названием Tukwila выполнен на базе 65-нм технологии и предназначен для серверов.

Tukwila состоит из четырех ядер и олицетворяет новое поколение серверных процессоров Itanium, **сообщает ВВС**.

Процессор работает на тактовой частоте 2 ГГц, что сравнимо с чипами для пользовательских систем. Для примера, новейший двухъядерный серверный процессор IBM Power6 содержит 790 млн. транзисторов и работает на частоте 4,7 ГГц — самой высокой в отрасли. Большое количество транзисторов Tukwila предназначено для хранения информации, то есть играет роль кэш-памяти.

Процессор Silverthorne будет изготавливаться на основе 45-нм технологии, включать одно ядро, поддерживать HyperThreading (HT) и потреблять не более 2 Вт. По данным производителя, дизайн процессора подразумевает работу на 2 ГГц при условии потребления всего 1 Вт электроэнергии, чего, вероятно, удастся достичь в будущем. Выход Silverthorne произойдет вместе с платформой Menlow в апреле-мае 2008 г. О сроках выпуска Tukwila не сообщалось.

Хроніка техпроцесів

Кодове ім'я Техпроцес		Число ядер	GPU	L3-кеш, Мбайт	Число транзисторів, млрд	Площа кристала, мм ²
Sandy Bridge	32 нм	4	GT2	8	1,16	216
Ivy Bridge	22 нм	4	GT2	8	1,2	160
Haswell	22 нм	4	GT2	8	1,4	177
Broadwell	14 нм	4	GT3e	6	Н/д	~145 + 77 (eDRAM)
Skylake	14 нм	4	GT2	8	Н/д	122
Kaby Lake	14+ нм	4	GT2	8	Н/д	126
Coffee Lake	14++ нм	6	GT2	12	Н/д	150

Хроніка новин

Intel представит процессоры нового поколения в январе

- 05 декабря 2011 | 22:58

Ожидается, что корпорация Intel покажет на выставке CES 2012 (10–13 января; Лас-Вегас, Невада, США) процессоры Core нового поколения с кодовым именем Ivy Bridge.

Ivy Bridge станут первыми микрочипами Intel, производящимися по 22-нанометровой технологии с применением инновационной методики Tri-Gate. Она предполагает использование транзисторов с трехмерной структурой, что позволит чипам работать при меньшем напряжении и с меньшими токами утечки, сообщает compulenta.ru.

Изделия поколения Ivy Bridge получат до четырех вычислительных ядер, контроллер памяти DDR3 и значительно усовершенствованное видеоядро с поддержкой программного интерфейса DirectX 11, обеспечивающее 60-процентный прирост производительности по сравнению с нынешними Sandy Bridge. Платформа Ivy Bridge предусматривает поддержку технологий USB 3.0 и Thunderbolt.

Объем кеш-памяти новых процессоров составит 3, 6 или 8 Мб; максимальное значение рассеиваемой тепловой энергии (TDP) — 45, 65 или 77 Вт (в зависимости от модификации). Процессоры получат поддержку системы повышения производительности Turbo Boost, а некоторые модели — еще и технологии многопоточности Hyper-Threading. Номинальная тактовая частота составит от 2,3 до 3,5 ГГц.

Компьютеры на базе Ivy Bridge, скорее всего, появятся во втором квартале 2012 года.

- [Подробнее](#) По материалам: [Фокус](#)


Останні новини

Semiconductor manufacturing processes

10 μm – 1971

- 6 μm – 1974
- 3 μm – 1977
- 1.5 μm – 1982
- 1 μm – 1985
- 800 nm – 1989
- 600 nm – 1994
- 350 nm – 1995
- 250 nm – 1997
- 180 nm – 1999
- 130 nm – 2001
- 90 nm – 2004
- 65 nm – 2006
- 45 nm – 2008
- 32 nm – 2010
- 22 nm – 2012
- 14 nm – 2014
- 10 nm – 2016
- 7 nm – 2018
- 5 nm – 2020

SANTA CLARA, Calif., Aug. 11, 2014 – Intel today disclosed details of its newest microarchitecture that is optimized with Intel's industry-leading 14nm manufacturing process. Together these technologies will provide high-performance and low-power capabilities to serve a broad array of computing needs and products from the infrastructure of cloud computing and the Internet of Things to personal and mobile computing.



Кристал процесора Core M. Більше половини площі займає графічне ядро.

Останні новини

28.05.2019 | 10:58 | Irbis | **Intel представила 10-нм мобільні процесори Ice Lake**

Корпорація Intel сьогодні офіційно представила 10-нанометрові процесори Ice Lake, призначені для використання в мобільних комп'ютерах. Вони увійдуть до лінійки Core 10-го покоління, а в їх основі лежить мікроархітектура [Sunny Cove](#), що дасть 18% приріст показника IPC (числа виконуваних команд за такт) відносно Skylake.

INTRODUCING ICE LAKE: 10NM CPU

NEW SUNNYCOVE CORES

Up to 4 Cores / 8 Threads
Up to 4.1GHz

NEW CONVERGED CHASSIS FABRIC


High Bandwidth / Low Latency
IP and Core Scalable

NEW MEMORY CONTROLLER

LP4/x-3733 4x32b up to 32GB
DDR4-3200 2x64b up to 64GB

FIRST INTEGRATED THUNDERBOLT™ 3

Full 4x DP/USB/PCIe mux on-die
Up to 40Gbps bi-directional per port



NEW GEN11 GRAPHICS

Up to 64EU and 1.1GHz
>1TFLOP

NEW 2X MEDIA ENCODERS

Up to 4K60 10b 4:4:4
Up to 8K30 10b 4:2:0

NEW 3X DISPLAY PIPES

Up to 5K60 or 4K120
DP1.4, BT.2020

NEW IMAGE PROCESSING UNIT 4

Up to 16MP
Up to 1080p120, 4K30

Останні новини

11th Generation Intel® Core™ i9 Processors

Фантастичні розваги та ігри, чудові фільми з дозволом 4K Ultra HD і панорамні відео завдяки новітнім процесорам Intel® Core™ i9.

Назва продукту	статус	дата випуску	К-сть ядер	Максимальна тактова частота в режимі Turbo	Базова тактова частота процесора	Кеш-пам'ять	Розрахункова потужність (TDP)	Вбудована в процесор графічна система ‡
Intel® Core™ i9-11900K Processor (16M Cache, up to 5.30 GHz)	Launched	Q1'21	8	5.30 GHz	3.50 GHz	16 MB Intel® Smart Cache	125 W	Intel® UHD Graphics 750
Intel® Core™ i9-11900KF Processor (16M Cache, up to 5.30 GHz)	Launched	Q1'21	8	5.30 GHz	3.50 GHz	16 MB Intel® Smart Cache	125 W	
Intel® Core™ i9-11900T Processor (16M Cache, up to 4.90 GHz)	Launched	Q1'21	8	4.90 GHz	1.50 GHz	16 MB Intel® Smart Cache	35 W	Intel® UHD Graphics 750
Intel® Core™ i9-11900F Processor (16M Cache, up to 5.20 GHz)	Launched	Q1'21	8	5.20 GHz	2.50 GHz	16 MB Intel® Smart Cache	65 W	
Intel® Core™ i9-11900 Processor (16M Cache, up to 5.20 GHz)	Launched	Q1'21	8	5.20 GHz	2.50 GHz	16 MB Intel® Smart Cache	65 W	Intel® UHD Graphics 750

Останні новини

Дуже оптимістичні плани Intel на найближчі 10 років



Фактично, Intel продовжує сповідувати спостереження, зроблене в 1965 р її засновником Гордоном Муром (Gordon Moore) і який отримав в подальшому назву «закон Мура», у якому йдеться, що кількість транзисторів, що розміщуються на кристалі інтегральної схеми, подвоюється кожні 24 місяці або кожні два роки.

Intel ж збирається кожні два роки переходити на новий техпроцес протягом усього десятиліття і попутно впроваджувати нові види літографії, подробиці про які тримає в таємниці. Так, в 2023 році вона хоче освоїти 5 нанометрів, в 2025 р - 3 нм, в 2027 г. - 2 нм, і в 2029 р досягти поставленої мети в 1,4 нанометра. Як саме вона планує все це зробити, поки залишається невідомим, але, якщо судити з актуальних темпами розвитку процесорного бізнесу Intel, шанси на успіх поки не дуже високі.

Останні новини



Стартувало створення 2-нанометрового процесора
техніка Маркет

14.06.2019, Пт, 15:12, Мск , Текст: Ельяс Касмі

TSMC почала розробку 2-нанометрової норми виробництва чіпів і процесорів. На 2019 рік це найсучасніша технологія - Samsung ще не перейшов навіть на 5 нм, а Intel тільки-тільки освоїв 10 нм.

Попереду планети всієї

Компанія TSMC перша в світі приступила до освоєння 2-нанометрового техпроцесу. На його основі будуть проводитися мобільні процесори для смартфонів і інших гаджетів, а також чіпи різного призначення.

Про старт розробки нової технології виробництва повідомив один з керівників TSMC Чжуан Цішоу (Zhuang Zishou), пише портал TechWeb. Процес знаходиться на одному з початкових етапів, і компанії, імовірно, буде потрібно спорудження окремої фабрики.


Нагадаємо, що TSMC веде будівництво заводу під назвою Fab18 з 5-нанометровим виробництвом в технопарку Синьчжу на Тайвані. Додатковий завод, якщо компанія вирішить звести його, розташується в безпосередній близькості від нього.

Дорожня карта TSMC

5-нанометрове виробництво TSMC запустить в IV кварталі 2019 року або протягом першого півріччя 2020 р

Нова 2-нанометровий фабрика, за підрахунками аналітиків компанії, запрацює в 2024 р і мова йде саме про повномасштабне виробництво, тоді як тестовий запуск може бути здійснений в 2023 р Будівництво виробничих ліній може початися у 2022 р

Рoadmap TSMC на найближчі кілька років



БАГАТОЯДЕРНІ ПРОЦЕСОРИ

Література:

1. *Сергій Озеров*, info@ferra.ru
2. *Алекс Карабуто*, lx@ferra.ru Тестова лабораторія Ferra 16.06.2005
3. Рашид МУХАМЕДОВ Розвиток процесорів Intel: 1971-1993
4. Інтернет-матеріали