第6章 **SCU(System Control Unit)**

6.1 機能•特徵

- ① CPU から制御可能な APB バスインターフェース(スレーブ)を持ち、各種レジスタの内容を読み書きする ことができます。
- ② 1 チップシステムとしての出力信号(アドレス出力)をリセット時に入力極性とし、入力した信号をフ リップフロップでラッチし動作モードを決定する機能を持ちます(リセットラッチ機能)。
- ③ システム制御用のレジスタを有します。
 - ②の動作モード or 各種レジスタの設定により、動作モード切り替え信号、クロック停止制御信号、クロ ック周波数切り替え信号、ソフトリセット信号、リマップ機能、PClex エンドポイント割り込み機能、 および顧客バージョン ID を持ちます。
- 4 1 チップのアドレス信号に対してリセット時に双方向バッファの制御を行う端子を有します。




図 6-1 SCU 機能外略図

6.2 レジスタ概要

テストを含む動作モード、その他レジスタをシステム制御レジスタとして以下に記載します。 インターフェースとしては APB32bit-I/F にて実装します。

6.2.1 レジスタマップ

レジスタ空間としては、以下の 4Kbyte 領域の割り当てとなります。 レジスタ空間: 4Kbyte System_REG (EFF8_6000~EFF8_7FFFH) また、6.2.2 章以降のアドレスオフセット値は JL-086A では以下の値とします。

Offset 値(Base アドレス): EFF8_6000H

6.2.2 レジスター覧

表 6-1 レジスター覧(1/2)

アドレス	ヘァ 見(1/2) レジスタ名	機能	R/W	操作可能	初期値
EFF8_6000H	SSPRO7_DVICE_ID	デバイス ID コードレジスタ	R	32bit	固定値 (0000_086AH)
EFF8_6004H	SSPRO7_SOFT_RST	ソフトリセットレジスタ	R/W	1bit	0000_0001H
EFF8_6008H	SSPRO7_CPU_HALT	PClex ブート制御レジスタ PClex_Endpoint レジスタとして"1H"を書き 込むことで、CPUSS がブート動作を開始しま す。	R/W	1bit	0000_0001H ※ただし、PClex ブート時は 0000_0000H
EFF8_600CH	SSPRO7_CLK_EN	クロック制御用レジスタ	R/W	7bit	0000_007CH
EFF8_6010H	SSPRO7_CLK_SEL	クロック切り替えレジスタ I2C,DDR3,出カバスクロック制御用	R/W	6bit	0000_0001Н
EFF8_6014H	SSPRO7_MODE	モード確認用レジスタ bit3-0 : 動作モード設定 bit5-4 : VECTOR 切り替え bit6 : CPU クロック周波数切り替え bit8-7 : OSC バッファーモード切り替え	R	9bit	リセット時の端子 状態に準ずる
EFF8_6018H	SSPRO7_REMAP	リマップ機能制御レジスタ bit0:DDR リマップ bit1:AXI-RAM リマップ ※上記は排他制御となります。 Bit1 は PClex ブートモード時のみ有効	R/W	2bit	リセット時の端子 状態に準ずる
EFF8_601CH	SSPRO7_PCIE_INT	PClex エンドポイント割り込みレジスタ	R/W	4bit	0000_0000Н
EFF8_6020H	SSPRO7_PCIE_INTMSK	PClex エンドポイント割り込みマスクレジス タ	R/W	4bit	0000_000FH
EFF8_6024H	SSPRO7_PCIE_INTSEL	PClex 割り込み UDL-IF 選択レジスタ	R/W	5bit	0000_0000Н
EFF8_6028H	SSPRO7_WDT_MODE	UDL-WDT リセット制御レジスタ	R/W	1bit	0000_0000Н
EFF8_602CH	SSPRO7_5TBUF_EN	5V トレラントバッファースタンバイ制御レ ジスタ	R/W	4bit	0000_000FH
EFF8_6030H	Reserved	Reserved ※初期値のままご使用ください	R/W	-	0000_0000Н
EFF8_6034H	SSPRO7_NMI_SET	ノン・マスカブル割り込み設定レジスタ	R/W	1bit	0000_0000Н
EFF8_6038H	SSPRO7_INTSYS1_EN	周辺回路からの割り込み入力同期/非同期設 定1レジスタ	R/W	32bit	0000_0000Н
EFF8_603CH	SSPRO7_INTSYS2_EN	周辺回路からの割り込み入力同期/非同期設 定2レジスタ	R/W	32bit	0000_0000Н
EFF8_6040H	SSPRO7_VICIFSYN_EN	CPU-SS と割り込みコントローラ間の同期・ 非同期設定レジスタ	R/W	1bit	0000_0000Н
EFF8_6044H	SSPRO7_PCIE_CLKSEL	PClex クロック選択レジスタ	R/W	1bit	0000_0000Н
EFF8_6048H	SSPRO7_RESET_STATUS	リセットステータスレジスタ ※ステータスリードでレジスタの値は 0H に 初期化する。	R	2bit	0000_0000Н

表 6-2 レジスター覧(2/2)

アドレス	レジスタ名	機能	R/W	操作可能ビット単位	初期値
EFF8_604CH	SSPRO7_UDLCNT	UDL(Network)の PRGSEL を制御するためのレジスタ "0": UDL(Network)の PRGSEL = "0" "1": UDL(Network)の PRGSEL = "1"	R/W	1 bit	0000_0000Н
EFF8_6050H	Reserved	Reserved ※初期値のままご使用ください	R/W	-	0000_0000Н
EFF8_6054H	SSPRO7_CPUSS_TRIGINT	CTI モジュールからのクロストリガ割り込み要因レジスタ "1": クロストリガ割り込み発生 "0": 割り込みなし(リードクリア)	R	1 bit	0000_0000Н
EFF8_6058H	SSPRO7_GBETHER_CONT	GbEther モード設定レジスタ Bit12:RGMII 転送クロック制御ビット Bit8:RMII 転送モード設定ビット Bit5-4:通信速度設定ビット Bit3-0:GBEther 通信モード設定ビット	R/W	8bit	0000_0000Н
EFF8_605CH	SSPRO7_UDLINT_CONT	PCIEX に対する UDL 割り込み選択レジスタ Bit15-12: PCIE_INTD_EP 出力選択 Bit11-8: PCIE_INTC_EP 出力選択 Bit7-4: PCIE_INTB_EP 出力選択 Bit3-0: PCIE_INTA_EP 出力選択	R/W	16bit	0000_FFFFH
EFF8_6060H	SSPRO7_UDLINT_STATUS	UDL割り込み要因レジスタ リードクリア	R	8bit	0000_0000Н

6.3 レジスタ機能説明

本モジュールに搭載するレジスタ群の詳細説明を記載します。

6.3.1 SSPRO7_DVICE_ID(JL-086A 用デバイス ID コードレジスタ)

JL-086A を識別するデバイス ID コードを示すレジスタです。

開発時に設定した固定値を読み出すことができます。



図 6-2 JL-086A 用デバイス ID コード レジスタ (SSPRO7 DVICE ID)

6.3.2 SSPRO7_SOFT_RST (ソフトリセットレジスタ)

CPU-SS 用リセット制御レジスタです。 RESETSW (CPU-SS リセットレジスタ) は、初期値"1"で"0"書き込みだけが有効なレジスタです。

	31		(R)	(R/W) 0		
レジ	スタ名		Reserve	RESETSW	アドレス Base+04H	初期値 0000_0001H
	ビット位置	ビット名	意味		初期値	
	31:1	Reserve	リードオンリー リード時 ALL"O"を読み出す。		固定值 ALL"O"	
	0	RESETSW	UDL を除く搭載マクロ用のソフトリセットレジス書き込みは、"0"のみ有効、内部バスクロックで間"0"を保持したあと、"1"に遷移する。リード時は常に"1"をリードする。		"]"	

図 6-3 ソフトリセットレジスタ (SSPRO7_SOFT_RST)

6.3.3 SSPRO7_CPU_HALT (PClex ブート制御レジスタ)

PClex ブートモードにおける、CPU のブート開始制御レジスタです。その他のブートモードにおいては、初期値"1H"となり、PClex ブートモード時は内部バスクロックの立ち上がりで"OH"となります。 "1B"のみ書き込み可能なレジスタで、"OB"書き込みは無視します。



図 6-4 PClex ブート制御レジスタ (SSPRO7_CPU_HALT)

6.3.4 SSPRO7_CLK_EN (クロック制御用レジスタ)

JL-086A クロック制御用レジスタです。

下記記載の7モジュールのクロックを制御することが可能なレジスタです。

"0"書き込みでクロック供給、"1"書き込みでクロック停止の機能を持ちます。

		(R)		,	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)		
	31		8	7	6	5	4	3	2	1	0	_	
レジ	スタ名	Reserve		Reser ve	BUSC LK_O UT	USB	DDR3	Gb Ether	ADC	UDL Servo	UDL Net	アドレス Base+0CH	
	ビット位置	ビット名					意。	ŧ				初期値	
	31:8	Reserve	-	-ドオン -ド時 A	•	読み出	す。					固定値 ALL"O"	
	7	Reserve	₩P	月値 ("0' Clex パ Ⅰ"を書き	ワーダ	ウンモ-	- ドを制	御する			0	"0"	
	#1"を書き込むことで、パワーダウン不可となります。 外部端子 BUSCLK に供給するクロック制御レジスタ "0":供給 "1":停止								タ	"1"			
	5	USB		に供約 :供給			ク制御	レジス・	タ			"]"	
	4	DDR3		R3 に供 :供給			ック制行	卸レジ	スタ			"]"	
	3	GbEther		Ether (:供給			ロック	制御レ	ジスタ	!		"]"	
	2	ADC		C に供 :供給			ク制徒	ルジス	くタ			"]"	
	1	UDL Servo		DL サーボ機能に供給するクロック制御レジスタ ":供給 "1":停止								"0"	
	0	UDL Net	タ	₋ ネッ : 供給			に供糸	するク	7ロッ?	カ制御 し	ノジス	"0"	

図 6-5 クロック制御用レジスタ (SSPRO7_CLK_EN)

6.3.5 SSPRO7_CLK_SEL (クロック切り替えレジスタ)

JL-086A クロック切り替えレジスタです。

下記記載の3箇所のクロックを切り替え制御することが可能なレジスタです。

	31	(R)	6	(R/W) 5 4	(R/W) 3 2	(R/W) 1 0		
, ジス	タ名	Reser	ve	OUT_CKSEL	DDR3_CKSEL	I2C_CKSEL	アドレス Base+10H	初期値 0000_0001
I	ビット位置	ビット名		意。	ŧ		初期値	
	31:6	Reserve	リードオンリー リード時 ALL"0"を	き読み出す。			固定値 ALL"O"	
	5:4	OUT_CKSEL	外部バスクロック "00":モード1 E "01":モード2 E "10":モード3 E "11":モード4 E	BUSCLK(125MF BUSCLK/2 クロ BUSCLK/4 クロ	lz)クロック選! ック選択 ック選択		"00"	
	3:2	DDR3_CKSE L	DDR3 モード変更 "00": モード 1 "01": モード 2 "10": モード 3 "11": モード 4	転送速度 MIN(6 転送速度 MID(8 転送速度 MAX((sqdM00		"00"	
	1:0	I2C_CKSEL	I2C クロック周波数 "00": モード1 事 "01": モード2 事 "10": モード3 事 "11": モード4 何	数切り替えレジ 転送速度 MIN(原 転送速度 MID(原 転送速度 MAX(周波数:8.57M 周波数:9.23M	Hz)	"01"	

図 6-6 クロック切り替えレジスタ (SSPRO7_CLK_SEL)

6.3.6 SSPRO7_MODE (モード確認用レジスタ)

JL-086A 動作モードモニタ用のレジスタです。リセットラッチ機能でラッチしたモードの確認が出来ます。 ただし、外部端子 TMODE1(動作モード設定端子 1)のみリセットラッチ機能を有していませんので、端子状態に応じて遷移します。

	31	(R)	9	(R) 8	7	(R) 6	(F 5	₹) 4	(F	R) 0		
レジスタ名	R	eserve		OSC MODE		CPU CLKSEL	VEC	TOR	МС	DE	アドレス Base+14H	初期値 下記に記載

ビット位置	ビット名	意味	値
31:9	Reserve	リードオンリー リード時 ALL"O"を読み出す。	固定值 ALL"O"
8:7	OSC MODESEL	OSC バッファ切替 "00": XTOFF (OSC バッファ未使用設定) XT2、USB_UCLK_XT2 からのクロック供給モード ※25MHz、30MHz ともに、外部で生成したクロックを 供給してください。 "01": X25MD (発振子利用モード 1) X25_OSC 使用: 25MHz クリスタル発振子使用 X30_OSC 未使用: 外部で生成したクロックを USB_UCLK_XT2 から供給してください。 "10": X30MD (発振子利用モード 2) X25_OSC 未使用: 外部で生成したクロックを XT2 から 供給してください。 X30_OSC 使用: 30MHz クリスタル発振子使用 "11": XTON (発振子利用モード 3) X25_OSC 使用: 25MHz クリスタル発振子使用 X30_OSC 使用: 30MHz クリスタル発振子使用	リ 時"0" リ解マン リ解状態 ドマン後 は は は は は は は は は は は は は は は は は は は
6	CPU CLKSEL	CPU クロック周波数切替 "0":FRQ250(CPU 動作周波数 250MHz 動作設定) "1":FRQ500(CPU 動作周波数 500MHz 動作設定)	リセット 時"0" リセット 解除態 ^{注2}
5:4	VECTOR	VECTOR 切替 "00": LOWVEC ブート(パラレル ROM ブート) "01": HIVEC ブート(PClex ブート) "10": HIVEC ブート(シリアル ROM ブート) "11": HIVEC ブート(内蔵 ROM ブート)	リセット 時"0" リセット 解除後端 子状態 ^{注3}
3:0	MODE	MODE 切替 Bit0 は固定値(0) Bit3-1 "000": VNDMD ルネサステストモード "001": RSV リサーブ "010": RSV リサーブ "011": TMD3 シミュレーションモード "100": TMD4 シミュレーションモード "110": DBGMD 実機デバッグモード "111": NORMAL 通常動作モード	リセット 時"0" リを後達4 bif0 は常 に"0"

図 6-7 モード確認用レジスタ (SSPRO7_MODE)

- 注 1. 端子状態(TMODE8-7)の詳細は、4.3 動作モード仕様 表 4-4 を参照してください。
- 注 2. 端子状態(TMODE6)の詳細は、4.3 動作モード仕様 表 4-3 を参照してください。
- 注 3. 端子状態(TMODE5-4)の詳細は、4.3 動作モード仕様 表 4-2 を参照してください。
- 注 4. 端子状態(TMODE3-1)の詳細は、4.3 動作モード仕様 表 4-1 を参照してください。

6.3.7 SSPRO7_REMAP (リマップ機能制御レジスタ)

リマップ機能制御レジスタです。

DDR3 領域、AXI-RAM 領域をミラー領域としてブート領域に割り当てることが可能なレジスタです。 ただし上記領域を同時に制御することは出来ません(排他制御)。

	31		(R) 2	(R) 1	(R/W) 0		
レジ	スタ名		Reserve	AXI-RAM REMAP	DDR_REMAP	アドレス Base+18H	初期値 下記に記載
	ビット位置	ビット名	意。	ŧ		初期値	
	31 : 2	Reserve	リードオンリー リード時 ALL"0"を読み出す。			固定値 ALL"O"	
	1	AXI-RAM REMAP	リードオンリー AXI-RAM 領域のリマップ状態モニ PClex ブートモード時、"1"を読 その他ブートモード時、"0"を読 "1": AXI-RAM のリマップ有効 AXI-RAM の 256KB 空間を 領域に配置する。 "0": AXI-RAM のリマップ無効	み出す。 み出す。 み出す。		リセット 時の端子 状態に ^達 1	
	0	DDR_REMA P	"0"				

図 6-8 リマップ機能制御レジスタ (SSPRO7_REMAP)

注 1. 端子状態(TMODE5-4)の詳細は、4.3 動作モード仕様 表 4-2 を参照してください。

6.3.8 SSPRO7_PCIE_INT (PCIex エンドポイント割り込みレジスタ)

PClex のエンドポイント機能である、ルートコンプレックスに対する割り込み発行機能を実現します。 本レジスタの各ビットに"1"を書き込むことでエンドポイント設定の PClex はルート側の PClex に対し割り込みを発行することが出来ます。

各割り込みは、6.3.9 SSPRO7_PCIE_INT_MASK レジスタにてマスク処理を行うことが出来ます。

	31	(R)	4	(R/W) 3	(R/W) 2	(R/W)	(R/W) 0			
レジ	スタ名	Reserve		PCIE_INT D_EP	PCIE_INT C_EP	PCIE_INT B_EP	PCIE_INT A_EP	アドレス Base+1CH	初期値 0000_0000H	
									_	
	ビット位置	ビット名		į	意味			初期値		
	31 : 4	Reserve	リードオンリー リード時 ALL"0'	リードオンリー リード時 ALL"O"を読み出す。						
	3	PCIE_INTD_EP	PClex エンドポー "1":割り込み多 成)	Clex エンドポイント用割り込み発行レジスタ(INTD_EP) 1":割り込み発行("0"→"1"変化時のみ割り込み信号を生 t) 0":割り込みレジスタクリア						
	2	PCIE_INTC_EP	PClex エンドポー "1":割り込み多 成) "0":割り込みし	Ě行("0"→"	1"変化時σ			"0"		
	1	PCIE_INTB_EP	PClex エンドポー "1":割り込み多成) "0":割り込みし	Ě行("0"→"	1"変化時σ			"0"		
	0	PCIE_INTA_EP	PClex エンドポー "1":割り込み多成) "0":割り込みし	"0"						

図 6-9 PClex エンドポイント割り込みレジスタ (SSPRO7_PCIE_INT)

6.3.9 SSPRO7_PCIE_INTMSK (PClex エンドポイント割り込みマスクレジスタ)

本レジスタの各ビットに"1"を書き込むことで各割り込みは、6.3.8 SSPRO7_PCIE_INT レジスタにて設定した割り込みをマスク処理することが出来ます。

	31	(R)	4	(R/W) 3	(R/W)	(R/W)	(R/W) 0		
レジ	スタ名	Reserve	•	PCIE_INT D_MASK	PCIE_INT C_MASK	PCIE_INTB _MASK	PCIE_INTA _MASK	アドレス Base+20H	
									-
	ビット位置	ビット名		Ţ	意味			初期値	
	31 : 4	Reserve	リードオンリー リード時 ALL"0'	ードオンリー ード時 ALL"0"を読み出す。					
	3	PCIE_INTD_ MASK	(INTD_MASK) "1":割り込みマ	Clex エンドポイント用割り込みマスクレジスタ					
	2	PCIE_INTC_ MASK	(INTC_MASK)	"1":割り込みマスク					
	1	PCIE_INTB_ MASK	(INTB_MASK) "1":割り込みで	PClex エンドポイント用割り込みマスクレジスタ					
	0	PCIE_INTA _MASK	PClex エンド (INTA_MASK) "1":割り込みマ "0":割り込みす	マスク	用割り込	みマスク	レジスタ	"]"	

図 6-10 PClex エンドポイント割り込みマスクレジスタ (SSPRO7_PCIE_INTMSK)

6.3.10 SSPRO7_PCIE_INTSEL (PCIex 割り込みの UDL インターフェース選択レジスタ)

本レジスタの値により、モジュールに入力した PClex の割り込み信号 8 本を選択し、UDL(Servo)の内部入力信号 PCle_INTA に入力します。また、ビット 4 の設定により、パルス or レベルの選択が出来ます。

	31	(R)	6	(R/W) 5 4	(R) 3	(R/W)	0	
レジ	スタ名	Reserve)	INT_ MODE	Reserve	PCIE_INTSEL	アドレス Base+24H	初期値 0000_0000H
	ビット位置	ビット名		Ĵ	意味		初期値	
	31:6	Reserve	リードオンリー リード時 ALL"0'	"を読み出す	۲.		固定值 ALL"O"	
	5:4	INT_MODE	割り込み信号タ "00":内部バス "10":内部バス "x1":割り込み	クロックの スクロックの	8 クロック 0 3 クロッ	幅での出力	"00"	
	3	Reserve	リードオンリー リード時"0"を訪	売み出す。			固定值 "0"	
	2:0	PCIE_INTSEL	PCIex 割り込み: "000": PCIE_TL "001": PCIE_IN "010": PCIE_IN "011": PCIE_IN "100": PCIE_IN "101": PCIE_IN "110": PCIE_IN "111": PCIE_IN	PEND_INT GPO_0 の指 ITA_RC の持 ITB_RC の持 ITC_RC の持 ITD_RC の持 ITMSI_RC の	の接続 接続 接続 接続 接続 受 受 接続 と 登続 と 登続 と 登続 と 登続 と き 続 と き 続 と う き き き き き き き き き き き き き う う と う も う と う と う と う と う と う と う と う		"000"	

図 6-11 PClex 割り込みの UDL インターフェースレジスタ (SSPRO7_PCIE_INTSEL)

6.3.11 SSPRO7_WDT_MODE (UDL-WDT リセット制御レジスタ)

UDL からの WDT エラーをトリガによるソフトリセット動作制御を選択するレジスタです。



図 6-12 UDL-WDT リセット制御レジスタ(SSPRO7_WDT_MODE)

6.3.12 SSPRO7_5TBUF_EN (5V トレラントバッファースタンバイ制御レジスタ)

5V トレラントバッファのスタンバイ制御を実施出来るレジスタです。 外部デバイス未接続時に、LSI 内部に供給する信号レベルを制御するためのレジスタです。 各レジスタ設定値が"1(スタンバイ)"の時、該当する UDL(Servo)の内部入力信号を"1"に固定²¹ し、不定入力を防止する機能です。

	_ 31	(R)	4	(R/W) 3	(R/W) 2	(R/W)	(R/W) 0		
レジ	スタ名	Reserve		SYNCL_CNT	OC2_CNT	OC1_CNT	OV_CNT	アドレス Base+2CH	初期値 0000_000FH
	ビット位置	ビット名		j	 意 味			初期値	
	31 : 4	Reserve	リードオンリ リード時 ALL'		⊢ 。			固定值 ALL"0"	
	3	SYNCL_CNT		YNCL 端子スタンバイ制御レジスタ 1":スタンバイ					
	2	OC2_CNT		OC_2 端子スタンバイ制御レジスタ '1": スタンバイ					
	1	OC1_CNT	OC_1 端子ス "1": スタン/ "0": 通常		レジスタ			"]"	
	OV 端子スタンバイ制御レジスタ 0 OV_CNT "1": スタンバイ "0": 通常							"]"	

図 **6-13** 5V トレラントバッファースタンバイ制御レジスタ (SSPRO7_5TBUF_EN)

注 1 レジスタ設定値(BUF5T_EN[3:0])と I/O バッファの内部出力信号(Y1)の OR を UDL(Servo)の内部入力信号(SYNCL_I/OC_2/OC_1/OV)に入力します。

6.3.13 SSPRO7_NMI_SET (CPUSS-FIQ(ノン・マスカブル割り込み)設定レジスタ)

CPUSS の FIQ (ノン・マスカブル割り込み) に対するマスク制御レジスタです。

	31		(R)	1	(R/W) 0		
レジス	マタ名		Reserve		FIQ_CNT	アドレス Base+34H	初期値 0000_0000H
Γ	ビット位置	ビット名	意	<u></u> 味		初期値	
	31 : 1	Reserve	リードオンリー リード時 ALL"0"を読み出す。			固定值 ALL"O"	
	0	FIQ_CNT	CPUSS の FIQ(ノン・マスカ: マスク制御レジスタ "0": FIQ マスク可能 "1": FIQ マスク不可	ブル割り込	み)に対する	"0"	

図 6-14 CPUSS-FIQ(ノン・マスカブル割り込み)設定レジスタ (SSPRO7_NMI_SET)

6.3.14 SSPRO7 INTSYS1 EN (周辺回路からの割り込み入力同期・非同期設定 1 レジスタ)

CPUSS の割り込みコントローラに対する設定レジスタです。 64bit 割り込み入力端子に対する同期・非同期設定レジスタ(下位 32bit)です。



図 6-15 周辺回路からの割り込み入力同期・非同期設定 1 レジスタ (SSPRO7_INTSYS1_EN)

6.3.15 SSPRO7 INTSYS2 EN (周辺回路からの割り込み入力同期・非同期設定 2 レジスタ)

CPUSS の割り込みコントローラに対する設定レジスタです。 64bit 割り込み入力端子に対する同期・非同期設定レジスタ(上位 32bit)です。

	_31		(R/W) 0	_	
レジ	スタ名		INTSYS2_EN	アドレス Base+3CH	初期値 0000_0000H
	ビット位置	 ビット名	意味	初期値	
•	31:0 INTSYS2_EN		周辺回路からの割り込み入力同期・非同期設定 ビット毎に制御可能 "0": 非同期 "1": 同期	ALL"0"	

図 6-16 周辺回路からの割り込み入力同期・非同期設定 2 レジスタ (SSPRO7 INTSYS2 EN)

6.3.16 SSPRO7_VICIFSYN_EN (CPU-SS と割り込みコントローラ間の同期・非同期設定レジスタ)

CPUSS と割り込みコントローラ間の同期・非同期設定レジスタです。




図 6-17 CPU-SS と割り込みコントローラ間の同期・非同期設定レジスタ (SSPRO7_VICIFSYN_EN)

6.3.17 SSPRO7_PCIE_CLKSEL (PCIex クロック選択レジスタ)

PCISS に対するクロック入力端子制御を切り替えるレジスタです。 PCISS に対するクロック入力として外部端子(差動クロック入力)と LSI 内部供給クロックを切り替えることが可能なレジスタです。

	31		(R)	(R/W) 0	ls	1 H0 /-
レジ	スタ名		Reserve	PCIECLK_SEL	アドレス Base+44H	初期値 0000_0000H
	ビット位置	ビット名	意味		初期値	
	31 : 1	Reserve	リードオンリー リード時 ALL"O"を読み出す。		固定値 ALL"O"	
	0	PCIECLK_SEL	PCISS に対するクロック入力としロック入力)と LSI 内部供給クロッ "0":外部差動クロック入力モード"1":内部クロック供給モード	•	"0"	
'						,

図 6-18 PClex クロック選択レジスタ(SSPRO7_PCIE_CLKSEL)

6.3.18 SSPRO7_RESET_STATUS(リセットステータスレジスタ)

リセットステータス確認用レジスタです。

本レジスタは、ソフトリセットの要因が UDL WDT エラートリガによるリセットか SSPRO7_SOFT_RST レジスタ制御によるリセットかを判別することが出来るレジスタです。

ステータスをリードすることにより、レジスタの値はクリアされます。



図 6-19 リセットステータスレジスタ (SSPRO7_RESET_STATUS)

6.3.19 SSPRO7_UDLCNT(UDL動作制御レジスタ)

UDL 動作制御レジスタです。

本レジスタは、UDL(Network)の内部入力信号 PRGSEL を制御するためのレジスタです。



図 6-20 UDL 動作制御レジスタ (SSPRO7 UDLCNT)

6.3.20 SSPRO7_CPUSS_TRIGINT (CTI からのクロストリガ割り込み要因レジスタ)

CTIからのクロストリガ割り込み要因レジスタです。

本レジスタは、CTIからのクロストリガ割り込み要因を判断するための割り込み要因レジスタです。 ステータスをリードすることにより、レジスタの値をクリアします。



図 6-21 CTI からのクロストリガ割り込み要因レジスタ (SSPRO7_CPUSS_TRIGINT)

6.3.21 SSPRO7_GBETHER_CONT (GbEther モードコントロール)

GbEther モード設定レジスタです。

本レジスタは、GbEther のモード設定を実施するためのレジスタです。

※GbEther を利用するに当たっては本レジスタ設定と GbEther 領域のレジスタ設定を実施する必要があります。設定に差異があった場合、不正動作となりますのでご注意お願いします。

		(R)		(R/W)	(R)	(R/W)	(R)	(R/	W)	(R/	/W)		
	31		13	12	11 9	8	7 6	5	4	3	0	_	
レジ	スタ名	Reserve		GB_ CLKSEL	Reserve	GB_ MODE	Reserve		B_ EED		B_ MODE	アドレス Base+58H	初期値 0000_0000H
	ビット位置 ビット名 意味									初期値	1		
		C 7 Ma	リードオンリ		,T	5. P/N							
	31 : 13	Reserve	リードオンリー リード時 ALL		み出す。)						固定値 ALL"0"	
	RGMII 転送時のクロック制御レジスタ 12 GB_CLKSEL "1": データとクロックを同位相で出力する。 "1": データに対しクロックが 125MHz クロックの 90°位相ずれで出力される。							"0"					
	11 : 9	Reserve	リードオンリ リード時 ALL'		み出す。	.						固定値 ALL"0"	
	8	RMII 転送時の転送モード設定 8 GB_MODE "1": 全2重転送モード": 1": 全2重転送モード								"0"			
	※"1"を設定してご使用ください 7:6 Reserve リードオンリー リード時 ALL"0"を読み出す。							固定值 ALL"O"					
	5:4	通信速度設定レジスタ GB_ETHER-SS への供給クロック選択信号 5:4 GB_SPEED "00": 10Mbps "01": 100Mbps "10": 1Gbps						"00"					
	3:0	GB_PHYMOD E	GB-ETHER 通信モード設定 "0h": MII モード "1h": RMII モード(REF_CLK を ETH_RXC 端子から入力) "9h": RMII モード(REF_CLK を ETH_GTXC 端子へ出力) "Ah": GMII モード "Bh": RGMII モード その他: Reserve(設定禁止)						"0h"				

図 6-22 GbEther モードコントロールレジスタ (SSPRO7_GBETHER_CONT)

6.3.22 SSPRO7_UDLINT_CONT(UDL-INT 接続選択)

3:0

PCI_EP_A_SEL する。

PCI-ex エンドポイント割り込みに対する、UDL 割り込み選択レジスタです。 本レジスタは、UDL が出力する割り込み信号を選択し、PCI-ex のエンドポイント割り込みに接続が 可能なレジスタです。

UDL からの割り込み 8 本と、SCU マクロで実装している、"SSPRO7_PCIE_INT(PCIex エンドポイント割り込みレジスタ) "を設定されたレジスタ値で選択しそれぞれの割り込み信号に出力します。

		(R)		(R/W)	(R/W)	(R/V	۷١	/R	/W)		
	31	(10)	16	15 12	, ,	7	', 4	3	0		
レジ	スタ名	Reserve		PCI_EP_D_SEL		T			P_A_SEL	アドレス Base+5CH	初期値 0000_FFFFH
	ビット位置	ビット名			 意 味					初期値	1
			リードオンリ	_	7EX ->[4					固定値	
	31 : 16	Reserve	リード時 ALL'		す。					ALL"O"	
	15:12	PCI_EP_D_SEL	4 h3: UDL-I 4'h6: UDL-I 4'h7: UDL-I 4'h8: Servo 4'h9: Netw その他: SSP (PC	NTA(Servo) NTB(Servo) NTC(Servo) NTN(Servo) NT1(Servo) NT2(Servo) M3_INT0(Ne M3_INT1(N	を 選選選択 択択 択択 状状 状状 を を を と は は は は は は は は は は は は は	択 択 R OR J 込みレ	ジス?	۶)		"Fh"	
	11:8	PCI_EP_C_SEL	PCI_EX エンドポイント割り込み C に出力する割り込みを選							"Fh"	
	7:4	PCI_EP_B_SEL	PCI_EXエンドポイント割り込みBに出力する割り込みを選択						"Fh"		

図 6-23 UDL_INT 接続選択レジスタ(SSPRO7_UDLINT_CONT)

選択ビットは上記と同じ。

PCI_EXエンドポイント割り込みAに出力する割り込みを選択

"Fh"

6.3.23 SSPRO7_ UDLINT_STATUS (UDL-INT 割り込み要因レジスタ)

UDL_INTの割り込み要因レジスタです。

本レジスタは、UDLからの割り込み要因を判断するための割り込み要因レジスタです。 ステータスをリードすることにより、レジスタの値をクリアします。



図 6-24 UDL-INT 割り込み要因レジスタ (SSPRO7_UDLINT_STATUS)