
# 第6章 SCU(System Control Unit)

### 6.1 機能・特徴

- ① CPU から制御可能な APB バスインターフェース (スレーブ) を持ち、各種レジスタの内容を読み書きすることができます。
- ② 1 チップシステムとしての出力信号(アドレス出力)をリセット時に入力極性とし、入力した信号をフリップフロップでラッチし動作モードを決定する機能を持ちます(リセットラッチ機能)。
- ③ システム制御用のレジスタを有します。 ②の動作モード or 各種レジスタの設定により、動作モード切り替え信号、クロック停止制御信号、クロック周波数切り替え信号、ソフトリセット信号、リマップ機能、PClex エンドポイント割り込み機能、および顧客バージョン ID を持ちます。
- ④ 1 チップのアドレス信号に対してリセット時に双方向バッファの制御を行う端子を有します。



# 6.2 レジスタ概要

テストを含む動作モード、その他レジスタをシステム制御レジスタとして以下に記載します。 インターフェースとしては APB32bit-I/F にて実装します。

# 6.2.1 レジスタマップ

レジスタ空間としては、以下の 4Kbyte 領域の割り当てとなります。

レジスタ空間: 4Kbyte System\_REG (EFF8\_6000~EFF8\_7FFFH) また、6.2.2 章以降のアドレスオフセット値は JL-086A では以下の値とします。

Offset 値(Base アドレス): EFF8\_6000H

削除: PMU モジュールのシステムコント ロール空間として、4Kbyte のレジスタ空 間を R.I.モジュールで割り当て ています。

# 6.2.2 レジスター覧

表 6-1 レジスター覧(1/2)

アドレス	ヘァー見(1/2) レジスタ名	機能	R/W	操作可能 ビット単位	初期値
EFF8_6000H	SSPRO7_DVICE_ID	デバイス ID コードレジスタ	R	32bit	固定値 (0000_086AH)
EFF8_6004H	SSPRO7_SOFT_RST	ソフトリセットレジスタ	R/W	1bit	<u>0000 000</u> 1H
EFF8_6008H	SSPRO7_CPU_HALT	PCIex ブート制御レジスタ PCIex_Endpoint レジスタとして"1H"を書き 込むことで、CPUSS がブート動作を開始しま す。	R/W	1bit	0000 0001H <u>※ただし、PClex</u> ブート時は 0000 0000H
EFF8_600CH	SSPRO7_CLK_EN	クロック制御用レジスタ	R/W	7bit	0000_007C,H
EFF8_6010H	SSPRO7_CLK_SEL	クロック切り替えレジスタ I2C,DDR3,出カバスクロック制御用	R/W	6bit	0000 0001H
EFF8_6014H	SSPRO7_MODE	モード確認用レジスタ bit3-0:動作モード設定 bit5-4:VECTOR切り替え bit6:CPU クロック周波数切り替え bit8-7:OSC バッファーモード切り替え	R	9bit	<u>リセット時の</u> 端子 状態に <u>準ずる</u>
EFF8_6018H	SSPRO7_REMAP	リマップ機能制御レジスタ bit0:DDR リマップ bit1:AXI-RAM リマップ ※上記は排他制御となります。 Bit1 は PClex ブートモード時のみ有効	R/W	2bit	リセット時の端子 状態に準ずる
EFF8_601CH	SSPRO7_PCIE_INT	PClex エンドポイント割り込みレジスタ	R/W	4bit	<u>0000 000</u> 0Н
EFF8_6020H	SSPRO7_PCIE_INTMSK	PClex エンドポイント割り込みマスクレジスタ。	R/W	4bit	<u>0000_000</u> FH
EFF8_6024H	SSPRO7_PCIE_INTSEL	PClex 割り込み UDL-IF 選択レジスタ	R/W	5bit	<u>0000 000</u> 0Н
EFF8_6028H	SSPRO7_WDT_MODE	UDL-WDT リセット制御レジスタ	R/W	1bit	0000 0000H
EFF8_602CH	SSPRO7_5TBUF_EN	5V トレラントバッファースタンバイ制御レ ジスタ	R/W	4bit	0000_000FH
EFF8_6030H	Reserved	Reserved <u>※初期値のままご使用ください</u>	R/W	-	ноооо_оооф
EFF8_6034H	SSPRO7_NMI_SET	ノン・マスカブル割り込み設定レジスタ	R/W	1bit	<u>0000 000</u> 0Н
EFF8_6038H	SSPRO7_INTSYS1_EN	周辺回路からの割り込み入力同期/非同期設 定1レジスタ	R/W	32bit	Н <u>0000_0000</u>
EFF8_603CH	SSPRO7_INTSYS2_EN	周辺回路からの割り込み入力同期/非同期設 定2レジスタ	R/W	32bit	Н <u>0000 0000</u>
EFF8_6040H	SSPRO7_VICIFSYN_EN	CPU-SS と割り込みコントローラ間の同期・ 非同期設定レジスタ	R/W	1bit	ноооо оооод
EFF8_6044H	SSPRO7_PCIE_CLKSEL	PClex クロック選択レジスタ	R/W	1bit	<u>0000 000</u> 0Н
EFF8_6048H	SSPRO7_RESET_STATUS	リセットステータスレジスタ ※ステータスリードでレジスタの値は <b>OH</b> に 初期化する。	R	2bit	0000 000

削除: 削除: **削除: PClex** ブート時は<u>初期値"**0H"**</u>となる。 **書式変更:** フォント : 太字(なし) **書式変更:** 行間: 最小値 0 pt **書式変更:** フォント: 太字(なし) 削除: 03 **削除:** リセット時。 000H . リセット解除後。 削除: 順ずる **書式変更:** フォント: 太字(なし) 削除:順 **削除:** 0H 削除: 削除: 削除: -**書式変更**: フォント : 太字(なし), フォントの色 : 赤 削除: FFFF\_FFFF

削除: FFFF\_FFFF

削除: 1H

# 表 6-2 レジスター覧(2/2)

アドレス	レジスタ名	機能	R/W	操作可能 ビット単位	初期値
		UDL <u>(Network)</u> の PRGSEL を制御するためのレジ			
EFF8_604CH	SSPRO7_UDLCNT	スタ "0": UDL <u>(Network)の</u> PRGSEL_=_"0"_	R/W	1 bit	0000 0000
		"1" : UDL(Network)@_PRGSEL_= "1"			
EFF8 6050H	Reserved	<u>Reserved</u>	R/W		0000 00001
		※初期値のままご使用ください			
EFF8_6054H	SSPRO7_CPUSS_TRIGINT	CTI モジュールからのクロストリガ割り込み要因レジスタ "1": クロストリガ割り込み発生	R	1bit	0000 0000
		"0":割り込みなし(リードクリア)			
EFF8_6058H	SSPRO7_GBETHER_CONT	GbEther モード設定レジスタ Bit12: RGMII 転送クロック制御ビット Bit8: RMII 転送モード設定ビット Bit5-4: 通信速度設定ビット Bit3-0: GBEther 通信モード設定ビット	R/W	8bit	0000 0000
EFF8_605CH	SSPRO7_UDLINT_CONT	PCIEX に対する UDL 割り込み選択レジスタ Bit15-12: PCIE_INTD_EP 出力選択 Bit11-8: PCIE_INTC_EP 出力選択 Bit7-4: PCIE_INTB_EP 出力選択 Bit3-0: PCIE_INTA_EP 出力選択	R/W	16bit	0000_FFFFH
EFF8_6060H	SSPRO7_UDLINT_STATUS	UDL 割り込み要因レジスタ リードクリア	R	8bit	0000 0000

表の書式変更
削除: サーボモジュール
(書式変更: フォント : 太字
<b>書式変更:</b> インデント: 左: 0 mm, ぶら下げインデント: 3 字, 最初の行: -3 字
削除: CNT_
削除: 信号
削除: に
削除: を出力
削除: CNT_
削除: 信号に
削除: を出力
削除: リザーブレジスタ
書式変更: フォント : 太字
削除: SSPRO7_RESERVE
削除: 4bit
書式変更: フォントの色 : 赤

### 6.3 レジスタ機能説明

本モジュールに搭載するレジスタ群の詳細説明を記載します。

# 6.3.1 SSPRO7\_DVICE\_ID(JL-086A 用デバイス ID コードレジスタ)

JL-086A を識別するデバイス ID コードを示すレジスタです。

開発時に設定した固定値を読み出すことができます。



図 6-2\_JL-086A 用デバイス ID コード レジスタ (SSPRO7\_DVICE\_ID)

# 削除: (SS-Pro7)

削除: (SS-Pro7)

削除: (SS-Pro7)

削除:

**削除:** (SS-Pro7)

### 6.3.2 SSPRO7 SOFT RST (ソフトリセットレジスタ)

CPU-SS 用リセット制御レジスタです。

RESETSW (CPU-SS リセットレジスタ) は、初期値"1"で"0"書き込みだけが有効なレジスタです。



図 6-3\_ソフトリセットレジスタ(SSPRO7\_SOFT\_RST)

**削除:** 本レジスタの値は、"RESETSW\_N"信 号に出力します。 **.** 

**書式変更:** インデント: 左 2.02 字, 間隔 段落後: 0 pt

削除: ユニット

削除: RESETSW\_N 端子を ACLK

# 6.3.3 SSPRO7\_CPU\_HALT (PClex ブート制御レジスタ)

PClex ブートモードにおける、CPU のブート開始制御レジスタです。その他の<mark>ブート</mark>モードにおいては、 初期値"1H"となり、PClex ブートモード時は<mark>内部バスクロック</mark>の立ち上がりで"OH"となります。 "1B"のみ書き込み可能なレジスタで、"OB"書き込みは無視します。

削除: ACLK

**書式変更:** フォント: 太字(なし)

		(R)	(R/W)		
_	31		1 0	_	
レジスタ名		Reserve	CPU_HALT	アドレス Base+08H	初期値 0000_0001H

ビット位置	ビット名	意味	初期値
31:1	Reserve	リードオンリー リード時 ALL"0"を読み出す。	固定値 ALL"0"
0	CPU_HALT	CPUSS の HALT 制御を行うことが出来るレジスタ。 "0": HALT 状態 "1": HALT 解除	"]"

図 6-4 PClex ブート制御レジスタ (SSPRO7\_CPU\_HALT)

811	M2-
177	MV.

削除:\_

# 6.3.4 SSPRO7\_CLK\_EN (クロック制御用レジスタ)

JL-086A クロック制御用レジスタです。

下記記載の7モジュールのクロックを制御することが可能なレジスタです。

"0"書き込みでクロック供給、"1"書き込みでクロック停止の機能を持ちます。

	(R)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)			4
	318	7	6	5	4	3	2	1	0			1
レジスタ名	Reserve	Reser ve	BUSC LK_O UT	USB	DDR3	Gb Ether	ADC	UDL Servo	UDL Net	アドレス Base+0CH	初期値 0000_007CH	
'										•		

ビット位置	ビット名	意 味	初期値
31: <u>8</u>	Reserve	リードオンリー リード時 ALL"0"を読み出す。	固定値 ALL"0"
Z	Reserve	初期値("0")のまま御使用ください。 ※PClex パワーダウンモードを制御するビットです。 "1"を書き込むことで、パワーダウン不可となります。。	<u>"0"</u>
6	BUSCLK_OUT	<mark>外部端子</mark> BUSCLK Jに供給するクロック制御レジスタ "0":供給 "1":停止	"]"
5	USB	USB に供給するクロック制御レジスタ "0": 供給 "1": 停止	"1"
4	DDR3	DDR3 に供給するクロック制御レジスタ "0": 供給 "1": 停止	"]"
3	GbEther	GbEther に供給するクロック制御レジスタ "0": 供給"1": 停止	"]"
2	ADC	ADC に供給するクロック制御レジスタ "0": 供給 "1": 停止	"]"
1	UDL Servo	UDL サーボ機能に供給するクロック制御レジスタ "0": 供給 "1": 停止	"0"
0	UDL Net	UDL ネットワーク機能に供給するクロック制御レジスタ "0":供給 "1":停止	"0"

図 6-5 クロック制御用レジスタ (SSPRO7\_CLK\_EN)

削除: (SS-Pro7)

削除: 対象モジュール一覧。

①BUSCLK\_OUT : 初期値 => 停止 ("1") **外部**信号"CLKG\_OUT\_N"に出力。

②USB : 初期值 => 停止 ("1") 外部信号"CLKG\_USB\_N"に出力。 . ③DDR3 . . : 初期值 => 停止("1") 外

部信号"DDRCK\_RST\_N"と

外部信号"MSSEL\_DDR3" に出力。 ④GbEther : 初期値 => 停止

("1") 外部信号"CLKG\_GBE\_N"に出力。 ⑤ADC : 初期値 => 停止

("1") 外部信号"CLKG\_ADC\_N"に出力。 ⑥UDL-Servo : 初期値 => 供給

("0") 外部信号"CLKG\_UDL\_N[0]"に出力。 ⑦UDL-Network .: 初期值 => 供給 ("0") 外部信号"CLKG\_UDL\_N[1]"に出力。

書式変更: フォント : 太字

表の書式変更

**書式変更**:中央揃え

**書式変更:** インデント: 左: 0 mm

**削除:** 7

**書式変更:** フォント : 10 pt

**書式変更:** フォント : 9 pt, フォント の色 : 赤

**書式変更:** フォント : 9 pt

**書式変更:** フォント : 10 pt, フォント の色 : 赤

**削除:** \_OUT

# 6.3.5 SSPRO7\_CLK\_SEL (クロック切り替えレジスタ)

JL-086A クロック切り替えレジスタです。

下記記載の3箇所のクロックを切り替え制御することが可能なレジスタです。

		(R)		(R/W)		(R/	W)	(R/W)		
	31		6	5	4	3	2	1	0	
レジスタ名		Reserv	ve	OUT_CK	SEL	DDR3_	CKSEL	I2C_CKSE	アドレス Base+10h	
ビッ	ト位置	ビット名		頂	意。	<del>未</del>		•	初期値	

ビット位置	ビット名	意味	初期値	
31:6	Reserve	リードオンリー リード時 ALL"0"を読み出す。	固定値 ALL"0"	
5:4	OUT_CKSEL	外部バスクロック <u>出力(BUSCLK)</u> 周波数モード変更レジスタ "00":モード1 BUSCLK(125MHz)クロック選択 "01":モード2 BUSCLK/2 クロック選択 "10":モード3 BUSCLK/4 クロック選択 "11":モード4 BUSCLK/8 クロック選択	"00"	
3:2	DDR3_CKSE L	DDR3 モード変更レジスタ "00": モード 1 転送速度 MIN(600Mbps) "01": モード 2 転送速度 MID(800Mbps) "10": モード 3 転送速度 MAX(1200Mbps) "11": モード 4 使用禁止	"00"	
1:0	I2C_CKSEL	I2C クロック周波数切り替えレジスタ	"01"	

図 6-6 クロック切り替えレジスタ (SSPRO7\_CLK\_SEL)

削除: (SS-Pro7)

削除: ..

対象モジュール一覧。

①DDR3 : 2 種類のクロック切り替え機能と3種類の DDR3 動作モードを持ちます。 モード1: DDR3 転送速度 MIN

(600Mbps)

モード 2: DDR3 転送速度 MID

(800Mbps)

モード 3: DDR3 転送速度 MAX (1.2Gbps)

モード  $\mathbf{4}$ : 使用禁止 (モード  $\mathbf{1}$  と 同等の値をデコードし**外部**信号に出力します。)

外部信号"DDRCK\_SEL[1:0] "に 出力します。 -

②I2C :3 種類のクロック切り替え機能 を持ちます。 .

モード 1 : I2C 転送速度 MIN (357Kbps) クロック周波数 : 8.57MHz

モード 2 : I2C 転送速度 MIDMIN (384Kbps) クロック周波数 : 9.23MHz モード 3 : I2C 転送速度 MAXMIN

モード 3: I2C 転送速度 MAXMIN (400Kbps) クロック周波数: 9.6MHz モード 4: 使用禁止 (モード 2 と

同等の値をデコードし**外部**信号に出力します。) 。 外部信号"I2CCK\_SEL[1:0] "に出

カします。 3 クロック出力:4種類のクロック切り

替え機能を持ちます。

モード 1 : BUS クロック周波数① BUSCLK(125MHz) 。

モード 2: BUS クロック周波数② BUSCLK /2.

モード 3: BUS クロック周波数③ BUSCLK /4.

モード 4: BUS クロック周波数④ BUSCLK /8.

外部信号"OUTCK\_SEL[1:0] "に 出力します。

書式変更: フォント: 太字

**書式変更:** フォント : 太字

書式変更

**書式変更:** フォント: 太字(なし), 斜体(なし)

削除:

削除: (Reserve)

**削除:** 357Kbps

削除:

**削除:** 384Kbps

**削除:** 400Kbps

**書式変更:** フォント: 太字(なし), 斜体(なし)

削除:

削除: (Reserve)

# 6.3.6 SSPRO7\_MODE (モード確認用レジスタ)

JL-086A 動作モードモニタ用のレジスタです。リセットラッチ機能でラッチしたモードの確認が出来ます。 ただし、<mark>外部端子 TMODE1 <u>動作モード設定端子 1</u> のみリセットラッチ機能を有していませんので、端子状</mark> 態に応じて遷移します。

•	•	31	(R)	9	(R) 8 7	(R) 6	(R) 5 4	(R) 3 0			
	レジスタ名		Reserve		OSC MODESEL	CPU CLKSEL	VECTOR	MODE	アドレス Base+14H	初期値 下記に記載	

ごット位置	ビット名	意味	値
01.0	D	リードオンリー	固定値
31:9	Reserve	リード時 ALL"0"を読み出す。	ALL"0"
		OSC バッファ <mark>切替</mark>	
		"00": XTOFF <u>(OSC バッファ未使用設定)</u>	
		XT2、USB UCLK XT2 からのクロック供給モード	
		※25MHz、30MHz ともに、外部で生成したクロックを	
		供給してください。	
		<b>。</b> "01": X25MD <u>ℓ発振子利用モード 1)</u>	
		X25_OSC 使用: 25MHz クリスタル発振子使用	リセット
	OSC	<u>X30_OSC 未使用:外部で生成したクロックを</u>	時"0"
8:7	MODESEL	USB_UCLK_XT2 から供給してください。	リセット
	MODESEL		解除後端
		"10": X30MD <u>(発振子利用モード 2)</u>	子状態 <u><b>差</b>1</u>
		<u>X25_OSC 未使用:外部で生成したクロックを XT2 から</u>	
		<u>供給してください。</u>	
		X30_OSC 使用: 30MHz クリスタル発振子使用	
		"11": XTON_(発振子利用モード 3)	
		X25_OSC 使用: 25MHz クリスタル発振子使用	
		X30_OSC 使用: 30MHz クリスタル発振子使用。	
		<u>CPU</u> クロック周波数 <mark>切替</mark>	リセット
,	CPU	"0": FRQ250 (CPU 動作周波数 250MHz 動作設定)	時"0" リセット
6	CLKSEL	"1": FRQ500(CPU 動作周波数 500MHz 動作設定)	解除後端
			子状態 生2
		VECTOR 切替	リセット
		"00" : LOWVEC ブート (パラレル ROM ブート)	時"0"
5:4	VECTOR	"01": HIVEC ブート (PClex ブート)	リセット
		"10": HIVEC ブート(シリアル ROM <u>ブート</u> )	解除後端
		"11": HIVEC ブート (内蔵 ROM ブート)	子状態 <b>生</b> 3
		MODE 切替	
		BitO は固定値(0)	
		Bit3-1	リセット
		"000" : <u>VNDMD</u> ルネサステストモード	時"0"
		"001" : <mark>RSV                                   </mark>	リセット
3:0	MODE	"010": RSV リサーブ	解除後端
		"011": JMD3 シミュレーションモード	子状態 <b>生4</b>
		"100": TMD4シミュレーションモード	bit0 は常
		"101": DBGMD 実機デバッグモード	12"0"
		"110": MDBGMD 実機デバッグモード	
		"111": NORMAL 通常動作モード	

#### 図 6-7 モード確認用レジスタ (SSPRO7\_MODE)

- 端子状態(TMODE8-7)の詳細は、4.3 動作モード仕様 表 4-4 を参照してください。
- 注 2. 注 3.
- 端子状態(TMODE6)の詳細は、4.3 動作モード仕様 表 4-3 を参照してください。 端子状態(TMODE5-4)の詳細は、4.3 動作モード仕様 表 4-2 を参照してください。
- <u>端子状態(TMODE3-1)の詳細は、4.3 動作モード仕様 表 4-1 を参照してください。</u>

**書式変更**:最初の行: 0字 削除: 一 削除: . 削除: . 削除: . **書式変更:** フォント : 太字(なし) **書式変更:** フォント : 太字 削除: 。 ※ACLK で同期化する前の信号を TEST[8:1] として UDL に出力します。 . ACLK 同期化前の信号 (R SSPRO7 RESET LATCH で生成)を以 下の端子に出力する。 Bit8: 端子 OSC\_CNT30M に出力。 表の書式変更 削除: 一 削除: モード設定 削除: (OSC バッファ未使用設定) 書式変更 削除: .. **削除:** (X25\_OSC 使用,X30\_OSC 未使)—— 書式変更: フォント: 太字, 上付き **削除:** (X25\_OSC 未使用,X30\_OSC 使 削除: (発振子利用モード) 削除: 設定 削除: モード 削除: り 削除: え設定 削除: り 削除: え端子 削除: VNDMD 削除: RSV 削除: RSV 削除: TMD3 削除: 削除: 削除: 削除: DBGMD 削除: MDBGMD 削除: NORMAL 削除: **書式変更:** フォント : 9 pt 表の書式変更 **書式変更**:注釈

**書式変更**: フォント : 9 pt

削除: (SS-Pro7)

### 6.3.7 SSPRO7 REMAP (リマップ機能制御レジスタ)

/DI

リマップ機能制御レジスタです。

DDR3 領域、AXI-RAM 領域をミラー領域としてブート領域に割り当てることが可能なレジスタです。 ただし上記領域を同時に制御することは出来ません(排他制御)。

/DI

/D /\A/\

	31		(R) 2	(R) 1	(R/W) 0		
レジ	スタ名		Reserve	AXI-RAM REMAP	DDR_REMAP	アドレス Base+18H	初期値 下記に記載
	ビット位置	ビット名	意	<u></u> 味		初期値	
	31:2	Reserve	リードオンリー リード時 ALL"0"を読み出す。	78		固定値 ALL"0"	
	1	AXI-RAM REMAP	リードオンリー AXI-RAM 領域のリマップ <mark>状態モ</mark> PClex ブート <mark>モード時、"</mark> 1"を割 その他ブートモード時 <u>"</u> 0"を割 "1": AXI-RAM のリマップ有効 AXI-RAM の 256KB 空間を 領域に配置する。 "0": AXI-RAM のリマップ無効	たみ出す。 たみ出す。		リセット 時の端子 状態 <u>に準</u> ずる <u>*</u> 1	
	0	DDR_REMA P	DDR3 領域のリマップ制御レジ: "1": DDR3 のリマップ機能有効 DDR3 のメモリ領域の 12: CSZO 領域に配置する。 "0": DDR3 のリマップ機能無効 ※ただし、PClex ブート時は書	b 8MB 空間をミラ		"0"	

図 6-8 Jマップ機能制御レジスタ(SSPRO7\_REMAP)

### 注 1. 端子状態(TMODE5-4)の詳細は、4.3 動作モード仕様 表 4-2 を参照してください。

削除: ①DDR3 領域のリマップ制御 (ReadWrite 可能) \_

CPU-SS からのレジスタ制御で切り替え が可能です。 .

ただし、PClex ブートモード時はリマップ不可です。

レジスタアクセスで、"1"を書き込むことでリマップ機能が有効となります。 .

PClex ブートモード時は"1"書き込みは 無視します。

BitO を端子 BUSSS\_REMAP1 に出力します。 .

②AXI-RAM 領域のリマップ制御(ReadOnly)

テストモード制御にて有効となります。 CPU-SS からのレジスタ書き込みは不可で す。

PClex ブートモード時(TEST5-4="01") に"1"となります。

・ Bit1 を端子 BUSSS\_REMAP2 に出力し ます

# 表の書式変更

削除: 制御

削除: (TEST[5:4]="01")

削除: で

削除: は

削除: で決定

**書式変更**: フォント : 太字, フォント の色 : 赤, 上付き

# 6.3.8 SSPRO7\_PCIE\_INT (PCIex エンドポイント割り込みレジスタ)

PClex のエンドポイント機能である、ルートコンプレックスに対する割り込み発行機能を実現します。 本レジスタの各ビットに"1"を書き込むことでエンドポイント設定の PClex はルート側の PClex に対し割り込みを発行することが出来ます。

各割り込みは、6.3.9 SSPRO7\_PCIE\_INT\_MASK レジスタにてマスク処理を行うことが出来ます。

	(R)	4	(R/W) 3	(R/W) 2	(R/W)	(R/W) 0		
レジスタ名	Reserve		PCIE_INT D_EP	PCIE_INT C_EP	PCIE_INT B_EP	PCIE_INT A_EP	アドレス Base+1CH	初期値 0000_0000H

ビット位置	ビット名	意味	初期値
31 : 4	Reserve	リードオンリー	固定値
01.4	ROSCIVO	リード時 ALL"0"を読み出す。	ALL"0"
		PClex エンドポイント用割り込み発行レジスタ(INTD_EP)	
3	PCIE INTD EP	"1":割り込み発行("0"→"1"変化時のみ割り込み信号を生	"0"
3	FCIE_IINID_EF	成)	U
		"0":割り込みレジスタクリア	
		PClex エンドポイント用割り込み発行レジスタ(INTC_EP)	
2	PCIE_INTC_EP	"1":割り込み発行("O"→"1"変化時のみ割り込み信号を生	"0"
2		成)	0
		"0":割り込みレジスタクリア	
		PClex エンドポイント用割り込み発行レジスタ(INTB_EP)	
1	PCIE INTB EP	"1":割り込み発行("O"→"1"変化時のみ割り込み信号を生	"0"
,	FCIE_IINIB_EF	成)	U
		"0":割り込みレジスタクリア	
		PClex エンドポイント用割り込み発行レジスタ(INTA_EP)	
0	PCIE INTA EP	"1":割り込み発行("0"→"1"変化時のみ割り込み信号を生	"0"
0	I CIL_INI A_EF	成)	U
		"0":割り込みレジスタクリア	

図 6-9 PCIex エンドポイント割り込みレジスタ (SSPRO7\_PCIE\_INT)

### 削除:

削除: . BitO:端子 PCIE\_INTA\_EP に出力 . Bit1:端子 PCIE\_INTB\_EPに出力。 Bit2:端子 PCIE\_INTC\_EPに出力。 Bit3: 端子 PCIE\_INTD\_EP に出力。

# 6.3.9 SSPRO7\_PCIE\_INTMSK(PCIex エンドポイント割り込みマスクレジスタ)

本レジスタの各ビットに"1"を書き込むことで各割り込みは、6.3.8 SSPRO7\_PCIE\_INT レジスタにて設定した割り込みをマスク処理することが出来ます。

削除:	
削除:	-

	31	(R)	4	(R/W) 3	(R/W) 2	(R/W)	(R/W) 0		
レジ	スタ名	Reserve	•	PCIE_INT D_MASK	PCIE_INT C_MASK	PCIE_INTB _MASK	PCIE_INTA _MASK	アドレス Base+20H	初期値 0000_000FH
	ビット位置	ビット名		ą	意味			初期値	İ
	31:4		リードオンリー		E W			固定値	
	31:4	Reserve	リード時 ALL"0"		-			ALL"0"	Ì
	3	PCIE_INTD_	PClex エンド (INTD_MASK)		用割り込	みマスク	レジスタ	"1"	

31 : 4	Reserve	9-1429-	凹头凹
51.4	Reserve	リード時 ALL"0"を読み出す。	ALL"0"
3	PCIE_INTD_ MASK	PClex エンドポイント用割り込みマスクレジスタ (INTD_MASK) "1":割り込みマスク "0":割り込み有効	"]"
2	PCIE_INTC_ MASK	PClex エンドポイント用割り込みマスクレジスタ (INTC_MASK) "1":割り込みマスク "0":割り込み有効	"]"
1	PCIE_INTB_ MASK	PClex エンドポイント用割り込みマスクレジスタ (INTB_MASK) "1":割り込みマスク "0":割り込み有効	"]"
0	PCIE_INTA _MASK	PClex エンドポイント用割り込みマスクレジスタ (INTA_MASK) "1":割り込みマスク "0":割り込み有効	"]"

図 6-10 PClex エンドポイント割り込みマスクレジスタ (SSPRO7\_PCIE\_INTMSK)

# 6.3.10 SSPRO7\_PCIE\_INTSEL (PCIex 割り込みの UDL インターフェース選択レジスタ)

本レジスタの値により、モジュールに入力した PClex の割り込み信号 8 本を選択し、<u>UDL(Servo)の内部入力信号 PCle\_INTA\_に入</u>力します。また、ビット 4 の設定により、パルス or レベルの選択が出来ます。

	_31	(R)	6	(R/W) 5 4	(R) 3	(R/W)	0		
レジ	スタ名	Reserve	)	INT_ MODE	Reserve	PCIE_INTSEL		プドレス ase+24H	初期値 0000_0000H
	ビット位置	ビット名		j	 意 味		ż	初期値	
	31:6	Reserve	リードオンリー リード時 ALL"0'	'を読み出す			6	固定値 ALL"0"	
	5:4	INT_MODE	割り込み信号タ "00": 内部バス "10": 内部バス "x1": 割り込み	イミング制 <u>クロック</u> の スクロック	御レジスタ 8クロック D3クロッ	幅での出力		"00"	
	2	D	リードオンリー	III 3. 17P			Ī	固定値	

図 6-11\_PClex 割り込みの UDL インターフェースレジスタ(SSPRO7\_PCIE\_INTSEL)

"101": PCIE\_INTD\_RC の接続 "110": PCIE\_INTMSI\_RC の接続 "111": PCIE\_MSG\_INT\_RC の接続 

 書式変更: フォント: 太字

 書式変更: フォント: 太字

 書式変更: フォント: 太字

削除: .

PCIE\_UDL\_INT 端子(PCIe\_A)に出

削除: 出力

削除: .

削除: ..

削除: ACLK

**書式変更:** フォント : 9 pt

削除: ACLK

**書式変更:** フォント : 9 pt

削除: .

端子 PCIE\_UDL\_INT(PCIe\_A)への接続。

# 6.3.11 SSPRO7\_WDT\_MODE (UDL-WDT リセット制御レジスタ)

UDL からの WDT エラーをトリガル よるソフト リセット動作制御を選択するレジスタです。

削除: 一 削除: R.I.回路の

	_ 31		(R)	(R/W) 0	_	
レジ	スタ名		Reserve	WDT_MODE	アドレス Base+28H	初期値 0000_0000H
	ビット位置	ビット名	意味		初期値	
	こフト位置	C 7 1 14	リードオンリー		固定値	
Ì	31 : 1	Reserve	リード時 ALL"O"を読み出す。		ALL"0"	
		UDL <sub>wDT</sub> <del>エラートリガの</del> リセット制御選択レジスタ				
	0	WDT_MODE	"1":UDL <sub>w</sub> WDT <u>エラートリガ</u> リセット "0":UDL WDT エラートリガリセット		"0"	

図 6-12 \_\_UDL-WDT リセット制御レジスタ(SSPRO7\_WDT\_MODE)

削除: -

**削除:** 端子からの R.I.回路の

削除: -

削除: 端子

削除: 設定

削除:

書式変更: 両端揃え

書式変更:標準,左揃え,行間: 1 行

#### 6.3.12 SSPRO7\_5TBUF\_EN(5V トレラントバッファースタンバイ制御レジスタ)

5V トレラントバッファのスタンバイ制御を実施出来るレジスタです。 外部デバイス未接続時に、LSI 内部に供給する信号レベルを制御するためのレジスタです。 各レジスタ設定値が "1(スタンバイ)" の時、該当する UDL(Servo)の内部入力信号を "1" に固定 $^{k_1}$ し、不 定入力を防止する機能です。

	(R)	4	(R/W)	(R/W)	(R/W)	(R/W)		
レジスタ名	Reserve		SYNCL_CNT	OC2_CNT	OC1_CNT	OV_CNT	アドレス Base+2CH	初期値 0000_000FH

ビット位置	ビット名	意味	初期値
31 : 4	Reserve	リードオンリー リード時 ALL"0"を読み出す。	固定値 ALL"0"
3	SYNCL_CNT	SYNCL 端子スタンバイ制御レジスタ "1": スタンバイ "0": 通常	"]"
2	OC2_CNT	OC_2 端子スタンバイ制御レジスタ "1": スタンバイ "0": 通常	"]"
1	OC1_CNT	OC_1 端子スタンバイ制御レジスタ "1": スタンバイ "0": 通常	"1"
0	OV_CNT	○V 端子スタンバイ制御レジスタ "1": スタンバイ "0": 通常	"1"

図 **6-13**\_\_5V トレラントバッファースタンバイ制御レジスタ (SSPRO7\_5TBUF\_EN)

<u>レジスタ設定値(BUF5T\_EN[3:0])と I/O バッファの内部出力信号(Y1)の OR を UDL(Servo)の</u> 内部入力信号(SYNCL\_I/OC\_2/OC\_1/OV)に入力します。 <u>注 1</u>

**書式変更:** フォント:(英)Century, (日)MS Pゴシック

削除: .

書式変更: フォント: 太字 書式変更: フォント: 太字

**書式変更:** フォント : 太字 書式変更: フォント: 太字

**書式変更:** フォント : 太字, フォント の色 : 赤, 上付き

**削除:** 以下の端子にそれぞれレジスタのビ ットを出力します。。

BUF5T\_EN[0] : OV\_CNT (ビット0) . BUF5T\_EN[1] OC1\_CNT (ビット1) BUF5T\_EN[2] OC2\_CNT (ビット 2) BUF5T\_EN[3] SYNCL\_CNT (ビット3)

削除:

**書式変更:** フォント : 太字(なし)

**書式変更:** フォント: 太字(なし) **書式変更:** フォント: 太字(なし)

**書式変更:** フォント: 太字(なし) **書式変更:** フォント: 太字(なし) **書式変更:** フォント: 太字(なし)

**書式変更**: フォント : 太字(なし)

**書式変更:** フォント : 太字(なし)

**書式変更**: フォント : 太字(なし)

**書式変更:** フォント : 太字(なし)

書式変更: フォント : 太字(なし) 書式変更: フォント : 太字(なし)

**書式変更:** フォント : 太字(なし)

**書式変更:** フォント: 太字(なし)

# 6.3.13 SSPRO7\_NMI\_SET (CPUSS-FIQ(ノン・マスカブル割り込み)設定レジスタ)

CPUSS の FIQ (ノン・マスカブル割り込み) に対するマスク制御レジスタです。



図 6-14 CPUSS-FIQ(ノン・マスカブル割り込み)設定レジスタ (SSPRO7\_NMI\_SET)

### 6.3.14 SSPRO7\_INTSYS1\_EN (周辺回路からの割り込み入力同期・非同期設定 1 レジスタ)

CPUSS の割り込みコントローラに対する設定レジスタです。 64bit 割り込み入力端子に対する同期・非同期設定レジスタ(下位 32bit)です。

(R/W)

レジ	スタ名		INTSYS1_EN	アドレス Base+38H	初期値 _ <mark>0000_0000</mark> H
	ビット位置	ビット名	意味	初期値	
	31:0	INTSYS1_EN	周辺回路からの割り込み入力同期・非同期設定 ビット毎に制御可能 "0":非同期 "1": 同期	ALL" <u>Q</u> "	

図 6-15\_ 周辺回路からの割り込み入力同期・非同期設定 1 レジスタ (SSPRO7\_INTSYS1\_EN)

# 6.3.15 SSPRO7\_INTSYS2\_EN (周辺回路からの割り込み入力同期・非同期設定 2 レジスタ)

CPUSS の割り込みコントローラに対する設定レジスタです。

64bit 割り込み入力端子に対する同期・非同期設定レジスタ (上位 32bit) です。




図 6-16\_\_ 周辺回路からの割り込み入力同期・非同期設定 2 レジスタ (SSPRO7\_INTSYS2\_EN)

**削除:** レジスタ設定値を **CPUSS\_CFGNMFI** の端子に出力します。 **.** 

削除:

削除: .

削除: .

削除: .

レジスタ値は以下の端子に出力します。。

端子: CPUSS\_INTSYNCEN[31:0]

削除: FFFF\_FFFF

削除: 1

削除:

削除:

削除: .

削除: .

レジスタ値は以下の端子に出力します。。

端子:CPUSS\_INTSYNCEN[63:32] .

表の書式変更

削除:

削除: FFFF\_FFFF

削除: 1

削除:

削除·

**書式変更:** Body, 行間: 1 行

Page 62

#### 削除: . -改ページ--SSPRO7\_VICIFSYN\_EN(CPU-SS と割り込みコントローラ間の同期・非同期設定レジ 6.3.16 スタ) CPUSS と割り込みコントローラ間の同期・非同期設定レジスタです。 削除: レジスタ設定値を CPUSS\_VICIFSYNCEN (R) (R/W) アドレス 初期値 レジスタ名 Reserve VICIFSYN\_CNT Base+40H 0000\_000QH 削除: ] ビット位置 ビット名 意味 初期値 リードオンリー 固定値 31 : 1 Reserve リード時 ALL"O"を読み出す。 ALL"0" CPUSS と割り込みコントローラ間の同期・非同期設定 "0":非同期 "1":同期 ı 0 VICIFSYN\_CNT 削除: 1

図 6-17\_\_CPU-SS と割り込みコントローラ間の同期・非同期設定レジスタ (SSPRO7\_VICIFSYN\_EN)

#### SSPRO7\_PCIE\_CLKSEL(PClex クロック選択レジスタ) 6.3.17

PCISS に対するクロック入力端子制御を切り替えるレジスタです。 PCISS に対するクロック入力として外部端子(差動クロック入力)と LSI 内部供給クロックを 切り替えることが可能なレジスタです。

	3	1	(R)	(R/W) 0		
レジ	スタ名		Reserve	PCIECLK_SEL	アドレス Base+44H	初期値 0000_0000H
	ビット位置	置 ビット名	意味		初期値	
	31 : 1	Reserve	リードオンリー リード時 ALL"O"を読み出す。		固定値 ALL"0"	
	0 PCIECLK_SEL		PCISS に対するクロック入力と ロック入力)と LSI 内部供給クロ "0": 外部差動クロック入力モード "1": 内部クロック供給モード	•	"0"	

図 6-18\_PClex クロック選択レジスタ(SSPRO7\_PCIE\_CLKSEL)

**削除: .** レジスタ設定値を PCIEX\_REFSEL の端子に 出力します。・

# 6.3.18 SSPRO7\_RESET\_STATUS(リセットステータスレジスタ)

リセットステータス確認用レジスタです。

本レジスタは、<u>ソフトリセットの要因</u>が UDL<u>WDT エラートリガによる</u>リセットか<u>SSPRO7\_SOFT\_RST</u>

レジスタ制御によるリセットかを判別することが出来るレジスタです。

ステータス<u>を</u>リードすることにより、レジスタの値はクリア<u>されます</u>。

"0": <u>リセット動作なし</u>

"1":リセット動作実行

"O":リセ<u>ット動作なし</u>



図 6-19リセットステータスレジスタ	(SSPRO7_RESET_STATUS)

SW リセットレジスタ制御によるリセット動作

削除: R.I.回路

削除: からのウォッチドックレジスタによ

**書式変更:** フォント : 太字(なし)

削除: ソフトリセット

**書式変更:** フォント : 太字(なし)

**書式変更**: フォント : 太字

書式変更: フォント : 太字

削除: が

削除: します

削除: からの

削除:

"0"

(R/W)

# 6.3.19 SSPRO7\_UDLCNT (UDL 動作制御レジスタ)

UDL 動作制御レジスタです。

SW RST

0

本レジスタは、UDL(Network)の内部入力信号 PRGSELを制御するためのレジスタです。

(R)



図 6-20\_UDL 動作制御レジスタ(SSPRO7\_UDLCNT)

"1" : UDL(Network)のPRGSEL="1"

削除: サーボ

**書式変更**: フォント : 太字

削除: 端子

**削除:** レジスタ設定値を UDLCNT\_PRGSEL の端子に出力します。 .

**書式変更:** インデント : 左 2.02 字, 最初の行 : 0 字, 間隔 段落後 : 0 pt

削除: CNT\_

削除: 信号に

削除: を出力

削除: CNT\_ 削除: 信号に

削除: を出力

#### 削除: <#> Reserve . 未使用レジスタ SSPRO7\_CPUSS\_TRIGINT(CTI からのクロストリガ割り込み要因レジスタ) 6.3.20 CTI からのクロストリガ割り込み要因レジスタです。 本レジスタは、CTI からのクロストリガ割り込み要因を判断するための割り込み要因レジスタです。 ステータス<u>を</u>リードすることにより、レジスタの値をクリアします。 **削除: R.I.**回路の 削除: . 削除: が (R) (R) 31 0 アドレス 初期値 レジスタ名 TRIGINT Reserve Base+54H 0000\_0000H ビット位置 ビット名 意味 初期値 リードオンリー 固定値 31:1 Reserve 削除: 2 リード時 ALL"O"を読み出す。 ALL"0" クロストリガ割り込み要因<u>(リードクリア)</u> "1":割り込み発生 "0" 0 TRIGINT "0":割り込みなし 削除: (ただしリードクリアする)

図 6-21\_\_CTI からのクロストリガ割り込み要因レジスタ (SSPRO7\_CPUSS\_TRIGINT)

Ì

削除: 22 削除: 削除:

# 6.3.21 SSPRO7\_GBETHER\_CONT (GbEther モードコントロール)

GbEther モード設定レジスタです。

本レジスタは、GbEther のモード設定を実施するためのレジスタです。

※GbEther を利用するに当たっては本レジスタ設定と GbEther 領域のレジスタ設定を実施する必要があります。設定に差異があった場合、不正動作となりますのでご注意お願いします。

		(R)		(R/W)	(R	)	(R/W)	(R	)	(R/	W)	(R/	W)		
	31		13	12	11	9	8	7	6	5	4	3	0	-	
レジスタ名		Reserve		GB_ CLKSEL	Resei	rve	GB_ MODE	Rese	rve	GI SPE	B_ ED	G PHYA	B_ MODE	アドレス Base+58H	初期値 0000_0000H

ごット位置	ビット名	意味	初期値
31 : 13	Reserve	リードオンリー	固定値
31:13	Reserve	リード時 ALL"0"を読み出す。	ALL"0"
		RGMII 転送時のクロック制御レジスタ	
12	GB CLKSEL	"0":データとクロックを同位相で出力する。	"O"
12	GB_CLK3LL	"1":データに対しクロックが 125MHz クロックの	0
		90°位相ずれで出力される。	
11 : 9	Reserve	リードオンリー	固定値
11.7	Keserve	リード時 ALL"0"を読み出す。	ALL"0"
		RMII 転送時の転送モード設定	
8	GB MODE	"0": <u>半</u> 2重転送モード	"0"
O	OD_WODE	"1": 全2 重転送モード	
		<u>※"1"を設定してご使用ください</u>	
7:6	Reserve	リードオンリー	固定値
7.0	11030170	リード時 ALL"0"を読み出す。	ALL"0"
		通信速度設定レジスタ	
		GB_ETHER-SS への供給クロック選択信号	
5:4	GB_SPEED	"00": 10Mbps	"00"
		"01" : 100Mbps	
		"10" : 1Gbps	
		GB-ETHER 通信モード設定	
		"0h" : MII モード	
GR.	GB PHYMOD	"1h": RMII <sub>*</sub> モード <u>(REF_CLK を ETH_RXC 端子から入力)</u>	
3:0	E	<u>"9h": RMII モード(REF_CLK を ETH_GTXC 端子へ出力)</u>	"0h"
		"Ah" : GMII モード	
		"Bh": RGMII モード	
		その他: <u>Reserve(設定禁止</u> )	

図 6-22\_GbEther モードコントロールレジスタ(SSPRO7\_GBETHER\_CONT)

**削除**: レジスタ設定値をそれぞれ、 CLKGBMD\_SEL, GB\_PHYMODE, GB\_SPEED, GB\_MODE の端子に出力しま

Bif3-0:端子 GB\_PHYMODEに出力。 Bif5-4:端子 GB\_SPEEDに出力。 Bif8:端子 GB\_MODEに出力。 Bif12:端子 CLKGBMD\_SELに出力

削除: 全

削除: .

削除: 半

**書式変更:** フォント : 太字, フォント の色 : 赤

**書式変更:** フォント : 太字, フォント の色 : 赤

削除: 通常

**削除:** "9h": RMII 送信クロック RX 入力モード。

削除: Riserve

削除: ※GMII モード

削除: 23

# 6.3.22 SSPRO7\_UDLINT\_CONT (UDL-INT 接続選択)

(R)

PCI-ex エンドポイント割り込みに対する、UDL 割り込み選択レジスタです。 本レジスタは、UDL が出力する割り込み信号を選択し、PCI-ex のエンドポイント割り込みに接続が 可能なレジスタです。

(R/W)

UDLからの割り込み8本と、SCUマクロで実装している、"SSPRO7\_PCIE\_INT (PCIexエンドポイント割り込みレジスタ) "を設定されたレジスタ値で選択しそれぞれの割り込み信号に出力します。

(R/W)

(R/W)

(R/W)

		(K)		(10/ **)	(14)	* * )	(14)	**)	(15)	* * * )			
	31	l	16	15 12	2 11	8	7	4	3	0			
レジ	スタ名	Reserve	;	PCI_EP_D_SE	L PCI_EF	C_SEL	PCI_EP	_B_SEL	PCI_E	P_A_SEL	アドレス Base+5CH	初期値 0000_FFFFH	
	ビット位	☑置 ビット名			意	味					初期値	7	
	_ ,		リードオンリ			-1.					固定値	1	
	31 : 10	6 Reserve	リード時 ALL		Нđ.						ALL"O"		
	15:12	PCI_EP_D_SEL	PCL EX エント する。 4'h0: UDL-1 4'h1: UDL-1 4'h2: UDL-1 4'h4: UDL-1 4'h5: UDL-1 4'h6: UDL-1 4'h7: UDL-1 4'h8: Servo 4'h9: Netw その他: SSP	NTA(Servo NTB(Servo NTB(Servo NTN(Servo NT1(Servo NT2(Servo N3_INT1(N い) 割り込み(oork 割り込	割りを きをを を を を を を を を を を の み が の の の の の の の の の の の の の	を <mark>選</mark> を <u>選</u> の OF	R R V OR_			選択	"Fh"		
	11:8	PCI_EP_C_SEL	PCI_EX エン	ドポイント	割り込み					≯を選	"Fh"		
			PCI_EXエント	ボポイント語	割り込み	L <mark>B</mark> にと	出力する	る割り	込みを	と選択			
	7:4	PCI_EP_B_SEL									"Fh"		L
			選択ビットは										
			PCI_EXエント	ボイント書	削り込み	AILF	出力する	る割り	込みを	と選択			ļ
	3:0	PCI_EP_A_SEL	する。								"Fh"		ľ

図 6-23\_UDL\_INT 接続選択レジスタ(SSPRO7\_UDLINT\_CONT)

選択ビットは上記と同じ。

削除: . <選択可能割り込み(※下記 11 種類から</li> 選択する)> SSPRO7\_PCIE\_INT (PClex エンドポイント 割り込みレジスタ)。 UDL-INTA (Servo) . UDL-INTB (Servo) UDL-INTC (Servo) UDL-INTN (Servo) UDL-INT1 (Servo) UDL-INT2 (Servo) UDL-M3 INTO (Network) UDL-M3\_INT1 (Network) Servo 割り込みのすべての OR 出力 。 Network 割り込みのすべての OR 出力 。 書式変更: 両端揃え **書式変更:** フォント : (英) Century, (日) MS Pゴシック 書式変更:標準,左揃え 削除: D 削除:\_ 削除: 出力 書式変更:グリッドへ配置しない **書式変更:** Body, 行間: 固定値 9 pt, グリッドへ配置 削除: . 削除: . 削除: C 削除: D **削除:** B **削除:** D 削除: A

削除: □ 削除: **24** 削除:

# 6.3.23 SSPRO7\_ UDLINT\_STATUS (UDL-INT 割り込み要因レジスタ)

UDL\_INT の割り込み要因レジスタです。

本レジスタは、UDLからの割り込み要因を判断するための割り込み要因レジスタです。

ステータス<u>を</u>リードすることにより、レジスタの値をクリアします。

(R) (R) 31 8 7 0 レジスタ名 Reserve UDLINT\_STATUS Pドレス 初期値 Base+60H 0000\_0000H

ビット位置	ビット名	意味	初期値
31 : 8	Reserve	リードオンリー	固定値
31:0	Reserve	リード時 ALL"0"を読み出す。	ALL"0"
7		UDL-M3_INT1 (Network)割り込み要因	"0"
6		UDL-M3_INTO(Network)割り込み要因	"0"
5		UDL_INT2(Servo)割り込み要因	"0"
4	UDLINT	UDL_INT1 (Servo)割り込み要因	"0"
3	_STATUS	UDL_INTN(Servo)割り込み要因	"0"
2		UDL_INTC(Servo)割り込み要因	"0"
1		UDL_INTB(Servo)割り込み要因	"0"
0		UDL_INTA(Servo)割り込み要因	"0"

図 6-24\_UDL-INT 割り込み要因レジスタ(SSPRO7\_UDLINT\_STATUS)

削除: \_ 削除: \_ 削除: \_ 削除: \_ 削除: \_ 削除: \_

削除:

削除: が