第8章 割り込みコントローラ

8.1 概要

FIQ, IRQ の双方をサポートし、IRQ 割り込みでは割り込みアドレス・レジスタ(HVA)により、ARM CPU にベクタ・アドレスを提供します。専用のベクタ割り込み端子を利用したインタフェースも可能で、HVA レジスタを介するよりも高速な割り込み応答が可能です。

16 レベルの優先レベル制御、割り込み検出タイプの選択をサポートしています。

割り込み要因本数

64 本

補足 JL-086A では FIQ を使用しないこととします。詳細は、 $3.2.1\ TCM$ の使用に関する注意点をご参照ください。

8.1.1 特徴

本割り込みコントローラの特徴を<u>表 **8-1**</u>に示します。

表8-1 本割り込みコントローラの特徴

項 目	機能
搭載マクロ名	NBPFAHB32VIC64
割り込み要因数	64
IRQ 割り込み	FIQ 以外すべての割り込みを IRQ 割り込みに割り当て可能
	ベクタ・アドレスを ARM CPU コアへ供給
	優先レベルに従った、多重割り込みに対応
マスク機能	あり
ソフトウエア割り込み	あり
特権モード	あり
レジスタ・アクセス	AHB バス・アクセス
割り込み検出	・レベル(ハイ・レベル/ロー・レベル)
	・エッジ(立ち上がり/立ち下がり/両エッジ)
割り込み優先レベル	16 段階
割り込み優先レベル・マスク	16 段階
割り込み優先レベル制御	割り込み優先レベルと割り込み優先レベル・マスク・レジスタ(PRLM)により選
	択可
	割り込み優先レベルが同じ場合、ベクタ番号の小さい方が優先
スタンバイ対応	CPUの Wait for interrupt に対応させるため、スタンバイ時も本割り込みコントロ
	ーラにはクロック(HCLK)を供給してください。
ベクタ割り込み端子	あり
カスケード接続	<u>なし</u>

備考 HCLK: AHB パス・クロック入力

削除: 表 8-1

削除: 表 8-1

8.1.2 サポートしている AHB 転送

AHBバス・アクセスに対する、本割り込みコントローラの動作を以下に示します。

(α) AHB バス・アクセスのレスポンス

本割り込みコントローラのレジスタ・アクセスを行ったときの、AHB バス・アクセスに対するレスポンスを表8-2/に示します。

表8-2 AHB バス・アクセスに対するレスポンス

AU-Z AIID			レスホンバ	,
HTRANS[1:0]	HSIZE[2:0]	HPROT1	応答	説明
IDLE (00)	ı	_	OKAY	
BUSY (01)	I	_	OKAY	
NONSEQ (10)	010	0(ユーザ)	OKAY	特権モードでのアクセスのみ許可されている場合(UEN レジスタ
			/ERROR	の UE = 0 の場合)、ERROR で応答します。
				特権モード/ユーザ・モードでのアクセスが許可されている場合
				(UEN レジスタの UE = 1 の場合) 、OKAY で応答し、32 ビット
				のリード/ライトは正常に行えます。
		1 (特権)	OKAY	32 ビットのリード/ライトは正常に行えます。
	010 以外	_	ERROR	HSIZE が 32 ビット以外を示す場合、ERROR で応答します。
SEQ (11)	010	0(ユーザ)	OKAY	特権モードでのアクセスのみ許可されている場合(UEN レジスタ
			/ERROR	の UE = 0 の場合)、ERROR で応答します。
				特権モード/ユーザ・モードでのアクセスが許可されている場合
				(UEN レジスタの UE = 1 の場合) 、OKAY で応答し、32 ビット
				のリード/ライトは正常に行えます。
		1 (特権)	OKAY	32 ビットのリード/ライトは正常に行えます。
	010 以外	_	ERROR	HSIZE が 32 ビット以外を示す場合、ERROR で応答します。

(b) レスポンスの種類

本割り込みコントローラのレジスタ・アクセスを行ったときの、AHB バス・アクセスに対するレスポンスの種類を<u>表 8-3</u>Jに示します。

表8-3 レスポンスの種類

種類	発 行	備 考
SPLIT	しない	SPLIT は発行しません。
ERROR	する	対応しない転送方式でアクセスされた場合、およびアクセス・モード(特権モード/ユー
		ザ・モード)違反発生時に ERROR で応答します。
RETRY	しない	RETRY は発行しません。

削除: 表 8-2

削除: 表 8-2

削除: 表 8-3 削除: 表 8-3

書式変更: タブ位置: 5.67 字, リスト タブ

8.2 割り込み端子一覧

JL-086A では、以下の割り込み信号を割り込みコントローラに接続いたします。 %JL-086A では FIQ 機能を使用しません。

表 8-4 割り込み端子一覧(1/3)

	信号名	発生源	INTC 接続 No.	Default 優先順位	<u>同期</u> クロック	備考	 /
1	INTUDLO	UDL	0	0	PCLK		//
Ì	INTUDL1	UDL	1	1	PCLK.		//
ĺ	INTUDL2	UDL	2	2	PCLK,		//
ĺ	INTUDL3	UDL	3	3	PCLK,		
	INTUDL4	UDL	4	4	PCLK,		//
	INTUDL5	UDL	5	5	PCLK,		//
	INTUDL6	UDL	6	6	PCLK,		//
	INTUDL7	UDL	7	7	PCLK,		/
	INTPZ0	外部端子	10	30	PCLK,	同期化、NF必要	
	INTPZ1	外部端子	11	31	PCLK,	同期化、NF必要	
	INTPZ2	外部端子	12	32	PCLK,	同期化、NF必要	/
	INTPZ3	外部端子	13	33	PCLK,	同期化、NF 必要	 //
	INTTAUJ <u>21</u> 0	TAUJ2チャネルQ	14	34	PCLK,		<i></i>
	INTTAUJ <mark>2I</mark> 1	TAUJ2チャネル l	15	35	PCLK,		
	INTTAUJ <u>21</u> 2	<u>TAUJ2 チャネル 2</u>	16	36	PCLK,		/
	INTTAUJ <mark>21</mark> 3	TAUJ2チャネル3	17	37	PCLK,		/
	INTTM0	APB-SS タイマ Q	18	38	TIM CLK		<i>\</i>
	INTTM1	APB-SS タイマ l	19	39	TIM_CLK		•7
	INTTM2	APB-SS タイマ 2	20	40	TIM_CLK		•
	INTTM3	APB-SS タイマ 3。	21	41	TIM CLK		•
	INTDMAERR	DMA-SS TYPE-AXL	22	25	ACLK,		
	INTDMA0	DMA-SS TYPE-AXL	23	26	ACLK,		
	INTDMA1	DMA-SS TYPE-AXL	24	27	ACLK,		-
	INTDMA2	DMA-SS TYPE-AXL	25	28	ACLK,		
	INTDMA3	DMA-SS TYPE-AXL	26	29	ACLK,		•

削除: 割り込み入力タイミング規	定
∬削除: DMAC .	
表の書式変更	
削除: ○	$\overline{}$
	\longrightarrow
削除: ○	
削除: ○	
削除: ○	
削除: ○	$\overline{}$
	\longrightarrow
削除: ○	
削除: ○	
∬ 削除: ○	
削除: ○	
書式変更	$\overline{}$
削除: ○	
書式変更	
削除: ○)
書式変更	
削除: ○	
書式変更	$\overline{}$
削除: タイマ・アレイ TAUJ0	
削除: ○	
削除: タイマ・アレイ TAUJ1	
削除: ○	$\overline{}$
	\longrightarrow
削除: タイマ・アレイ TAUJ2	
削除: ○]
削除: タイマ・アレイ TAUJ3	
削除: ○	$\overline{}$
/	
削除: タイマ 0(_ Interval Timer)	
書式変更	
/ 削除: ○	
削除: タイマ 1("Interval Timer)	
書式変更	
削除: ○	
削除: タイマ 2(. Interval Timer)	
書式変更	
削除: ○	
削除: タイマ 3(Interval Timer)	$\overline{}$
書式変更	$\overline{}$
削除: ○	
削除: DMA TYPE-AXI	
書式変更	
削除: —	
削除: DMA TYPE-AXI	\longrightarrow
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	
書式変更	
削除: 一	
削除: DMA TYPE-AXI)
書式変更	
削除: 一	
	\longrightarrow
削除: DMA TYPE-AXI	
書式変更	
₩ 削除: —	

削除: DMA TYPE-AXI

書式変更

表 8-5 割り込み	端子一覧(2/3)					
信号名	発生源	INTC 接続 No.	Default 優先順位	<u>同期</u> クロック	備考	
CSI_INT	APB-SS CSIQ	27	42	PCLK,		
UART_INT	APB-SS UART	28	43	PCLK,		
IIC_INT	APB-SS I2C,	29	44	IIC CLK,		
BUS_ERRINTO	BUS <u>-SS</u>	30	45	ACLK,		
BUS_ERRINT1	BUS <u>-SS</u>	31	46	ACLK,		
INTETH	GbEther <u>-SS</u>	32	24	ACLK,		
INTAD	APB-SS ADC	33	47	PCLK,		
INTU2H	USB ホスト BRIDGE	34	17	HCLK,		
INTU2HOHCI	USB ホスト OHCI	35	18	HCLK,		
INTU2HEHCI	USB ホスト EHCI	36	19	HCLK,		
INTU2HPME	USB ホスト PME	37	20	HCLK,		
INTU2F	USB ファンクション BRIDGE	38	21	HCLK,		
INTU2FEPC	USB ファンクション EPC	39	22	HCLK,		
PCIe_INTA_RC	PCIe INTA	40	8	HCLK,		
PCIe_INTB_RC	PCIe INTB	41	9	HCLK,		
PCIe_INTC_RC	PCIe INTC	42	10	HCLK,		
PCIe_INTD_RC	PCIe INTD	43	11	HCLK,		
PCIe_INTMSI_RC	PCIe MSI	44	12	HCLK,		
PCIe_MSG_INT	PCle メッセージ	45	13	HCLK,		
PCIe_PCIE_ERR_INT	PCIe PCIe Error	46	14	HCLK,		
PCIe_AXI_ERR_INT	PCIe AXI Error	47	15	HCLK,		
PCIe_INTALL	PCIe PCIe 割り込み 論理和	48	16	HCLK,		
SFMEMC_INT	MEM-SS TYPE-SROM	49	23	нсіқ,		

-	削除: .
	:
7	表の書式変更
	削除: DMAC . 接続
$\left(\right)$	削除: CSI0
$\left(\right)$	削除: ○
//	削除: UART
1	削除: —
//	削除: I2C
//	削除: —
//	削除: —
1	削除: —
1	削除: —
//	削除: ADC
//	削除: ○
//	削除: —
1	削除: —
$\left(\right)$	削除: 一
$\left(\cdot \right)$	削除: —
()	削除: —
	削除: —
	削除: —
1	削除: 一
1	削除: 一
	削除: .
1	削除: Serial Flash

| 削除: Serial Flash . | メモリ・コントローラ

削除: —

i	
表 8-6	割り込み端子一覧(3/3)

信号名	発生源	INTC 接続 No.	Default 優先順位	<u>同期</u> クロック	備考	4
BUS_ERRINT2	BUS <u>-SS</u> (AXIIC2 と APBBUS 間の AXIAHB)	50	48	<u>HCLK</u>		
BUS_ERRINT3	BUS <u>-SS</u> (AHBIC と AXIIC1 間の AHBAXI)	51	49	HCLK		→ \
BUS_ERRINT4	BUS <u>-SS</u> (CoreSight と AXIIC1 間の AHBAXI)	52	50	HCLK,		 \
INTETH_AXI	GbEther <u>-SS (</u> AXI 割り込み)	53	51	HCLK,		4
CPUSS_FPIXC	CPU <u>-SS</u> FPU 不正確例外	54	52	CPUCK		
CPUSS_FPOFC	CPU <u>-SS</u> FPU オーバーフロー例外	55	53	<u>CPUCK</u>		
CPUSS_FPUFC	CPU <u>-SS</u> FPU アンダーフロー例外	56	54	CPUCK		
CPUSS_FPIOC	CPU <u>-SS</u> FPU 無効演算例外	57	55	CPUCK,		
CPUSS_FPDZC	CPU <u>-SS</u> FPU ゼロ除算例外	58	56	<u>CPUCK</u>		-
CPUSS_FPIDC	CPU <u>-SS</u> FPU 入力非正規例外	59	57	CPUCK		-
CPUSS_TRIGINT	CPU <u>-SS</u> CTI からの クロストリガ割り込み出力	60	58	CPUCK,		
PCISS_GPO[0]	PCIe <u>-SS</u> General purpose Output レジスタ出力	61	59	<u>ACLK</u>		

削除: . 削除: . **書式変更**:中央揃え 削除: DMAC **書式変更:** フォント: 太字, 組み文字 **書式変更**:中央揃え 削除: 一 **書式変更:** フォント: 太字, 組み文字 **書式変更**:中央揃え 削除: 一 | 書式変更: フォント: 太字, 組み文字 書式変更:中央揃え 削除: — 削除: -書式変更: フォント: 太字, 組み文字 書式変更:中央揃え | 書式変更: フォント: 太字, 組み文字 書式変更:中央揃え 書式変更: フォント: 太字, 組み文字 **書式変更**:中央揃え **書式変更**:フォント:太字,組み文字 書式変更:中央揃え 削除: 一 | 書式変更: フォント : 太字, 組み文字 **書式変更**:中央揃え 削除: -**書式変更:** フォント: 太字, 組み文字 **書式変更**:中央揃え **書式変更**:フォント:太字,組み文字

書式変更:中央揃え

書式変更:中央揃え

書式変更: 中央揃え

削除: -

削除: 一

書式変更:フォント:太字,組み文字

書式変更: フォント: 太字, 組み文字

8.3 レジスタ

8.3.1 レジスター覧

本割り込みコントローラのレジスター覧を<u>表 **8-7**</u>に示します。

配置アドレスは、本割り込みコントローラが配置されているベース・アドレスからのオフセット・アドレス で表現しています。

表8-7 レジスタ一覧 (1/2)

	アドレス	レジスタ名称	略号	R/W	初期値
	EFFD_F000H- EFFD_F004H	IRQ ステータス・レジスタ 0- <u>l</u> (irq status register)	IRQS0-IRQS <u>1</u>	R	0000_0000H
İ	EFFD_F008H- EFFD_F01FH	Reserved #1			
1	EFFD_F020H- EFFD_F024H	FIQ ステータス・レジスタ 0-1 (fiq status register) 準2	FIQS0-FIQS1_	R	0000_0000H
	EFFD_F028H- EFFD_F03FH	Reserved #1			
	EFFD_F040F-	割り込み入力ステータス・レジスタ 0-1,	RAISO-RAIS1_	R	0000_0000H
	EFFD_F044H	(raw interrupt status register)	KAISU-KAIS <u>I</u>	K	0000_0000H
	EFFD_F048H- EFFD_F05FH	Reserved #1		_	
	EFFD_F060H-	IRQ/FIQ 割り込み選択レジスタ 0-1.	ISLO-ISL <u>1</u>	R/W	0000 0000Н
] 	EFFD_F064H-	(interrupt select register)			
	EFFD_F07FH	Reserved #1			
	EFFD_F080H- EFFD_F084H	割り込みイネーブル・レジスタ <u>0-1</u> (interrupt enable	IEN0-IEN1	R/W	0000_0000H
	EFFD_F088H-	register)			
ı	EFFD_F09FH		_		
	EFFD_F0A0H- EFFD_F0A4H	割り込みイネーブル・クリア・レジスタ 0- <u>1</u> (interrupt enable clear register)	IEC0-IEC1	W	0000_0000H
l	EFFD_F0A8H- EFFD_F0BFH	Reserved #1	_		
l	EFFD_F0C0H-	ソフトウエア割り込みレジスタ O- <u>l</u>	CAMO CAMA	D ()A/	0000 00001
	EFFD_F0C4H	(software interrupt register)	SWI0-SWI <u>1</u>	R/W	0000_0000H
l	EFFD_F0C8H- EFFD_F0DFH	Reserved *1	<u> </u>		_
	EFFD_F0E0H- EFFD_F0E4H	ソフトウエア割り込みクリア・レジスタ 0-1	SWC0-SWC1	W	0000_0000H
! 	EFFD FOE8H-	(software interrupt clear register)	•		
	EFFD_F0FFH	Reserved #1			
	EFFD_F100H- EFFD_F104H	割り込み検出タイプ選択レジスタ 0-1,	PLSO-PLS1	R/W	0000_0000Н
	EFFD_F118H-	(pulse select register) Reserved **1			
Ì	EFFD_F11FH EFFD_F120H-	エッジ検出ビット・クリア・レジスタ 0- <u>1</u>			
	EFFD_F124H	(pulse interrupt clear register)	PIC0-PIC1	W	0000_0000H
	EFFD_F128H- EFFD_F13FH	Reserved #1			
	EFFD_F140H-	割り込みエッジ・コントロール・レジスタ 0-3.	EDGC0-EDGC3	R/W	5555_5555H
 	EFFD_F14CH	(edge control register)		11/ 44	3333_333311
!	EFFD_F150H- EFFD_F17FH	Reserved #1			
	EFFD_F180H- EFFD_F18CH	割り込みレベル・コントロール・レジスタ 0-3	LVLC0-LVLC3	R/W	5555_5555H
! 	EFFD_F190H-	(level control register)			_
	EFFD_F1BFH	Reserved #1			

注 1. ライトは無視され、リードは 0000_0000H が読み出されます。

肖	除:	表 8-7	
Ä	川除 :	表 8-7 表 8-7	
1	F式 3	を更	
Ä	小除:	8-7	
Ä	小除:	3	
Ä	川除 :	3	
Ä	川除 :	С	
Ä	川除 :	10	
Ä	小除:	3	
肖	小除:	3	
Ä	川除 :	С	
Ä	川除 :	30	
Ä	小除 :		
Ä	川除 :	3	
Ä	小除:	3	
Ä	小除 :	44C	
肖	除:	50	<u> </u>
肖	除:		
肖	川除 :	3	
肖	川除:	3	
肖	川除:	С	
Ä	川除:	70	
\succeq	川除:		
肖	川除:	3	
肖	川除:	3	
肖	川除 :	8C	
\sim			l
肖	除:	90	<u></u>
\succeq	除: 除:		
Ä		3	
肖肖	除:	3	
育育	除: 除:	3 3 C	
肖肖肖	除: 除: 除:	3 3 C B0	
肖肖肖肖	除: 除: 除:	3 3 C BO 3	
肖肖肖肖肖	除: 除: 除: 除:	3 3 C BO 3	
肖肖肖肖肖肖	除: 除: 除: 除:	3 3 C BO 3 3	
背背背背背背	除: 除: 除: 除: 除:	3 3 C B0 3 3 C	
青 青 青 青 青 青		3 3 C BO 3 3 C DO	
有 有 有 有 有 有 有 有 有 有 有 有 有 有 有 有 有 有 有	除: 除: 除: 除: 除: 除:	3 3 C BO 3 3 C DO 3	
		3 3 C B0 3 3 C D0 3 3 C	
青青青青青青青青		3 3 C B0 3 3 C D0 3 3 C F0	
		3 3 C B0 3 3 C D0 3 3 C F0	
青青青青青青青青青		3 3 C B0 3 3 C D0 3 3 C F0 3 3	
		3 3 C B0 3 3 C D0 3 3 C F0 3 3 C	
背背背背背背背背背		3 3 C B0 3 3 C D0 3 3 C F0 3 3 C C F0 0	
		3 3 C BO 3 3 3 C DO 3 3 3 C FO 3 3 3 C FO 3 3 3	
		3 3 C BO 3 3 3 C DO 3 3 3 C FO 3 3 C FO 3 3 3 C	
当当年的一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个		3 3 C BO 3 3 C DO 3 3 C FO 3 3 C FO 3 3 C C C C C C C C C C C C C C C C C	
青青青青青青青青青青青青青		3 3 C BO 3 3 C DO 3 3 C FO 3 3 C FO 3 3 C C T T T T T T T T T T T T T T T T	
育育育育育育育育育育育育育育		3 3 C BO 3 3 C DO 3 3 3 C FO 3 3 C FO 3 3 C 0 7	
育育育育育育育育育育育育育育育育		3 3 C BO 3 3 3 C DO 3 3 3 C FO 3 3 3 C 5 C 0 3 3 7 7	
育育育育育育育育育育育育育育育育		3 3 C BO 3 3 C DO 3 3 C FO 3 3 C T 7 5	

表 8-8 レジスタ一覧 (2/2)

アドレス	レジスタ名称	略号	R/W	初期値
EFFD_F1C0H	割り込み優先レベル・マスク・レジスタ (priority level mask register)	PRLM	R/W	0000_0000H
EFFD_F1C4H	割り込み優先レベル・マスク・クリア・レジスタ (priority level mask clear register)	PRLC	W	0000_0000H
EFFD_F1C8H	ユーザ・モード・イネーブル・レジスタ (usermode enable register)	UEN	R/W	0000_0001H
EFFD_F1CCH- EFFD_F1FFH	Reserved 121	1	_	-
EFFD_F200H	割り込みアドレス・レジスタ (high priority vector address register)	HVA	R/W	0000_0000H
EFFD_F204H- EFFD_F20FH	Reserved *1	1	_	-
EFFD_F210H- EFFD_F214H	割り込みサービス・ステータス・レジスタ 0- <u>1</u> (interrupt service status register)	ISSO-ISS <u>1</u> ,	R	0000_0000H
EFFD_F2 <mark>18</mark> H- EFFD_F22FH	Reserved *1	_	_	_
EFFD_F230H- EFFD_F23 <mark>4</mark> H	割り込みサービス・カレント・レジスタ 0- <u>1</u> (interrupt service current register)	ISC0-ISC <u>1</u>	R	0000_0000H
EFFD_F2 <mark>38</mark> H- EFFD_F3FFH	Reserved #1	_		_
EFFD_F400H- EFFD_F4FCH	割り込みアドレス格納レジスタ 0- <u>63</u> (vector address register)	VAD0-VAD <u>63</u>	R/W	0000_0000H
EFFD_F <u>5</u> 00H- EFFD_F7FFH	Reserved *1		_	<u></u>
EFFD_F800H- EFFD_F8FCH	割り込み優先レベル格納レジスタ 0- <u>63</u> (priority level register)	PRLO-PRL <u>63</u>	R/W	0000_0000H
EFFD_F <u>9</u> 00H- EFFD_FBFFH	Reserved **1			
EFFD_FC00H	テスト・モード選択レジスタ(test mode control register)	TCR	R/W	0000_0000H
EFFD_FC04H	テスト・モード割り込み入力制御レジスタ (test mode interrupt input control register)	TICR	R/W	0000 0000H
EFFD_FC08H	テスト・モード割り込みアドレス制御レジスタ (test mode address input control register)	TACR	R/W	0000_0000H
EFFD_FC0CH	割り込み要求ステータス・レジスタ (interrupt output status register)	IOS	R	0000_0000H
EFFD_FC10H	割り込みアドレス・ステータス・レジスタ (vector address output status register)	VAOS	R	0000_0000H

削除: 3
削除: 3
削除: C
削除: 20
削除: 3
削除: 3
削除: C
削除: 40
削除: 127
削除: 127
削除: 5
削除: 6
削除: 127
削除: 127
削除: 9
削除: A
削除: 注 2
削除: 注 3

注 1. ライトは無視され、リードは 0000_0000H が読み出されます。

2. <u>JL-086A では、FIQ 機能を使用しません。</u>

削除: 初期値は、nIRQIN, FIQIN 端子の設定 で決まります。

削除: 3.

削除: 初期値は、VADIN[31:0]端子の設定で 決まります。


削除: -----------改ページ-----

削除:表8-9.本割り込みコントローラの追 加 Reserved 領域。 NBPFAHB32VIC64

8.3.2 レジスタ相関図

本割り込みコントローラのレジスタ相関図を図8-1」に示します。

削除: 図 8-1 削除: 図 8-2



削除: 12

8.3.3 レジスタ機能説明

本割り込みコントローラのレジスタを操作するときには、以下の点を注意してください。

(1) 初期化について

リセット解除の時点では、本割り込みコントローラは割り込み優先レベルの設定などのレジスタが動作可能な状態になっていません。必ず「<u>8.4.1」レジスタ初期化手順</u>」に従い、初期化してください。

以下のレジスタをライトする際には、必ず「8.4.1レジスタ初期化手順」または、「8.4.2レジスタ書き換え手順」に従ってください。

- ISL (IRQ/FIQ 割り込み選択レジスタ)
- IEC (割り込みイネーブル・クリア・レジスタ)
- PLS(割り込み検出タイプ選択レジスタ)
- EDGC (割り込みエッジ・コントロール・レジスタ)
- LVLC (割り込みレベル・コントロール・レジスタ)
- PRLM (割り込み優先レベル・マスク・レジスタ)
- VAD (割り込みアドレス格納レジスタ)
- PRL(割り込み優先レベル格納レジスタ)
- TCR (テスト・モード選択レジスタ)

(2) Reserved 領域等へのリード/ライト

Reserved 領域へのライトは無視され、リードは0が読み出されます。 ライトのみ可能なレジスタへのリードは0が読み出されます。

書式変更: フォント: 太字

削除: 8.5.1レジスタ初期化手順レジスタ初期化手順

書式変更: フォント: MS ゴシック

書式変更: フォント: (英) Century Gothic, (日) MS ゴシック

書式変更: フォント:(英)MS ゴシック,(日)MS ゴシック

削除: 8.5.1レジスタ初期化手順レジスタ初 期化手順

書式変更: フォント:(英)Century Gothic, (日) MS ゴシック


書式変更: フォント : 太字

書式変更: フォント : MS ゴシック

削除: 8.5.2レジスタ書き換え手順レジスタ 書き換え手順

書式変更: フォント : (英) Century Gothic, (日) MS ゴシック

8.3.3.1 IRQ ステータス・レジスタ 0-1 (IRQS0-IRQS1) 削除: 3 削除: 3 削除: 3 IRQS0-IRQS1 レジスタは、IRQ マスク後の割り込みステータスを示します。 削除: 3 削除: 3 削除: 3



削除: . 31 削除: 127

備考 1. <u>関連レジスタ ... IEN レジスタ: 8.3.3.5</u> ISL レジスタ: 8.3.3.4 参照

V V....

削除: 8.3.3.48.4.3.4 削除: 上記は NBPFAHB32VIC128 の場合で す。その他のマクロは以下のレジスタを内 蔵しています。


NBPFAHB32VIC96: IRQS0-IRQS2, NBPFAHB32VIC64: IRQS0, IRQS1, NBPFAHB32VIC32: IRQS0

削除: 8.3.3.58.4.3.5

JL-086A では、NBPFAHB32VIC64 を搭載 しています。

削除: 2.

削除: 関連レジスタ ... IEN レジスタ: 8.4.3.58.4.3.5, ISL レジスタ: 8.4.3.48.4.3.4 参照



8.3.3.3 割り込み入力ステータス・レジスタ 0-1 (RAISO-RAIS1)

RAISO-RAIS $_{-}$ レジスタは、マスク前の INTSRC 入力、ソフトウエア割り込み入力のステータスを示します。 RAISO-RAIS $_{-}$ レジスタは、32 ビット単位でリードのみ可能です。

こう下位置 こうドイ					意味												
ビット	位置	ビット	·名		音 味												
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	
	RAI 47	RAI 46	RAI 45	RAI 44	RAI 43	RAI 42	RAI 41	RAI 40	RAI 39	RAI 38	RAI 37	RAI 36	RAI 35	RAI 34	RAI 33	RAI 32	0000_0000H
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
RAIS1	RAI 63	RAI 62	RAI 61	RAI 60	RAI 59	RAI 58	RAI 57	RAI 56	RAI 55	RAI 54	RAI 53	RAI 52	RAI 51	RAI 50	RAI 49	RAI 48	044H
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	
	RAI 15	RAI 14	RAI 13	RAI 12	RAI 11	RAI 10	RAI 9	RAI 8	RAI 7	RAI 6	RAI 5	RAI 4	RAI 3	RAI 2	RAI 1	RAI 0	0000_0000H
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	
RAIS0	RAI 31	RAI 30	RAI 29	RAI 28	RAI 27	RAI 26	RAI 25	RAI 24	RAI 23	RAI 22	RAI 21	RAI 20	RAI 19	RAI 18	RAI 17	RAI 16	040H
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ

ビット位置	ビット名	意 味
各 31-0	RAI <u>63</u> -	マスク前の割り込み要求の入力およびソフトウエア割り込み入力のステータスを示します。
	RAI0	0:割り込み要求なし
		1:割り込み要求あり

備考 1. <u>関連レジスタ ... IEN レジスタ: 8.3.3.5</u> ISS レジスタ: 8.3.3.17 参照

削除: . 31

削除: 3

削除: 3

削除: 3

削除: 3

削除: 127

削除: 8.3.3.58.4.3.5

削除: 8.3.3.178.4.3.17

削除: 上記は NBPFAHB32VIC128 の場合です。その他のマクロは以下のレジスタを内蔵しています。

NBPFAHB32VIC96: RAISO-RAIS2, NBPFAHB32VIC64: RAISO, RAIS1,

NBPFAHB32VIC32:RAISO JL-086A では、NBPFAHB32VIC64 を搭載 しています。

削除: 2.

書式変更: フォント : (英) Times New Roman, (日) MS 明朝

8.3.3.4 IRQ/FIQ 割り込み選択レジスタ 0-1 (ISLO-ISL1)

ISLO-ISL1_レジスタは、対応する割り込み要因が FIQ 割り込みを発生するか、IRQ 割り込みを発生するかを選択 します。FIQ割り込みは、ISLO-ISL1_のうち1ビットのみを割り当ててください。

ISLO-ISL1_レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
ISLO	ISL 31	ISL 30	ISL 29	ISL	ISL 27	ISL	ISL 25	ISL 24	ISL	ISL 22	ISL 21	ISL 20	ISL	ISL	ISL 17	ISL 16	060H
R/W	R/W	R/W	R/W	28 R/W	R/W	26 R/W	R/W	R/W	23 R/W	R/W	R/W	R/W	19 R/W	18 R/W	R/W	R/W	l
K/ VV	K/ VV	K/ VV	K/ **	K/ VV	K/ **	N/ VV	K/ VV	K/ **	K/ ¥¥	K/ VV	K/ **	K/ VV	K/ **	K/ VV	K/ **	K/ VV	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISL 15	ISL 14	ISL 13	ISL 12	ISL 11	ISL 10	ISL 9	ISL 8	ISL 7	ISL 6	ISL 5	ISL 4	ISL 3	ISL 2	ISL 1	ISL O	0000_0000H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	I
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
ISL1	ISL 63	ISL 62	ISL 61	ISL 60	ISL 59	ISL 58	ISL 57	ISL 56	ISL 55	ISL 54	ISL 53	ISL 52	ISL 51	ISL 50	ISL 49	ISL 48	064H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	ļ
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISL 47	ISL 46	ISL 45	ISL 44	ISL 43	ISL 42	ISL 41	ISL 40	ISL 39	ISL 38	ISL 37	ISL 36	ISL 35	ISL 34	ISL 33	ISL 32	0000_0000H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	1

ビット位置	ビット名	意 味
各 31-0	ISL <u>63</u> -	割り込みソースを FIQ 割り込みと IRQ 割り込みから選択します。
	ISLO	1: FIQ 割り込み(<u>設定禁止)</u>
		0 : IRQ 割り込み

削除: ... 31 削除: 127 削除: (設定禁止)

備考 1. <u>関連レジスタ ... EDGC レジスタ:8.3.3.11、 LVLC レジスタ:8.3.3.12、参照</u>、

2. JL-086A では、FIQ 機能を使用しません。

削除: 8.3.3.118.4.3.11

削除: 8.3.3.128.4.3.12

削除: 上記は NBPFAHB32VIC128 の場合で す。その他のマクロは以下のレジスタを内 蔵しています。

削除: 3

削除: 3

削除: 3

削除: 3

削除: 3

NBPFAHB32VIC96: ISLO-ISL2, NBPFAHB32VIC64: ISLO, ISL1, NBPFAHB32VIC32 : ISLO .

JL-086A では、NBPFAHB32VIC64 を搭載 しています。

削除: 関連レジスタ ... EDGC レジスタ: 8.4.3.11, LVLC レジスタ: 8.4.3.12 参照

8.3.3.5 割り込みイネーブル・レジスタ 0-1, (IENO-IEN1) IENO-IEN1, レジスタは、FIQ および IRQ 割り込みの許可/マスクを選択します。リセット時は、すべての割り 込み要求はマスクされています。

このレジスタは、ビットをセット(1)すると、クリア(0)はできません。クリアは割り込みイネーブル・クリア・レジスタ $0-\frac{1}{2}$ (IECO-IEC $\frac{1}{2}$)で行ってください。

IENO-IEN1_レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
IEN0	IEN	IEN 30	IEN 29	IEN	IEN 27	IEN 26	IEN 25	IEN	IEN	IEN 22	IEN 21	IEN 20	IEN 19	IEN 18	IEN 17	IEN	080H
D 044	31			28				24	23						,	16	_
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	0000 0000H
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0000_000011
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
IENII	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	084H
IEN1	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	U04FI
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	IEN	0000 0000H
	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32	3335_000011
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

ビット位置	ビット名	意 味
各 31-0	IEN <u>63</u> -	割り込み要求の許可設定を行います。一度許可に設定すると IENO-IEN1_レジスタではマスクするこ
	IEN0	とはできません。マスクは、IECO-IEC1_レジスタで行ってください。
		0:割り込みマスク (ディスエーブル) 状態
		1:割り込み許可(イネーブル)状態

<u>備考 1.</u> 関連レジスタ ... IEC レジスタ: 8.3.3.6、 ISS レジスタ: 8.3.3.17、参照

2. JL-086A では、FIQ 機能を使用しません。

削除: 8.3.3.68.4.3.6

削除: 備考 1.

削除: 3

削除: 3

削除: 3

削除: 3

削除: 3 削除: 3

8.3.3.6 割り込みイネーブル・クリア・レジスタ 0-1 (IECO-IEC1)

	0.3.3.0	刊) <u>}</u>	71 -	r −.	ノル	• 9	ソア	· レ	ン人	ツ U-	<u> </u>	ECU	-IEC	עו					削除: 3
	IEC0-IE	C <u>1</u> レ	ジスク	タは、	IEN0	-IEN	レジ	スタ	のビッ	ノトを	クリ	アし、	該当	する害	削り辺	込み要	求を、	マスク(ディスコ	E	削除: 3
	ーブル) 丬	_			-															削除: 3
	IEC0-IE	C <u>1</u> ,レ	ジスク	タは、	32 L	ジット	単位	でライ	′ トの。	み可能	能です	0								削除: 3
ſ		31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス		
		IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC	IFC			

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
IEC0	IEC 31	IEC 30	IEC 29	IEC 28	IEC 27	IEC 26	IEC 25	IEC 24	IEC 23	IEC 22	IEC 21	IEC 20	IEC 19	IEC 18	IEC 17	IEC 16	0A0H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	1
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IEC	IEC 14	IEC 13	IEC 12	IEC 11	IEC 10	IEC 9	IEC 8	IEC 7	IEC 6	IEC 5	IEC 4	IEC 3	IEC 2	IEC 1	IEC 0	0000_0000H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	J
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
IEC1	IEC 63		IEC 61	IEC 60	IEC 59	IEC 58	IEC 57	IEC 56	IEC 55	IEC 54	IEC 53	IEC 52	IEC 51	IEC 50	IEC 49	IEC 48	0A4H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	J
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IEC 47	IEC 46	IEC 45	IEC 44	IEC 43	IEC 42	IEC 41	IEC 40	IEC 39	IEC 38	IEC 37	IEC 36	IEC 35	IEC 34	IEC 33	IEC 32	0000_0000H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	
ビット住	立置	ビット	-名							Į.	意味						
各 31-0		IEC <u>63</u> -		割り込	み要求	のマス	ク(デ	ィスエ	ーブル	<i>,</i>)設定	を行い	います。	あるヒ	゛ットを	セット	- (1)	すると、IEN
		IEC0		レジス ります		ビット	がクリ	ア (0)	され	、その	割り込	み要求	はマス	ク(デ	ィスエ	ニーブル	ン)状態にな
					[、] 可も変ね	つりま-	せん。										
				1.5	削り込む	, , , ,	. .		- .	3441.	15.1		-	Mr. I. *			(0)

備考 1. 関連レジスタ ... IEN レジスタ: 8.3.3.5, 参照

削除: 31	-		
削除:	127		

削除: 8.3.3.58.4.3.5

削除: 上記は NBPFAHB32VIC128 の場合です。その他のマクロは以下のレジスタを内蔵しています。

厳しています。 NBPFAHB32VIC96: IEC0-IEC2, NBPFAHB32VIC64: IEC0, IEC1, NBPFAHB32VIC32: IEC0

NBPFAHB32VIC32:IECO. JL-086A では、NBPFAHB32VIC64 を搭載 しています。

削除: 2.

削除: 3

8.3.3.7 ソフトウエア割り込みレジスタ 0-1 (SWI0-SWI1)

SWIO-SWI1_レジスタは、ソフトウエア割り込みの生成に使用します。 SWIO-SWI1_レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
SWIO	SWI 31	SWI 30	SWI 29	SWI 28	SWI 27	SWI 26	SWI 25	SWI 24	SWI 23	SWI 22	SWI 21	SWI 20	SWI 19	SWI 18	SWI 17	SWI 16	0C0H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	SWI 15	SWI 14	SWI 13	SWI 12	SWI 11	SWI 10	SWI 9	SWI 8	SWI 7	SWI 6	SWI 5	SWI 4	SWI 3	SWI 2	SWI 1	SWI 0	0000_0000H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
SWI1	SWI 63	SWI 62	SWI 61	SWI 60	SWI 59	SWI 58	SWI 57	SWI 56	SWI 55	SWI 54	SWI 53	SWI 52	SWI 51	SWI 50	SWI 49	SWI 48	0C4H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	4
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	SWI 47	SWI 46	SWI 45	SWI 44	SWI 43	SWI 42	SWI 41	SWI 40	SWI 39	SWI 38	SWI 37	SWI 36	SWI 35	SWI 34	SWI 33	SWI 32	0000_0000H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	4
ビット信	立置	ビット	名							ī	意 味						
各 31-0	S	WI <u>63</u> -		ビット	をセッ	F (1)	する	ことで、	、ソフ	トウエ	ア割り	込みを	生成し	ます。	割り込	みをマ	スクした場
	S	WI0		合は、	割り込	みは発	生しま	せん。	一度も	ソト	(1) す	ると、	SWIO-S	SWI]_L	, ジスタ	ではク	フリア (O)
				できま	せん。	SWC0-	-SWC <u>1</u>	の同と	ごットを	モセット	(1) ·	すると	SWIO-S	SWI <u>1</u> .0.	該当ヒ	ごット <u>た</u>	グリア(0)
	されます。																
				クリ	ア (0)	した	場合は、	(何も	変わり	ません	0						
				セッ	F (1)	した‡	場合は.	対応	するソ	フトウ	エア割	り込み	が生成	されま	す。		

備考 1. <u>関連レジスタ ... SWC レジスタ: 8.3.3.8</u> 参照

削除: . 31 削除: 127 削除: 2 削除: クリアする場合は、 削除: 2 削除: 2

削除: を

削除: 3

削除: 3

削除: 3

削除: 3

削除: 8.3.3.88.4.3.8

削除: 上記は NBPFAHB32VIC128 の場合で す。その他のマクロは以下のレジスタを内蔵しています。

NBPFAHB32VIC96: SWI0-SWI2, NBPFAHB32VIC64: SWI0, SWI1, NBPFAHB32VIC32: SWIO.

JL-086A では、NBPFAHB32VIC64 を搭載 しています。

削除: 2.

削除: 3 8.3.3.8 ソフトウェア割り込みクリア・レジスタ 0-1 (SWC0-SWC1) 削除: 3 削除: 3 SWC0-SWC1_レジスタは、32 ビット単位でライトのみ可能です。 削除: 3 削除: 3 オフセット・アドレス 24 20 18 17 16 SWC 0E0H 31 30 28 24 21 19 18 17 29 26 25 23 22 20 16 R/W 初期値 12 SWC 0000_0000H 15 14 13 12 11 10 8 5 4 1 0 R/W W W W W W W オフセット・アドレス SWC 0F4H 59 54 53 52 51 49 48 63 62 61 60 58 57 56 55 50 R/W W 15 初期値 14 13 12 10 8 SWC SWC SWC SWC SWC 0000_0000H 47 46 45 44 43 42 41 40 39 38 37 36 34 33 32 R/W 削除: . ビット位置 ビット名 意 味 各 31-0 ソフトウエア割り込み要求のクリア (0) を行います。あるビットをセット (1) すると、SWI レジ SWC<u>63</u>-削除: 127 スタの同ビットがクリア (0) され、そのソフトウエア割り込み要求はクリア (0) されます。▼ SWC0 削除: 🛨 0:何も変わりません。

1:ソフトウエア割り込みをクリア(SWIO-SWILLレジスタの該当ビットをクリア(O))。

備考 1. <u>関連レジスタ ... SWI レジスタ: 8.3.3.7. 参照</u>

削除: 8.3.3.78.4.3.7

削除: 3

削除: 上記は NBPFAHB32VIC128 の場合で す。その他のマクロは以下のレジスタを内 蔵しています。

NBPFAHB32VIC96: SWC0-SWC2, NBPFAHB32VIC64: SWC0, SWC1,

NBPFAHB32VIC32:SWC0. JL-086Aでは、NBPFAHB32VIC64を搭載

しています。 削除: 2.

2.

8.3.3.9 割り込み検出タイプ選択レジスタ 0-1 (PLSO-PLS1)

PLSO-PLS1_レジスタは、割り込み入力ごとのエッジ検出/レベル検出を選択するレジスタです。 PLSO-PLS1_レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
PLS0	PLS 31	PLS 30	PLS 29	PLS 28	PLS 27	PLS 26	PLS 25	PLS 24	PLS 23	PLS 22	PLS 21	PLS 20	PLS 19	PLS 18	PLS 17	PLS 16	100H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PLS 15	PLS 14	PLS 13	PLS 12	PLS 11	PLS 10	PLS 9	PLS 8	PLS 7	PLS 6	PLS 5	PLS 4	PLS 3	PLS 2	PLS 1	PLS 0	0000_0000H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
PLS1	PLS 63	PLS 62	PLS 61	PLS 60	PLS 59	PLS 58	PLS 57	PLS 56	PLS 55	PLS 54	PLS 53	PLS 52	PLS 51	PLS 50	PLS 49	PLS 48	104H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-"
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PLS 47	PLS 46	PLS 45	PLS 44	PLS 43	PLS 42	PLS 41	PLS 40	PLS 39	PLS 38	PLS 37	PLS 36	PLS 35	PLS 34	PLS 33	PLS 32	0000_0000H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-
ビット位	位置	ビット	·名							j	意味						
各 31-0	各 31-0 PLS <mark>63。 割り込み入力の検出タイプを選択します</mark> 。																
	Р	LSO		PLS <u>63</u> -PLS0 に INTSRC <u>63</u> -INTSRC0 が対応します。													
				0: レベル検出を行います													
					1:エッジ検出を行います												

削除: . 31 削除: 122 削除: 127 削除: 127

備考 1. <u>関連レジスタ ... EDGC レジスタ: 8.3.3.11, LVLC レジスタ: 8.3.3.12</u> 参照

削除: 8.3.3.118.4.3.11

削除: 8.3.3.128.4.3.12

削除: 上記は NBPFAHB32VIC128 の場合で す。その他のマクロは以下のレジスタを内 蔵しています。

NBPFAHB32VIC96: PLSO-PLS2, NBPFAHB32VIC64: PLSO, PLS1,

NBPFAHB32VIC32 : PLSO . JL-086A では、NBPFAHB32VIC64 を搭載 しています。

削除: 2.

削除: 3

削除: 3

削除: 3

削除: 3

8.3.3.10 エッジ検出ビット・クリア・レジスタ 0-<u>1</u> (PICO-PIC<u>1</u>)

本割り込みコントローラでエッジ検出を行った場合、割り込み入力ビットごとの割り込みを保持します。 PICO-PIC1_レジスタは、エッジ検出を行った割り込み入力ビットのエッジ検出をクリア(0)します。 PICO-PIC1_レジスタは、32 ビット単位でライトのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
PIC0	PIC 31	-	PIC 29	PIC 28	PIC 27	PIC 26	PIC 25	PIC 24	PIC 23	PIC 22	PIC 21	PIC 20	PIC 19	PIC 18	PIC 17	PIC 16	120H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PIC 15		PIC 13	PIC 12	PIC 11	PIC 10	PIC 9	PIC 8	PIC 7	C PIC PIC PIC PIC PIC PIC PIC PIC O000_0000H V W W W W W W W W W 3 22 21 20 19 18 17 16 オプセット・アドレス C PIC PIC PIC PIC PIC PIC PIC PIC FIC PIC FIC FIC FIC FIC FIC FIC FIC FIC FIC F							
R/W	W	W	W	13 12 11 10 9 8 7 6 5 4 3 2 1 0 0000_0 W W W W W W W W W W W W W W W W W W													
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
PIC1	PIC 63	-															124H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PIC 47	-	PIC 45	PIC 44	PIC 43	PIC 42	PIC 41	PIC 40	PIC 39	PIC 38	PIC 37	PIC 36	PIC 35	PIC 34	PIC 33	PIC 32	0000_0000
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	
ビット	位置	ビッ	卜名							Ţ	意 味						
各 31-0)	PIC <u>63</u>		エッジ	検出を	行った	割り込	み要求	を、割	り込み	要求こ	゛とにコ	ニッジホ	食出回記	络のクリ	リアを行	ういます。
		PIC0		該当ビ	ットを	セット	(1)	するこ	とで、	エッジ	検出を	クリア	します				
				クリア	(O) I	た場:	△什何/	カ影響:	±. 与 ラ :	±++4.							

備考 1. <u>関連レジスタ ... EDGC レジスタ: 8.3.3.11, PLS レジスタ: 8.3.3.9参照</u>

削除: 31	-	<u></u>
訓除·	122	

削除: 8.3.3.118.4.3.11

削除: 8.3.3.98.4.3.9

削除: 上記は NBPFAHB32VIC128 の場合で す。その他のマクロは以下のレジスタを内 蔵しています。.

NBPFAHB32VIC96 : PICO-PIC2, NBPFAHB32VIC64 : PICO, PIC1, NBPFAHB32VIC32 : PICO

JL-086A では、NBPFAHB32VIC64 を搭載 しています。

削除: 2.

削除: 3

削除: 3

削除: 3

削除: 3

8.3.3.11 割り込みエッジ・コントロール・レジスタ 0-3 (EDGC0-EDGC3)

EDGCO-EDGE3_レジスタは、INTSRC割り込み入力ごとに有効エッジを指定します。各 INTSRC ごとに 2 ビットずつ割り当てられています。指定できる有効エッジは、立ち上がり/立ち下がり/両エッジです。

EDGC0-EDGE3_レジスタは、32 ビット単位でリード/ライト可能です。

備考 関連レジスタ ... PLS レジスタ: 8.4.3.9 参照

l/<u>4</u>) **削除:**8

削除: 7

削除: 7

削除: 7

削除: 7

																	(
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
DGC0	EDG			EDG		EDG			EDG			EDG		EDG	EDG		140H
R/W	151 R/W	150 R/W	141 R/W	140 R/W	131 R/W	130 R/W	121 R/W	120 R/W	111 R/W	110 R/W	101 R/W	100 R/W	91 R/W	90 R/W	81 R/W	80 R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	EDG					EDG			EDG			EDG		EDG	EDG		5555_5555H
D 011	71	70	61	60	51	50	41	40	31	30	21	20	11	10	01	00	3333_3333n
R/W	R/W				R/W	R/W	R/W	R/W	R/W	R/W		R/W	R/W	R/W	R/W	R/W	
ビット	位置	Ľ	ット名	1							意	味					
31, 30	E	DG151	I, EDG	150	INTSR	C15 ၈	有効エ	ッジを	指定し	,ます。							
29, 28	E	DG141	I, EDG	140	INTSR	C14 の	有効エ	ッジを	指定し	,ます。							
27, 26	E	DG131	I, EDG	130	INTSR	C13 တ	有効エ	ッジを	指定し	,ます。							
25, 24	E	DG121	I, EDG	120	INTSR	C12 ၇	有効エ	ッジを	指定し	,ます。							
23, 22	E	DG111	I, EDG	110	INTSR	C11 တ	有効エ	ッジを	指定し	,ます。							
21, 20	E	DG101	I, EDG	100	INTSR	C10 တ	有効エ	ッジを	指定し	,ます。							
19, 18	E	DG91,	EDG9	0	INTSR	C9 の す	対エ、	ッジを打	指定し	ます。							
17, 16	E	DG81,	EDG8	0	INTSR	C8 の す	対エ、	ッジを打	指定し	ます。							
15, 14	E	DG71,	EDG7	0	INTSR	C7 の	対エッ	ッジを打	指定し:	ます。							
13, 12	E	DG61,	EDG6	0	INTSR	C6 の す	対エ、	ッジを打	指定し	ます。							
11, 10	ŀ	DG51,	EDG5	0	INTSR	C5 の す	対エ、	ッジを打	指定し	ます。							
9, 8	ŀ	DG41,	EDG4	0	INTSR	C4 の	対エ、	ッジを打	指定し	ます。							
7, 6	E	DG31,	EDG3	0	INTSR	C3 の す	対エッ	ッジを打	指定し	ます。							
5, 4	E	DG21,	EDG2	0	INTSR	C2 の す	対エッ	ッジを打	指定し	ます。							
3, 2	I	DG11,	EDG1	0	INTSR	C1 の4	対エ、	yジを‡	指定し:	ます。							
1, 0	E	DG01,	EDG0	0	INTSR	C0 の1	対エ、	ッジを‡	旨定し	ます。							
									- 1								ı
					E	DGm	l E	DGm()		7	有効エ	ッジの	指定			
						0		0	検	出なし							
						0		1	立	ち上が	ij						
						1		0	立	ち下が	ij						
						1		1	両	エッジ	;						

備考 m = 0-15

	·		
_	- Kil	ю.	Ω
	H!	PAR.	C

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
OGC1	311	310	EDG 301	EDG 300	EDG 291	EDG 290	EDG 281	EDG 280	EDG 271	EDG 270	EDG 261	EDG 260	EDG 251	EDG 250	EDG 241	EDG 240	144H
R/W	R/W		R/W														
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
		G EDG		_	EDG		EDG	_	_	EDG	_	EDG	EDG		EDG	EDG	5555_5555
R/W	231 R/W	_	221 R/W	220 R/W	211 R/W	210 R/W	201 R/W	200 R/W	191 R/W	190 R/W	181 R/W	180 R/W	171 R/W	170 R/W	161 R/W	160 R/W	
ビットイ	- 1	-	ット名		.,,	.,,	,	.,, .,	,	,	意		.,,	.,,	,	.,,	
	-				IN ITCD	001.0		** +	45.00		忠	坏					
31, 30		EDG311						ッジを									
29, 28		EDG301						ッジを									
27, 26		EDG291						ッジを									
25, 24		EDG281						ッジを									
23, 22		EDG271						ッジを									
21, 20		EDG261						ッジを									
19, 18		EDG251						ッジを									
17, 16		EDG241						ッジを									
15, 14		EDG231	, EDG	230				ッジを									
13, 12		EDG221						ッジを									
11, 10		EDG211						ッジを									
9, 8		EDG201						ッジを									
7, 6		EDG191						ッジを									
5, 4		EDG181	, EDG	180				ッジを									
3, 2		EDG171	, EDG	170				ッジを									
1, 0		EDG161	, EDG	160	INTSR	C16 0	有効エ	ッジを	指定し	ます。							
					_												Ī
					E	DGm	E	DGm()		,	有効エ	ッジの	指定			
						0		0	検	出なし							
						0		1	立	ち上か	ij						
						1		0	立	ち下か	ij						
						1		1	両	エッシ	;						

備考 m = 16-31

(3/4)

削除: 8

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
DGC2	EDG		EDG			EDG		EDG		EDG	EDG		EDG	EDG			148H
R/W	471 R/W	470 R/W	461 R/W	460 R/W	451 R/W	450 R/W	441 R/W	440 R/W	431 R/W	430 R/W	421 R/W	420 R/W	411 R/W	410 R/W	401 R/W	400 R/W	
,	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	EDG		EDG				EDG			EDG			EDG	EDG			
	391	390	381	380	371	370	361	360	351	350	341	340	331	330	321	320	5555_555H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
ビットイ	立置	Ľ	ット名								意	味					
31, 30	E	DG471	, EDG	470	INTSR	C47 の	有効エ	ッジを	指定し	,ます。							
29, 28	E	DG461	, EDG	460	INTSRO	C46 の	有効エ	ッジを	指定し	,ます。							
27, 26	E	DG451	, EDG	450	INTSRO	C45 の	有効エ	ッジを	指定し	,ます。							
25, 24	E	DG441	, EDG	440	INTSRO	C44 の	有効エ	ッジを	指定し	,ます。							
23, 22	E	DG431	, EDG	430	INTSRO	C43 の	有効エ	ッジを	指定し	,ます。							
21, 20	E	DG421	, EDG	420	INTSRO	C42 の	有効エ	ッジを	指定し	,ます。							
19, 18	Е	DG411	, EDG	410	INTSRO	C41 က	有効エ	ッジを	指定し	ます。							
17, 16	E	DG401	, EDG	400	INTSR	C40 ග	有効エ	ッジを	指定し	,ます。							
15, 14	Е	DG391	, EDG	390	INTSRO	C39 ග	有効エ	ッジを	指定し	ます。							
13, 12	E	DG381	, EDG	380	INTSR	C38 თ	有効エ	ッジを	指定し	,ます。							
11, 10	E	DG371	, EDG	370	INTSRO	C37 ග	有効エ	ッジを	指定し	,ます。							
9, 8	E	DG361	, EDG	360	INTSR	C36 თ	有効エ	ッジを	指定し	,ます。							
7, 6	E	DG351	, EDG	350	INTSRO	C35 თ	有効エ	ッジを	指定し	,ます。							
5, 4	E	DG341	, EDG	340	INTSRO	C34 ග	有効エ	ッジを	指定し	,ます。							
3, 2	E	DG331	, EDG	330	INTSRO	C33 ග	有効エ	ッジを	指定し	,ます。							
1,0	E	DG321	, EDG	320	INTSRO	C32 თ	有効エ	ッジを	指定し	,ます。							
					Е	DGm1	I E	DGm()		7	有効エ	ッジの	指定			
						0		0	検	出なし							
						0		1	立	ち上が	i ij						
						1		0	立	ち下が	i ij						
						1		1	両	エッジ	;	-			-		
																	'
																	•

備考 1. m = 32-47

削除: 2.

(4/4)16 オフセット・アドレス 28 27 25 24 20 18 17 EDG 3 14CH 601 630 621 611 610 600 591 570 561 560 R/W R/W R/W 初期値 5555_555H 551 550 541 R/W ビット位置 ビット名 意味 31, 30 EDG631, EDG630 INTSRC63 の有効エッジを指定します。 INTSRC62 の有効エッジを指定します。 29, 28 EDG621, EDG620 _____ INTSRC61 **の**有効エッジを指定します。 27, 26 EDG611, EDG610 25, 24 EDG601, EDG600 INTSRC60の有効エッジを指定します。 INTSRC59 の有効エッジを指定します。 23, 22 EDG591, EDG590 INTSRC58の有効エッジを指定します。 21, 20 EDG581, EDG580 19, 18 EDG571, EDG570 INTSRC57 の有効エッジを指定します。 17, 16 EDG561, EDG560 INTSRC56の有効エッジを指定します。 INTSRC55の有効エッジを指定します。 15, 14 EDG551, EDG550 13, 12 EDG541, EDG540 INTSRC54 の有効エッジを指定します。 11, 10 EDG531, EDG530 INTSRC53 の有効エッジを指定します。 9, 8 INTSRC52の有効エッジを指定します。 EDG521, EDG520 7, 6 INTSRC51 の有効エッジを指定します。 EDG511, EDG510 5, 4 EDG501, EDG500 INTSRC50 の有効エッジを指定します。 3, 2 EDG491, EDG490 INTSRC49 の有効エッジを指定します。 EDG481, EDG480 INTSRC48 の有効エッジを指定します。 1,0 EDGm1 EDGm0 有効エッジの指定 検出なし 0 0 立ち上がり 立ち下がり 1 0 両エッジ 1

備考 1. m = 48-63

削除: 8

8.3.3.12 割り込みレベル・コントロール・レジスタ 0-3 (LVLV0-LVLC3)

LVLC0-LVLC3_レジスタは、INTSRC 割り込み入力ごとに有効レベルを指定します。各 INTSRC ごとに 2 ビットずつ割り当てられています。検出なし/ハイ・レベル検出/ロー・レベル検出を指定できます。

LVLC0-LVLC <u>3</u>, レジスタは、**32** ビット単位でリード/ライト可能です。

備考 関連レジスタ ... PLS レジスタ: 8.4.3.9 参照

(1/<u>4</u>) **削除:**8

削除: 7

削除: 7

削除: 7

削除: 7

																	(1
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
LVLC0	LVC 151		LVC 141	LVC 140	LVC 131	LVC 130	LVC 121	LVC 120	LVC 111	LVC 110	LVC 101	LVC 100	LVC 91	LVC 90	LVC 81	LVC 80	180H
R/W	R/W		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W]
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	LVC	-	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	5555_555H
R/W	71 R/W	70 / R/W	61 R/W	60 R/W	51 R/W	50 R/W	41 R/W	40 R/W	31 R/W	30 R/W	21 R/W	20 R/W	11 R/W	10 R/W	01 R/W	00 R/W	0000_000011
ビット		-	ット名		10, 11	10, 11	10, 11	10, 11	10, 11	10, 11	意	味	10, 11	10, 11	10, 11	10, 11	
						015.0	.				忠	坏					
31, 30		LVC151				C15 の											
29, 28		LVC141				C14 0											
27, 26		LVC131				C13 0											
25, 24		LVC121				C12 0											
23, 22		LVC111				C11 0											
21, 20 19, 18		LVC01				C10 の C9 の律											
17, 16		LVC91, LVC81,				こ7 の4 C8 の4											
15, 14		LVC81,				C7 の相											
13, 12		LVC/1,				C6 の有											
11, 10		LVC51,				C5 の本											
9, 8		LVC41,				C4 の有											
7, 6		LVC31,				C3 の有											
5, 4		LVC21,			INTSR	C2 の 律	効レイ	「ルを打	旨定しる	ます。							
3, 2		LVC11,			INTSR	C1 の有	効レイ	ヾルを扌	指定しる	ます。							
1, 0		LVC01,	LVC00)	INTSR	CO の有	効レイ	ベルを打	指定しる	ます。							
					L	.VCm1	L	.VCm0)		7	有効レ	ベルの	指定			
						0		0	検	出なし							
						0		1	/\	イ・レ	ベル						
						1		0		-・ レ	ベル						
						1		1	検	出なし							
									•								•
-																	

備考 m = 00-15

削除: 8

																		(2
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド 1	・レス
VLC1	311	2 LVC 310	LVC 301	LVC 300	LVC 291		LVC 281	LVC 280	LVC 271	LVC 270	LVC 261	LVC 260	LVC 251	LVC 250	LVC 241	LVC 240	184H	
R/W	R/W		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	•	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値	
	LVC	_	-	LVC				_			_	LVC	LVC	_		LVC	5555_555	5H
R/W	231 R/W	230 R/W	221 R/W	220 R/W	211 R/W		201 R/W	200 R/W	191 R/W	190 R/W	181 R/W	180 R/W	171 R/W	170 R/W	161 R/W	160 R/W		
ビット		-	ット名	-							意							
31, 30		LVC311,			INTSF	RC31 0	有効し	ベルを	指定し	.ます.	,,,	-71						
29, 28		LVC301				RC30 0												
27, 26	-	LVC291				RC29 0												
25, 24	-	LVC281			INTSF	RC28 0	有効レ	ベルを	指定し	゚゚ ゚゚ます。								
23, 22		LVC271				RC27 0												
21, 20		LVC261			INTSF	RC26 の	有効レ	ベルを	指定し	ます。								
19, 18		LVC251	LVC2	250	INTSF	RC25 の	有効レ	ベルを	指定し	,ます。								
17, 16		LVC241,	LVC2	240	INTSF	RC24 の	有効レ	ベルを	指定し	ます。								
15, 14		LVC231,	LVC2	230	INTSF	RC23 0	有効レ	ベルを	指定し	ます。								
13, 12		LVC221,	LVC2	220	INTSF	RC22 0	有効レ	ベルを	指定し	ます。								
11, 10		LVC211,	LVC2	210	INTSF	RC21 の	有効レ	ベルを	指定し	,ます。								
9, 8		LVC201	LVC2	200	INTSF	RC20 の	有効レ	ベルを	指定し	,ます。								
7, 6	1	LVC191,	LVC1	90	INTSF	RC19 0	有効レ	ベルを	指定し	,ます。								
5, 4	1	LVC181	LVC1	80	INTSF	RC18 0	有効レ	ベルを	指定し	ます。								
3, 2		LVC171,	LVC1	70	INTSF	RC17 0	有効レ	ベルを	指定し	,ます。								
1,0		LVC161,	LVC1	60	INTSF	RC16 0	有効レ	ベルを	指定し	,ます。								
						LVCm	l l	LVCm()		-	有効レ	ベルの	指定				
						0		0	検	出なし								
						0		1	/	イ・レ	ベル							
						1		0		ー・レ	ベル							
						1		1	検	出なし								

備考 m = 16-31

(3/4)

削除: 8

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アト	・レス
VLC2	LVC 471	LVC 470	LVC 461	LVC 460	LVC 451	LVC 450	LVC 441	LVC 440	LVC 431	LVC 430	LVC 421	LVC 420	LVC 411	LVC 410	LVC 401	LVC 400	188H	
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	J	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値	
	LVC		LVC	LVC	LVC	_	LVC	LVC	LVC	LVC	LVC		LVC	LVC	LVC	LVC	5555_555	5H
R/W	391 R/W	390 R/W	381 R/W	380 R/W	371 R/W	370 R/W	361 R/W	360 R/W	351 R/W	350 R/W	341 R/W	340 R/W	331 R/W	330 R/W	321 R/W	320 R/W		
ビット		-	ット名				<u> </u>	<u> </u>	<u> </u>	<u> </u>		味			<u> </u>	<u> </u>		1
31, 30	-	VC471			INTSR	C47 の	有効し	ベルを	指定工	ます	,							
29, 28		VC4/1				C46 の												
27, 26	- +	VC451				C45 の												•
25, 24		VC441				C44 の												
23, 22		VC431	-			C43 の												
21, 20	L	VC421	, LVC4	120	INTSR	C42 の	有効レ	ベルを	指定し	ます。								
19, 18	L	VC411	, LVC4	110	INTSR	C41 ၈	有効レ	ベルを	指定し	ます。								
17, 16	L	VC401	, LVC4	100	INTSR	C40 ၈	有効レ	ベルを	指定し	ます。								
15, 14	L	VC391	, LVC3	390	INTSR	C39 თ	有効レ	ベルを	指定し	ます。								
13, 12	L	VC381	, LVC3	80	INTSR	C38 ග	有効レ	ベルを	指定し	ます。								
11, 10	L	VC371	, LVC3	370	INTSR	C37 ග	有効レ	ベルを	指定し	ます。								
9, 8	L	VC361	, LVC3	860	INTSR	C36 თ	有効レ	ベルを	指定し	ます。								
7, 6	L	VC351	, LVC3	350	INTSR	C35 თ	有効レ	ベルを	指定し	ます。								
5, 4	L	VC341	, LVC3	340	INTSR	C34 の	有効レ	ベルを	指定し	ます。								
3, 2	L	VC331	, LVC3	30	INTSR	C33 ග	有効レ	ベルを	指定し	ます。								
1,0	L	VC321	, LVC3	320	INTSR	C32 თ	有効レ	ベルを	指定し	ます。								
					_												1	
					L	.VCm1	l	.VCm()			有効レ	ベルの	指定				
						0		0		出なし								
						0		1		イ・レ								
						1		0		<u>ー・レ</u>	-							
					L	1		1	検	出なし								

備考 1. m = 32-47

削除: 2.

削除: 8 (4/4)16 オフセット・アドレス 27 25 24 18 17 LVC LVLC3 18CH 600 630 621 611 610 601 561 560 R/W R/W R/W R/W R/W R/W 初期値
 LVC
 LVC
 LVC
 LVC
 LVC
 LVC
 LVC

 520
 511
 510
 501
 500
 491
 LVC 480 LVC LVC LVC LVC LVC LVC LVC LVC LVC 5555_555H 551 550 541 490 481 540 531 530 521 R/W ビット位置 ビット名 意味 31, 30 LVC631, LVC630 INTSRC63 の有効レベルを指定します。 INTSRC62 の有効レベルを指定します。 29, 28 LVC621, LVC620 INTSRC61 の有効レベルを指定します。 27, 26 LVC611, LVC610 25, 24 LVC601, LVC600 INTSRC60の有効レベルを指定します。 23, 22 LVC591, LVC590 INTSRC59 の有効レベルを指定します。 INTSRC58 の有効レベルを指定します。 21, 20 LVC581, LVC580 19, 18 LVC571, LVC570 INTSRC57 の有効レベルを指定します。 17, 16 LVC561, LVC560 INTSRC56の有効レベルを指定します。 INTSRC55 の有効レベルを指定します。 LVC551, LVC550 15, 14 13, 12 LVC541, LVC540 INTSRC54の有効レベルを指定します。 11, 10 LVC531, LVC530 INTSRC53 の有効レベルを指定します。 9, 8 INTSRC52の有効レベルを指定します。 LVC521, LVC520 7, 6 INTSRC51 の有効レベルを指定します。 LVC511, LVC510 5, 4 LVC501, LVC500 INTSRC50 の有効レベルを指定します。 3, 2 LVC491, LVC490 INTSRC49 の有効レベルを指定します。 INTSRC48の有効レベルを指定します。 2, 1 LVC481, LVC480 LVCm1 LVCm0 有効レベルの指定 検出なし 削除: 2. 0 ハイ・レベル ロー・レベル 1 0 (5/8)検出なし 1 書式変更: 左揃え 削除: . 削除: 備考 1. **備考 1. m = 48-63** (6/8) 書式変更: 左揃え 削除: _ 削除: 備考 1. ...改ページ... 削除: -----削除: (7/8) 削除: .

Page 99

削除: 備考 1. 書式変更: 左揃え

8.3.3.13 割り込み優先レベル・マスク・レジスタ (PRLM)

PRLM レジスタは、割り込み優先レベルに対するマスク制御をします。

このレジスタは、ビットをセット(1) すると、クリア(0) はできません。クリアは割り込み優先レベル・マスク・クリア・レジスタ(PRLC)で行ってください。

PRLM レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
PRLM									0								1C0H
R/W									0								
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PRLI	M PRLM 14	PRLM 13	PRLM 12	PRLM 11	PRLM 10	PRLM 9	PRLM 8	PRLM 7	PRLM 6	PRLM 5	PRLM 4	PRLM 3	PRLM 2	PRLM 1	PRLM 0	0000_0000
R/W	R/V	/ R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
ビット	位置	ビット	-名							Ţ	意 味						
31-16		_		Reserv	/ed (ライトに	よ0を	書き込	んでく	ださい	。リー	ドは0	が読み	出され	ます。)	
15-0		PRLM15	-	割り込	み優先	レベル	に対す	るマス	くクを設	定しま	€す。						
		PRLM0			タのビ 番号と						ミル数に	等しい	いです。	セッ	(1)	すると	、対応する
				0 : 1	可も変わ	つりまっ	せん。										
				1 - 1	書き込み	4で対1	杰する	ビット	番号と	同じ.優	先レベ	ルをマ	スクし	ます.			

備考 関連レジスタ ... PRL レジスタ : <u>8.3.3.20</u>, PRLC レジスタ : <u>8.3.3.14</u>, 参照

削除: 8.4.3.20

(PRLM) .

削除: 8.4.3.14

8.3.3.14 割り込み優先レベル・マスク・クリア・レジスタ (PRLC)

PRLC レジスタは、PRLM レジスタのビットをクリアします。 PRLC レジスタは、32 ビット単位でライトのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ	
PRLC								(0								1C4H	
R/W								(0									
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値	
	PRL 15	C PRLC	PRLC 13	PRLC 12	PRLC 11	PRLC 10	PRLC 9	PRLC 8	PRLC 7	PRLC 6	PRLC 5	PRLC 4	PRLC 3	PRLC 2	PRLC 1	PRLC 0	0000_0000	
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W		
ビット	位置	ビッ	卜名							意	意 味							
31-16		_		Reserv	ed (ライトに	よ0を	書き込ん	んでく	ださい。	,リー	ドは0	が読み	出され	ます。)		
15-0		PRLC1	5-	割り込	み優先	レベル	・マス	ク・レ	, ジスタ	(PRL	M) の	クリア	を行い	ます。				
		PRLC0		セット	(1) 3	けると、	その	セット	したビ	ットの	番号に	対応す	るビッ	トがク	リア((0) され	れます。	
				0 : 10	可も変わ	っりませ	せん。											
				1: #	₿き込∂	ょで、し	ごット	の番号	に対応・	するビ	ットが	クリア	(0) 2	れます	ŧ.			

備考 関連レジスタ ... PRLM レジスタ : <u>8.3.3.13</u>参照

削除: 0


8.3.3.15 ユーザ・モード・イネーブル・レジスタ (UEN)

UEN レジスタは、バス・マスタが出力する特権モードを示す HPROT1 による、割り込み制御レジスタ・アクセスの許可/禁止を選択します。

バス・マスタが正確にプロテクション情報を生成できない場合は UE ビットをセット(1)し、ユーザ・モードによる割り込み制御レジスタ・アクセスを許可してください。UE ビットの初期値は 1 で、ユーザ・モードによる割り込み制御レジスタ・アクセスが許可されています。

UEN レジスタは、32 ビット単位でリード可能です。

UEN レジスタは他のレジスタと異なり、特権モード時のみ 32 ビット単位でライト可能です。




- 備考 1. UE = 1 の場合、UEN レジスタにユーザ・モードでライトすると OKAY レスポンスを返しますが、 実際の値の書き込みは行われません。
 - 2. UE ビットへの書き込みが実際に反映されるには、HCLK×1 必要です。UEN レジスタへの書き込み 後、IDLE サイクルをはさまずに割り込み制御レジスタへのアクセスを行った場合、UE ビットは 書き込み前の値となります。

8.3.3.16 割り込みアドレス・レジスタ (HVA)

HVA レジスタは、優先レベルの最も高い割り込み処理(Interrupt Service Routine (ISR)) のベクタ・アドレスが格納されます。割り込み処理 (ISR) を実行しているときには、割り込み処理 (ISR) 中のベクタ・アドレスが格納されています。

HVA レジスタは、32 ビット単位でリード/ライト可能です。



- 注意 1. 割り込み処理開始時のリード、および割り込み処理完了時のライト以外でこのレジスタをアクセス しないでください。割り込み処理開始時のリード、および割り込み処理完了時のライト以外でこの レジスタをアクセスすると不適当な割り込み動作を引き起こす可能性があります。
 - 2. ベクタ割り込みインタフェースを利用している場合は、HVA レジスタをリードしないでください。

ベクタ割り込み端子を使用しない場合、割り込みが受け付けられると ARM CPU コアは 0000_0018H 番地に分岐します。割り込みサービス・ルーチン (ISR) では 0000_0018H 番地で HVA レジスタをリードしてベクタ・アドレスに分岐してください。本割り込みコントローラは ARM CPU コアが HVA レジスタをリードすることで、割り込み処理の開始を認識します。

ベクタ割り込み端子を使用する場合は、ベクタ割り込み端子のハンドシェークにより割り込み処理の開始を認識します。

本割り込みコントローラは、受け付けた割り込みの優先レベルを記憶します。これにより、受け付けられた割り込み優先レベルより低い割り込み要求は保留されます。

割り込み処理(ISR)の最後で、HVAレジスタへ任意の値をライトする必要があります。HVAレジスタへのライトにより、割り込みコントローラは割り込み処理が終了することを認識して、記憶していた割り込みの優先レベルをクリアします。これにより今完了した割り込み処理の、次の優先レベルの割り込み処理の割り込みが処理されます。なお、HVAレジスタへライトしたデータは反映されません。

備考 1. 関連レジスタ ... VADm レジスタ: 8.3.3.19 参照

削除: .

書式変更: 間隔 段落後: 6 pt

削除: <u>本割り込みコントローラをカスケー</u> ド接続している場合 .

最上位割り込みコントローラの割り込みが処理される場合は、その要因の優先レベルに該当する VADm レジスタの値が反映されます。カスケード接続された割り込みコントローラからの要求のみが有効の場合、VADIN[31:0]の値(=カスケード接続された割り込みコントローラの HVA レジスタの値)が反映されます。

削除: NBPFAHB32VIC128: m = 0-3. NBPFAHB32VIC96: m = 0-2. NBPFAHB32VIC64: m = 0-1. NBPFAHB32VIC32: m = 0. JL-086A では、NBPFAHB32VIC64 を搭載しています。

削除: 2. .

表の書式変更

8.3.3.17 割り込みサービス・ステータス・レジスタ 0-1 (ISSO-ISS1)

ISSO-ISS1_レジスタは、IRQ割り込みのサービス状態を示します。

CPU が割り込みサービス・ルーチン(**ISR**)を実行中、または保留中であるかどうかの情報が格納されています。

ISSO-ISS<u>1</u>レジスタは、32 ビット単位でリードのみ可能です。

削除: 3

削除: 3 削除: 3

削除: 3

(1/																	
オフセット・アドレ	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	
210H	ISS 16	ISS 17	ISS 18	ISS 19	ISS 20	ISS 21	ISS 22	ISS 23	ISS 24	ISS 25	ISS 26	ISS 27	ISS 28	ISS 29	ISS 30	ISS 31	ISSO
•	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W
初期値	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	
0000_0000	ISS O	ISS 1	ISS 2	ISS 3	ISS 4	ISS 5	ISS 6	ISS 7	ISS 8	ISS 9	ISS 10	ISS 11	ISS 12	ISS 13	ISS 14	ISS 15	
_	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W
オフセット・アドレ	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	
214H	ISS 48	ISS 49	ISS 50	ISS 51	ISS 52	ISS 53	ISS 54	ISS 55	ISS 56	ISS 57	ISS 58	ISS 59	ISS 60	ISS 61	ISS 62	ISS 63	ISS1
-	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W
初期値	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	
0000_0000H	ISS 32	ISS 33	ISS 34	ISS 35	ISS 36	ISS 37	ISS 38	ISS 39	ISS 40	ISS 41	ISS 42	ISS 43	ISS 44	ISS 45	ISS 46	ISS 47	
•	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W

削除: _ 31

(2/2)

ビット位置	ビット名	意味						
各 31-0	ISS <u>63</u> -	INTSRC0-INTSRC63_からのIRQ 割り込み要求のサービス状態を示します。						
	ISS0	0:サービスされていない割り込み						
		1:割り込みサービス・ルーチン (ISR) が実行中、または、保留中の割り込みビット						

例えば、割り込みコントローラに複数の割り込み要求があった場合、ISSO-<u>ISS1</u>レジスタの状態は以下のようになります。

現在、INRSRC24, 17, 15-8, 0 から割り込み要求があることを示しています。割り込みサービス・ルーチン (ISR) は PRLm レジスタで設定された優先レベルが高い順にから順にサービスされます。PRLm レジスタの値が同じ場合は、ベクタ番号の小さい割り込み要求の優先レベルが高くなります。ISR が終了すると、ISSO-ISS_L レジスタの該当ビットはクリアされ、次に優先レベルの高い ISR を開始します。また、ISR 中に他の割り込み要求があると、それも本レジスタに反映されます。

備考 1. <u>関連レジスタ ... IRQS レジスタ: 8.3.3.1</u>

RAIS レジスタ: 8.3.3.3_ IEN レジスタ: 8.3.3.5_ PRLM レジスタ: 8.3.3.13,

PRL レジスタ: 8.3.3.20 参照

削除: 122

削除: 122

削除: ISS3

削除: 32

削除: 3

削除: 8.3.3.18.4.3.1

削除: 8.3.3.38.4.3.3

削除: 8.3.3.58.4.3.5

削除: 08.4.3.13

削除: 8.3.3.208.4.3.20

削除: 上記は NBPFAHB32VIC128 の場合です。その他のマクロは以下のレジスタを内

蔵しています。

NBPFAHB32VIC96: ISSO-ISS2, NBPFAHB32VIC64: ISSO, ISS1, NBPFAHB32VIC32: ISSO

削除: 2.

8.3.3.18 割り込みサービス・カレント・レジスタ 0-1 (ISCO-ISC1)

ISCO-ISC1_レジスタは、割り込みサービス・ステータス・レジスタ 0-1_ (ISSO-ISS1_) で、セット (1) されている IRQ 割り込みの中で、最も優先レベルの高い IRQ 割り込みを示します。

ISC0-ISC1_レジスタは、32 ビット単位でリードのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
ISC0	ISC 31	ISC 30	ISC 29	ISC 28	ISC 27	ISC 26	ISC 25	ISC 24	ISC 23	ISC 22	ISC 21	ISC 20	ISC 19	ISC 18	ISC 17	ISC 16	230H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISC 15	ISC 14	ISC 13	ISC 12	ISC 11	ISC 10	ISC 9	ISC 8	ISC 7	ISC 6	ISC 5	ISC 4	ISC 3	ISC 2	ISC 1	ISC 0	0000 0000H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
ISC1	ISC 63	ISC 62	ISC 61	ISC 60	ISC 59	ISC 58	ISC 57	ISC 56	ISC 55	ISC 54	ISC 53	ISC 52	ISC 51	ISC 50	ISC 49	ISC 48	234H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISC 47	ISC 46	ISC 45	ISC 44	ISC 43	ISC 42	ISC 41	ISC 40	ISC 39	ISC 38	ISC 37	ISC 36	ISC 35	ISC 34	ISC 33	ISC 32	0000 0000
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	
ビット	位置	ビッ	卜名							Į.	意味						
Ø 21 0 100 to				朝川コスサービューユニー ちューレジュケ 0.1 (1990-1991) カロワの朝川コス亜土のサービュル終ナ													

ビット位置	ビット名	意味
各 31-0	ISC <u>63</u> -	割り込みサービス・ステータス・レジスタ 0-1 (ISSO-ISS1) の IRQ 割り込み要求のサービス状態:
	ISC0	示します。
		0:優先レベルが高くないか、割り込みサービス・ルーチン (ISR) が実行されていない
		1:最も優先レベルの高い割り込みビット

備考 1. 関連レジスタ ... ISS レジスタ: 8.3.3.17. 参照

削除:	3
削除:	3

	削除: . 31	
	削除: 127	
1	削除: 3	
Y	削除: 3	


削除: 8.3.3.178.4.3.17

削除: 上記は NBPFAHB32VIC128 の場合で す。その他のマクロは以下のレジスタを内 蔵しています。

NBPFAHB32VIC96: ISCO-ISC2, NBPFAHB32VIC64: ISCO, ISC1, NBPFAHB32VIC32: ISCO

JL-086A では、NBPFAHB32VIC64 を搭載 しています。

削除: 2.





PRLO-PRL $\frac{63}{2}$ レジスタは、各割り込み入力に対応した割り込み優先レベルを格納します。 PRLO-PRL $\frac{63}{2}$ レジスタは、32 ビット単位でリード/ライト可能です。

オフセット・アドレス 29 28 27 26 25 24 23 21 20 19 18 17 31 30 22 PRLO-800H-&FCH PRL<u>63</u> R/W 0 初期値 PRL3 PRL2 PRL1 PRL0 0000_0000H R/W 0 R/W R/W R/W R/W ビット位置 ビット名 31-4 Reserved (ライトは0を書き込んでください。リードは0が読み出されます。) INTSRCO-INTSRC<u>63</u>の割り込み優先レベルを格納します。 3-0 PRI 3-PRI 0 割り込み優先レベルは、0が最も高く、15が最も低くなります。

備考 1. 関連レジスタ ... VAD レジスタ: 8.3.3.19, PRLM レジスタ: 8.3.3.13 参照

削除: 127

削除: 127

削除: 127

削除: 127

削除: 9 削除: 127

削除: 127

削除: 8.3.3.198.4.3.19

削除: 08.4.3.13

削除: 上記は NBPFAHB32VIC128 の場合で す。その他のマクロは以下のレジスタを内 蔵しています。

NBPFAHB32VIC96: VADO-VAD95, NBPFAHB32VIC64: VADO-VAD63, NBPFAHB32VIC32: VADO-VAD31 JL-086Aでは、NBPFAHB32VIC64を搭載 しています。

削除: 2.

8.3.3.21 テスト・モード選択レジスタ (TCR)

TCR レジスタは、テスト・モードを選択します。

TCR レジスタは、32 ビット単位でリード/ライト可能です。

_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
TCR								()								C00H
R/W								()								ı
_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
								0								ITEN	0000_0000
R/W								0								R/W	1
ビット位置	Ē	ビット	名							į	意 味						
31-1		_		Reserv	ed (ライトに	よ0を	書き込ん	んでく :	ださい	。リー	ドは 0	が読み	出され	ます。)	
0	ITEN テスト・モードを選択します。リセットでクリア(0)されます。																
				0:ノーマル・モード													
				1:5	テスト	· モー	ド										

備考 関連レジスタ ... TICR レジスタ : <u>8.3.3.22</u>, TACR レジスタ : <u>8.3.3.23</u>, 参照

削除: 8.3.3.228.4.3.22


削除: 8.3.3.238.4.3.23

8.3.3.22 テスト・モード割り込み入力制御レジスタ (TICR)

TICR レジスタは、nIRQIN 入力および nFIQIN 入力の端子レベルの確認、テスト・モードにおける状態の指定 を行います。

30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 オフセット・アドレス

TCR レジスタの ITEN = 1 のときは、TICR レジスタは、32 ビット単位でリード/ライト可能です。 TCR レジスタの ITEN = 0 のときは、TICR レジスタは、32 ビット単位でリードのみ可能です。



nFIQIN 入力端子のステータスです。 このビットが 1 の場合、nFIQIN 割り込み要求が発生しています。 $\underline{$ 注 2Reserved (ライトは0を書き込んでください。リードは0が読み出されます。) 5-0

注 1. TCR レジスタの ITEN = 1 のときは、TICR レジスタは、32 ビット単位でリード/ライト可能です。 TCR レジスタの ITEN = 0 のときは、TICR レジスタは、32 ピット単位でリードのみ可能です。

2. I ビットは nIRQIN 端子の反転値、F ビットは nFIQIN 端子の反転値が入ります。 JL-086A では、nIRQIN 端子、nFIQIN 端子を"1"に固定しています。

備考 関連レジスタ ... TCR レジスタ: 8.3.3.21, 参照

1

削除: 8.3.3.218.4.3.21

削除: 注 2

8.3.3.23 テスト・モード割り込みアドレス制御レジスタ (TACR)

TACR レジスタは、カスケード接続で拡張した本割り込みコントローラからのベクタ・アドレスの値 (VADIN[31:0]入力端子の状態)の確認、テスト・モードにおけるベクタ・アドレスの指定を行います。 TCR レジスタの ITEN = 1 のときは、TACR レジスタは、32 ビット単位でリード/ライト可能です。 TCR レジスタの ITEN = 0 のときは、TACR レジスタは、32 ビット単位でリードのみ可能です。



削除: 注 2

削除: 2.

削除: 8.3.3.218.4.3.21

削除: .


・JL-086A では、カスケード接続は使用していません。

備考 <u>・</u>関連レジスタ ... TCR レジスタ : <u>8.3.3.21</u>, 参照

8.3.3.24 割り込み要求ステータス・レジスタ (IOS)

IOS レジスタは、ARM CPU への nIRQ 割り込み要求出力および nFIQ 割り込み要求出力の端子レベルを示します。

IOS レジスタは、32 ビット単位でリードのみ可能です。



備考 <u>- JL-086A では、FIQ 機能を使用していません。</u>

8.3.3.25 割り込みアドレス・ステータス・レジスタ (VAOS)

VAOS レジスタは、HVA レジスタと VADOUT[31:0]出力端子の値を参照するレジスタです。 VAOS レジスタは、32 ビット単位でリードのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
VAOS	VAC 31	OSVAO 30	SVAO 29	SVAOS 28	VAOS 27	VAOS 26	VAOS 25	VAOS 24	VAOS 23	VAOS 22	VAOS 21	VAOS 20	VAOS 19	VAOS 18	VAOS 17	VAOS 16	C10H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	VAC	OSVAO 14	SVAO 13	SVAOS 12	VAOS 11	VAOS 10	VAOS 9	VAOS 8	VAOS 7	VAOS 6	VAOS 5	VAOS 4	VAOS 3	VAOS 2	VAOS 1	VAOS 0	0000_0000
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
ビット位置 ビット名				意味													
31-0		VAOS3		VADOUT[31:0]端子(割り込みアドレス・レジスタ(HVA)の値)を示します。													

備考 関連レジスタ ... HVA レジスタ : <u>8.3.3.16</u>, 参照

削除: 8.3.3.168.4.3.16

操作方法 8.4

レジスタ初期化手順 8.4.1


<u>図 8-2</u>レジスタ初期化手順を示します。

リセット解除の時点では、本割り込みコントローラは割り込み優先レベルの設定などのレジスタが動作可能な 状態になっていません。リセット解除後に、必ず初期化してください。

削除: 図 8-3 図 8-38-3 に

書式変更: フォント: 太字

削除: 図 8-2



8.4.2 レジスタ書き換え手順

8.4.2.1 IEC レジスタ書き換え手順

本割り込みコントローラが動作中に、IEC(割り込みイネーブル・クリア・レジスタ)レジスタを書き換える 場合は、割り込み禁止状態にて書き換えてください。

割り込み禁止は、ARM CPU の CPSR レジスタの I ビットをセット (1) することで行ってください。

8.4.2.2 ISL/PLS/EDGC/LVLC/PRLM/VAD/PRL/TCR レジスタ書き換え手順

本割り込みコントローラが動作中に、以下のレジスタを書き換える場合は、割り込み処理をすべて終了させ、 割り込み禁止状態のフォアグランド処理にて書き換えてください。

割り込み禁止は、ARM CPUの CPSR レジスタの I ビットをセット(1) することで行ってください。また、FIQ 割り込みの設定を書き換える場合は、ARM CPUの CPSR レジスタの F ビットをセット(1) することで、FIQ 割 り込みを禁止してください。<u>JL-086Aでは、FIQ機能を使用していません。</u>

- ISL (IRQ/FIQ 割り込み選択レジスタ)
- PLS(割り込み検出タイプ選択レジスタ)
- EDGC (割り込みエッジ・コントロール・レジスタ)
- LVLC (割り込みレベル・コントロール・レジスタ)
- PRLM (割り込み優先レベル・マスク・レジスタ)
- VAD (割り込みアドレス格納レジスタ)
- PRL(割り込み優先レベル格納レジスタ)
- TCR (テスト・モード選択レジスタ)

- フォアグランド処理 多重割り込みレベル 0 割り込み許可 CPSR.I ← 0 割り込み 要求a 割り込み許可 CPSR.I ← 0 割り込み 割り込み許可 割り込み禁止 要求 b CPSR.I ← 0 CPSR.I ← 1 割り込み 要求c 割り込み制御レジスタの 書き換え 割り込み許可


図8-3 レジスタ設定変更可能期間

書式変更: フォント : (日) M S ゴシッ ク, フォントの色 : 自動

書式変更: フォント : (日) MS ゴシッ ク, フォントの色 : 自動

書式変更: フォント : (日) MS ゴシッ ク, フォントの色 : 自動

実際の書き換え処理は、以下のフローに従ってソフトウエアで処理してください。



図**8-<u>4</u>、レジス**タ設定変更フロー

8.4.3 IRQ (Interrupt ReQuest) 割り込み

IRQ割り込みの検出は、検出タイプ(レベル:ハイ/ロー、エッジ:立ち上がり/立ち下がり/両エッジ)を 各レジスタにて指定してください。

割り込み検出タイプ選択レジスタ m (PLSm) でレベル検出を選択した場合、IRQ 割り込み処理で割り込み要求発生元の IRQ を取り下げるまでは、割り込み要求を保持してください。

8.4.3.1 レベル割り込み

図8-5□レベル割り込み動作を示します。

なお、レベル割り込みを完了させるとき、レベル割り込みの発生元の割り込み出力を停止させると同時に、IRQ ステータス・レジスタ m (IRQSm) の該当ビットがクリア (0) され、その割り込み要求が発生していないことを確認してください。複雑なバス・システムの採用など、ソフトウエアによる割り込み発生元の割り込み出力停止処理が、割り込み発生元のハードウエアに反映されるまでに遅延が生じ、復帰後に同一の割り込みが受け付けられてしまうことを防止するためです。また、割り込み発生元の割り込み出力停止処理は、発生元の動作に応じて、割り込みサービス・ルーチン (ISR) の適切な箇所で行ってください。

削除: また、カスケード接続時でも下記の 手順は同じですが、割り込みアドレス・レ ジスタ (HVA) へのアクセスは、CPU に直 接接続されている本割り込みコントローラ にアクセスしてください。

削除: 図8-6に

削除: 図 8-5





図8-<u>5</u>, IRQ 割り込み動作(レベル割り込み)

8.4.3.2 エッジ割り込み

<u>図 8-6に</u>エッジ割り込み動作を示します。

なお、エッジ割り込み要求のクリアは、エッジ検出ビット・クリア・レジスタ(PICm)で行ってください。



削除: 図 8-7 図 8-7

書式変更: フォント: (日) MS ゴシッ

削除: 8-7


削除: に

削除: 図 8-6

書式変更: フォント: (日) MS ゴシック, 太字(なし), スペル チェックと 文章校正を行う

8.4.3.3 ソフトウエア割り込み

図 8-7にソフトウエア割り込み動作を示します。



削除: 図 8-8 図 8-8

書式変更: フォント: (日) MS ゴシッ

削除: 8-8

削除:に

削除: 図 8-7

書式変更: フォント: (日) MS ゴシック, 太字(なし), スペル チェックと 文章校正を行う

8.4.4 割り込み優先レベル

本割り込みコントローラは、割り込み優先レベル格納レジスタ m (PRLm) で、割り込みの優先レベルを設定できます。

割り込み優先レベルは、16段階あり0が最も優先レベルが高く、15が最も優先レベルが低くなります。 割り込み優先レベルが同じ場合、割り込みチャネル番号の小さい順に割り込みの優先レベルが決まります。 <u>スケード接続は使用していません。</u>

割り込みを受け付けると、受け付けた割り込みの割り込み優先レベル以下のレベルはマスクされます。

8.4.4.1 割り込み多重制御における優先レベル

割り込み処理中(割り込み多重制御を行っている場合に限る)の場合、現在サービス中の割り込みより優先レベルの高い割り込みのみ受け付けます。このとき、サービス中の割り込みの優先レベル以下のレベルはマスクされます。

受け付け可能な割り込み要求に対して、「<u>8.4.4 割り込み優先レベル」に</u>記載された方法で優先レベルの判定が行われます。

削除: また、カスケード接続して割り込み要因数を拡張した場合の優先レベルは、割り込み優先レベル格納レジスタ m (PRLm)の優先レベルよりも、カスケード接続順の優先レベルが低くなります。つまり、ARM CPU に直接接続される本割り込みコントローラの割り込

削除: み優先レベルが最も高く、カスケードした本割り込みコントローラは、カスケード段数に応じて優先レベルが下がります。




図8-9 カスケード接続での割り込み優 先レベル

書式変更: フォント: 太字

書式変更: フォント : MS ゴシック

削除: 8.5.4 割り込み優先レベル

8.4.4.2 多重割り込み処理

割り込み処理中に、さらに別の割り込みを受け付ける多重割り込みの処理例を図8-8に示します。




図8-8 多重割り込み処理概念図(1/2)

削除: 図 8-8

削除: 図 8-10 図 8-10

鲁式変更: フォント : (日) MS ゴシック, 太字 (なし) , スペル チェックと 文章校正を行う

削除: 8-10

書式変更: フォント: (日) MS ゴシック




図 8-2, 多重割り込み処理概念図(2/2)

8.5 IRQ 動作タイミング図

8.5.1 AHB バス使用時の IRQ 動作タイミング

本割り込みコントローラを単体で使用したときの、IRQ 動作タイミングを図 8-10、図 8-11に示します。 HVA レジスタ・リードにより IRQ がデアサートされます。

データ・フェーズでは3クロックのウエイトが挿入されます。

(割り込み信号:非同期)




図8-10, IRQ 動作タイミング(エッジ検出)




図8-11、IRQ 動作タイミング(レベル検出)

削除: 図 8-10

削除: 図 8-12 図 8-12

書式変更: フォント: (日) MS ゴシック, 太字(なし), スペル チェックと 文章校正を行う

削除: 8-12

削除: 図 8-11

書式変更: フォント: (日) MS ゴシック

│ 削除: 図 8-13 図 8-13

春式変更: フォント: (日) MS ゴシッ

春式変更: フォント: (日) MS ゴシック、太字(なし)、スペル チェックと 文章校正を行う

削除: 8-13

削除: m

削除: 1012

削除: 1113

削除: 備考

8.5.2 ベクタ割り込み使用時の IRQ 動作タイミング

ベクタ割り込み使用時のエッジ検出時の IRQ 動作タイミングを図 8-12、図 8-13に示します。

ARM CPU とのハンドシェーク規格による VADOUT hold 期間があり、IRQADDRV のアサートから IRQACK のデアサートまで VADOUT の値を保持します。

(割り込み信号:非同期、ベクタ割り込み端子:同期)

IRQACK と IRQADDRV のハンドシェーク期間中に IRQ はデアサートされます。




図8-12, IRQ 動作タイミング(エッジ検出)




図8-13、IRQ 動作タイミング(レベル検出)

備考 INTSRCx:周辺回路からの割り込み入力

nIRQ: IRQ 出力

IRQACK: CPU、または上位の本割り込みコントローラからの IRQ アクノリッジ出力 IRQADDRV: CPU、または上位の本割り込みコントローラへのベクタ・アドレス有効出力 VADOUT: CPU、または上位の本割り込みコントローラへのベクタ・アドレス出力

削除: 図 8-12

削除: 図 8-14 図 8-14

書式変更: フォント : (日) MS ゴシッ ク, 太字(なし), スペル チェックと 文章校正を行う

削除: 8-14

書式変更: フォント: (日) MS ゴシック

削除: 図 8-13

削除: 図 8-15 図 8-15

書式変更: フォント: (日) MS ゴシッ

書式変更: フォント : (日) MS ゴシッ ク, 太字(なし), スペル チェックと 文章校正を行う

削除: 8-15

削除: 1214

8.5.3 多重割り込み要求時の IRQ 動作タイミング

(1) 高プライオリティ要求時

割り込み動作中に、高プライオリティ要求があったときの IRQ 動作タイミングを図 8-14Jに示します。 (割り込み信号: 非同期)

INTSRC_low のアサートを確認した後に、CPU は HVA リードで VAD_low を取り込み INTSRC_low 処理ルーチンに移行します。処理ルーチン実行中に、よりプライオリティの高い INTSRC_high のアサートを検出したので、CPU は INTSRC_low 処理ルーチンを一時中断し、HVA リードで VAD_High を取り込み INTSRC_high 処理ルーチンに移行します。




図8-14、IRQ 動作タイミング(多重割り込み要求:高プライオリティ要求)

削除: 図 8-14

削除: 図 8-16 図 8-16

書式変更: フォント : (日) MS ゴシック, 太字(なし), スペル チェックと 文章校正を行う

削除: 8-16

書式変更: フォント : (日) MS ゴシック

(2) 低プライオリティ要求時

割り込み動作中に、低プライオリティ要求があったときの IRQ 動作タイミングを図 8-15』に示します。 (割り込み信号:非同期)

INTSRC_high のアサートを確認した後に、CPU は HVA リードで VAD_high を取り込み INTSRC_high 処理ルーチンに移行します。処理ルーチン実行中に、プライオリティの低い INTSRC_low のアサートがありますがマスクされます。CPU は INTSRC_high 処理ルーチン終了を示す HVA ライトを行います。その後、マスクが解除され INTSRC_low のアサートを確認します。




図8-15, IRQ 動作タイミング(多重割り込み要求:低プライオリティ要求)

削除: 図 8-15

削除: 図 8-17 図 8-17

書式変更: フォント : (日) MS ゴシック, 太字(なし), スペル チェックと文章校正を行う

削除: 8-17

春式変更: フォント: (日) MS ゴシック

(3) HVA リードと高プライオリティ要求の競合時

割り込み動作中に、HVA レジスタのリードと高プライオリティ要求が競合したときの IRQ 動作タイミングを 図 8-16[に示します。 (割り込み信号:非同期)

INTSRC_low が先にアサートされ、その後に INTSRC_mid がアサートされています。CPU が HVA リードし、VAD_mid を取り込み INTSRC_mid 処理ルーチンに移行します。処理ルーチン実行中に、よりプライオリティの高い INTSRC_high のアサートを検出したので、CPU は INTSRC_mid 処理ルーチンを一時中断し、HVA リードでVAD_High を取り込み INTSRC_high 処理ルーチンに移行します。CPU は INTSRC_high 処理ルーチン終了を示すHVA ライトを行います。その後、中断していた INTSRC_mid 処理ルーチンを再開します。CPU は INTSRC_mid 処理ルーチン終了を示す HVA ライトを行います。その後、INTSRC_low のアサートを確認します。




図8-14, IRQ 動作タイミング(多重割り込み要求:競合)

削除: 図 8-16

削除: 図 8-18 図 8-18

書式変更: フォント : (日) MS ゴシック, 太字(なし), スペル チェックと 文章校正を行う

削除: 8-18

喜式変更: フォント: (日) MS ゴシッ

削除: 1618

8.5.4 ベクタ割り込み使用時の多重割り込み要求時の IRQ タイミング

ARM CPU とのハンドシェーク規格による VADOUT hold 期間があり、IRQADDRV のアサートから IRQACK のデアサートまで VADOUT の値を保持します。

(1) 低プライオリティ要求と高プライオリティ要求の競合

ベクタ割り込み使用時に、低プライオリティ要求と高プライオリティ要求が競合したときの IRQ 動作タイミングを図 8-17に示します。

(割り込み信号:非同期、ベクタ割り込み端子:同期)

INTSRC_low が先にアサートされ、その後に INTSRC_high がアサートされています。CPU は、IRQACK をアサートした後 IRQADDRV のアサートを確認して、VAD_high を取り込み INTSRC_high 処理ルーチンに移行します。




図8-17, IRQ 動作タイミング(多重割り込み要求:高プライオリティ要求)

削除: 図 8-17

削除: 図 8-19 図 8-19

書式変更: フォント : (日) MS ゴシッ ク, 太字(なし), スペル チェックと 文章校正を行う

削除: 8-19

書式変更: フォント: (日) MS ゴシック

(2) VADOUT hold 期間と高プライオリティ要求の競合

ベクタ割り込み利用時に VADOUT hold 期間と高プライオリティ要求が競合したときの IRQ 動作タイミング を図 8-18に示します。

(割り込み信号:非同期、ベクタ割り込み端子:同期)

INTSRC_low が先にアサートされ、その後に INTSRC_high がアサートされています。CPU は、IRQACK をアサートした後に IRQADDRV のアサートを確認して、VAD_low を取り込み INTSRC_low 処理ルーチンに移行します。

IRQACK をデアサートした後に INTSRC_high のアサートを確認したので、IRQACK を再度アサートします。




図8-18, IRQ 動作タイミング(多重割り込み要求: VADOUT hold 期間)

削除: 図 8-18

削除: 図 8-20 図 8-20

鲁式変更: フォント : (日) MS ゴシッ ク, 太字(なし), スペル チェックと 文章校正を行う

削除: 8-20

書式変更: フォント: (日) MS ゴシッ

8.6 使用上の注意点

8.6.1 ベクタ割り込み端子使用時の注意点

AHB バスとベクタ割り込み端子はそれぞれ個別に動作するため、AHB バスを使用した HVA レジスタ・リード / ライトとベクタ割り込み端子の競合が考えられます。競合が起こった場合、正常なベクタ・アドレスが出力されなくなる可能性があります。

ベクタ割り込み端子と HVA レジスタ・ライトとの競合時は、AHB バスが HVA レジスタにダミー・ライトを行い、そのライト完了応答がくるまで CPU の IRQ 割り込みを禁止することによってベクタ割り込み端子 (IRQACK) のアサートがされないようにしています。

HVA レジスタ・ライトを行う場合、ライト完了応答を必ず待ってから CPU の IRQ 割り込みを許可するようにしてください。

<u>図 8-5」</u>示す順序通りの動作を行うことにより競合を回避するようにしていますので、必ず守るようにしてください。

8.6.2 レベル検出選択時の注意点

割り込み要求をレベル検出に設定している場合、一度アサートされた割り込みを CPU からの割り込み解除処理以外でディアサートしないでください。正常なベクタ・アドレスが出力されない可能性があります。

また、多重割り込みを許可している割り込み処理中に、割り込み要求が過渡的なタイミングで取り下げられた場合、サービス中の割り込みに再びジャンプします。この割り込み処理で HVA レジスタ・ライトを行うと、本割り込みコントローラは割り込み処理が終了したと認識するため、CPU が認識している割り込み要因とずれてしまいます。

削除: 図 8-6 図 8-6 に

書式変更: フォント: (日) MS ゴシッ

削除: 図 8-5

書式変更: フォント : (日) MS ゴシッ ク、太字(なし), スペル チェックと 文章校正を行う

書式変更: フォント: (日) MS ゴシッ

書式変更: フォント : (日) MS ゴシック

制除: 本割り込みコントローラが割り込みを受け付け、CPU がベクタ・アドレスを取得する前に割り込み要求がディアサートされた場合、同時に他の割り込み要求がないときは VADIN[31:0]端子に設定した値をベクタ・アドレスとして加しますイミングで取り下げられたケースを処置するために、VADIN[31:0]に 0000_0014H (ハイベクタ時は FFFF_0014H) を設定し、CPU の0000_0014H (ハイベクタ時は FFFF_0014H) には復帰命令のみを配置することを推奨しています。.