付録B. バス<u>構成</u>

B.1 バス構成

JL-086A のバス構成を以下に示します。




図 B-1 バス構成ブロック図

書式変更:罫線::(細線, 自動, 0.5 pt 線幅)書式変更:インデント:最初の行: 0字, 行間:最小値 12 pt

B.1.1 AXI マスタ-スレーブ接続 1(AXI BUS-IC1)

AXI BUS-IC1: 64bit, 125MHz, 4 Master / 8 Slave

表 **B-1** AXL_バス接続(1/2)

The Boo for a fibit, resimile, i muster / o state								
マスタ→		0	1	2	3	プライオリティ		
スレーブ↓		CPU	PCIe	DMAC	CoreSight-SS			
0(高)	UDL(Servo)	0	0	0	0	RR(fair)		
1	UDL(Network)	0	0	0	0	0 : CPU		
2	CPU TCM	×	0	0	0	1 : PCIe 2 : DMAC 3 : CoreSight-SS		
3	CPU INTC	0	×	×	0			
4	AXI BUS-IC2 (Register Slice)	0	0	0	0	_		
5	AHB BUS-IC (AXI2AHB)	0	0	0	0			
6	PCIe	0	0	0	0			

0

7(低) AXI DMAC Reg.

CPU INTCは、CPU INTCに個別に設けたAXI2AHB経由で接続 UDLは、マスタ機能なし、2つのスレーブ領域に分けUDLアクセス競合を削減、AXI2APBで容易なAPB I/Fで接続

0

0

	設定項目	選択内容					
	AXIマスタ	CPU、PCIe、AXI DMAC、CoreSight-SS					
AXIスレーブ UDL x2 (AXI2APB)、CPU TCM、CPU INTC、AXI BUS-IC2、AHB BUS-IC、PCIe、AXI DMAC Reg.							
	プライオリティ	FIX	固定優先	最優先のマスタ番号を指定			
		RR(fair)	ラウンドロビン				
		RR(alternate)	固定優先付ラウンドロビン	最優先のマスタ番号を指定、最優先以外のマスタはラウンドロビン			

削除:

削除: .

削除: <オブジェクト**> .** マスタ→

書式変更: インデント : 最初の行 : 0 字, 行間 : 最小値 12 pt

削除: .

削除: . 設定項目

書式変更: 行間 : 最小値 12 pt

B.1.2 AXI マスタ-スレーブ接続 2(AXI BUS-IC2)

表 **B-2** AXL_バス構成(2/2)

AXI BUS-IC2: 64bit, 125MHz, 3 Master / 4 Slave								
	マスタ→	0	1	2				
スレーブ↓		AXI BUS-IC1 (Register Slice)	GbEther	AHB BUS-IC (AHB2AXI)	プライオリティ			
0(高)	AXI RAM0 (Lower 256KB)	0	0	0	RR(fair)			
1	AXI RAM1 (Upper 256KB)	0	0	0	0 : AXI BUS-IC1			
2	DDR3 MEMC	0	0	0	1 : GbEther 2 : AHB BUS-IC			
3(低)	AXI2AHB (GbEther Reg、DDR3 Reg、 CoreSight Reg、システム制御 Reg.)	0	×	0	2.7/10 800 10			

設定項目	選択内容						
AXIマスタ	AXI BUS-IC1, GbEther, AHB BUS-IC						
AXIスレーブ	AXI RAMO, AXI RAM1, DDR3-MEMC, AXI2AHB						
プライオリティ	FIX	固定優先	最優先のマスタ番号を指定				
	RR(fair)	ラウンドロビン					
	RR(alternate)	固定優先付ラウンドロビン	最優先のマスタ番号を指定、最優先以外のマスタはラウンドロビン				

削除: .

B.1.3 AHB マスタ-スレーブ接続(AHB BUS-IC)

表 **B-3** AHB_バス構成 _AHB_BUS=IC: 32bit, 125MHz, 3 Master

AND BUS-IC: 320K, 120MHz, 3 Master / / Slave								
マスタ→		0	1	2				
スレーブ↓		AXI BUS-IC1 (AXI2AHB)	USB Host	USB Function	プライオリティ			
0(高)	AHB RAM	0	0	0	RR(fair) 0 : AXI BUS-IC1			
1	AXI BUS-IC2 (AHB2AXI)	×	0	0	1 : USB Host 2 : USB Function			
2	MEM-SS TYPE-SRAM	0	×	×	FIX 0(AXI BUS-IC1)			
3	MEM-SS TYPE-SROM AHB ROM	0	0	0	RR(fair) 0 : AXI BUS-IC1 1 : USB Host 2 : USB Function			
4	USB Host	0	×	×	FIX 0(AXI BUS-IC1)			
5	USB Function	0	×	×	FIX 0(AXI BUS-IC1)			
6(低) APB-SS		0	×	×	FIX 0(AXI BUS-IC1)			

設定項目	I	選択内容							
AHBマス	AXI BUS-IC	AXI BUS-IC1, USB Host, USB Function							
AHBスレー	AHB RAM, A	AHB RAM, AXI BUS-IC2, MEM-SS TYPE-SRAM, MEM-SS TYPE-SROM/AHB ROM, USB Host, USB Function, APB-SS							
プライオリラ	ティ FIX	固定優先	最優先のマスタ番号を指定						
	RR(fair)	ラウンドロビン							
	RR(alternate	e) 固定優先付ラウンドロビン	最優先のマスタ番号を指定、最優先以外のマスタはラウンドロビン						

削除: .

削除: <オプジェクト> マスタ→

B.2 各 IP マクロ間の最短レイテンシ

以下に各 IP マクロ間の最短レイテンシを記載します。 JL-086A で多用される、バースト長 = 1 (= シングル・アクセス) の値です。

表 B-4 各マクロ間の最短レイテンシ

図中の番号 アクセス・パス		ライト時	リード時	備考				
1	AXIマスタ→AXIスレーブ	アドレス→応答:3サイクル	アドレス→データ: 2サイクル	Register Sliceなし				
2	AXI Register Slice	+1サイクル	+2サイクル					
3	AXI マスタ→AHBスレーブ	アドレス→応答 bufferable : 4サイクル non-bufferable : 7サイクル	アドレス→データ:8サイクル					
4	AHB マスタ→AXI スレーブ	アドレス→応答 bufferable : 3サイクル non-bufferable : 6サイクル	アドレス→データ:5サイクル					
(5)	AXIAPBブリッジ(AXI2APB)	アドレス→応答:6サイクル	アドレス→データ: 4サイクル					
(6)	AHBAPBブリッジ(AHB2APB)	アドレス→書き込み完了:4サイクル	アドレス→データ:5サイクル	参考				

削除: 図中の . 番号 ... **書式変更:** インデント: 最初の行: 0 mm, 行間: 最小値 12 pt

注 上記記載は最短レイテンシ(参考値)であり、常時記載の値になるわけではありません。

表の書式変更

補足 1 上記表中の「図中の番号」①~⑤に関しては、図 B-2、B-3 もご参考ください。 補足 2 表中の"サイクル"は、パスクロック(125MHz)に対しての値になります。

表の書式変更

B.2.1 リード系レイテンシ




図 B-2 リード系レイテンシ

注 下記の図記載の最短レイテンシ(参考値)であり、常時記載の値になるわけではありません。

書式変更:本文, 行頭文字または番号 を削除

削除:

書式変更: 罫線::(細線, 自動, 0.5 pt 線幅)

書式変更: 本文, 中央揃え, 行間: 最小値 12 pt, 行頭文字または番号を削除

書式変更:本文, 行頭文字または番号 を削除

表の書式変更

.

<オブジェクト>図 B-2 リード系レイテンシ。

B.2.2 ライト系レイテンシ




図 B-3 ライト系レイテンシ

下記の図記載の最短レイテンシ(参考値)であり、常時記載の値になるわけではありません。

書式変更: 罫線::(細線, 自動, pt 線幅) 0.5

書式変更: 罫線::(細線, 自動, pt 線幅) 0.5

書式変更:中央揃え、行間: 最小値 12

削除:

書式変更: インデント : 最初の行 : 字

削除: .

表の書式変更

削除: <オブジェクト>図 B-3 ライト系レ イテンシ.