```
/*
  MprgSgdv.inc : S G D V
                         ロプロ グラム
/*
                                             */
/*
/*
                    ・ TL-086 向 け 電流 制
                                        語 化 用 にバー ジョン取り直し
/*
   Rev. 0. 00 : 2012. 08. 06 Y. Tanaka
                                   御C言
                              ロ ー カル変数 見直し
   Rev. 0. 01 : 2012, 08, 17 Y. Tanaka
/*
   Rev. 0. 02 : 2012. 08. 20 Y. Tanaka
/*
/*
                                           < V720> */
#pragma AsicReg begin
#define MSW VER 0x0002
                /* ADR:0x0002: ソ
                /* ADR:0x0000: テストバージョン(評価用
#define TST VER 0x0000
                                                  */
#define YSP VER 0x0000
                /* ADR:0x0000: Y 仕 様
/*
                          */
```

```
Function Prototype
/*
/*
#ifdef ASIP CC
                           /* IL-086コ ン パ イラ用
                          /* ス タ ー ト アップ <sup>*</sup>
void main(void);
                          /* VCシ ミ ュ レ ー ション動作用
#elif defined(WIN32)
                            /* ス タ ー トアップ
void MpStart( void );
#endif
                             /* ホ ス ト 割 込み処理
void MpIntHost( void );
                            /* 電 流 制 御 割込み
void MpIntAD( void );
                          /* エ ン コ ー ダ割込み
void MpIntEnc( void );
void MpUPDATE_DIVPOS( void );
                             /* 分 周 位 置更新
                             /*マイクロ 用デデータクリア
void MpDataClear( void );
                            /* 平 方 根 演 算 処理(整数)
USHORT MpSQRT ( ULONG src );
                            /* オーバモジュール処理?
void MpOVMMODK( void );
void MpMlibPfbkxremNolim( void );
                            /* 余 り 付き FB 演算処理
/*
/*
    H/W Register
/*
    READ register
/*リードレジスタ追
                        加 ( 暫 定 )、定義名は別 途 対 応(6.06)
                                                             こ こ から */
                         /* M-portス レーブ 受信
/* M-portス レーブ 受信
/* M-portス レーブ 受信
                                                   デデデータ
                                                            ワード0(0,1バイト)
#define MRD0 *(VUSHORT*)0x700
                                                            ワード4(8.9 バイト)
#define MRD4 *(VUSHORT*)0x704
#define MRD5 *(VUSHORT*)0x705
                           /* M-portス レ ー ブ 受 信 データ ワー ド47(94,95バイト
#define MRD47 *(VUSHORT*)0x72F
#define SFT1R0 *(VUSHORT*)0x780
                           /* RC命
                                                  保持レジスタ0(bit0-4)
                           /* RC命
                                                  保持レジスタ1(bit0-4)
#define SFT1R1 *(VUSHORT*)0x781
#define SFT1R2 *(VUSHORT*)0x782
                           /* RC命
                                     シ
                                        フ
                                               1
                                                  保持レジスタ2(bit0-4)
#define SFT1R3 *(VUSHORT*)0x783
                           /* RC命
                                                  保持レジスタ3(bit0-4)
```

```
保持レジスタ4(bit0-4)
#define SFT1R4 *(VUSHORT*)0x784
                               /* RC命
\#define SFT1R5 *(VUSHORT*)0x785
                               /* RC命
                                                           保持レジスタ5(bit0-4)
                                                                                           */
                                        ·
令令令·
#define SFT1R6 *(VUSHORT*)0x786
                               /* RC命
                                            シ
                                                           保持レジスタ6(bit0-4)
                                               フ
#define SFT1R7 *(VUSHORT*)0x787
                               /* RC命
                                                           保持レジスタ7(bit 0 -4)
                                                                                    R ound専用
                                                                                                     */
                               /* RC命
                                                                                   R ound専用
#define SFT1R8 *(VUSHORT*)0x788
                                               フ
                                                           保持レジスタ8(bit 0 -4)
                                                                                                     */
                                               フ
                                                           保持レジスタ9(bit0-4)
#define SFT1R9 *(VUSHORT*)0x789
                               /* RC命
                                                                                           */
                               /* RC命
                                                           保持レジスタ10(bit0-4
#define SFT1R10 *(VUSHORT*)0x78A
                                        令令令
                               /* RC命
                                               フ
                                                           保持レジスタ11(bit0-4
#define SFT1R11 *(VUSHORT*)0x78B
                                               フ
                                                           保持レジスタ12(bit0-4
#define SFT1R12 *(VUSHORT*)0x78C
                               /* RC命
                                            シ
#define SFT1R13 *(VUSHORT*)0x78D
                               /* RC命
                                                           保持レジスタ13(bit0-4
#define SFT1R14 *(VUSHORT*)0x78E
                               /* RC命
                                               フ
                                                           保持レジスタ14(bit0-4)
#define SFT1R15 *(VUSHORT*)0x78F
                               /* RC命
                                                           保持レジスタ15(bit0-4
#define SFT2R0 *(VUSHORT*)0x790
                               /* RC命
                                                           保持レジスタ0(bit0-5)
                                        令令令令令
                                                       2
#define SFT2R1 *(VUSHORT*)0x791
                               /* RC命
                                                           保持レジスタ1(bit0-5)
                               /* RC命
#define SFT2R2 *(VUSHORT*)0x792
                                               フ
                                                       2
                                                           保持レジスタ2(bit0-5)
                                                       2
#define SFT2R3 *(VUSHORT*)0x793
                                                           保持レジスタ3(bit0-5)
                               /* RC命
                                                       2
#define SFT2R4 *(VUSHORT*)0x794
                               /* RC命
                                                           保持レジスタ4(bit0-5)
                               /* RC命
                                               フ
                                                       2
                                                           保持レジスタ5(bit0-5)
#define SFT2R5 *(VUSHORT*)0x795
                                               フ
                                                       2
#define SFT2R6 *(VUSHORT*)0x796
                               /* RC命
                                                           保持レジスタ6(bit0-5)
#define SFT2R7 *(VUSHORT*)0x797
                                                       2
                                                                                   R ound専用
                               /* RC命
                                                           保持レジスタ7(bit 0 -5)
#define SFT2R8 *(VUSHORT*)0x798
                               /* RC命
                                               フ
                                                       2
                                                           保持レジスタ8(bit 0-5)
                                                                                    R ound専用
                                                                                                     */
                                                       2
                                                           保持レジスタ9(bit0-5)
#define SFT2R9 *(VUSHORT*)0x799
                               /* RC命
                                                                                           */
#define SFT2R10 *(VUSHORT*)0x79A
                               /* RC命
                                               フ
                                                           保持レジスタ10(bit0-5
                                                           保持レジスタ11(bit0-5
#define SFT2R11 *(VUSHORT*)0x79B
                               /* RC命
                                               フ
                                                       2
                                                       2
                                                           保持レジスタ12(bit0-5
#define SFT2R12 *(VUSHORT*)0x79C
                               /* RC命
#define SFT2R13 *(VUSHORT*)0x79D
                               /* RC命
                                               フ
                                                       2
                                                           保持レジスタ13(bit0-5
                               /* RC命
                                                       2
                                                           保持レジスタ14(bit0-5
#define SFT2R14 *(VUSHORT*)0x79E
#define SFT2R15 *(VUSHORT*)0x79F
                               /* RC命
                                                           保持レジスタ15(bit0-5 )
                                      令 用N C T
令 用N C T
#define NCTCTM *(VUSHORT*)0x7AC
                                                        マ カウンタ値
                                  指
                                                           ド バ ックカウンタ値
#define NCTCFB *(VUSHORT*)0x7AD
                               /*
                                  指
                                      令 用NCT
                               /*
                                               C D
#define NCTCCD *(VUSHORT*)0x7AE
                                                   ウ
                                      令 用NCT
                                               TРウ
#define NCTCTP *(VUSHORT*)0x7AF
#define IREG S *(VUSHORT*)0x7B0
                                         転
                                                                    レ ス保持レジスタ設 定
                                                 宛
                                      接
                               /* 間
                                                         T
#define IREG D *(VUSHORT*)0x7B1
                                                                    ス保持レジスタ設定
```

```
#define DBSTS *(VUSHORT*)0x7B4
                              /* デ ッ ド バ
                                                                                                     */
#define DBU1 *(VUSHORT*)0x7B5
                            /* PU1Vデ
#define DBV1 *(VUSHORT*)0x7B6
                            /* PV1Vデ
#define DBW1 *(VUSHORT*)0x7B7
                            /* PW1Vデ
                                                         クスチャンネル4
#define ACMC4 *(VUSHORT*)0x7B8
                              /* 指
#define ACMC5 *(VUSHORT*)0x7B9
                              /* 指
#define ACMC6 *(VUSHORT*)0x7BA
                              /* 指
#define ACMC7 *(VUSHORT*)0x7BB
                              /* フ
                                                   ズ
                                                         ウン
#define FCCFZRNL *(VUSHORT*)0x7BE
                                           口
                                                      ドカ
                                                  ズ
                                                         カウ
#define FCLDL *(VUSHORT*)0x7BF
//#define UPDO *(VUSHORT*)0x7C0
                              /* 拡
#define UPDI *(VUSHORT*)0x7C1
                            /* 拡 張
#define SADAT A *(VUSHORT*)0x7C2
                              /* エ ン
                                          ー ダ ADデータA
                                        コ
#define SADAT AA *(VUSHORT*)0x7C3 /* I
                                                  ADデータAA
                                        \exists
                             /* 工
#define SADAT B *(VUSHORT*)0x7C4
                                                  ADデータB
#define SADAT BB *(VUSHORT*)0x7C5 /* I
                                        \exists
                                                  A DデータBB
#define FBZRND *(VUSHORT*)0x7C8
                                              バ
                                                  ックカーウ
#define FBCLT *(VUSHORT*)0x7C9
                                                  ック
                                                          カ ウ ン タロードラッチデ
                                                             ンタPUラッチデータ
                                            ドバ
#define FBPUD *(VUSHORT*)0x7CA
                                                  ックカ
                                              バ
                                                  ックカ
                                                           ウ ン タPCラッチデータ
#define FBPCD *(VUSHORT*)0x7CB
#define TCNT *(VUSHORT*)0x7CC
                                             バックタイマ現在値
                                                    ク
                                          ドバ
#define T1LT *(VUSHORT*)0x7CD
                                                N
                                         ドバッ
                                                    ク
#define T2LT *(VUSHORT*)0x7CE
                            /* フ
                                          ドバッ
#define T3LT *(VUSHORT*)0x7CF
                            /* フ
                                                    ク タ イ
                            加(暫
/*リードレジスタ追
#define IuAD *(VUSHORT*)0x07d0
                                   /* ADR:0x07d0: AD data U
#define IvAD *(VUSHORT*)0x07d1
                                   /* ADR:0x07d1: AD data V
                 /* ADR:0x07d2:
#define IFLAG *(VUSHORT*)0x07d3
                                   /* ADR:0x07d3: Flag status
              // bit.0 : Z(zero)
              // bit.1 : S(sign'-')
              // bit. 2 : C(carry)
              // bit.3 : B(bollow)
              // bit.4 : LB(limit)
```

```
// bit.5 : ZD(zero div)
                   bit.6 : DOVF(over-flow div)
                // bit.8 : ILSO(interrupt0)
                // bit.9 : ILS1(interrupt1)
                   bit. A : ILS2 (interrupt2)
#define MACCL ((DWREG*) (VUSHORT*) 0x07d4) ->1
                                                   /* ADR:0x07d4: MPLY 0-31 bit
#define MACCLL ((DWREG*) (VUSHORT*) 0x07d4) ->s [0]
                                                      /* ADR:0x07d4: MPLY 0-15 bit
#define MACCLH ((DWREG*) (VUSHORT*) 0x07d4) ->s[1]
                                                      /* ADR:0x07d4: MPLY 16-31 bit
#define MACCH ((DWREG*) (VUSHORT*) 0x07d6) ->1
                                                   /* ADR:0x07d6: MPLY 32-63 bit
#define MACCHL ((DWREG*) (VUSHORT*) 0x07d6) ->s[0]
                                                      /* ADR:0x07d6: MPLY 32-47 bit
#define MACCHH ((DWREG*)(VUSHORT*)0x07d6)->s[1]
                                                      /* ADR:0x07d6: MPLY 48-63 bit
#define DivRem *(VUSHORT*)0x07d8
                                         /* ADR:0x07d8: Divide modulo
                                       /* ADR:0x07d9: ホ ス
#define HSURO *(VUSHORT*)0x07d9
                                                              1
                                                                      令 ポート1
                                       /* ADR:0x07da: ホ
                                                         ス
                                                              ト 指
#define HSUR1 *(VUSHORT*)0x07da
                                       /* ADR:0x07db: ホ
                                                          ス
                                                              1
                                                                      令 ポート2
#define HSUR2 *(VUSHORT*)0x07db
                                        /* ADR:0x07dc: ホ ス
#define HSUR3 *(VUSHORT*)0x07dc
#define CTSTR *(VUSHORT*)0x07dd
                                        /* ADR:0x07dd: controll status
                                                                                         */
               // bit.0:'1'固
                // bit.1 : CTRD1
                   bit.2 : CTRD2
                // bit.3 : CTRD3(RLOCK)
                // bit.4 : CTRD4(BB)
                // bit.5 : CTRD5
                // bit.6 : CTRD6
                // bit.7 : CTRD7
#define INT1SET *(VUSHORT*)0x07de
                                       /* ADR:0x07de: INT1 status read clr
                                                                                            */
                // bit.0 : EADINTAC
                // bit.1 : MPINTAC
                // bit.2 : CNVSTAC
                // bit.3 : INTOAC
                // bit.4 : CMDINTAC
                // bit.5 : SPGOINTAC
```

```
// bit.6 : SPG1INTAC
               // bit.7 : URTINTAC
#define FLTSTAT *(VUSHORT*)0x07df
                                      /* ADR:0x07df: fault status(FLTSTAT)
               // bit.0 : HBLKO(Sync-Serial bit0)
               // bit.1 : HBLK1(Sync-Serial bit1)
               // bit.2 : HBLK2(Sync-Serial bit2)
               // bit.3:'0'固定
               // bit.4 : OVDAT(OV)
               // bit.5 : OCDAT(OC)
               // bit.6 : OVLG(Degital filter fault:0)
               // bit.7 : DBON1LT
               // bit.8 : DBON2LT
               // bit.A : BB(Base-Block)
               // bit.B : GUP2(Give-up host:0)
               // bit.C : OVLGCH1(fault:0)
               // bit.D : OVLGCH2(fault:0)
               // bit.E : OVLGCH3(fault:0)
               // bit.F : CRUP(carrier counter status:up=1)
#define FBCSET *(VUSHORT*)0x07e0
                                       /* ADR:0x07e0: counter status
               // bit.0:PZD(test)
               // bit.1 : DADAT (division out A)
               // bit.2 : DBDAT (division out B)
               // bit. 3 : DCDAT (division out C)
               // bit.4 : PADAT(PA)
               // bit.5 : PBDAT(PB)
               // bit.6 : PCDAT(PC)
               // bit.7 : ZRE
               // bit.8 : CADAT(CA input)
               // bit.9 : CBDAT (CB input)
               // bit. A : CCDAT (CC input)
               // bit.B : CLE(CLM latch end)
               // bit.C : PUI(U)
               // bit.D : PVI(V)
               // bit.E : PWI(W)
               // bit.F : UE
```

```
#define FCCST *(VUSHORT*)0x07e1
                                        /* ADR:0x07e1: SDM status
                // bit.0 : SDM1TER(decimation1 over)
                // bit.1 : SDM2TER(decimation2 over)
                   bit. 2 : SDM3TER (decimation 3 over)
                // bit.3 : SDM1TER(decimation1 mclk miss)
                // bit.4 : SDM2TER(decimation2 mclk miss)
                // bit.5 : SDM3TER(decimation3 mclk miss)
                // bit.7 : Encoder AD Latch Complete flag)
                // bit.8 : RXFLGO(Serial-EncO receive flag)
                // bit.9 : RXFLG1(Serial-Encl receive flag)
#define CRUDP *(VUSHORT*)0x07e2
                                        /* ADR:0x07e2: Y-Tcounter
                // bit.0-2 : for generic A/D
                // bit.3 : '1' 固 定
                // bit.4-6 : for decimation1
                // bit.8-A : for decimation2
                    /* ADR:0x07e3:
#define OPCCLM *(VUSHORT*) 0x07e4
                                          /* ADR:0x07e4: OP counter CLM latch
                    /* ADR:0x07e5:
                    /* ADR:0x07e6:
#define OPCLT *(VUSHORT*)0x07e7
                                        /* ADR:0x07e7: OP counter load latch
                    /* ADR:0x07e8:
                                                               */
                    /* ADR:0x07e9:
                                                               */
                                          /* ADR:0x07ea: Serial-PG1 receive word2
#define SRPG1RD2 *(VUSHORT*)0x07ea
#define SRPG1RD3 *(VUSHORT*)0x07eb
                                          /* ADR:0x07eb: Serial-PG1 receive word3
#define SRPG1RD4 *(VUSHORT*)0x07ec
                                          /* ADR:0x07ec: Serial-PG1 receive word4
#define SRPG1RD5 *(VUSHORT*)0x07ed
                                          /* ADR:0x07ed: Serial-PG1 receive word5
#define SRPG1RD6 *(VUSHORT*)0x07ee
                                          /* ADR:0x07ee: Serial-PG1 receive word6
#define SRPG1RD7 *(VUSHORT*)0x07ef
                                          /* ADR:0x07ef: Serial-PG1 receive word7
#define SFTMACCL ((DWREG*) (VUSHORT*) 0x07f0) ->1
                                                         /* ADR:0x07f0: BRL shifter 0-31 bit
#define SFTMACCLL ((DWREG*) (VUSHORT*) 0x07f0) ->s[0]
                                                          /* ADR:0x07f0: BRL shifter 0-15 bit
#define SFTMACCLH ((DWREG*) (VUSHORT*) 0x07f0) ->s[1]
                                                          /* ADR:0x07f0: BRL shifter 16-31 bit
#define SFTMACCH ((DWREG*) (VUSHORT*) 0x07f2) ->1
                                                        /* ADR:0x07f2: BRL shifter 0-31 bit
```

```
#define SFTMACCHL ((DWREG*) (VUSHORT*) 0x07f2) ->s[0]
                                                  /* ADR:0x07f2: BRL shifter 0-15 bit
                                                   /* ADR:0x07f2: BRL shifter 16-31 bit
#define SFTMACCHH ((DWREG*) (VUSHORT*) 0x07f2) ->s 11
                                                                                                               */
#define CADOD *(VUSHORT*)0x07f4
                                  /* ADR:0x00f5: Operation AD1 data Low
/* ADR:0x00f6: Operation AD1 data Low
                                    /* ADR:0x00f4: Operation ADO data
#define CAD1D *(VUSHORT*)0x07f5
                                      /* ADR:0x00f6: Operation AD1 data high
#define CAD1H *(VUSHORT*)0x07f6
              /* ADR:0x00f7:
#define ILR *(VUSHORT*)0x07f8
                                    /* ADR:0x07f8: interrupt level read
               // bit.0-2 : interrupt0
               // bit.4-6 : interrupt1
               // bit.8-A : interrupt2
               // bit.C-E : interrupt3
                   /* ADR:0x07f9:
                                         /* ADR:0x07fa: serial PGO Rx word 2
#define SRPGORD2 *(VUSHORT*)0x07fa
#define SRPGORD3 *(VUSHORT*)0x07fb
                                        /* ADR:0x07fb: serial PGO Rx word 3
#define SRPGORD4 *(VUSHORT*) 0x07fc
                                         /* ADR:0x07fc: serial PGO Rx word 4
#define SRPGORD5 *(VUSHORT*)0x07fd
                                         /* ADR:0x07fd: serial PGO Rx word 5
#define SRPGORD6 *(VUSHORT*)0x07fe
                                       /* ADR:0x07fe: serial PGO Rx word 6
#define SRPGORD7 *(VUSHORT*)0x07ff
                                       /* ADR:0x07ff: serial PGO Rx word 7
     WRITE register
                                 /* ADR:0x07c0: 拡 張IO for debug
#define UPDO *(VUSHORT*) 0x07c0
#define OUTPT *(VUSHORT*)0x07d0
                                      /* ADR:0x07d0: INT2 port
                                      /* ADR:0x07d1: WDT trigger port(WDT1L)
#define WDT1L *(VUSHORT*)0x07d1
#define BBSET *(VUSHORT*)0x07d2
                                      /* ADR:0x07d2: soft BB set
               // bit.2 : soft BB
               // bit.8: EADINTEN(エ ン コーダ A D 変 換 完 了 割込みイネ ーブル)
               // bit.9: MPINTEN(M-Port割 込 み イ ネーブル)
               // bit.A : CNVSTEN(enable CONVSTL int)
               // bit.B : INTOEN
               // bit.C : CMDINTEN
```

```
// bit.D : SPG0INTEN(シ リ ア ル エ ン コ ー ダ 0 / C 相 エッジ 割込みイネーブル) // bit.E : SPG1INTEN(シ リ ア ル エ ン コ ー ダ 1割込みイネ ーブル)
               // bit.F: UTINTEN(非 同 期 シ リ ア ル 送 受 信 完 割込みイネ ーブル)
#define CRST *(VUSHORT*)0x07d3
                                      /* ADR:0x07d3: Carrer start
               // bit.0: CRSTL(PWMキャリア 開始指令)
               // bit.1: CC40M(キャリアカウンタクロック設定 0:8 0MHz 1:40MHz)
                                      /* ADR:0x07d4: Sync-Serial0 Low
#define SODOL *(VUSHORT*)0x07d4
#define SODOH *(VUSHORT*)0x07d5
                                      /* ADR:0x07d5: Sync-SerialO High
#define SOD1L *(VUSHORT*)0x07d6
                                     /* ADR:0x07d6: Sync-Serial1 Low
#define SOD1H *(VUSHORT*)0x07d7
                                      /* ADR:0x07d7: Sync-Serial1 High
                                     /* ADR:0x07d8: SDM status clr
                                                                                    */
#define SDMECLR *(VUSHORT*)0x07d8
               // bit.0 : Decimation1 error clear
               // bit.1 : Decimation2 error clear
               // bit.2 : Decimation3 error clear
               // bit.3 : Decimation1-3 MCLK error clear
#define ADSYNC *(VUSHORT*)0x07d9
                                        /* ADR:0x07d9: AD sync
                  /* ADR:0x07da:
                                /* ADR:0x07db: PWM out sellect
#define PWMOS *(VUSHORT*)0x07db
               // bit.0 : PWMOSEL(0:Triangle, 1:Space-Vec)
               // bit.3 : LV2L(0:21evel, 1:31evel)
               // bit.4 : MBCMPH(0:Normal, 1:Nx<--X2)
               // bit.5 : LDTYPE(0:Carrier, 1:T0(servo))
               // bit.6 : FLDTYPE(0:Bottom, 1:Top&Bottom)
               // bit.7 : SAWL(0:SAW type, 1:Normal)
               // bit.8 : SAWDWL(0:Down, 1:Up)
#define CrSet1 *(VUSHORT*)0x07dc
                                       /* ADR:0x07dc: Carrer setting
               // bit.0-2 : T&B counter clear set
#define CTSTW *(VUSHORT*)0x07dd
                                     /* ADR:0x07dd: controll status
               // bit.0 : STD0
               // bit.1 : STD1
               // bit.2 : STD2
```

```
// bit. 3 : STD3 (D/QLIM)
                    bit.4 : STD4
                // bit.5 : STD5(TLIM)
                   bit.6 : STD6
                   bit.7 : STD7
#define ADTO *(VUSHORT*)0x07de
                                        /* ADR:0x07de: carrer 1/3 point set
#define CRFRQ *(VUSHORT*)0x07df
                                         /* ADR:0x07df: Carrer frequency
                                        /* ADR:0x07e0: PWM pattern 1 0
#define PwmP0 *(VUSHORT*)0x07e0
#define PwmP2 *(VUSHORT*)0x07e1
                                         /* ADR:0x07e1: PWM pattern 3 2
#define PwmP4 *(VUSHORT*)0x07e2
                                        /* ADR:0x07e2: PWM pattern 5 4
#define PwmP6 *(VUSHORT*)0x07e3
                                        /* ADR:0x07e3: PWM pattern 7 6
#define PwmP8 *(VUSHORT*)0x07e4
                                         /* ADR:0x07e4: PWM pattern 9 8
#define PwmP10 *(VUSHORT*)0x07e5
                                           /* ADR:0x07e5: PWM pattern 11 10
#define PwmP12 *(VUSHORT*)0x07e6
                                           /* ADR:0x07e6: PWM pattern 12
#define PwmT0 *(VUSHORT*)0x07e7
                                        /* ADR:0x07e7: PWM timer 0
#define PwmT1 *(VUSHORT*)0x07e8
                                        /* ADR:0x07e8: PWM timer 1
#define PwmT2 *(VUSHORT*)0x07e9
                                         /* ADR:0x07e9: PWM timer 2
#define PwmT3 *(VUSHORT*)0x07ea
                                         /* ADR:0x07ea: PWM timer 3
#define PwmT4 *(VUSHORT*)0x07eb
                                         /* ADR:0x07eb: PWM timer 4
#define PwmT5 *(VUSHORT*)0x07ec
                                         /* ADR:0x07ec: PWM timer 5
#define PwmT6 *(VUSHORT*)0x07ed
                                         /* ADR:0x07ed: PWM timer 6
#define PwmT7 *(VUSHORT*)0x07ee
                                        /* ADR:0x07ee: PWM timer 7
#define PwmT8 *(VUSHORT*)0x07ef
                                         /* ADR:0x07ef: PWM timer 8
#define PwmT9 *(VUSHORT*)0x07f0
                                        /* ADR:0x07f0: PWM timer 9
#define PwmT10 *(VUSHORT*)0x07f1
                                           /* ADR:0x07f1: PWM timer 10
#define PwmT11 *(VUSHORT*)0x07f2
                                           /* ADR:0x07f2: PWM timer 11
                                                               */
                    /* ADR:0x07f3:
#define ISA0 *(VUSHORT*)0x07f4
                                         /* ADR:0x07f4: interrupt 0 address
#define ISA1 *(VUSHORT*)0x07f5
                                         /* ADR:0x07f5: interrupt 1 address
#define ISA2 *(VUSHORT*)0x07f6
                                         /* ADR:0x07f6: interrupt 2 address
#define ISA3 *(VUSHORT*)0x07f7
                                         /* ADR:0x07f7: interrupt 3 address
#define INTLVWR *(VUSHORT*)0x07f8
                                        /* ADR:0x07f8: interrupt level write
                                                                                              */
#define DivSet *(VUSHORT*)0x07f9
                                          /* ADR:0x07f9: counter divide set
                                                                                              */
                // bit. 0 : PCMASK
                // bit. A-B : division C out select
```

```
(00:normal, 01:div
                                                              10:normal, 11:div(00 01))
#define PCVS0 *(VUSHORT*)0x07fa
#define PCVS1 *(VUSHORT*)0x07fb
#define PCVS2 *(VUSHORT*)0x07fc
#define EIX *(VUSHORT*)0x07fd
#define DIX *(VUSHORT*)0x07fd
#define DIX *(VUSHORT*)0x07fd
#define DIX *(VUSHORT*)0x07fe
#define DIX *(VUSHORT*)0x07fd
 // -; /* ADR:0x07ff:
        Flags
               定数マクロ定義
 #define ZEROR 0 /* ADR:0x0000: (WREGBASE+000); Zero register(Low)
#define ONER 1 /* ADR:0x01ec: one value register ADDR = 080073D8 */
#define NONER -1 /* ADR:0x01ee: -1 value register ADDR = 080073DC */
              AMPTYPE:回転型/リニア型選択
                                                                                                                                                                               <V720> */
 #pragma AsicReg begin
#define LINEAR
                                     0x0001 /* 1 : リ ニ ア 型
        PAOSEQCMD: PaoSeqMcmd Interface Definition
                                                                                                                                                                       <V720> */
#define PAOPLSOUT 0x0020 /* IncPulse Output Request (Host CPU: KPX IPLSOUT REQUEST)
```

```
受 シーケンスのパルス出力回路初期化用) <V720> */
     POSETCMD: パルス 出力 回路初期 化要求
                                            */
換位置 に 0000h を強制セット要 求
                          /* 要 求 なし
#define POSETNOCMD 0x0000
                         /* パ ル ス 変 換位置 に 0000h を強制セット要 求
/* パ ル ス 変 換位置 に FFFFh を強制セット要 求
#define POSETCMD00 0x0001
#define POSETCMDFF 0x0002
                                               <V720> */
     BITIPRM
                         /* bit0:マイクロ分周機能使用選択
                                                                                    */
#define UPGDIVOUT 0x0001
                      equ
              0x0002
                                    ききききききききききききき
       eau
              0x0004
       equ
              0x0008
              0x0010
       equ
              0x0020
       eau
              0x0040
       eau
              0x0080
       equ
              0x0100
       eau
              0x0200
       equ
              0x0400
       equ
       eau
              0x0800
              0x1000
       equ
              0x2000
       equ
              0x4000
       equ
              0x8000
       eau
     BITDAT
                                                <V720> */
#define SERXERR
              0x0001
                         /* bit0 : Senc Receive Error
                        /* bit1 : Encoder Acc. Check Enable Flag
#define ACCCHKENA 0x0002
                      /* bit2 : 空
/* bit3 : 空
/* bit4 : 空
/* bit5 : 空
                                    ききき
              0x0004
       equ
              0x0008
       eau
              0x0010
       eau
              0x0020
       equ
```

```
/* bit6 : 空
/* bit7 : 空
/* bit8 : 空
/* bit9 : 空空
/* bitA : 空空
/* bitB : 空空
                 0 \times 0.040
        equ
                 0x0080
        equ
        eau
                 0x0100
                 0 \times 0200
        equ
        equ
                 0x0400
        eau
                 0x0800
                 0x1000
        equ
                           /* bitD : 空
/* bitE : 空
                 0x2000
        eau
                 0x4000
        eau
                           /* bitF :
                 0x8000
        equ
/*
      SGDM immidiate Definition
/*
      CSW (control select switch)
#define ICLR
                 0x0001
                           /* bit.0 : Integration clear bit
                           /* bit.1 : Voltage compensation select bit
#define ISEL
                 0x0002
                 0x0004
                           /* bit. 2 : ----
                           /* bit. 3 : ----
                 0x0008
#define OBSSEL
                   0x0008
                             /* bit.3 : Current Observer Select bit ; <V038>
                                                                                  < V076>
#define F1DSABL
                  0x0010
                             /* bit.4 : Notch filter1 Disable
#define F2DSABL
                  0x0020
                             /* bit. 5 : Notch filter2 Disable
#define LPFDSABL
                  0x0040
                             /* bit.6 : Low Pass filter1 Disable
#define LPFCDSABL 0x0080
                             /* bit.7 : Low Pass filter2 Disable
#define OVMSEL1
                  0x0100
                             /* bit.8 : Over modulation select(bit 8,9)
#define OVMSEL2
                   0x0200
                             /* bit. 9 : if bit8, 9 = 10 or 11 then OVMOD2
                            if bit8, 9 = 01
                                               then OVMOD1
#define OVMMOD
                   0x0400
                            /* bit. A: modulation modification enable
                           /* bit.B: 電 圧FB方 式 弱 め界磁選択
#define V FB
                 0x0800
                           /* bit.C : L di/dt cmp select(1:di/dt,0:def)
#define DIDTSEL
                  0x1000
        ANTIWU
                   0x2000
                             /* bit.D : anti-windup test
                           /* bit.D: 電 圧FB方 式 弱 め界磁選択2
#define V FB2
                 0x2000
                           /* bit.E: 飽 和 時 積 分停止
#define INT ST
                  0x4000
```

```
#define F3DSABL 0x8000
                           /* bit.F : Notch filter3 Disable
      CPORT read data
                           bit address 4a0h
               0x0001
                         /* bit.0 :
                         /* bit.1:
                0x0002
                         /* bit.2 :
                0x0004
#define RLOCK
               0x0008
                         /* bit.3 : Transer register lock status
                                                                               */
                         /* bit.4 : Base block bit
#define BB
               0x0010
                                                           */
/* status set
                         bit
                0x0004
                         /* bit. 2 :
                         /* bit.3 : D-axis integration limit status
#define DLIM
                0x0008
#define QLIM
               0x0008
                         /* bit.3 : Q-axis integration limit status
                0x0010
                         /* bit.4:
                         /* bit.5 : Torque Limit status
#define TLIM
                0x0020
#define IHOLD
                         /* bit.6 : Anti-windup test
               0x0040
                         /* bit.7:
               0x0080
     status clear
                         bit
                         /* bit.2 :
               0xfffb
                         /* bit.3 :
#define DLIMI
               0xfff7
               0xfff7
#define QLIMI
                         /* bit.3:
                0xffef
                         /* bit.4:
#define TLIMI
               0xffdf
                         /* bit.5:
#define IHOLDI
                         /* bit.6 : Anti-windup test
               0xffbf
// NON
               0xff7f
                         /* bit.7:
     static value
#define PI2
                         /* 90deg
               0x4000
                                                               */
#define PI23
                       /* 120deg
               0x5555
```