

第6章 SCU(System Control Unit)

6.1 機能・特徴

- ① CPU から制御可能な APB バスインターフェース(スレーブ)を持ち、各種レジスタの内容を読み書きすることができます。
- ② 1 チップシステムとしての出力信号（アドレス出力）をリセット時に入力極性とし、入力した信号をフリップフロップでラッチし動作モードを決定する機能を持ちます(リセットラッチ機能)。
- ③ システム制御用のレジスタを有します。
②の動作モード or 各種レジスタの設定により、動作モード切り替え信号、クロック停止制御信号、クロック周波数切り替え信号、ソフトリセット信号、リマップ機能、PClex エンドポイント割り込み機能、および顧客バージョン ID を持ちます。
- ④ 1 チップのアドレス信号に対してリセット時に双方向バッファの制御を行う端子を有します。




図 6-1 SCU 機能外略図

6.2 レジスタ概要

テストを含む動作モード、その他レジスタをシステム制御レジスタとして以下に記載します。
インターフェースとしては **APB32bit-I/F** にて実装します。

6.2.1 レジスタマップ

レジスタ空間としては、以下の **4Kbyte** 領域の割り当てとなります。

レジスタ空間：**4Kbyte System_REG** (**EFF8_6000~EFF8_7FFFH**)

また、**6.2.2** 章以降のアドレスオフセット値は **JL-086A** では以下の値とします。

Offset 値 (Base アドレス) : EFF8_6000H

6.2.2 レジスター一覧

表 6-1 レジスター一覧(1/2)

アドレス	レジスタ名	機能	R/W	操作可能 ビット単位	初期値
EFF8_6000H	SSPRO7_DVICE_ID	デバイス ID コードレジスタ	R	32bit	固定値 (0000_086AH)
EFF8_6004H	SSPRO7_SOFT_RST	ソフトリセットレジスタ	R/W	1bit	0000_0001H
EFF8_6008H	SSPRO7_CPU_HALT	PClex ブート制御レジスタ PClex_Endpoint レジスタとして"1H"を書き込むことで、CPUSS がブート動作を開始します。	R/W	1bit	0000_0001H ※ただし、PClex ブート時は 0000_0000H
EFF8_600CH	SSPRO7_CLK_EN	クロック制御用レジスタ	R/W	7bit	0000_007CH
EFF8_6010H	SSPRO7_CLK_SEL	クロック切り替えレジスタ I2C,DDR3,出力バスクロック制御用	R/W	6bit	0000_0001H
EFF8_6014H	SSPRO7_MODE	モード確認用レジスタ bit3-0 : 動作モード設定 bit5-4 : VECTOR 切り替え bit6 : CPU クロック周波数切り替え bit8-7 : OSC バッファーマード切り替え	R	9bit	リセット時の端子 状態に準ずる
EFF8_6018H	SSPRO7_REMAP	リマップ機能制御レジスタ bit0 : DDR リマップ bit1 : AXI-RAM リマップ ※上記は排他制御となります。 Bit1 は PClex ブートモード時のみ有効	R/W	2bit	リセット時の端子 状態に準ずる
EFF8_601CH	SSPRO7_PCIE_INT	PClex エンドポイント割り込みレジスタ	R/W	4bit	0000_0000H
EFF8_6020H	SSPRO7_PCIE_INTMSK	PClex エンドポイント割り込みマスクレジスタ	R/W	4bit	0000_000FH
EFF8_6024H	SSPRO7_PCIE_INTSEL	PClex 割り込み UDL-IF 選択レジスタ	R/W	5bit	0000_0000H
EFF8_6028H	SSPRO7_WDT_MODE	UDL-WDT リセット制御レジスタ	R/W	1bit	0000_0000H
EFF8_602CH	SSPRO7_5TBUF_EN	5V トレラントバッファースタンバイ制御レジスタ	R/W	4bit	0000_000FH
EFF8_6030H	Reserved	Reserved ※初期値のままご使用ください	R/W	-	0000_0000H
EFF8_6034H	SSPRO7_NMI_SET	ノン・マスカブル割り込み設定レジスタ	R/W	1bit	0000_0000H
EFF8_6038H	SSPRO7_INTSYS1_EN	周辺回路からの割り込み入力同期/非同期設定 1 レジスタ	R/W	32bit	0000_0000H
EFF8_603CH	SSPRO7_INTSYS2_EN	周辺回路からの割り込み入力同期/非同期設定 2 レジスタ	R/W	32bit	0000_0000H
EFF8_6040H	SSPRO7_VICIFSYN_EN	CPU-SS と割り込みコントローラ間の同期・非同期設定レジスタ	R/W	1bit	0000_0000H
EFF8_6044H	SSPRO7_PCIE_CLKSEL	PClex クロック選択レジスタ	R/W	1bit	0000_0000H
EFF8_6048H	SSPRO7_RESET_STATUS	リセットステータスレジスタ ※ステータスリードでレジスタの値は 0H に初期化する。	R	2bit	0000_0000H

表 6-2 レジスタ一覧(2/2)

アドレス	レジスタ名	機能	R/W	操作可能 ビット単位	初期値
EFF8_604CH	SSPRO7_UDLCNT	UDL(Network)の PRGSEL を制御するためのレジスタ “0” : UDL(Network)の PRGSEL = “0” “1” : UDL(Network)の PRGSEL = “1”	R/W	1bit	0000_0000H
EFF8_6050H	Reserved	Reserved ※初期値のままご使用ください	R/W	-	0000_0000H
EFF8_6054H	SSPRO7_CPUSS_TRIGINT	CTI モジュールからのクロストリガ割り込み要因レジスタ “1” : クロストリガ割り込み発生 “0” : 割り込みなし（リードクリア）	R	1bit	0000_0000H
EFF8_6058H	SSPRO7_GBETHER_CONT	GbEther モード設定レジスタ Bit12 : RGMII 転送クロック制御ビット Bit8 : RMII 転送モード設定ビット Bit5-4 : 通信速度設定ビット Bit3-0 : GbEther 通信モード設定ビット	R/W	8bit	0000_0000H
EFF8_605CH	SSPRO7_UDLINT_CONT	PCIEX に対する UDL 割り込み選択レジスタ Bit15-12 : PCIE_INTD_EP 出力選択 Bit11-8 : PCIE_INTC_EP 出力選択 Bit7-4 : PCIE_INTB_EP 出力選択 Bit3-0 : PCIE_INTA_EP 出力選択	R/W	16bit	0000_FFFFH
EFF8_6060H	SSPRO7_UDLINT_STATUS	UDL 割り込み要因レジスタ リードクリア	R	8bit	0000_0000H

6.3 レジスタ機能説明

本モジュールに搭載するレジスタ群の詳細説明を記載します。

6.3.1 SS_PRO7_DVICE_ID（JL-086A 用デバイス ID コードレジスタ）

JL-086A を識別するデバイス ID コードを示すレジスタです。

開発時に設定した固定値を読み出すことができます。




図 6-2 JL-086A 用デバイス ID コード レジスタ（SS_PRO7_DVICE_ID）

6.3.2 SS_PRO7_SOFT_RST（ソフトリセットレジスタ）

CPU-SS 用リセット制御レジスタです。

RESETSW（CPU-SS リセットレジスタ）は、初期値“1”で“0”書き込みだけが有効なレジスタです。




図 6-3 ソフトリセットレジスタ（SS_PRO7_SOFT_RST）

6.3.3 SSPRO7_CPU_HALT (PClex ブート制御レジスタ)

PClex ブートモードにおける、CPU のブート開始制御レジスタです。その他のブートモードにおいては、初期値“1H”となり、PClex ブートモード時は内部バスクロックの立ち上がりで“0H”となります。
“1B”のみ書き込み可能なレジスタで、“0B”書き込みは無視します。

		(R)		(R/W)		
		31		1	0	
レジスタ名	Reserve			CPU_HALT	アドレス Base+08H	初期値 0000_0001H
ビット位置	ビット名	意 味			初期値	
31:1	Reserve	リードオンリー リード時 ALL“0”を読み出す。			固定値 ALL“0”	
0	CPU_HALT	CPUSS の HALT 制御を行うことが出来るレジスタ。 “0” : HALT 状態 “1” : HALT 解除			“1”	

図 6-4 PClex ブート制御レジスタ (SSPRO7_CPU_HALT)

6.3.4 SSPRO7_CLK_EN（クロック制御用レジスタ）

JL-086A クロック制御用レジスタです。

下記記載の 7 モジュールのクロックを制御することが可能なレジスタです。

“0”書き込みでクロック供給、“1”書き込みでクロック停止の機能を持ちます。

レジスタ名	(R)		(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	(R/W)	アドレス Base+0CH	初期値 0000_007CH
	31	8	7	6	5	4	3	2	1	0		
	Reserve		Reserve	BUSCLK_OUT	USB	DDR3	GbEther	ADC	UDL Servo	UDL Net		

ビット位置	ビット名	意 味	初期値
31:8	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
7	Reserve	初期値 (“0”) のまま御使用ください。 ※PClex パワーダウンモードを制御するビットです。 “1”を書き込むことで、パワーダウン不可となります。	“0”
6	BUSCLK_OUT	外部端子 BUSCLK に供給するクロック制御レジスタ “0”：供給 “1”：停止	“1”
5	USB	USB に供給するクロック制御レジスタ “0”：供給 “1”：停止	“1”
4	DDR3	DDR3 に供給するクロック制御レジスタ “0”：供給 “1”：停止	“1”
3	GbEther	GbEther に供給するクロック制御レジスタ “0”：供給 “1”：停止	“1”
2	ADC	ADC に供給するクロック制御レジスタ “0”：供給 “1”：停止	“1”
1	UDL Servo	UDL サーボ機能に供給するクロック制御レジスタ “0”：供給 “1”：停止	“0”
0	UDL Net	UDL ネットワーク機能に供給するクロック制御レジスタ “0”：供給 “1”：停止	“0”

図 6-5 クロック制御用レジスタ（SSPRO7_CLK_EN）

6.3.5 SSPRO7_CLK_SEL (クロック切り替えレジスタ)

JL-086A クロック切り替えレジスタです。

下記記載の 3 箇所のクロックを切り替え制御することが可能なレジスタです。

												(R)	(R/W)				(R/W)	(R/W)							
												31	6				5	4	3	2		1	0		
レジスタ名												Reserve				OUT_CKSEL		DDR3_CKSEL		I2C_CKSEL		アドレス Base+10H		初期値 0000_0001H	

ビット位置	ビット名	意 味	初期値
31:6	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
5:4	OUT_CKSEL	外部バスクロック出力(BUSCLK)周波数モード変更レジスタ “00”：モード1 BUSCLK(125MHz)クロック選択 “01”：モード2 BUSCLK/2クロック選択 “10”：モード3 BUSCLK/4クロック選択 “11”：モード4 BUSCLK/8クロック選択	“00”
3:2	DDR3_CKSEL	DDR3 モード変更レジスタ “00”：モード1 転送速度 MIN(600Mbps) “01”：モード2 転送速度 MID(800Mbps) “10”：モード3 転送速度 MAX(1200Mbps) “11”：モード4 使用禁止	“00”
1:0	I2C_CKSEL	I2C クロック周波数切り替えレジスタ “00”：モード1 転送速度 MIN(周波数：8.57MHz) “01”：モード2 転送速度 MID(周波数：9.23MHz) “10”：モード3 転送速度 MAX(周波数：9.6MHz) “11”：モード4 使用禁止	“01”

6.3.7 SSPRO7_REMAP (リマップ機能制御レジスタ)

リマップ機能制御レジスタです。

DDR3 領域、AXI-RAM 領域をミラー領域としてブート領域に割り当てることが可能なレジスタです。
ただし上記領域を同時に制御することは出来ません(排他制御)。

レジスタ名	31 (R)		2 (R)	1 (R)	0 (R/W)	アドレス Base+18H	初期値 下記に記載
	Reserve			AXI-RAM REMAP	DDR_REMAP		

ビット位置	ビット名	意 味	初期値
31 : 2	Reserve	リードオンリー リード時 ALL "0" を読み出す。	固定値 ALL "0"
1	AXI-RAM REMAP	リードオンリー AXI-RAM 領域のリマップ状態モニタレジスタ。 PClex ブートモード時、"1" を読み出す。 その他ブートモード時、"0" を読み出す。 "1" : AXI-RAM のリマップ有効 AXI-RAM の 256KB 空間をミラー領域としてハイベクタ 領域に配置する。 "0" : AXI-RAM のリマップ無効	リセット 時の端子 状態に準 ずる ^{注1}
0	DDR_REMA P	DDR3 領域のリマップ制御レジスタ。 "1" : DDR3 のリマップ機能有効 DDR3 のメモリ領域の 128MB 空間をミラー領域として CSZ0 領域に配置する。 "0" : DDR3 のリマップ機能無効 ※ただし、PClex ブート時は書き込みを無視する。	"0"

図 6-8 リマップ機能制御レジスタ (SSPRO7_REMAP)

注 1. 端子状態(TMODE5-4)の詳細は、4.3 動作モード仕様 表 4-2 を参照してください。

6.3.8 SSPRO7_PCIE_INT (PClex エンドポイント割り込みレジスタ)

PClex のエンドポイント機能である、ルートコンプレックスに対する割り込み発行機能を実現します。本レジスタの各ビットに"1"を書き込むことでエンドポイント設定の PClex はルート側の PClex に対し割り込みを発行することが出来ます。

各割り込みは、6.3.9 SSPRO7_PCIE_INT_MASK レジスタにてマスク処理を行うことが出来ます。

レジスタ名	31	(R)	4	3	(R/W)	2	(R/W)	1	(R/W)	0	(R/W)	アドレス Base+1CH	初期値 0000_0000H
	Reserve			PCIE_INT D_EP	PCIE_INT C_EP	PCIE_INT B_EP	PCIE_INT A_EP						

ビット位置	ビット名	意 味	初期値
31 : 4	Reserve	リードオンリー リード時 ALL"0"を読み出す。	固定値 ALL"0"
3	PCIE_INTD_EP	PClex エンドポイント用割り込み発行レジスタ (INTD_EP) "1" : 割り込み発行("0"→"1"変化時のみ割り込み信号を生成) "0" : 割り込みレジスタクリア	"0"
2	PCIE_INTC_EP	PClex エンドポイント用割り込み発行レジスタ (INTC_EP) "1" : 割り込み発行("0"→"1"変化時のみ割り込み信号を生成) "0" : 割り込みレジスタクリア	"0"
1	PCIE_INTB_EP	PClex エンドポイント用割り込み発行レジスタ (INTB_EP) "1" : 割り込み発行("0"→"1"変化時のみ割り込み信号を生成) "0" : 割り込みレジスタクリア	"0"
0	PCIE_INTA_EP	PClex エンドポイント用割り込み発行レジスタ (INTA_EP) "1" : 割り込み発行("0"→"1"変化時のみ割り込み信号を生成) "0" : 割り込みレジスタクリア	"0"

図 6-9 PClex エンドポイント割り込みレジスタ (SSPRO7_PCIE_INT)

6.3.9 SSPRO7_PCIE_INTMSK (PClex エンドポイント割り込みマスクレジスタ)

本レジスタの各ビットに"1"を書き込むことで各割り込みは、6.3.8 SSPRO7_PCIE_INT レジスタにて設定した割り込みをマスク処理することが出来ます。

レジスタ名	(R)				(R/W)	(R/W)	(R/W)	(R/W)	アドレス Base+20H	初期値 0000_000FH
	31	4	3	2	1	0				
	Reserve				PCIE_INT D_MASK	PCIE_INT C_MASK	PCIE_INTB _MASK	PCIE_INTA _MASK		

ビット位置	ビット名	意 味	初期値
31 : 4	Reserve	リードオンリー リード時 ALL "0"を読み出す。	固定値 ALL "0"
3	PCIE_INTD_ MASK	PClex エンドポイント用割り込みマスクレジスタ (INTD_MASK) "1" : 割り込みマスク "0" : 割り込み有効	"1"
2	PCIE_INTC_ MASK	PClex エンドポイント用割り込みマスクレジスタ (INTC_MASK) "1" : 割り込みマスク "0" : 割り込み有効	"1"
1	PCIE_INTB_ MASK	PClex エンドポイント用割り込みマスクレジスタ (INTB_MASK) "1" : 割り込みマスク "0" : 割り込み有効	"1"
0	PCIE_INTA_ MASK	PClex エンドポイント用割り込みマスクレジスタ (INTA_MASK) "1" : 割り込みマスク "0" : 割り込み有効	"1"

図 6-10 PClex エンドポイント割り込みマスクレジスタ (SSPRO7_PCIE_INTMSK)

6.3.10 SSPRO7_PCIE_INTSEL (PClex 割り込みの UDL インターフェース選択レジスタ)

本レジスタの値により、モジュールに入力した PClex の割り込み信号 8 本を選択し、UDL(Servo)の内部入力信号 PCIE_INTA に入力します。また、ビット 4 の設定により、パルス or レベルの選択が出来ます。

	(R)						(R/W)		(R)	(R/W)			
	31	6				5	4	3	2	0			
レジスタ名	Reserve						INT_MODE	Reserve	PCIE_INTSEL		アドレス Base+24H	初期値 0000_0000H	

ビット位置	ビット名	意 味	初期値
31:6	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
5:4	INT_MODE	割り込み信号タイミング制御レジスタ。 “00”： 内部バスクロックの 8 クロック幅での出力 “10”： 内部バスクロックの 3 クロック幅での出力 “x1”： 割り込み信号スルー出力	“00”
3	Reserve	リードオンリー リード時“0”を読み出す。	固定値 “0”
2:0	PCIE_INTSEL	PClex 割り込み選択レジスタ “000”： PCIE_TLPEND_INT の接続 “001”： PCIE_X_GPO_0 の接続 “010”： PCIE_INTA_RC の接続 “011”： PCIE_INTB_RC の接続 “100”： PCIE_INTC_RC の接続 “101”： PCIE_INTD_RC の接続 “110”： PCIE_INTMSI_RC の接続 “111”： PCIE_MSG_INT_RC の接続	“000”

図 6-11 PClex 割り込みの UDL インターフェースレジスタ (SSPRO7_PCIE_INTSEL)

6.3.11 SPRO7_WDT_MODE (UDL-WDT リセット制御レジスタ)

UDL からの WDT エラーをトリガによるソフトリセット動作制御を選択するレジスタです。

		(R)																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																			</
--	--	-----	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	----

図 6-12 UDL-WDT リセット制御レジスタ (SPRO7_WDT_MODE)

6.3.12 SSPRO7_5TBUF_EN (5Vトレラントバッファースタンバイ制御レジスタ)

5Vトレラントバッファースタンバイ制御を実施出来るレジスタです。
 外部デバイス未接続時に、LSI内部に供給する信号レベルを制御するためのレジスタです。
 各レジスタ設定値が“1(スタンバイ)”の時、該当するUDL(Servo)の内部入力信号を“1”に固定^{注1}し、不定入力を防止する機能です。

		(R)	(R/W)	(R/W)	(R/W)	(R/W)	アドレス Base+2CH	初期値 0000_000FH
レジスタ名		31	4	3	2	1		
		Reserve		SYNCL_CNT	OC2_CNT	OC1_CNT	OV_CNT	

ビット位置	ビット名	意 味	初期値
31 : 4	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
3	SYNCL_CNT	SYNCL 端子スタンバイ制御レジスタ “1” : スタンバイ “0” : 通常	“1”
2	OC2_CNT	OC_2 端子スタンバイ制御レジスタ “1” : スタンバイ “0” : 通常	“1”
1	OC1_CNT	OC_1 端子スタンバイ制御レジスタ “1” : スタンバイ “0” : 通常	“1”
0	OV_CNT	OV 端子スタンバイ制御レジスタ “1” : スタンバイ “0” : 通常	“1”

図 6-13 5Vトレラントバッファースタンバイ制御レジスタ (SSPRO7_5TBUF_EN)

注 1 レジスタ設定値(BUF5T_EN[3:0])と I/O バッファの内部出力信号(Y1)の OR を UDL(Servo)の内部入力信号(SYNCL_I/OC_2/OC_1/OV)に入力します。

6.3.13 SSPRO7 NMI SET (CPUSS-FIQ(ノン・マスカブル割り込み)設定レジスタ)

CPUSS の FIQ（ノン・マスカブル割り込み）に対するマスク制御レジスタです。

	31	(R)	1	(R/W)	0
レジスタ名	Reserve			FIQ_CNT	

アドレス 初期値
 Base+34H 0000_0000H

図 6-14 CPUSS-FIQ(ノン・マスカブル割り込み)設定レジスタ (SSPRO7_NMI_SET)

6.3.14 SSPRO7 INTSYS1 EN (周辺回路からの割り込み入力同期・非同期設定 1 レジスタ)

CPUSS の割り込みコントローラに対する設定レジスタです。

64bit 割り込み入力端子に対する同期・非同期設定レジスタ（下位 32bit）です。

(R/W)

レジスタ名	<div style="display: flex; justify-content: space-between; align-items: center;"> 31 0 </div> <div style="border: 1px solid black; height: 40px; margin: 5px 0;"></div> <div style="text-align: center;">INTSYS1_EN</div>	アドレス Base+38H	初期値 0000_0000H
-------	---	------------------	-------------------

図 6-15 周辺回路からの割り込み入力同期・非同期設定 1 レジスタ (SSPRO7 INTSYS1 EN)

6.3.15 SSPRO7 INTSYS2 EN (周辺回路からの割り込み入力同期・非同期設定 2 レジスタ)

CPUSS の割り込みコントローラに対する設定レジスタです。

64bit 割り込み入力端子に対する同期・非同期設定レジスタ（上位 32bit）です。

(R/W)

31		0
レジスタ名	INTSYS2_EN	アドレス Base+3CH 初期値 0000_0000H

図 6-16 周辺回路からの割り込み入力同期・非同期設定 2 レジスタ (SSPRO7_INTSYS2_EN)

6.3.16 SPRO7_VICFSYN_EN (CPU-SS と割り込みコントローラ間の同期・非同期設定レジスタ)

CPUSS と割り込みコントローラ間の同期・非同期設定レジスタです。

レジスタ名	(R)		(R/W)	アドレス Base+40H	初期値 0000_0000H
	31	1	0		
	Reserve		VICFSYN_CNT		
ビット位置	ビット名	意 味		初期値	
31 : 1	Reserve	リードオンリー リード時 ALL"0"を読み出す。		固定値 ALL"0"	
0	VICFSYN_CNT	CPUSS と割り込みコントローラ間の同期・非同期設定 "0" : 非同期 "1" : 同期		"0"	

図 6-17 CPU-SS と割り込みコントローラ間の同期・非同期設定レジスタ (SSPRO7_VICFSYN_EN)

6.3.17 SSPRO7_PCIE_CLKSEL (PClex クロック選択レジスタ)

PCISS に対するクロック入力端子制御を切り替えるレジスタです。
PCISS に対するクロック入力として外部端子(差動クロック入力)と LSI 内部供給クロックを切り替えることが可能なレジスタです。




図 6-18 PClex クロック選択レジスタ (SSPRO7_PCIE_CLKSEL)

6.3.18 SSPRO7_RESET_STATUS（リセットステータスレジスタ）

リセットステータス確認用レジスタです。

本レジスタは、ソフトリセットの要因が **UDL WDT** エラートリガによるリセットか **SSPRO7_SOFT_RST** レジスタ制御によるリセットかを判別することが出来るレジスタです。

ステータスをリードすることにより、レジスタの値はクリアされます。

レジスタ名	(R)															アドレス Base+48H	初期値 0000_0000H
	31	Reserve										1	(R) 1	WDT_RST	0	(R) 0	SW_RST
ビット位置	ビット名		意 味														初期値
31:2	Reserve		リードオンリー リード時 ALL "0" が読み出される。														固定値 ALL "0"
1	WDT_RST		UDL WDT エラートリガによるリセット動作 "1" : リセット動作実行 "0" : リセット動作なし														"0"
0	SW_RST		SW リセットレジスタ制御によるリセット動作 "1" : リセット動作実行 "0" : リセット動作なし														"0"

図 6-19 リセットステータスレジスタ（SSPRO7_RESET_STATUS）

6.3.19 SSPRO7_UDLCNT（UDL 動作制御レジスタ）

UDL 動作制御レジスタです。

本レジスタは、UDL(Network)の内部入力信号 **PRGSEL** を制御するためのレジスタです。

	(R)															(R/W)		
	31														1	0		
レジスタ名	Reserve														UDLCNT	アドレス Base+4CH	初期値 0000_0000H	

ビット位置	ビット名	意 味	初期値
31:1	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
0	UDLCNT	PRGSEL 制御レジスタ “0” : UDL(Network)の PRGSEL = “0” “1” : UDL(Network)の PRGSEL = “1”	“0”

図 6-20 UDL 動作制御レジスタ（SSPRO7_UDLCNT）

6.3.20 SSPRO7_CPUSS_TRIGINT (CTI からのクロストリガ割り込み要因レジスタ)

CTI からのクロストリガ割り込み要因レジスタです。
本レジスタは、CTI からのクロストリガ割り込み要因を判断するための割り込み要因レジスタです。
ステータスをリードすることにより、レジスタの値をクリアします。

		(R)	(R)		
		31	1	0	
レジスタ名	Reserve			TRIGINT	アドレス 初期値 Base+54H 0000_0000H
ビット位置	ビット名	意 味			初期値
31:1	Reserve	リードオンリー リード時 ALL"0"を読み出す。			固定値 ALL"0"
0	TRIGINT	クロストリガ割り込み要因(リードクリア) "1" : 割り込み発生 "0" : 割り込みなし			"0"

図 6-21 CTI からのクロストリガ割り込み要因レジスタ (SSPRO7_CPUSS_TRIGINT)

6.3.21 SSPRO7_GBETHER_CONT (GbEther モードコントロール)

GbEther モード設定レジスタです。

本レジスタは、GbEther のモード設定を実施するためのレジスタです。

※GbEther を利用するに当たっては本レジスタ設定と GbEther 領域のレジスタ設定を実施する必要があります。設定に差異があった場合、不正動作となりますのでご注意ください。

	(R)	(R/W)	(R)	(R/W)	(R)	(R/W)	(R/W)					
	31	13	12	11	9	8	7	6	5	4	3	0
レジスタ名	Reserve			GB_CLKSEL	Reserve	GB_MODE	Reserve	GB_SPEED	GB_PHYMODE	アドレス Base+58H	初期値 0000_0000H	

ビット位置	ビット名	意 味	初期値
31 : 13	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
12	GB_CLKSEL	RGMII 転送時のクロック制御レジスタ “0”：データとクロックを同位相で出力する。 “1”：データに対しクロックが 125MHz クロックの 90°位相ずれで出力される。	“0”
11 : 9	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
8	GB_MODE	RMII 転送時の転送モード設定 “0”：半 2 重転送モード “1”：全 2 重転送モード ※“1”を設定してご使用ください	“0”
7:6	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
5:4	GB_SPEED	通信速度設定レジスタ GB_ETHER-SS への供給クロック選択信号 “00”：10Mbps “01”：100Mbps “10”：1Gbps	“00”
3:0	GB_PHYMODE	GB-ETHER 通信モード設定 “0h”：MII モード “1h”：RMII モード(REF_CLK を ETH_RXC 端子から入力) “9h”：RMII モード(REF_CLK を ETH_GTXC 端子へ出力) “Ah”：GMII モード “Bh”：RGMII モード その他：Reserve(設定禁止)	“0h”

図 6-22 GbEther モードコントロールレジスタ (SSPRO7_GBETHER_CONT)

6.3.22 SSPRO7_UDLINT_CONT (UDL-INT 接続選択)

PCI-ex エンドポイント割り込みに対する、UDL 割り込み選択レジスタです。

本レジスタは、UDL が出力する割り込み信号を選択し、PCI-ex のエンドポイント割り込みに接続が可能なレジスタです。

UDL からの割り込み 8 本と、SCU マクロで実装している、"SSPRO7_PCIE_INT (PClex エンドポイント割り込みレジスタ)" を設定されたレジスタ値で選択しそれぞれの割り込み信号に出力します。

	(R)	(R/W)	(R/W)	(R/W)	(R/W)		
	31	16	15	12	11	8 7 4 3 0	
レジスタ名	Reserve		PCI_EP_D_SEL	PCI_EP_C_SEL	PCI_EP_B_SEL	PCI_EP_A_SEL	
						アドレス Base+5CH	初期値 0000_FFFFH

ビット位置	ビット名	意 味	初期値
31 : 16	Reserve	リードオンリー リード時 ALL“0”を読み出す。	固定値 ALL“0”
15:12	PCI_EP_D_SEL	PCI_EX エンドポイント割り込み D に出力する割り込みを選択する。 4'h0 : UDL-INTA(Servo)を選択 4'h1 : UDL-INTB(Servo)を選択 4'h2 : UDL-INTC(Servo)を選択 4'h3 : UDL-INTN(Servo)を選択 4'h4 : UDL-INT1(Servo)を選択 4'h5 : UDL-INT2(Servo)を選択 4'h6 : UDL-M3_INT0(Network)を選択 4'h7 : UDL-M3_INT1(Network)を選択 4'h8 : Servo 割り込みのすべての OR 4'h9 : Network 割り込みのすべての OR その他 : SSPRO7_PCIE_INT (PClex エンドポイント割り込みレジスタ)	“Fh”
11:8	PCI_EP_C_SEL	PCI_EX エンドポイント割り込み C に出力する割り込みを選択する。 選択ビットは上記と同じ。	“Fh”
7:4	PCI_EP_B_SEL	PCI_EX エンドポイント割り込み B に出力する割り込みを選択する。 選択ビットは上記と同じ。	“Fh”
3:0	PCI_EP_A_SEL	PCI_EX エンドポイント割り込み A に出力する割り込みを選択する。 選択ビットは上記と同じ。	“Fh”

図 6-23 UDL_INT 接続選択レジスタ (SSPRO7_UDLINT_CONT)

6.3.23 SSPRO7_UDLINT_STATUS (UDL-INT 割り込み要因レジスタ)

UDL_INT の割り込み要因レジスタです。
本レジスタは、UDL からの割り込み要因を判断するための割り込み要因レジスタです。
ステータスをリードすることにより、レジスタの値をクリアします。




図 6-24 UDL-INT 割り込み要因レジスタ (SSPRO7_UDLINT_STATUS)