```
*/
/*
 MprgStruct.h: Mercury Micro Program Registers definition
                         */
*/
2014.02.19 : Made by Excel Macro
/*
#include "Basedef.h"
#include "SvIpAccess.h"
/*
/*
 defines for Micro program
Major Constant Values
#define ZEROR
    0x000000000
#define ONER
     0x00000001
                     */
#define NONER
    0xffffffff
```

```
ServoIP Memory Mans
#define SVIP TOP ADR 0x600 /* H/W \vee
             ジ ス タ 先 頭アドレス
#define SVIP_AXIS_SIZE 0x100 /* 1軸 当 た り の 使用領域
degree value
#define PI2
     16384
        /* 90deg
#define PI23
     21845
       /* 120deg
AMPTYPE:回転型/リニア型選択
#define ROTARY
     0x0000
         /* 同 転型
     0x0001
         /* リ ニ ア型
#define LINEAR
/* PAOSEQCMD: PaoSegMcmd Interface Definition
#define PAONOCMD 0x0000
        /* No Command
                (Host CPU: KPX PAOSEQ NOCMD)
        /* IncPulse Output Request (Host CPU:KPX IPLSOUT REQUEST)
#define PAOPLSOUT 0x0020
/* POSETCMD: パルス 出力 回 路初 期 化 要 求
                      (絶対値授受シーケンスのパルス出力回路初期化用)
/* 要 求 なし
#define POSETNOCMD 0x0000
         /* パ ル ス 変 換位置 に 0000h を強制セット要 求
#define POSETCMD00 0x0001
         /* パ ル ス 変 換位置 に FFFFh を強制セット要 求
#define POSETCMDFF 0x0002
```

```
CPORT read data
//;--
          0x0001
                   /* bit. 0 : --Reserve--
//;--
         0x0002
                   /* bit.1 : --Reserve--
                                                        */
//;--
         0 \times 0004
                   /* bit. 2 : --Reserve--
                                                        */
#define RLOCK 0x0008
                      /* bit. 3 : Transer register lock status
#define BB
             0x0010
                       /* hit.4: Base block bit
//add tanaka21, 2013, 10, 28
                   /* bit. 0 : --Reserve--
//;--
         0 \times 0001
//;--
                    /* bit.1 : --Reserve--
         0x0002
                                                        */
//;--
         0 \times 0004
                    /* bit.2 : --Reserve--
#define RLOCK1
            0x0008
                     /* bit.3 : Transer register lock status
#define BB1
             0x0010
                       /* bit.4: Base block bit
//;--
                   /* bit.5 : --Reserve--
         0x0020
//;--
         0x0040
                   /* bit.6 : --Reserve--
                   /* bit.7 : --Reserve--
//;--
         0x0080
//;--
                   /* bit.8 : --Reserve--
         0x0100
//;--
         0x0200
                    /* bit. 9 : --Reserve--
//;--
                    /* bit. 10: --Reserve--
         0x0400
#define RLOCK2
             0x0800 /* bit.11: Transer register lock status
#define BB2
             0 \times 1000
                      /* bit. 12: Base block bit
//;--
         0x2000
                    /* bit. 13: --Reserve--
//;--
         0x4000
                   /* bit. 14: --Reserve--
//;--
         0x8000
                   /* bit. 15: --Reserve--
status set
/* bit.0 : --Reserve--
//;--
          0x0001
//;--
                    /* bit.1 : --Reserve--
         0x0002
         0x0004
                    /* bit.2 : --Reserve--
#define DLIM
             0x0008
                      /* bit.3 : D-axis integration limit status
#define QLIM
             0x0008
                      /* bit. 3 : Q-axis integration limit status
//;--
         0x0010
                   /* bit. 4 : --Reserve--
#define TLIM
             0x0020
                   /* bit.5 : Torque Limit status
#define IHOLD
            0x0040
                      /* bit.6 : Anti-windup test
```

```
//;--
          0x0080
                     /* bit. 7 : --Reserve--
                                                             */
//add tanaka21, 2013, 10, 28
                     /* bit.0 : --Reserve--
          0x0001
//;--
          0 \times 0002
                      /* hit.1 : --Reserve--
                                                             */
//;--
          0x0004
                      /* bit. 2 : --Reserve--
#define DLIM1
             0x0008
                         /* bit.3 : D-axis integration limit status
                                                                          */
#define QLIM1
             0x0008
                         /* bit. 3 : Q-axis integration limit status
//;--
          0x0010
                      /* bit. 4 : --Reserve--
#define TLIM1
                         /* bit.5 : Torque Limit status
              0x0020
#define IHOLD1
                0 \times 0.040
                         /* bit.6 : Anti-windup test
//;--
          0x0080
                      /* bit. 7 : --Reserve--
                                                             */
//;--
          0x0100
                     /* bit.8 : --Reserve--
//;--
          0x0200
                     /* bit. 9 : --Reserve--
//;--
                      /* bit. 10: --Reserve--
          0x0400
#define DLIM2
             0x0800
                        /* bit. 11: D-axis integration limit status
#define QLIM2
             0x0800
                         /* bit.11: Q-axis integration limit status
                      /* bit. 12: --Reserve--
//;--
          0x1000
#define TLIM2
             0x2000
                        /* bit. 13: Torque Limit status
#define IHOLD2
                0x4000
                         /* bit.14: Anti-windup test
//;--
          0x8000
                      /* bit. 15: --Reserve--
*/
     status clear
//;--
          0xfffe
                     /* bit. 0 : --Reserve--
//:--
                     /* bit.1 : --Reserve--
           0xfffd
                                                             */
                     /* bit. 2 : --Reserve--
           0xfffb
#define DLIMI 0xfff7
                        /* bit. 3 : D-axis integration limit status
#define QLIMI
             0xfff7
                         /* bit. 3 : Q-axis integration limit status
                      /* bit. 4 : --Reserve--
//;--
          0xffef
#define TLIMI
                        /* bit.5 : Torque Limit status
             0xffdf
#define IHOLDI
                         /* bit.6 : Anti-windup test
                0xffbf
                                                                     */
//;--
          0xff7f
                     /* bit. 7 : --Reserve--
                                                             */
//add tanaka21, 2013, 10, 28
          0xfffe
                     /* bit. 0 : --Reserve--
//;--
                                                             */
//;--
          0xfffd
                     /* bit.1 : --Reserve--
```

```
//;--
          0xfffb /* bit.2: --Reserve--
#define DLIMI1
               0xfff7 /* bit.3 : D-axis integration limit status
                                                                          */
#define QLIMI1
               0xfff7
                        /* bit.3 : Q-axis integration limit status
          0xffef
                   /* bit.4 : --Reserve--
                      /* bit.5 : Torque Limit status
#define TLIMI1
               0xffdf
#define IHOLDI1
              0xffbf
                        /* bit.6 : Anti-windup test
//;--
          0xff7f
                    /* bit.7 : --Reserve--
//;--
          0xfeff
                    /* bit.8 : --Reserve--
//;--
                    /* bit.9 : --Reserve--
          0xfdff
          0xfbff
                     /* bit. 10: --Reserve--
#define DLIMI2
               0xf7ff /* bit. 11: D-axis integration limit status
#define QLIMI2
               0xf7ff
                        /* bit. 11: Q-axis integration limit status
                   /* bit. 12: --Reserve--
          0xefff
                       /* bit. 13: Torque Limit status
#define TLIMI2
               0xdfff
#define IHOLDI2
              0xbfff
                        /* bit.14: Anti-windup test
                  /* bit.15: --Reserve--
          0x7fff
/* CSW (Control Select Switch)
/* bit.0 積 分 リ ミ ッ ト 時 処理 : ホ ールド (0 ) / クリア(1 )
#define ICLR
              0 \times 0001
                        /* bit.1 Ld/Lq補 償 : 電流F B (0) /電流指 令 (1)
#define ISEL
              0x0002
//:--
          0x0004 /* bit. 2 --Reserve--
#define OBSSEL
                        /* bit. 3 Current Observer Select bit
               0x0008
#define F1DSABL
               0x0010
                          /* bit. 4 Notch filter1 Disable
#define F2DSABL
               0x0020
                          /* bit. 5 Notch filter2 Disable
#define LPFDSABL
                         /* bit.6 Low Pass filter1 Disable
               0x0040
#define LPFCDSABL 0x0080
                          /* bit. 7 Low Pass filter2 Disable
#define OVMSEL1
               0x0100
                          /* bit.8 if bit8.9 = 01 then 0VMOD1
                         /* bit. 9 if bit8, 9 = 10 or 11 then 0VMOD2
#define OVMSEL2
               0x0200
#define OVMMOD
                          /* bit. 10 modulation modification enable
               0x0400
#define V FB
              0x0800
                        /* bit.11 電 圧F B 方 式 弱 め界磁選択
#define DIDTSEL
               0x1000
                         /* bit. 12 L di/dt cmp select(1:di/dt, 0:def)
                        /* bit.13 電 圧F B 方 式 弱 め界磁選択2
#define V FB2
              0x2000
#define INT ST
                         /* bit.14 飽 和 時 積 分停止
               0x4000
#define F3DSABL
               0x8000
                          /* bit.15 Notch filter3 Disable
```

```
/* CSW2 (Control Select Switch2)
#define F4DSABL 0x0001 /* bit. 0 Notch filter4 Disable
#define F5DSABL 0x0002
                   /* bit.1 Notch filter5 Disable
                                                      */
#define F6DSABL 0x0004 /* bit.2 Notch filter6 Disable
                                                      */
                /* bit.3 --Reserve--
//;--
        0x0008
//;--
        0x0010
                /* bit.4 --Reserve--
//;--
        0x0020
                /* bit. 5 --Reserve--
//;--
        0x0040
                /* bit.6 --Reserve--
//;--
        0x0080
                /* bit. 7 -- Reserve--
//;--
                /* bit.8 --Reserve--
        0x0100
//;--
        0x0200
                /* bit.9 --Reserve--
//;--
        0x0400
                /* bit. 10 --Reserve--
//;--
        0x0800
              /* bit.11 --Reserve--
//;--
        0x1000
                /* bit. 12 -- Reserve--
//;--
                /* bit.13 --Reserve--
        0x2000
//;--
        0x4000
              /* bit. 14 --Reserve--
//;--
        0x8000
                /* bit. 15 -- Reserve--
/* ビットパラメータ (初期化時セットCPU→ASIC)
#define UPGDIVOUT 0x0001 /* bit.0 マ イ ク ロ 分 周 機能使用選択
              /* bit.1 --Reserve--
//;--
        0x0002
                                             */
//;--
        0 \times 0004
                /* bit. 2 --Reserve--
                                             */
//;--
        0x0008
                /* bit.3 --Reserve--
//;--
        0x0010
              /* bit.4 --Reserve--
//;--
                /* bit.5 --Reserve--
        0x0020
//;--
                /* bit.6 --Reserve--
        0x0040
//;--
        0x0080
                /* bit.7 --Reserve--
//;--
        0x0100
                /* bit.8 --Reserve--
//;--
        0x0200
                /* bit.9 --Reserve--
//;--
        0x0400
                /* bit. 10 --Reserve--
```

```
//;--
        0x0800
                /* bit. 11 --Reserve--
//;--
        0x1000
                /* bit. 12 --Reserve--
//;--
        0x2000
                /* bit.13 --Reserve--
//;--
        0x4000
                /* hit. 14 -- Reserve--
//;--
        0x8000
                /* bit. 15 -- Reserve--
*/
#define SERXERR 0x0001
                    /* bit. 0 Senc Receive Error
#define ACCCHKENA 0x0002
                    /* bit.1 Encoder Acc. Check Enable Flag
                /* bit. 2 --Reserve--
//;--
        0 \times 0004
//;--
                /* bit.3 --Reserve--
        0x0008
//;--
        0x0010
                /* bit. 4 --Reserve--
//;--
        0x0020
                /* bit.5 --Reserve--
//;--
                /* bit.6 --Reserve--
        0x0040
//;--
        0x0080
                /* bit.7 --Reserve--
//;--
                /* bit.8 --Reserve--
        0x0100
//;--
        0x0200
                /* bit.9 --Reserve--
//;--
        0x0400
                /* bit. 10 --Reserve--
//;--
        0x0800
                /* bit.11 --Reserve--
//;--
        0x1000
                /* bit. 12 --Reserve--
//;--
        0x2000
                /* bit.13 --Reserve--
//;--
        0x4000
                /* bit. 14 --Reserve--
//;--
        0x8000
                /* bit. 15 -- Reserve--
/*
    Work Register: WREGBASE address = 08007000h
/*
/*
Axis information register
                                            */
```

```
typedef struct AXIS INFO {
 LONG AxisNum;
                   /* 0xC0007000 : 制 御 軸数
AXIS INFO;
      32 bit registers
typedef struct ACRV {
                    /* 0xC0007000 : ACRd Integral
  DWREG IdIntgl;
                     /* 0xC0007004 : ACRq Integral
  DWREG IqIntgl;
  DWREG VdFi1;
                     /* 0xC0007008 : ACRd Filter Output
                    /* 0xC000700C : ACRg Filter Output
  DWREG VaFil;
 ACRV;
     16 bit registers
                                                          */
typedef struct _STSFLG {
  SHORT BbSetW;
                     /* 0xC0007010 : soft BB set(BBSET)
  SHORT F1tStsW;
                     /* 0xC0007012 : fault status(FLTIN)
                     /* 0xC0007014 : controll flag/status(CTSTR, CTSTW)
  SHORT CtrlStsRW;
  SHORT CNTSTS;
                     /* 0xC0007016 : counter status(FBCSTS)
                     /* 0xC0007018 : full closed counter status(FCCST)
  SHORT FccStsMon;
                     /* 0xC000701A: 積 分 飽 和 フラグ
 SHORT IntglFlg;
 STSFLG;
     voltage FF
typedef struct _VCMPV {
                   /* 0xC000701C : Ld * omega
  SHORT LdC;
  SHORT LqC;
                   /* 0xC000701E : Lq * omega
 SHORT MagC;
                   /* 0xC0007020 : Phi * omega
                     /* 0xC0007022 : Vd output voltage
  SHORT VdOut;
  SHORT VaOut;
                     /* 0xC0007024 : Vq output voltage
                     /* 0xC0007026 : Vd compensation data
  SHORT VdComp;
```

```
SHORT VaComp;
                     /* 0xC0007028 : Vg compensation data
 SHORT VuOut;
                     /* 0xC000702A : vu output data (to PWM)
 SHORT VvOut;
                     /* 0xC000702C : vv output data (to PWM)
                     /* 0xC000702E : vw output data (to PWM)
 SHORT VwOut;
 SHORT VdRef;
                     /* 0xC0007030 : vdref
 SHORT VqRef;
                     /* 0xC0007032 : vgref
                                                                */
                     /* 0xC0007034: 電 圧 指 令 ベ クトル最大値(8 192*1.27)
 SHORT Vmax2;
                   /* 0xC0007036: 電 圧 指 令 ベクトル(√(VdOut^2+VgOut^2))
 SHORT V12;
} VCMPV;
     trigonometric function value
typedef struct _SINTBL {
                   /* 0xC0007038 : sin theta
 SHORT SinT;
 SHORT CosT;
                   /* 0xC000703A : cos theta
                     /* 0xC000703C : sin(theta + 2pi/3)
 SHORT SinT2;
 SHORT CosT2;
                     /* 0xC000703E : cos(theta + 2pi/3)
                     /* 0xC0007040 : sin(theta - 2pi/3)
 SHORT SinT3;
                     /* 0xC0007042 : cos(theta - 2pi/3)
 SHORT CosT3;
 SINTBL;
     A/D Stop Error detect
typedef struct ADSTOP
                     /* 0xC0007044 :
 SHORT ADRst;
 SHORT ADERRCNT;
                     /* 0xC0007046 : ASIC AD Error Counter
 SHORT IRIUP;
                     /* 0xC0007048 : Previous IRIU
 SHORT IRIUCNT;
                     /* 0xC000704A : same IRIU counter
                     /* 0xC000704C : Previous IRIV
 SHORT IRIVP;
                     /* 0xC000704E : same IRIV counter
 SHORT IRIVCNT;
ADSTOP;
     CPU I/F Data
                                                         */
```

```
typedef struct _ADINV {
 SHORT IuOffsetIn;
                       /* 0xC0007050 : A/D transfer offset for iu
                      /* 0xC0007052 : A/D transfer offset for iv
 SHORT IvOffsetIn;
 SHORT KcuIn;
                     /* 0xC0007054 : A/D transfer gain for iu
 SHORT KcvIn;
                     /* 0xC0007056 : A/D transfer gain for iv
                   /* 0xC0007058 : Id reference
 SHORT IdIn;
 SHORT IaIn;
                   /* 0xC000705A : Ig reference
                     /* 0xC000705C : PHA input
 SHORT PhaseHIn;
 SHORT VelIn;
                     /* 0xC000705E : VEL input
   voltage compensation
 SHORT VdRefIn;
                     /* 0xC0007060 : vdref input
                     /* 0xC0007062 : vqref input
 SHORT VqRefIn;
     Torque Limit
                                                         */
 SHORT TLimPIn;
                     /* 0xC0007064 : +tlim
                     /* 0xC0007066 : -tlim
 SHORT TLimMIn;
ADINV;
   static variable
                                                           */
typedef struct _INTADP {
 SHORT Kcu; /* 0xC0007068 : A/D transfer gain for iu
               /* 0xC000706A : A/D transfer gain for iv
 SHORT Kcv;
   for over modulation
                   /* 0xC000706C : Over modulation gain/offset
 SHORT Kmod;
 SHORT Kvv;
                   /* 0xC000706E : AVR
                   /* 0xC0007070 : Current conversion Gain
 SHORT Kc;
 SHORT Ld;
                   /* 0xC0007072 : d axis Inductance
 SHORT Lq;
                   /* 0xC0007074 : q axis Inductance
```

```
SHORT Mag;
                  /* 0xC0007076 : Magnetic flux (Phi)
SHORT KdP;
                   /* 0xC0007078 : d axis propotion gain (PI control)
SHORT KaP;
                  /* 0xC000707A : g axis propotion gain (PI control)
                  /* 0xC000707C : d axis integral time (gain)
SHORT KdI;
                  /* 0xC000707E : q axis integral time (gain)
SHORT KqI;
SHORT VdLim;
                    /* 0xC0007080 : d axis integral limit
                    /* 0xC0007082 : q axis integral limit
SHORT VaLim;
SHORT KvvIn;
                     /* 0xC0007084 : Voltage Compasation gain
                      /* 0xC0007086 : On delay change level
SHORT OnDelavLv1;
SHORT Tfil;
                  /* 0xC0007088 : Filter time constant
SHORT Vmax;
                   /* 0xC000708A : voltage limit data (Vmax^2)
SHORT OnDelayComp;
                       /* 0xC000708C : On-delay compensation
SHORT CtrlSw;
                    /* 0xC000708E : Control Flag
USHORT CrFreg;
                      /* 0xC0007090 : carrier freq reference(change while BB)
SHORT Ctr1Sw2;
                     /* 0xC0007092 : Control Flag2
SHORT Dummv0;
                     /* 0xC0007094 : for Alignment
                                                       */
    notch1
SHORT Kf11;
                  /* 0xC0007096 :
SHORT Kf12;
                   /* 0xC0007098 :
SHORT Kf13;
                  /* 0xC000709A :
SHORT Kf14;
                   /* 0xC000709C :
    notch2
                                                        */
SHORT Kf21;
                   /* 0xC000709E :
SHORT Kf22;
                  /* 0xC00070A0 :
SHORT Kf23;
                   /* 0xC00070A2 :
SHORT Kf24;
                   /* 0xC00070A4 :
                                                       */
    notch3
SHORT Kf31;
                   /* 0xC00070A6 :
SHORT Kf32;
                   /* 0xC00070A8 :
SHORT Kf33;
                  /* 0xC00070AA :
SHORT Kf34;
                   /* 0xC00070AC :
```

```
*/
     notch4
                   /* 0xC00070AE :
 SHORT Kf41;
 SHORT Kf42;
                   /* 0xC00070B0 :
                   /* 0xC00070B2 :
 SHORT Kf43;
 SHORT Kf44;
                   /* 0xC00070B4 :
   notch5
                                                        */
 SHORT Kf51;
                   /* 0xC00070B6 :
 SHORT Kf52;
                   /* 0xC00070B8 :
 SHORT Kf53;
                   /* 0xC00070BA :
 SHORT Kf54;
                   /* 0xC00070BC :
  notch6
                                                        */
 SHORT Kf61;
                   /* 0xC00070BE :
 SHORT Kf62;
                   /* 0xC00070C0 :
                                                              */
 SHORT Kf63;
                   /* 0xC00070C2 :
                   /* 0xC00070C4 :
 SHORT Kf64;
  LPF
 SHORT TLpf;
                   /* 0xC00070C6 : LPF1 gain
                     /* 0xC00070C8 : LPF2 gain
 SHORT TLpf2;
 SHORT MotResist;
                       /* 0xC00070CA : Moter resistance(r1/I BASE*V BASE)
                                                                                    */
 SHORT OnDelaySlope;
                      /* 0xC00070CC : Dead-time comp. gain
 SHORT L dIdt;
                     /* 0xC00070CE :
                                                                */
                     /* 0xC00070D0 : FCCST Reset(for TEST)
 SHORT FccRst;
 SHORT Dummy;
                     /* 0xC00070D2 : for Alignment
INTADP;
     Current Loop Control Data
                                                                */
```

```
typedef struct INTADV {
 SHORT IuOffset;
                      /* 0xC00070D4 : A/D transfer offset for iu
                                                                               */
 SHORT IvOffset;
                      /* 0xC00070D6 : A/D transfer offset for iv
                      /* 0xC00070D8: iu input data (from A/D)
 SHORT IuInData;
                                                                             */
                      /* 0xC00070DA : iv input data (from A/D)
 SHORT IvInData;
                      /* 0xC00070DC : Id Input
 SHORT IdInData;
                                                                     */
                      /* 0xC00070DE : Ig Input
 SHORT IgInData;
                                                                     */
                        /* 0xC00070E0 : Carrier freq Now
 USHORT CrFreqW;
 SHORT IuOut;
                      /* 0xC00070E2 : Iu reference(for dead-time cmp)
 SHORT IvOut;
                      /* 0xC00070E4 : Iv reference(for dead-time cmp)
                                                                                 */
                    /* OxCOOO70E6 : V1 ( = SQRT (VdOut^2+VgOut^2) )
 SHORT V1;
                      /* 0xC00070E8 : Central voltage
 SHORT Vcent;
                      /* 0xC00070EA : for Alignment
 SHORT Dummv1;
     for LPF
                                                         */
 DWREG IqOut1Lpf;
                        /* 0xC00070EC : LPF1 Output (Low)
 DWREG IgOut2Lpf;
                        /* 0xC00070F0 : LPF2 Output (Low)
                      /* 0xC00070F4 : Ig Reference after limit
 SHORT IqRef;
                                                                             */
 SHORT TLimP;
                      /* 0xC00070F6 : +tlim
 SHORT TLimM;
                      /* 0xC00070F8 : -t1im
     for monitor
                                                           */
 SHORT IaMon;
                      /* 0xC00070FA : IQ monitor
                                                                       */
 SHORT IdDataP;
                      /* 0xC00070FC :
                                                                 */
 SHORT IgDataP;
                      /* 0xC00070FE :
                                                                 */
                      /* 0xC0007100 : 機 械 角 →
 SHORT KEangle;
                      /* 0xC0007102 : for Alignment
 SHORT Dummv2;
 DWREG IdLfil;
                      /* 0xC0007104 : L(di/dt)フ ィ ルタ
 DWREG IqLfil;
                      /* 0xC0007108 :
                                                                 */
```

```
for axis q monitor
                                             乱乱
                    /* 0xC000710C : g軸
SHORT InDistIn;
                                                 トルク入力
                    /* 0xC000710E : g軸
SHORT IgDist;
                                                 トルク
                                         雷
                                                    令
SHORT IgMonFil;
                    /* 0xC0007110 : a軸
                                                        干
                    /* 0xC0007112 : q軸
                                         電流指令
                                                              乱 トルク 加 算後)
SHORT IgOfRef;
    for notch filter1
DWREG IgOut1L;
                    /* 0xC0007114 : filter1 output (Low)
DWREG IgOut1PL;
                    /* 0xC0007118 : filter1 output 1delay(Low)
DWREG IgOut1PPL;
                      /* 0xC000711C : filter1 output 2delay(Low)
DWREG IaIn1PL;
                    /* 0xC0007120 : filter1 input 1delay(Low)
DWREG IqIn1PPL;
                    /* 0xC0007124 : filter1 input 2delay(Low)
SHORT IQ01;
                  /* 0xC0007128 : filter1 output(short type)
SHORT Dummv3;
                    /* 0xC000712A : for Alignment
                      /* 0xC000712C : filter1 output buffer (Low)
DWREG IgOut1BufL;
    for notch filter2
                                                          */
DWREG IqOut2L;
                    /* 0xC0007130 : filter2 output (Low)
DWREG IgOut2PL;
                    /* 0xC0007134 : filter2 output 1delay(Low)
DWREG IgOut2PPL;
                      /* 0xC0007138 : filter2 output 2delay(Low)
                    /* 0xC000713C : filter2 input 1delay(Low)
DWREG IqIn2PL;
DWREG IgIn2PPL;
                    /* 0xC0007140 : filter2 input 2delay(Low)
SHORT IQ02;
                  /* 0xC0007144 : filter2 output (short type)
                    /* 0xC0007146 : for Alignment
SHORT Dummv4;
DWREG IgOut2BufL;
                      /* 0xC0007148 : filter2 output buffer (Low)
    for notch filter3
                                                          */
DWREG IgOut3L;
                    /* 0xC000714C : filter3 output (Low)
DWREG IgOut3PL;
                    /* 0xC0007150 : filter3 output 1delay(Low)
DWREG IgOut3PPL;
                      /* 0xC0007154 : filter3 output 2delay(Low)
DWREG IgIn3PL;
                    /* 0xC0007158 : filter3 input 1delay(Low)
DWREG IqIn3PPL;
                    /* 0xC000715C : filter3 input 2delay(Low)
```

```
/* 0xC0007160 : filter3 output(short type)
SHORT IqOut3;
SHORT Dummv5;
                     /* 0xC0007162 : for Alignment
DWREG IgOut3BufL;
                       /* 0xC0007148 : filter3 output buffer(Low)
    for notch filter4
                                                            */
                     /* 0xC0007164 : filter4 output (Low)
                                                                          */
DWREG IgOut4L;
DWREG IgOut4PL;
                     /* 0xC0007168 : filter4 output 1delay(Low)
                      /* 0xC000716C : filter4 output 2delay(Low)
DWREG IgOut4PPL;
DWREG IqIn4PL;
                     /* 0xC0007170 : filter4 input 1delay(Low)
DWREG IaIn4PPL;
                    /* 0xC0007174 : filter4 input 2delay(Low)
SHORT IQO4;
                   /* 0xC0007178 : filter4 output(short type)
SHORT Dummy6;
                    /* 0xC000717A : for Alignment
                      /* 0xC000717C : filter4 output buffer (Low)
DWREG IgOut4BufL;
    for notch filter5
                                                            */
DWREG IgOut5L;
                     /* 0xC0007180 : filter5 output (Low)
DWREG IgOut5PL;
                     /* 0xC0007184 : filter5 output 1delay(Low)
DWREG IgOut5PPL;
                      /* 0xC0007188 : filter5 output 2delay(Low)
                    /* 0xC000718C : filter5 input 1delay(Low)
DWREG IqIn5PL;
DWREG IgIn5PPL
                    /* 0xC0007190 : filter5 input 2delay(Low)
SHORT IQ05;
                   /* 0xC0007194 : filter5 output(short type)
SHORT Dummy7;
                    /* 0xC0007196 : for Alignment
DWREG IqOut5BufL;
                       /* 0xC0007198 : filter5 output buffer (Low)
    for notch filter6
                                                            */
DWREG IgOut6L;
                     /* 0xC000719C : filter6 output (Low)
DWREG IgOut6PL;
                     /* 0xC00071A0 : filter6 output 1delay(Low)
DWREG IgOut6PPL;
                      /* 0xC00071A4 : filter6 output 2delay(Low)
                     /* 0xC00071A8 : filter6 input 1delay(Low)
DWREG IqIn6PL;
DWREG IgIn6PPL;
                     /* 0xC00071AC : filter6 input 2delay(Low)
                     /* 0xC00071B0 : filter6 output(short type)
SHORT IqOut6;
                     /* 0xC00071B2 : for Alignment
SHORT Dummy8;
DWREG IgOut6BufL;
                       /* 0xC00071B4 : filter6 output buffer (Low)
INTADV;
```

```
for Current Observer
typedef struct DOBSP {
 SHORT TsPerL; /* 0xC00071B8 : Ts/L (オ ブ ザ ー バ 用 パラ メ ータ )
 SHORT Gobs; /* 0xC00071BA: g (オブザーバの極)
 SHORT RLTs; /* 0xC00071BC: 1-R·Ts/L (オ ブ ザ ー バ 用 パラメータ )
SHORT Fil0bsGain; /* 0xC00071BE: フ ィ ル タ ゲイン */
 DOBSP;
    for Current Observer
typedef struct DOBSV
                  /* 0xC00071C0: q軸 ロ ー パ ス フィルタ変数
 DWREG LpfIla;
                  /* 0xC00071C4: q軸 ハ イ パ ス フィルタ変数
 DWREG HpfIla;
                  /* 0xC00071C8: q軸 オブザーバ出力
 SHORT IgObsOut;
                  /* 0xC00071CA: q軸 振 動 成分
 SHORT IgObsFreg;
                  /* 0xC00071CC: d軸 ロ ー パ ス フィルタ変数
 DWREG LpfIld;
                  /* 0xC00071D0 : d軸 ハ イ パ ス フィルタ変数
/* 0xC00071D4 : d軸 オ ブ ザ ーバ出力
 DWREG HpfIld;
 SHORT IdObsOut;
                  /* 0xC00071D6 : d軸 振 動 成分
 SHORT IdObsFreq;
                  /* 0xC00071D8: 電流 オブザーバダ
 SHORT DmpGain;
/*----
 SHORT Dummy;
                  /* 0xC00071DA : for Alignment
} DOBSV;
   for Phase Interpolate
typedef struct _PHASEV {
 SHORT PHAL; /* 0xC00071DC : Phase (Low)
 SHORT PhaseH;
                /* 0xC00071DE : Phase(High)
 SHORT PhaseIp;
                /* 0xC00071E0 : 位 相 補 間量
                /* 0xC00071E2: 位 相 補 間フラ グ (0: しない、1:する)
 SHORT PhaseIpF;
```

```
/* 0xC00071E4: 位 相 補 間量 (CPU→ A S I C受 け 渡し用)
 SHORT PhaseIpIn;
                     /* 0xC00071E6: 位 相 補 間 フラ グ(CP U → A SIC 受け渡し用)
 SHORT PhaseIpFIn;
} PHASEV;
                                                      */
     for Encoder IF
typedef struct ENCIFV {
                   /* 0xC00071E8 : Rotary Type or Linear Type
 SHORT AmpType;
 SHORT Dummy;
                    /* 0xC00071EA : for Alignment
                                                               */
                                                              位置)
 DWREG RcvPosX0;
                    /* 0xC00071EC : Motor Encoder Position(受
                   /* 0xC00071F0: Motor Encoder Position(受
 DWREG RcvPosX1:
                                                              位置
                    /* 0xC00071F4 : Motor Encoder Position(受
 DWREG RcvPosX2;
                                                              位置)
                     /* 0xC00071F8 : Shift Data for Motor Position Cal.
 SHORT MotPosSftR;
                     /* 0xC00071FA : Shift Data for Motor Position Cal.
 SHORT MotPosSftX;
                     /* 0xC00071FC : Sign Data for Motor Position Cal.
 SHORT MotPosSign;
                     /* 0xC00071FE: 分 周 出 カ シフト数
 SHORT DivOutSft;
 DWREG AccErrLv;
                    /* 0xC0007200 : Motor Encoder Acc. Error Check Low
                    /* 0xC0007204: 分 周 出 カパルス
 DWREG DivPls;
                     /* 0xC0007208: 分 周 出 力 ゲ イン(リニア)
 DWREG DivOutGain;
                   /* 0xC000720C:分周 出力パルス(リニア)
 DWREG DivPos;
                     /* 0xC0007210: 分 周 出 力 パル ス 余り(リニア)
 DWREG DivPlsRem;
 SHORT SPGFail;
                    /* 0xC0007214 : S-PG受 信 失 敗 許容回数
 SHORT BitIprm;
                    /* 0xC0007216 : Bit Initial Parameter
                                                                   */
                    /* 0xC0007218 : Bit Data
                                                             */
 SHORT BitData;
 SHORT IncPlsReg;
                     /* 0xC000721A : PAO IncrePulse Output Request
                                                                        */
                     /* 0xC000721C : PAO Serial Output Sequence
 SHORT PAOSeqCmd;
                     /* 0xC000721E: パルス 出力 回 路初期化要 求
                                                                                   */
 SHORT PlsOSetCmd;
ENCIFV;
```

```
分 周 パ ル ス 出力関連: HostCPU --> A si c 定周期転送用
typedef struct DIVPLSV
 SHORT IncPlsRegIn;
                      /* 0xC0007220 : PAO IncrePulse Output Request
 SHORT PAOSegCmdIn;
                      /* 0xC0007222 : PAO Serial Output Sequence
                      /* 0xC0007224 : パ ル ス 出 力 回 路初期化要 求
 SHORT PlsOSetCmdIn;
                                                                                      */
 SHORT DivSetIn;
                    /* 0xC0007226 : 分
                                       周
                                                  設定入力
                                          る変
                    /* 0xC0007228 : パ ル
                                                  換 原点補正1
 SHORT PoSet1In;
                    /* 0xC000722A:パルス変換原点補正2
 SHORT PoSet2In;
                      /* 0xC000722C : 初 期
 DWREG IncInitPlsIn;
                                                                               */
                      /* 0xC0007230 : 初 期
 DWREG IncInitRemIn;
                      /* 0xC0007234 : 加
  SHORT AccCntClrReg;
                    /* 0xC0007236 : for Alignment
 SHORT Dummy;
                                                                 */
     Register for Library
 DWREG Argu0;
                    /* 0xC0007238 : Argument0
                                                                */
                    /* 0xC000723C : Argument1
 DWREG Argul;
                                                                */
 SHORT Argu2;
                    /* 0xC0007240 : Argument2
 SHORT Argu2H;
                    /* 0xC0007242 : Argument2 High Word
 DWREG Ret0;
                   /* 0xC0007244 : Return Register
 DWREG Kx;
                   /* 0xC0007248 : kx
 DWREG Sx;
                   /* 0xC000724C : sx
                  /* 0xC0007250 : iu[0]
 DWREG IuO;
                  /* 0xC0007254 : iu[1]
 SHORT Iu1;
 SHORT Iu1H;
                  /* 0xC0007256 : iu[1] High Word
} DIVPLSV;
                                                        */
     for Weaken Field
typedef struct _WEAKFV {
```

```
/* 0xC0007258 : 電
                                     EF B 比
                                                    イン(下位1 6b it)
 SHORT WfKpVLIn;
                   /* 0xC000725A : 電
                                     EF B 比
 SHORT WfKpVHIn;
 SHORT WfKiVLIn;
                   /* 0xC000725C : 電
                                     圧F B 積
                                                    イン(下位1 6b it)
                                              分 ゲ イン(上位1 6b it)
令 制 限レベル
                   /* 0xC000725E : 電
                                    EF B 積
 SHORT WfKiVHIn:
                     /* 0xC0007260: 電 圧 指
 SHORT WfV1MaxIn;
                     /* 0xC0007262 : d軸 電
                                           流
 SHORT WfIdRefLimIn;
                                                   令 リミット
                     /* 0xC0007264: 電 圧F B 積 分 リミット
 SHORT WfIntegLim;
                                                                            */
                   /* 0xC0007266 : Id reference
 SHORT IdOut;
 SHORT IgOut;
                   /* 0xC0007268 : Ig reference
                                                               */
                  /* 0xC000726A : Velocity (omega)
 SHORT Vel;
 DWREG WfKpV;
                   /* 0xC000726C : 電 圧F B 比
                    /* 0xC0007270: 電 圧FB積 分ゲ イン(下位1 6b it)
 DWREG WfKiV;
                   /* 0xC0007274: 電 圧 指 令 制 限レベル
 SHORT WfV1Max;
                     /* 0xC0007276: d軸 電 流 指 令 リミット
 SHORT WfIdRefLim;
                   /* 0xC0007278: q軸 電 圧 指 令 リミット
 SHORT WfVqMax;
 SHORT Dummy;
                   /* 0xC000727A : for Alignment
                   /* 0xC000727C: 電 圧F B 積 分値
 DWREG WfIntgl;
 SHORT WfVdRef;
                   /* 0xC0007280 : d車h
                                      雷
                                         圧 指令
 SHORT WfVaRef;
                   /* 0xC0007282 : a軸 電 圧 指令
 WEAKFV;
     for make PWM Carrer Counter
                                                           */
typedef struct PWMV
 SHORT PwmCntT2;
                    /* 0xC0007220 : PWM =
                                                   カウンタT2
                                            IJ
                                               T
                                                   カウンタT1
 SHORT PwmCntT1;
                   /* 0xC0007222 : PWM =
                                        Y
                   /* 0xC0007224 : PWMキ ャ
 SHORT PwmCntT0;
                                                   カウンタT0
                   /* 0xC0007226 : for Alignment
 SHORT Dummy;
} PWMV;
     Version define register
                                                         */
```

```
typedef struct VER INFO
 SHORT MswVer;
                     /* 0xC0007228 : ソ
                                                        ジョン情報
                     /* 0xC000722A : テ
                                         ス
                                                         ジョン情報
 SHORT TstVer:
                     /* 0xC000722C : Y 仕
 SHORT YspVer;
                     /* 0xC000722E : for Alignment
 SHORT Dummy;
 VER INFO;
     Common work register
typedef struct COMWORKS
 SHORT WREG82;
                     /* 0xC0007290 : Work Register 82
 SHORT WREG83;
                     /* 0xC0007292 : Work Register 83
 SHORT WREG84;
                      /* 0xC0007294 : Work Register 84
 SHORT WREG85;
                     /* 0xC0007296 : Work
                                           Register 85
 SHORT WREG86;
                     /* 0xC0007298 : Work Register 86
 SHORT WREG87;
                      /* 0xC000729A : Work
                                           Register 87
 SHORT WREG88;
                     /* 0xC000729C : Work Register 88
 SHORT WREG89;
                     /* 0xC000729E : Work Register 89
 SHORT WREG95;
                     /* 0xC00072A0 : Work
                                          Register 95
 SHORT WREG100;
                     /* 0xC00072A2 : Work Register 100
 SHORT WREG101;
                     /* 0xC00072A4 : Work Register 101
 SHORT WREG102;
                      /* 0xC00072A6 : Work
                                          Register 102
 SHORT WREG103;
                     /* 0xC00072A8 : Work Register 103
 SHORT WREG104;
                     /* 0xC00072AA : Work Register 104
 SHORT WREG109;
                     /* 0xC00072AC : Work Register 109
 SHORT Dummy;
                     /* 0xC00072AE : for Alignment
 COMWORKS;
typedef struct HOST WOKS
 DWREG HTMPO;
                     /* 0xC00072B0 : HOST Interrupt Temp0
 DWREG HTMP2;
                     /* 0xC00072B4 : HOST Interrupt Temp2
 DWREG HTMP4;
                     /* 0xC00072B8 : HOST Interrupt Temp4
 DWREG HTMP6;
                      /* 0xC00072BC : HOST Interrupt Temp6
 SHORT HTMP7;
                     /* 0xC00072C0 : HOST Interrupt Temp7
 SHORT HTMP8;
                     /* 0xC00072C2 : HOST Interrupt Temp8
```

```
HOST WOKS;
typedef struct ROUND WORKS
                     /* 0xC00072C4 : Work Register 140
  SHORT WREG140:
  SHORT WREG141;
                     /* 0xC00072C6 : Work Register 141
  SHORT WREG142;
                     /* 0xC00072C8 : Work Register 142
                     /* 0xC00072CA : Work Register 143
  SHORT WREG143;
                     /* 0xC00072CC : Work Register 144
  SHORT WREG144;
  SHORT WREG145;
                     /* 0xC00072CE : Work Register 145
 SHORT WREG146;
                     /* 0xC00072D0 : Work Register 146
  SHORT WREG147;
                     /* 0xC00072D2 : Work Register 147
  SHORT WREG148;
                     /* 0xC00072D4 : Work Register 148
  SHORT WREG149;
                     /* 0xC00072D6 : Work Register 149
} ROUND WORKS;
typedef struct _AD_WORKS
                   /* 0xC00072D8 : AD Interrupt Temp0
  DWREG TMPO;
                   /* 0xC00072DC : AD Interrupt Temp2
  DWREG TMP2;
  DWREG TMP4;
                   /* 0xC00072E0 : AD Interrupt Temp4
  DWREG TMP6;
                   /* 0xC00072E4 : AD Interrupt Temp6
 DWREG TMP8;
                   /* 0xC00072E8 : AD Interrupt Temp8
AD WORKS;
                 処 理用ワーク
                                                                       */
typedef struct INITWK
  SHORT IN WKO;
                     /* 0xC00072EC : 初
                                                 処理用 Work0 Lo
 SHORT IN WKOH;
                     /* 0xC00072EE : 初
                                         期
                                             化
                                                 処理用 WorkO Hi
                     /* 0xC00072F0 : 初
                                         期
                                             化
                                                 処理用 Work1 Lo
  SHORT IN WK1;
                     /* 0xC00072F2 : 初
  SHORT IN WK1H;
                                                 処理用 Work1 Hi
} INITWK;
```

```
Axis Control Structure definition
typedef struct {
 AXIS_INFO AxisInfo; /* 軸
ACRV AcrV; /* 電 流
                        制
          StsFlg; /* ス テ ー タ スフラグ
 STSFLG
         VcmpV;
               /* 電 圧 補
                             償 演 算用変数
 VCMPV
 SINTBL
           SinTbl; /* sinテ ー ブル
                          制
                             御 停 止 エ ラ 一検出用構造体
          AdStop; /* 電
                       流
 ADSTOP
                /* ホ ス トC P U 受 け 渡し変数
 ADINV
         AdinV;
                       流割込み変数
 INTADP
          IntAdP;
                  /* 電
                             込 み パラメータ
                  /* 電
 INTADV
          IntAdV;
                 /* d軸 オ ブ ザ ー バ 用パラメータ
 DOBSP
         DobsP;
                 /* d軸 オ ブ ザ ー バ用変数
 DOBSV
         DobsV;
          PhaseV; /* 位 相 演
 PHASEV
                           コーダイ
 ENCIFV
          EncIfV;
                  /* エ
                       ン
                       周 パ ル ス用変数
          DivPlsV; /* 分
 DIVPLSV
                       め界
                  /* 弱
                             磁 用変数
 WEAKFV
          WeakFV;
 PWMV
         PwmV; /* PWMキャリアカウ
                                      ンタ格納変数
          CtrlStsIn; /* μ プ ロ グ ラ ム 制 御ステ ー タ
 USHORT
                                                         ス(CPU \rightarrow \mu プ ロ グラム)
                                                                                  */
          CtrlStsOut; /* μ プ ロ グ ラ ム 制 御 ス テ
 USHORT
                                                    ー タス(\muプログ ラ ム⇒CPU)
                                                                                  */
 SHORT
         Dummy [305]; /* Dummy buffer for Axis offset
                                                          */
 SVIP READ REG *SvIpRegR; /* Servo IP H/W Read Register Address
 SVIP WRITE REG *SvIpRegW; /* Servo IP H/W Write Register Address
                                                                  */
} MICRO AXIS HANDLE;
extern MICRO AXIS HANDLE AxisHd1[2];
extern LONG
            AxisNum;
extern SHORT
            ZERO;
extern SHORT
            ONE;
extern LONG
            True;
            False;
extern LONG
extern VER INFO VerInfo;
                                                    理
#define ZEROR 0x00000000
                      /* 2013.05.06 tanaka21 ⊐ —
                                                          マクロ 化) <022>
                                                    理
#define ONER 0x00000001
                      /* 2013.05.06 tanaka21 =
                                              K
                                                          マクロ 化) <022>
                                                                           */
                     /* 2013.05.06 tanaka21 コ ー ド 整
                                                    理
#define NONER Oxffffffff
                                                         マクロ 化) <022>
```

/*				*/	
[/] **********************************	end	of	file	**************	