## 第19章 ADC

### 19.1 ADC 性能

#### 19.1.1 概要

ACAD12B200K12CCR3VV10(本 ADC)は、12 ビット逐次比較方式アナログ/デジタル・コンバータです。

## 19.1.2 特徴

○ 分解能 : 12 bits

○ 変換レート(fS) : 200 ksps(MAX.)

○ 微分非直線性 (DNL) : ±1.0 LSB (MAX.) \*1 ○ 積分非直線性 (INL) : ±4.0 LSB (MAX.) \*1

○ 入力電圧範囲(VAIN) : 0.0 V~AVDD

○ 対応ライブラリ : MVT

○ アナログ入力数 : 4ch マルチプレクサ

○ 変換方式 : 逐次比較方式

\*1.fCLK = 4 MHz <sup>1</sup>, VAIN = 0.0 V~AVDD

備考 DNL: Differential Nonlinearity, INL: Integral Nonlinearity

注 1. JL-086Aでは、ADCブリッジへの入力クロック(ADCLK)の周波数は62.5MHzです。 (第5章 クロック機能 表5-2 出力クロック仕様(1)をご参照ください)

本ADCマクロへの入力クロック(ADIVCLK)の周波数は、4MHz以下とする必要があります。 そのため、ADIVCレジスタにて16分周以上に設定し、ご使用ください。 レジスタ設定の詳細は、19.2.5 (7) A/Dコンバータクロック分周設定レジスタをご参照ください。

# 19.1.3 端子説明

表 19-1 外部端子一覧

端子名	説明
AVDD	A/D コンバータのアナログ部用電源端子、(3.3V)
AGND	およびA/Dコンバータのアナログ部用GND 端子。
	- A/D コンバータで使用する電源, GND 端子です。
	- A/D コンバータで使用される電源, GND, およびセルベースIC で用いられる標
	準電源、 <b>VSS</b> は,各々分離しています。
	- A/D コンバータのデジタル部で使用されているデジタル部用電源およびVSS は,
	ユーザ・ロジック部のVDD およびVSS と接続されています。
	- これらの電源系は、実装基板上でも分離し、パターンはできるだけ広くとり、安
	定するように設計してください。
	- これらの電源系と対応するGND との間に、バイパス・コンデンサを挿入してく
	ださい。
	- バイパス・コンデンサは、高周波特性の良いものを使用して、できるだけA/D コ
	ンバータ端子の近くに接続してください。
	— 必ず,AVREFP よりも先にAVDD を立ち上げてください。
AVREFP	基準電圧端子 (高電位側)
AVREFM	基準電圧端子 (低電位側)
	- A/D コンバータの基準電圧を入力する端子です。
	- 電圧源には、十分なドライブ能力を持ったものを使用してください。
	- 基準電圧とアナログ用 GND との間には、バイパス・コンデンサを挿入してく
	ださい。
	- バイパス・コンデンサは、高周波特性の良いものを使用し、できるだけ <b>A/D</b> コ
	ンバータ端子の近くで接続してください。
	- 必ず, AVREFP よりも先に AVDD を立ち上げてください。
AIN3-0	アナログ入力端子。A/D コンバータで変換するアナログ信号を入力する端子です。
	- A/D コンバータで変換するアナログ信号を入力する端子です。
	— 必ず, AIN よりも先にAVDD を立ち上げてください。

# 19.1.4 変換特性

表 19-2 変換特性

アナログ入力電圧	デジタル出力コード											
	D11 (MSB)	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0 (LSB)
AVREFM + 0.5 LSB	0	0	0	0	0	0	0	0	0	0	0	0
AVREFM + 1.5 LSB to AVREFM + 2.5 LSB	0	0	0	0	0	0	0	0	0	0	0	1
AVREFM + 1.5 LSB to AVREFM + 2.5 LSB	0	0	0	0	0	0	0	0	0	0	1	0
AVREFM + 4093.5 LSB to AVREFM + 4094.5 LSB	1	1	1	1	1	1	1	1	1	1	1	0
AVREFM + 4094.5 LSB to AVREFP	1	1	1	1	1	1	1	1	1	1	1	1

備考 AVREFP:高電位側基準電圧 AVREFM:低電位側基準電圧

## 19.1.5 電気的特性

## 19.1.5.1 絶対最大定格

表 19-3 絶対最大定格

項目	略号	条件	定格	単位
アナログ電源電圧	AV <sub>DD</sub>		-0.5~+4.6	٧
基準電圧(高電位側)	V <sub>AVREFP</sub>	VAVREFP < AVDD + 0.5 V, VAVREFP > AGND – 0.5 V	-0.45 <b>~</b> 1.8	٧
基準電圧(低電位側)	Vavrefm	VAVREFM < AVDD + 0.5 V, VAVREFM > AGND – 0.5 V	-0.5~+4.6	٧
アナログ入力電圧	V <sub>AIN</sub>	VAIN < AVDD + 0.5 V, VAIN > AGND - 0.5 V	-0.5~+4.6	٧
ジャンクション温度	Tj		-40 <b>~</b> +125	°C
保存温度	Tstg		-65 <b>~</b> +125	°C

注意 各項目のうち1 項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なうおそれがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

## 19.1.5.2 推奨動作範囲

表 19-4 推奨動作範囲

項目	略号	条件	MIN	TYP	MAX	単位
電源電圧	AV <sub>DD</sub>	アナログ電源電圧	3.0	3.3	3.6	٧
クロック周波数	fclk		1.0		4.0	MHz
基準電圧(高電位側)	VAVREFP	VAVDEED VAVDEEAA > AVDD /2	AVDD/2		AVDD	٧
基準電圧(低電位側)	VAVREFM	VAVREFP – VAVREFM > AVDD/2	0.0		AVDD/2	٧
アナログ入力範囲	V <sub>AIN</sub>		VAVREFM		VAVREFP	٧
信号源許容インピーダンス	Rs	外付け容量 (Ce) ≤ 30 pF			1	ΚΩ

## 19.1.5.3 DC、タイミング特性

(Tj = -40 to +125°C, VDD = 1.0 to 1.2 V, AVDD = 3.0 to 3.6 V, fCLK = 4 MHz, VAVREFP = AVDD, VAVREFM = 0.0 V, Rs  $\leq$  1 k $\Omega$ , Ce < 30 pF)

表 19-5 DC およびタイミング特性

	項目	略号	MIN	TYP	MAX	単位
分解的	能	RES		12		bits
精度						
	微分非直線性	DNL <sup>注 1</sup>		±0.5	±1.0	LSB
	積分非直線性	INL <sup>注 1</sup>		±1.0	±4.0	LSB
	ゼロスケール誤差	ZSE <sup>注 1</sup>		±1.0	±8.0	LSB
	フルスケール誤差	FSE <sup>注 1</sup>		±1.0	±8.0	LSB
タイ	ミング特性					
	クロックサイクル時間	tcyc	250		1000	ns
	変換時間	tc <sup>注2</sup>	4.75		19	μs
	パイプライン遅延				19	Cycle
	アナログ入力サンプル時間	†AS <sup>注 3</sup>	1.25		5	μs

注 1: これらの誤差には外付け回路によるサンプリング誤差は含まれていません。また、AVREFP < AVDD、および AVREFM > 0.0 V の場合、値はさらに大きくなります。

注 2:.変換時間の概算値: tc = 19/fCLK

注 3: アナログ入力サンプリング時間 : tas = 5/fCLK

### 19.1.6 注意事項

電源立ち上げ後は内部回路が安定していないため、ADCブリッジでソフトリセットを実行するか、ソフトリセットを使用しない場合にはダミー変換(1回)を必ず行ってください。

【補足】ソフトリセットについては、19.2.5.1(1) A/D コンパータモードレジスタ 0 をご参照ください。

### 19.2 ADC ブリッジ

#### 19.2.1 概 要

本マクロは、中低速 A/D コンバータ用ブリッジマクロです。AMBA®3.0APB バスに接続して使うことができます。レジスタ設定により様々な動作設定ができ、多彩な用途に用いることができます。

### 19.2.1.1 特 徵

- ・搭載する A/D コンバータの変換方式:逐次比較型
- ·コンフィギュレーション:チャネル数·4
- 変換チャネル指定:レジスタ設定で使用するチャネルを指定
- ・分解能:12 ビット
- ・トリガモード:

ソフトウェアトリガモード: ソフトウェアで A/D 変換を開始します

- 動作モード: 2つの A/D 変換機能に対応しています
  - (a)セレクトモード:指定した1チャネルを変換することができます
    - (i) 1 バッファモード:選択したアナログ入力を 1 回 A/D 変換し、レジスタに格納します
    - (ii) 4 バッファモード: 選択したアナログ入力を 4 回 A/D 変換し、4 つのレジスタに格納します
  - (b)スキャンモード:選択した複数のチャネルを順番に A/D 変換します
- 変換回数:
  - (a)シングルモード: A/D 変換後、A/D 変換を停止します
  - (b)リピートモード: A/D 変換を開始したら、連続して変換を繰り返します

### 19.2.2 注意事項

#### (1) クロック制御方法

本マクロへのADCLK 供給を開始する場合には、A/D変換停止中に設定してください。また、ADCLK供給を停止する場合には、停止手順に従いA/D変換を停止させてからクロック停止を設定してください。 本マクロの ADCLK 分周比設定を変更する場合には、A/D 変換停止中に設定してください。

補足: ADCLK の供給、停止の制御は第6章 SCU をご参照ください。

## 19.2.3 割り込み信号

表 19-6 割り込み一覧

割り込み 端子名	割り込みの種類	Pulse/ Level(*1)	最 <b>小</b> Pulse 幅	Active Level	同期クロック
INTAD	以下のいずれかを満たす時に割り込みが発生 します(*2)。 1. A/D 変換完了 2. A/D 変換チャネル選択エラー	Pulse/Level	2×PCLK	Н	PCLK

【注】\*1: ADINT レジスタの INTS ビットでパルスとレベルを選択できます。

\*2: 割り込み要因の詳細と解除方法は "19.2.6.2 割り込み機能" を参照願います。

パルス時の割り込み信号の波形を下記図に示します。




図 19-1 パルス時の割り込み信号出力

レベル時の割り込み信号のクリアは、ADSTS レジスタの INTSTn(n=0-3)で A/D 変換完了となっているチャネルに対応するビットへハイをライトすることで行います。




図 19-2 レベル時の割り込み信号クリア

# 19.2.4 レジスター覧

# 19.2.4.1 A/D 制御レジスタ一覧

表 19-7 A/D 制御レジスター覧

アドレス	レジスタ名	略称	R/W	初期値	アクセス サイズ
EFFF_9000H	A/D コンバータモードレジスタ 0	ADM0	RW	0000_0000H	32-bit
EFFF_9004H	A/D コンバータモードレジスタ 1	ADM1	RW	0000_0000H	32-bit,
EFFF_9008H	A/D コンバータモードレジスタ 2	ADM2	RW	0000_0000H	32-bit
EFFF_900CH	A/D コンバータモードレジスタ 3	ADM3	RW	0000_0000H	32-bit
EFFF_9010H -	Reserved		R	0000_0000H	32-bit
EFFF_901FH					
EFFF_9020H	A/D コンバータ割り込み制御レジスタ	ADINT	RW	0000_0000H	32-bit
EFFF_9024H	A/D コンバータステータスレジスタ	ADSTS	RW	0000_0000H	32-bit
EFFF_9028H	A/D コンバータクロック分周設定レジス	ADIVC	RW	0000_0000H	32-bit
	タ				
EFFF_902CH-	Reserved		R	0000_0000H	32-bit
EFFF_902FH					
EFFF_9030H	A/D 変換結果レジスタ 0	ADCR0	R	0000_0000H	32-bit
EFFF_9034H	A/D 変換結果レジスタ l	ADCR1	R	0000_0000H	32-bit
EFFF_9038H	A/D 変換結果レジスタ 2	ADCR2	R	0000_0000H	32-bit
EFFF_903CH	A/D 変換結果レジスタ 3	ADCR3	R	0000_0000H	32-bit
EFFF_9040H-	Reserved		R	0000_0000H	32-bit
EFFF_906FH					
EFFF_9070-	RENESAS 予約領域(*1)		RW	不定	32-bit
EFFF_907FH					

【注】\*1:RENESAS 予約領域へのライトは禁止します。

【注意】同一の APB レジスタに連続してライトする場合は"19.2.6.1 タイミング制限"に示す注意事項を守る必要があります。

## 19.2.5 機能詳細

## 19.2.5.1 レジスタ機能

## (1) A/D コンパータモードレジスタ 0 (ADM0: Address EFFF\_9000H)

ADM0 レジスタは、A/D 変換動作の制御、A/D コンバータのパワーダウン制御、ソフトウェアリセットを行う 32 ビットのレジスタです。

32 ビット単位でリード/ライト可能です。

_	B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
								RI	- -U							
	B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	SRESB		RFU											PWDW NB	ADBSY	ADCE

Bits	ビット名	R/W	初期値	機能説明
31:16	RFU	R	0000H	予約領域。○を設定してください。リード時は○が読めます。
15	SRESB	RW	ОВ	A/D コンバータへのソフトウェアリセットです。A/D コンバータ以外
				の回路(レジスタなど)はリセットされません。リセットを解除するに
				は、ハイをライトしてください。
				0: リセット
				1:リセット解除
14:3	RFU	R	000H	予約領域。○を設定してください。リード時は○が出力されます。
2	PWDWNB	RW	ОВ	A/D コンバータをパワーダウン状態にします。
				0:パワーダウンモード
				1:ノーマルモード
1	ADBSY	R	ОВ	A/D コンバータの状態を示します。このビットはリード専用です。ラ
				イトは無視されます。
				0:A/D コンバータ変換停止中
				1:A/D コンバータ変換動作中
				ADBSY ビットの動作は図 <b>19-3</b> を参照願います。
0	ADCE	RW	ОВ	A/D 変換動作の許可/停止を指定します。
				0:A/D 変換動作停止
				1:A/D 変換動作許可
				ADCE ビットにローをライトすると内蔵 A/D コンバータマクロはその
				場で動作を停止します。リード時の ADCE ビットの動作は図 <b>19-3</b> を
				参照願います。

【注意】次ページに ADMO レジスタに関する注意事項があります。

- 【注意】1. ADCE ビットは、PWDWNB=0(パワーダウンモード)から PWDWNB=1(ノーマルモード)に切り替えたのちに安定 待ち時間以上経過してから A/D 変換動作許可(ADCE=1)にしてください。安定待ち時間は 19.2.6.3(1)を参照願います。
  - 2. PWDWNB ビットは、A/D 変換動作停止(ADCE=0)に設定し、A/D 変換が完了したことを確認(ADBSY=0 であること)してからパワーダウンモード(PWDWNB=0)にしてください。




図 19-3 ADCE ビットと ADBSY ビットの状態遷移図

## (2) A/D コンパータモードレジスタ 1 (ADM1: Address EFFF\_9004H)

**ADM1** レジスタは、**A/D**変換動作の制御、ハードウェアトリガのモード設定を行う **32** ビットのレジスタです。 **32** ビット単位でリード/ライト可能です。

B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							RI	- =U							
B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	RFU RFU						RFU		BS	RPS	MS	RFU	TRG		

Bits	ビット名	R/W	初期値	機能説明
31:14	RFU	R	0_0000H	予約領域。0を設定してください。リード時は0が出力されます。
13:12	RFU	RW	ООВ	予約領域。00 を設定してください。
				その他は禁止となります。
11:10	RFU	R	ООВ	予約領域。0を設定してください。リード時は0が出力されます。
9:8	RFU	RW	ООВ	予約領域です。00 を設定してください。 その他は禁止となります。
7:5	RFU	R	000B	予約領域。0を設定してください。リード時は0が出力されます。
4	BS	RW	ОВ	セレクトモード時のバッファモードを指定します。
				0:1バッファモード
				1:4バッファモード
3	RPS	RW	ОВ	変換回数を設定します。
				0:シングル
				1:リピート
2	MS	RW	ОВ	動作モードを指定します。
				0:スキャンモード
				1:セレクトモード
1	RFU	RW	ОВ	予約領域。0 を設定してください。
0	TRG	RW	ОВ	トリガモードを指定します。
				0:ソフトウェアトリガモード
				1:設定禁止です

## (3) A/D コンパータモードレジスタ 2 (ADM2: Address EFFF\_9008H)

**ADM2** レジスタは、**A/D** 変換するアナログ入力チャネルの指定を行う **32** ビットのレジスタです。 **32** ビット単位でリード/ライト可能です。

B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							- Ri	- -U	-				-		
B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	RFU												CHSEL	CHSEL 1	CHSEL

Bits	ビット名	R/W	初期値	機能説明
31:4	RFU	R	000_000H	予約領域。0を設定してください。リード時は0が出力されます。
3:0	CHSEL3-0	RW	OH	A/D 変換するアナログ入力チャネルを指定します。
				0:アナログ入力チャネル n を A/D 変換しません。
				1:アナログ入力チャネル n を A/D 変換します。

【注意】 1.セレクトモードでは、1つのチャネルのみ選択してください。

2:セレクトモードで、複数のチャネルが選択されている場合はチャネル選択エラーが発生します。

## (4) A/D コンバータモードレジスタ 3 (ADM3: Address EFFF\_900CH)

**A/D** コンバータのサンプリング期間、**IDLE** 期間を設定するための **32** ビットのレジスタです。 本レジスタは **A/D** コンバータブリッジをリセット解除した後は必ず設定してください。 **32** ビット単位でリード/ライト可能です。

_	B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	ADIL7	A DIL 4	ADII 5	VDII V	ADIL3	VDII 3	ADIL1	ADIL0	ADCM							
	ADIL	ADILO	ADILO	ADIL4	ADILS	ADILZ	ADILI	ADILO	P7	P6	P5	P4	P3	P2	P1	P0
	B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
İ	EXWAI	EXWAI	EXWAI	EXWAI	EXWAI	EXWAI	EXWAI	EXWAI	ADSM							
	T7	T6	T5	T4	T3	T2	T1	TO	P7	P6	P5	P4	P3	P2	P1	P0

Bits	ビット名	R/W	初期値	機能説明
31:24	ADIL7-0	RW	00H	A/D コンバータの変換完了から次の変換開始までの期間を分周後の
				ADCLK 数で設定します。0 のときは、連続で変換します。
23:16	ADCMP7-0	RW	00H	逐次変換期間のクロック数を分周後の ADCLK(ADIVCLK)数で設定し
				ます。
				JL-086A では、0EH(14)を設定します。
				その他の設定は禁止となります。
15:8	EXWAIT7-0	R	00H	ロ一固定です。
7:0	ADSMP7-0	RW	00H	A/D コンバータのサンプリング期間を設定します。
				JL-086A では、07H(7)を設定します。
				その他の設定は禁止となります。




図 19-4 ADM3 レジスタと A/D 変換期間との対応

## (5) A/D コンパータ割り込み制御レジスタ (ADINT: Address EFFF\_9020H)

**ADINT** レジスタは、割り込みの制御を行う 32 ビットのレジスタです。

32 ビット単位でリード/ライト可能です。

B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTS							RI	- -U							CSEEN
B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					RI	=U						INTEN3	INTEN2	INTEN 1	INTEN0

Bits	ビット名	R/W	初期値	機能説明
				割り込み信号のパルス、レベルを指定します。
31	INTS	RW	ОВ	0:パルス信号
				1:レベル信号
30:17	RFU	R	0000H	予約領域。0を設定してください。リード時は0が出力されます。
				A/D 変換チャネル選択エラー割り込み出力許可を指定します。
16	CSEEN	RW	ОВ	0:割り込み出力禁止
				1:割り込み出力許可
15:4	RFU	R	000H	予約領域。0を設定してください。リード時は0が出力されます。
				チャネル n(n=3-0)の A/D 変換完了時の割り込み出力を指定します。
3:0	INTEN3-0	RW	OH	0:割り込み出力禁止
				1:割り込み出力許可

ADINT レジスタの INTS ビットをレベルに指定した場合、ADINT レジスタで割り込み許可された割り込みステ ータスの論理和を割り込み信号 INTAD として出力します。

割り込み信号をパルスに指定した場合は、

- (a)ADM2 レジスタが A/D 変換チャネル選択エラーの状態である時に A/D 変換要求の到来を検出したタイミ ング
- (b)ADINT レジスタで割り込み許可に選択されたチャネルが変換完了となったタイミング
- (c)スキャンモードで4バッファを指定した状態である時に A/D 変換要求の到来を検出したタイミング でパルスの割り込み信号を出力します。

## (6) A/D コンパータステータスレジスタ (ADSTS: Address EFFF\_9024H)

**ADSTS** レジスタは、ステータス制御を行う **32** ビットのレジスタです。 **32** ビット単位でリード/ライト可能です。

B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							RI	- FU							CSEST
B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					RI	⁼U						INTST3	INTST2	INTST1	INTST0

Bits	ビット名	R/W	初期値	機能説明
31	RFU	RW	OB	予約領域。0を設定してください。
30:17	RFU	R	0000H	予約領域。0を設定してください。リード時は0が出力されます。
16	CSEST	RW	ОВ	A/D 変換チャネル選択エラー割り込みステータスです。 A/D 変換開始時に A/D 変換を実行するチャネルが ADM2 レジスタの CHSEL3-0 で何も指定されてなかったときに発生するエラー割り込み のステータスです。 リード時 0: A/D 変換チャネル選択エラーなし 1: A/D 変換チャネル選択エラーあり ライト時 0: 何も変化しません 1: ステータスをクリアします
15:4	RFU	R	000H	予約領域。0を設定してください。リード時は0が出力されます。
3:0	INTST3-0	RW	ОН	チャネル n(n=3-0)の変換完了割り込みステータスです。 リード時 0:変換未了 1:変換完了 ライト時 0:何も変化しません 1:ステータスをクリアします(*1)

<sup>【</sup>注】\*1:割り込み要因の発生と割り込み要因のクリアが同時の場合は、クリアが無視されます。変換完了割り込みステータ スは変換完了状態のままとなります。

## (7) A/D コンパータクロック分周設定レジスタ (ADIVC: Address EFFF\_9028H)

ADIVC レジスタは、ADCLK を分周して A/D コンバータマクロのクロックに供給する分周比設定を行う 32 ビットのレジスタです。

32 ビット単位でリード/ライト可能です。

_	B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ſ								RI	- -U							
L																
_	B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				DELL	-		-	DIVAD	DIVAD	DIVAD	DIVAD	DIVAD	DIVAD	DIVAD	DIVAD	DIVAD
				RFU				C8	C7	C6	C5	C4	C3	C2	C1	C0

Bits	ビット名	R/W	初期値	機能説明
31:9	RFU	R	00_000H	予約領域。0を設定してください。リード時は0が出力されます。
				分周比を設定するレジスタです。(*1)
				以下の値のいずれかを設定可能で、その他の値は動作保証しません。
8:0	DIVADC8-0	RW	000Н	000000000B: ADCLK を A/D コンバータマクロのクロック端子へバイパスします。 000010000B: 16 分周 000100000B: 32 分周 001000000B: 64 分周 010000000B: 128 分周 100000000B: 256 分周

【注】\*1: JL-086A では、本レジスタを 0x0000\_0010 (16 分周)以上に設定し、4MHz 以下でご使用ください。

## (8) A/D 変換結果レジスタ 3-0 (ADCR3-0: Address EFFF\_9030H-EFFF\_903CH)

ADCR3-0 レジスタは、A/D 変換の結果を保持する 12 ビットレジスタです。4 本の 12 ビットレジスタを備えています。32 ビット単位でリードします。

分解能 12-bit の A/D コンバータマクロを搭載した場合、ADCR3-0 レジスタから A/D 変換結果の 12 ビット データを読み出すと下位の 12 ビットだけが有効となり、上位 20 ビットは常に 0 が読み出されます。

B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	•	·		•			RI	- -U		-					
B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	•	RFU		AD11	AD10	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0

Bits	ビット名	R/W	初期値	機能説明							
31:12	RFU	R	0_0000H	予約領域。○を設定してください。リード時は ○ が出力されます。							
				アナログ変換	<b>換結果を保持します</b> 。						
				アナログ	ADCR3-0 レジス	くタ(*1)					
				入力チャ	セレクトヿバッファモード	セレクト4バッファ					
				ネル	またはスキャンモード	モード					
11:0	AD11-0	R	000H	0	ADCR0	ADCR3-0					
				1	ADCR1						
				2	ADCR2						
				3	ADCR3						

アナログ入力端子(AIN3-0)に入力されたアナログ入力電圧と A/D 変換結果(A/D 変換結果レジスタ (ADCR3-0))には次式に示す関係があります。

$$ADCR = INT \left( \frac{Vin}{AVREFP - AVREFM} \times 2^{d} + 0.5 \right)$$

または

$$(ADCR - 0.5) \times \frac{AVREFP - AVREFM}{2^{d}} \le Vin < (ADCR + 0.5) \times \frac{AVREFP - AVREFM}{2^{d}}$$

INT() ついて () 内の値の整数部を返す関数

Vin : アナログ入力電圧

AVREFP: アナログ部用電源端子電圧

AVREFM: アナログ部用 GGND 端子電圧

ADCR : A/D 変換結果レジスタ ADCR3-0 の値

d:A/Dコンバータマクロの分解能

以下にアナログ入力電圧と A/D 変換結果の関係を示します。




図 19-5 アナログ入力と A/D 変換結果の関係

## 19.2.6 オペレーション

以下では端子構成を基にオペレーションを説明します。

## 19.2.6.1 A/D 変換モードの種類

本マクロは、以下の A/D 変換モードを指定できます。A/D 変換モードは、ADM1 レジスタで設定します。

表 **19-8** A/D 変換モード

トリガ	トリガ入力	動作モード	変換回数	バッファ数	動作説明	A/D 変換例
モード						参照先
						19.2.5.4(1)セレクトモ
			シングル	1 バッファ	選択した 1ch×1 回変換	ード/シングルモード
			シングル			による A/D 変換例
				4 バッファ	選択した 1ch×4 回変換	_
		セレクト				19.2.5.4(2)セレクトモ
				1 バッファ	(選択した 1ch×1 回変換)×繰り返し	ード/リピートモード
			リピート			による A/D 変換例
ソフトウェア				4 バッファ	()翌七1 +- 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -	19.2.5.4(3)4 バッファモ
トリガ	_			4/19/77	(選択した 1ch×4 回変換)×繰り返し	ードによる A/D 変換例
						19.2.5.4(4)スキャンモ
			シングル	1 バッファ	選択した全 ch×l 回変換	ード/シングルモード
			シングル			での A/D 変換例
		スキャン		4 バッファ	(設定禁止)	
		ハコヤン			(選択した今 oby) 同亦悔い処ける	19.2.5.4(5) スキャンモ
			リピート	1 バッファ	(選択した全 ch×1 回変換)×繰り返	ード/リピートモード
			リピート		L	での A/D 変換例
				4 バッファ	(設定禁止)	•

【注意】スキャンモード時の4バッファモードを設定するとチャネル選択エラーが発生します。

## (1) トリガモード

A/D 変換処理の開始タイミングとなるトリガモードには、ソフトウェアトリガモードがあります。トリガモードは、ADM1 レジスタの TRG ビットで設定します。

### ● ソフトウェアトリガモード

ADM0 レジスタの ADCE ビットを 1 に設定することで AIN3-0 端子入力の A/D 変換を開始するモードです。 変換動作中は ADM0 レジスタの ADBSY ビットがハイになります。

#### (2) 動作モード

動作モードには、セレクトモードとスキャンモードの 2 通りがあります。セレクトモードには、サブモードとして、1 バッファモードと 4 バッファモードがあります。これらのモードは、ADM1 レジスタの BS、MS ビットで設定します。

#### (a) セレクトモード

ADM2 レジスタの CHSEL3-0 ビットで指定したアナログ入力を A/D 変換します。変換結果は、AIN3-0 端子に対応した ADCR3-0 レジスタに格納します。このモードでは、A/D 変換結果の格納方法として、1 バッファモードと 4 バッファモードを備えています。

セレクトモードでは A/D 変換するチャネルは一つだけ選択できます。

セレクトモードで複数のアナログ入力チャネルを選択した場合はチャネル選択エラーが発生します。

#### ●1 バッファモード

ADM2 レジスタで指定したアナログ入力を 1 回だけ A/D 変換し、その結果を AIN3-0 端子に対応する ADCR3-0 レジスタに格納します。

AIN3-0 端子と ADCR3-0 レジスタは 1 対 1 に対応しています。A/D 変換するチャネルが ADINT レジスタの INTEN3-0 で割り込み出力許可にしている場合、1 回の A/D 変換終了ごとに A/D 変換終了割り込み (INTAD) を発生します。

1回の A/D 変換ごとに結果を読み出すような用途で使用します。

#### 4バッファモード

ADM2 レジスタで指定したアナログ入力を 4回 A/D 変換し、その結果を ADCR[3-0]レジスタに格納します。アナログ入力と A/D 変換レジスタの対応は表 19-10 を参照願います。

A/D 変換終了割り込み(INTAD)は、1 バッファ時の A/D 変換結果が格納される ADCR3-0 レジスタに相当するチャネルが ADINT レジスタの INTEN3-0 で割り込み出力許可になっている場合、ADCR3-0 レジスタに A/D 変換結果を格納した時に発生します。例えば、AINO を選択し、4 回目の A/D 変換で割り込みを発生させたい場合は ADINT レジスタの INTEN3 ビットを 1 に設定します。

**4** バッファモード使用時の **ADIN**T レジスタ設定値と **A/D** 変換完了割り込みの出力動作の関係は**表 19-9** を参照願います。

本モードは、A/D変換結果の平均を求めるような応用に使用します。

表 19-9 4 バッファモード時の ADINT 設定と A/D 変換完了割り込みの発生動作

A/D変換チャネル	ADINTレジスタの設定値		A/D変換完了割り込み	
AIN3-0の1chを選択 INTEN[0] 1		1:割り込み許可	チャネルO A/D変換終了時に割り込みを出力する	
		0:割り込み禁止	チャネルO A/D変換終了時に割り込みを出力しない	
	INTEN[1]	1:割り込み許可	チャネル1 A/D変換終了時に割り込みを出力する	
		0:割り込み禁止	チャネル1 A/D変換終了時に割り込みを出力しない	
	INTEN[2]	1:割り込み許可	チャネル2 A/D変換終了時に割り込みを出力する	
		0:割り込み禁止	チャネル2 A/D変換終了時に割り込みを出力しない	
	INTEN[3]	1:割り込み許可	チャネル3 A/D変換終了時に割り込みを出力する	
		0:割り込み禁止	チャネル3 A/D変換終了時に割り込みを出力しない	

表 19-10 4 バッファモード時のアナログ入力と A/D 変換結果レジスタの対応

アナログ入力	A/D変換結果レジスタ
AIN3-0 の 1ch を選択	ADCR0(1 回目)
	ADCR1(2回目)
	ADCR2(3回目)
	ADCR3(4回目)

### (b) スキャンモード

ADM2 レジスタで選択したチャネルを小さいチャネルから順に選択して A/D 変換します。A/D 変換結果は、アナログ入力に対応した ADCR3-0 レジスタに格納します。A/D 変換するチャネルが ADINT レジスタの INTEN3-0 で割り込み出力許可にしている場合、そのチャネルの A/D 変換が終了すると A/D 変換終了割り込み(INTAD)が発生します。

複数のアナログ信号を常時監視するような用途で使用します。

スキャンモードでは 1 バッファモードのみを指定できます。スキャンモードで 4 バッファモードを指定した場合はチャネル指定エラーが発生します。

### (3) 変換回数

変換回数には、シングルモードとリピートモードがあります。変換回数は、ADM1 レジスタの RPS ビットで設定します。

## (a) シングルモード

変換回数分の A/D 変換が終了すると ADMO レジスタの ADCE ビットを自動で 0 にします。変換を行う回数は、表 19-8 の動作説明を参照してください。

## (b) リピートモード

ADM0 レジスタの ADCE ビットにハイをライトすると ADM1 レジスタで指定した A/D 変換モードで A/D 変換を繰り返して実行し、ADM0 レジスタの ADCE ビットにローをライトするとその直後に A/D 変換を終了します。

変換を行う回数は、表 19-8 の動作説明を参照してください。

### 19.2.6.2 割り込み機能

A/D コンバータブリッジの割り込み要因と発生条件、確認、解除方法を表 19-11 に示します。INTAD 端子の割り込み要求出力動作は ADINT レジスタの INTS ビットで設定します。

表 19-11 割り込み機能一覧

割り込み要因	発生条件	割り込み許可	割り込み要因の確認	解除方法
		ADINTレジスタ	ADSTSレジスタ(*1)	ADSTSレジスタ
A/D変換完了	指定したチャネルのA/D	INTEN3-0(*2)	INTST3-0	リード時にハイのビット
	変換が完了した			にハイをライト
A/D変換チャネル選択エ	A/D変換開始時にADM2	CSEEN	CSEST	CSESTにハイをライト
ラー	レジスタのCHSEL3-0ビ			
	ットがALL-0だった(*3)			
	セレクトモード使用時に			
	複数のアナログ入力チャ			
	ネルを選択していた(*3)			
	スキャンモードで4バッ			
	ファモードを指定した			
	(*3)			

<sup>【</sup>注】\*1:ADINT レジスタの INTEN11-0、CSEEN ビットの設定とは関係なしに割り込み要因が成立すると ADSTS レジスタの 割り込み要因に対応するビットがハイになります。

## 19.2.6.3 A/D 変換手順

A/D 変換は次の手順で行います。

- 1. A/D 変換するアナログ入力チャネルの選択、トリガモード(ソフトウェアトリガ)、動作モード(セレクト、スキャン)などの指定を、ADM3-0 レジスタによって設定します(\*1)。ADM0 レジスタの ADCE ビットを 1 に設定すると、ソフトウェアトリガモード時は A/D 変換を開始します。
- 【注】 \*1: ADM3-0 レジスタの設定は、A/D コンパータ変換停止中(ADM0 レジスタの ADBSY ビットがローのとき)に行ってください。
- 2. A/D 変換を開始します。
- 3. A/D 変換が終了したとき、ADCR3-0 レジスタに変換結果が格納されます。また、ADINT レジスタの INTEN ビットで指定したチャネルの A/D 変換が終了したとき、A/D 変換終了割り込み(INTAD)を発生します。

<sup>\*2:</sup>A/D 変換完了の割り込みはチャネルごとに許可/禁止を設定できます。

<sup>\*3:</sup>A/D 変換チャネル選択エラーが発生すると ADMO レジスタの ADCE ビットがローになって A/D 変換動作は停止します。

### (1) 安定待ち時間について

A/D コンバータをパワーダウンモードからノーマルモードに遷移させた場合は安定待ち時間分のウェイトが必要になります。JL-086A では  $1\mu$ sec です。

#### (2) A/D 変換開始手順

A/D 変換開始は以下のフローで行ってください。




図 19-6 A/D 変換開始手順

### (3) A/D 変換停止手順

A/D 変換停止は以下のフローで行ってください。




図 19-7 A/D 変換停止手順

## (4) A/D 変換停止から A/D 変換再開手順

A/D変換停止手順で A/D変換停止してから A/D変換再開する場合には、以下のフローで行ってください。




図 19-8 A/D 変換停止から A/D 変換再開手順

## (5) パワーダウン手順

パワーダウンモードへの移行は、以下のフローで行ってください。




図 19-9 パワーダウン手順

## (6) パワーダウン解除手順

パワーダウンモードの解除は、以下のフローで行ってください。




図 19-10 パワーダウン解除手順

## (7) ソフトウェアリセット手順

ソフトウェアリセットを行う場合には、以下のフローで行ってください。




図 19-11 ソフトウェアリセット手順

## (8) ソフトウェアリセットからの A/D 変換再開手順

A/D 変換動作を行った後、ソフトウェアリセット手順でソフトウェアリセットを実行し、再度 A/D 変換を開始する場合は、以下のフローで行ってください。




図 19-12 ソフトウェアリセットからの A/D 変換再開

#### (9) 割り込み処理手順

A/D コンバータブリッジが出力する割り込み要求は図 19-13 のフローで処理してください。




図 19-13 割り込み処理手順

## 19.2.6.4 A/D 変換例

以下に A/D 変換例の一覧を示します。

- (1) セレクトモード/シングルモードによる A/**D 変換例**
- (2) セレクトモード/リピートモードによる A/D 変換例
- (3) 4 バッファモードによる A/D 変換例
- (4) スキャンモード/シングルモードでの A/D 変換例
- (5) スキャンモード/リピートモードでの A/D 変換例

なお、全ての組み合わせの変換例を記載していませんので、各モードの違いを以下で確認してください。

- ・1 バッファモードと 4 バッファモードの違いについては、(1)と(3)を参照してください。
- ・シングルモードとリピートモードの違いについては、(1)と(2)を参照してください。
- ・セレクトモードとスキャンモードの違いについては、(1)と(4)、または(2)と(5)を参照してください。

## (1) セレクトモード/シングルモードによる A/D 変換例

ソフトウェアトリガ/セレクトモード/シングルモード/ | バッファモードでの A/D 変換例を図 19-14 に示します。図 19-14 ではアナログ入力を AIN1 から AIN2 に変更して変換した例を示します。




図 19-14 セレクトモード/シングルモードによる A/D 変換例

- (a) ADMO レジスタ SRESB ビットを 1 に設定し、ソフトウェアリセットを解除します。
- (b) リセット解除待ち(待ち時間は、のデアサート後アクセス禁止期間リセット解除待ち時間を参照してください)
- (c) ADM3-0 レジスタで、ソフトウェアトリガ/セレクトモード/シングルモード/1 バッファモード、アナログ入力端子 AIN1 に設定
- (d) ADINT、ADSTS レジスタで、割り込み信号をパルス、チャネル 1 の割り込み出力を許可に設定
- (e) ADMO の PWDWNB ビット=1 でノーマルモードに設定
- (f) ソフトウェアで安定待ち時間以上ウェイトさせる
- (g) ADMO の ADCE ビット=1 により A/D 変換動作許可 (開始)
- (h) AIN1 を A/D 変換 (A/D 変換結果は ADCR1 レジスタに格納される)
- (i) INTAD 割り込み発生
- (j) 上記(g)~(i)を繰り返し実行させる
- (k) ADMO の ADCE ビット=0 により A/D 変換動作停止
- (I) ADM3-0 レジスタで、ソフトウェアトリガ/セレクトモード/シングルモード/1 バッファモード、ア ナログ入力端子 AIN2 に設定
- (m) ADMO の ADCE ビット=1 により A/D 変換動作許可(A/D 変換開始)
- (n) AIN2 を A/D 変換(A/D 変換結果は ADCR2 レジスタに格納される)
- (o) INTAD 割り込み発生
- (p) 上記(m)~(o)を繰り返し実行させる

【注】\*1: 安定待ち時間は 19.2.6.3(1)を参照してください。

## (2) セレクトモード/リピートモードによる A/D 変換例

ソフトウェアトリガ/セレクトモード/リピートモード/1 バッファモードでの A/D 変換例を図 19-15 に示します。図 19-15 ではアナログ入力を AIN1 から AIN2 に変更して変換した例を示します。




図 19-15 セレクトモード/リピートモードによる A/D 変換例

- (a) ADMO レジスタの SRESB ビットを 1 に設定し、ソフトウェアリセットを解除します。
- (b) リセット解除待ち(待ち時間は、「」のデアサート後アクセス禁止期間リセット解除待ち時間を参照してください)
- (c) ADM3-0 レジスタで、ソフトウェアトリガ/セレクトモード/リピートモード/1 バッファモード、アナログ入力端子 AIN1 に設定
- (d) ADINT、ADSTS レジスタで、割り込み信号をパルス、チャネル 1 の割り込み出力を許可に設定
- (e) ADMO の PWDWNB ビット=1 でノーマルモードに設定
- (f) ソフトウェアで安定待ち時間以上ウェイトさせる
- (g) ADMO の ADCE ビット=1 により A/D 変換動作許可(A/D 変換開始)
- (h) AIN1 を A/D 変換 (A/D 変換結果は ADCR1 レジスタに格納される)
- (i) INTAD 割り込み発生
- (j) 上記(h)~(i)を自動で繰り返し
- (k) ADMO の ADCE ビット=0 により A/D 変換動作停止
- (I) ADM3-0 レジスタで、ソフトウェアトリガ/セレクトモード/リピートモード/ 1 バッファモード、ア ナログ入力端子 AIN2 に設定
- (m) ADMO の ADCE ビット=1 により A/D 変換動作許可(開始)
- (n) AIN2 を A/D 変換(A/D 変換結果は ADCR2 レジスタに格納される)
- (o) INTAD 割り込み発生
- (p) 上記(n)~(o)の繰り返し

【注】\*1: 安定待ち時間は 19.2.6.3(1)を参照してください。

## (3) 4 バッファモードによる A/D 変換例

ソフトウェアトリガ/セレクトモード/リピートモード/4 バッファモードでの A/D 変換例を図 19-16 に示します。図 19-16 ではアナログ入力を AIN2 から AIN3 に変更して変換した例を示します。




図 19-16 4 バッファモードによる A/D 変換例

- (a) ADMO レジスタの SRESB ビットを 1 に設定し、ソフトウェアリセットを解除します。
- (b) リセット解除待ち(待ち時間は、のデアサート後アクセス禁止期間リセット解除待ち時間を参照してく ださい)
- (c) ADM3-0 レジスタで、ソフトウェアトリガ/セレクトモード/リピートモード/4 バッファモード、アナログ入力端子 AIN2 に設定
- (d) ADINT、ADSTS レジスタで、割り込み信号をパルス、チャネル 3 の割り込み出力を許可に設定
- (e) ADMO の PWDWNB ビット=1 でノーマルモードに設定
- (f) ソフトウェアで安定待ち時間(\*1)以上ウェイトさせる
- (g) ADMO の ADCE ビット=1 により A/D 変換動作許可(開始)
- (h) AIN2 を A/D 変換(A/D 変換結果 (データ 1) は ADCRO レジスタに格納される)
- (i) AIN2 を A/D 変換(A/D 変換結果 (データ 2) は ADCR1 レジスタに格納される)
- (j) AIN2 を A/D 変換(A/D 変換結果 (データ 3) は ADCR2 レジスタに格納される)
- (k) AIN2 を A/D 変換(A/D 変換結果 (データ 4) は ADCR3 レジスタに格納される)
- (I) INTAD 割り込み発生
- (m) 上記(h)~(I)を自動で繰り返し
- (n) ADMO の ADCE ビット=0 により A/D 変換動作停止
- (o) ADM3-0 レジスタで、ソフトウェアトリガ/セレクトモード/リピートモード/4 バッファモード、ア ナログ入力端子 AIN3 に設定
- (p) ADMO の ADCE ビット=1 により A/D 変換動作許可(A/D 変換開始)
- (q) AIN3 を A/D 変換(A/D 変換結果 (データ 5) は ADCRO レジスタに格納される)
- (r) AIN3 を A/D 変換(A/D 変換結果 (データ 6) は ADCR1 レジスタに格納される)

. . .

【注】\*1: 安定待ち時間は 19.2.6.3(1)を参照してください。

## (4) スキャンモード/シングルモードでの A/D 変換例

ソフトウェアトリガ/スキャンモード/シングルモードでの A/D 変換例を**図 19-17** 以下に示します。**図 19-17** では AIN3-0 を選択して変換した例を示します。




図 **19-17** スキャンモード/シングルモードでの A/D 変換例

- (a) ADMO レジスタの SRESB ビットを 1 に設定し、ソフトウェアリセットを解除します。
- (b) リセット解除待ち(待ち時間は、のデアサート後アクセス禁止期間リセット解除待ち時間を参照してください)
- (c) ADM3-0 レジスタで、ソフトウェアトリガ/スキャンモード/シングルモード、アナログ入力端子 AIN3-0 を設定
- (d) ADINT、ADSTS レジスタで、割り込み信号をパルス、チャネル3の割り込み出力を許可に設定
- (e) ADMO の PWDWNB ビット=1 でノーマルモードに設定
- (f) ソフトウェアで安定待ち時間(\*1)以上ウェイトさせる
- (g) ADMO の ADCE ビット=1 により A/D 変換動作許可(A/D 変換開始)
- (h) AINO を A/D 変換(A/D 変換結果 (データ 1) は ADCRO レジスタに格納される)
- (i) AIN1 を A/D 変換(A/D 変換結果 (データ 2) は ADCR1 レジスタに格納される)
- (j) AIN2 を A/D 変換(A/D 変換結果 (データ 3) は ADCR2 レジスタに格納される)
- (k) AIN3 を A/D 変換(A/D 変換結果 (データ 4) は ADCR3 レジスタに格納される)
- (I) INTAD 割り込み発生
- (m) 上記 (g) ~ (I) を繰り返し実行させる
- 【注】\*1: 安定待ち時間は 19.2.6.3(1)を参照してください。

## (5) スキャンモード/リピートモードでの A/D 変換例

ソフトウェアトリガ/スキャンモード/リピートモードでの A/D 変換例を図 19-18 に示します。図 19-18 では AIN3-0 を選択して変換した例を示します。




図 19-18 スキャンモード/リピートモードでの A/D 変換例

- (a) ADMO レジスタの SRESB ビットを 1 に設定し、ソフトウェアリセットを解除します。
- (b) リセット解除待ち(待ち時間は、のデアサート後アクセス禁止期間リセット解除待ち時間を参照してく ださい)
- (c) ADM3-0 レジスタで、ソフトウェアトリガ/スキャンモード/リピートモード、アナログ入力端子 AIN3-0 を設定
- (d) ADINT、ADSTS レジスタで、割り込み信号をパルス、チャネル 3 の割り込み出力を許可に設定
- (e) ADMO の PWDWNB ビット=1 でノーマルモードに設定
- (f) ソフトウェアで安定待ち時間(\*1)以上ウェイトさせる
- (g) ADMO の ADCE ビット=1 により A/D 変換動作許可(A/D 変換開始)
- (h) AINO を A/D 変換(A/D 変換結果 (データ 1) は ADCRO レジスタに格納される)
- (i) AIN1 を A/D 変換(A/D 変換結果 (データ 2) は ADCR1 レジスタに格納される)
- (j) AIN2 を A/D 変換(A/D 変換結果 (データ 3) は ADCR2 レジスタに格納される)
- (k) AIN3 を A/D 変換(A/D 変換結果 (データ 4) は ADCR3 レジスタに格納される)
- (I) INTAD 割り込み発生
- (m) 上記(h)~(I)を自動で繰り返し

【注】\*1: 安定待ち時間は 19.2.6.3(1)を参照してください。

### 19.2.7 注意事項

### 19.2.7.1 タイミング制限

本 A/D コンバータブリッジには非同期対策回路に起因するタイミング間隔制限があり、表 19-12 に示す制限 を満たす必要があります。この間隔未満でアクセスした場合は ADCLK 側にレジスタ更新の通知が伝わりません ので、PCLK 側のレジスタ値が ADCLK 側のレジスタに反映されません。

表 19-12 タイミング間隔制限

条件	制限	
同一のレジスタに連続して書き込みを実行する場合	(書き込みアクセス間隔) ≧ (6×PCLK + 6×ADCLK)	
A/D変換間隔	(A/D変換期間+IDLE期間) ≧ (6×PCLK + 6×ADCLK)	

【備考】A/D 変換期間と IDLE 期間は図 19-4 を参照してください。

## 19.2.7.2 A/D 変換を停止、再開した時の動作

ADM0 レジスタの ADCE ビットにローをライトすると A/D コンバータマクロは A/D 変換を停止します。 ADM0 レジスタの ADCE ビットに一度ローをライトした後に再度ハイをライトすると A/D 変換を再開します。 停止指示をしても A/D 変換はすぐに停止しない場合があります。この停止動作を表 19-13 に示します。また、 停止してから再開した時の A/D 変換動作についても表 19-13 に示します。

表 19-13 ADCE ビットで A/D 変換を停止、再開したときの動作

A/D変換モード				ADEC=0での停止指示時の	再開動作	
۲	リガ	動作	変換	バッファ	停止タイミング	
モード	入力	モード	回数	数		
ソフト		セレクト	シングル	1	1回変換終了後に停止	ADM2レジスタで選択したチ
						ャネルを実行
				4	4回変換途中の停止指示があった	同上
					A/D変換終了後に停止	
			リピート	1	1回変換終了後に停止	同上
				4	4回変換途中の停止指示タイミン	同上
	-				グのA/D変換終了後に停止	
		スキャン	シングル	1	スキャン途中の停止指示があった	ADM2レジスタで選択した最
					A/D変換終了後に停止	小チャネルから実行
				4	(設定禁止)	(設定禁止)
			リピート	1	スキャン途中の停止指示があった	ADM2レジスタで選択した最
					A/D変換終了後に停止	小チャネルから実行
				4	(設定禁止)	(設定禁止)

### 19.2.7.3 ADIVC レジスタの設定

JL-086A では、ADIVC レジスタ(19.2.5.1(7)をご参照下さい)を 0x0000\_0010(16 分周)以上に設定し、4MHz 以下でご使用下さい。