第8章 割り込みコントローラ

8.1 概要

FIQ, IRQ の双方をサポートし、IRQ 割り込みでは割り込みアドレス・レジスタ(HVA)により、ARM CPU にベクタ・アドレスを提供します。専用のベクタ割り込み端子を利用したインタフェースも可能で、HVA レジスタを介するよりも高速な割り込み応答が可能です。

16 レベルの優先レベル制御、割り込み検出タイプの選択をサポートしています。

割り込み要因本数 **64** 本

補足 JL-086A では FIQ を使用しないこととします。詳細は、3.2.1 TCM の使用に関する注意点をご参照ください。

8.1.1 特徴

本割り込みコントローラの特徴を表 8-1に示します。

表8-1 本割り込みコントローラの特徴

項目	機能
搭載マクロ名	NBPFAHB32VIC64
割り込み要因数	64
IRQ 割り込み	FIQ 以外すべての割り込みを IRQ 割り込みに割り当て可能
	ベクタ・アドレスを ARM CPU コアへ供給
	優先レベルに従った、多重割り込みに対応
マスク機能	あり
ソフトウエア割り込み	あり
特権モード	あり
レジスタ・アクセス	AHB バス・アクセス
割り込み検出	・レベル(ハイ・レベル/ロー・レベル)
	・エッジ(立ち上がり/立ち下がり/両エッジ)
割り込み優先レベル	16 段階
割り込み優先レベル・マスク	16 段階
割り込み優先レベル制御	割り込み優先レベルと割り込み優先レベル・マスク・レジスタ(PRLM)により選
	択可
	割り込み優先レベルが同じ場合、ベクタ番号の小さい方が優先
スタンバイ対応	CPU の Wait for interrupt に対応させるため、スタンバイ時も本割り込みコントロ
	ーラにはクロック(HCLK)を供給してください。
ベクタ割り込み端子	あり
カスケード接続	なし

備考 HCLK: AHB パス・クロック入力

8.1.2 サポートしている AHB 転送

AHB バス・アクセスに対する、本割り込みコントローラの動作を以下に示します。

(a) AHB バス・アクセスのレスポンス

本割り込みコントローラのレジスタ・アクセスを行ったときの、AHB バス・アクセスに対するレスポンスを表8-2に示します。

表8-2 AHB バス・アクセスに対するレスポンス

HTRANS[1:0]	HSIZE[2:0]	HPROT1	応答	説明
IDLE (00)	-	_	OKAY	
BUSY (01)	-	_	OKAY	
NONSEQ (10)	010	0 (ユーザ)	OKAY	特権モードでのアクセスのみ許可されている場合(UEN レジスタ
			/ERROR	の UE = 0 の場合)、ERROR で応答します。
				特権モード/ユーザ・モードでのアクセスが許可されている場合
				(UEN レジスタの UE = 1 の場合) 、OKAY で応答し、32 ビット
				のリード/ライトは正常に行えます。
		1 (特権)	OKAY	32 ビットのリード/ライトは正常に行えます。
	010 以外	_	ERROR	HSIZE が 32 ビット以外を示す場合、ERROR で応答します。
SEQ (11)	010	0 (ユーザ)	OKAY	特権モードでのアクセスのみ許可されている場合(UEN レジスタ
			/ERROR	の UE = 0 の場合)、ERROR で応答します。
				特権モード/ユーザ・モードでのアクセスが許可されている場合
				(UEN レジスタの UE = 1 の場合) 、OKAY で応答し、32 ビット
				のリード/ライトは正常に行えます。
		1 (特権)	OKAY	32 ビットのリード/ライトは正常に行えます。
	010 以外	_	ERROR	HSIZE が 32 ビット以外を示す場合、ERROR で応答します。

(b) レスポンスの種類

本割り込みコントローラのレジスタ・アクセスを行ったときの、AHB バス・アクセスに対するレスポンスの種類を表 **8-3**に示します。

表8-3 レスポンスの種類

種類	発 行	備 考
SPLIT	しない	SPLIT は発行しません。
ERROR	する	対応しない転送方式でアクセスされた場合、およびアクセス・モード(特権モード/ユー
		ザ・モード)違反発生時に ERROR で応答します。
RETRY	しない	RETRY は発行しません。

8.2 割り込み端子一覧

JL-086A では、以下の割り込み信号を割り込みコントローラに接続いたします。 ※JL-086A では FIQ 機能を使用しません。

表 8-4 割り込み端子一覧(1/3)

信号名	発生源	INTC 接続 No.	Default 優先順位	同期 クロック	備考
INTUDLO	UDL	0	0	PCLK	
INTUDL1	UDL	1	1	PCLK	
INTUDL2	UDL	2	2	PCLK	
INTUDL3	UDL	3	3	PCLK	
INTUDL4	UDL	4	4	PCLK	
INTUDL5	UDL	5	5	PCLK	
INTUDL6	UDL	6	6	PCLK	
INTUDL7	UDL	7	7	PCLK	
INTPZO	外部端子	10	30	PCLK	同期化、NF 必要
INTPZ1	外部端子	11	31	PCLK	同期化、NF 必要
INTPZ2	外部端子	12	32	PCLK	同期化、NF 必要
INTPZ3	外部端子	13	33	PCLK	同期化、NF必要
INTTAUJ2I0	TAUJ2 チャネル 0	14	34	PCLK	
INTTAUJ2I1	TAUJ2 チャネル 1	15	35	PCLK	
INTTAUJ2I2	TAUJ2 チャネル 2	16	36	PCLK	
INTTAUJ2I3	TAUJ2 チャネル 3	17	37	PCLK	
INTTM0	APB-SS タイマ 0	18	38	TIM_CLK	
INTTM1	APB-SS タイマ 1	19	39	TIM_CLK	
INTTM2	APB-SS タイマ 2	20	40	TIM_CLK	
INTTM3	APB-SS タイマ 3	21	41	TIM_CLK	
INTDMAERR	DMA-SS TYPE-AXI	22	25	ACLK	
INTDMA0	DMA-SS TYPE-AXI	23	26	ACLK	
INTDMA1	DMA-SS TYPE-AXI	24	27	ACLK	
INTDMA2	DMA-SS TYPE-AXI	25	28	ACLK	
INTDMA3	DMA-SS TYPE-AXI	26	29	ACLK	

表 8-5 割り込み端子一覧(2/3)

信号名	発生源	INTC 接続 No.	Default 優先順位	同期 クロック	備考
CSI_INT	APB-SS CSIO	27	42	PCLK	
UART_INT	APB-SS UART	28	43	PCLK	
IIC_INT	APB-SS I2C	29	44	IIC_CLK	
BUS_ERRINTO	BUS-SS	30	45	ACLK	
BUS_ERRINT1	BUS-SS	31	46	ACLK	
INTETH	GbEther-SS	32	24	ACLK	
INTAD	APB-SS ADC	33	47	PCLK	
INTU2H	USB ホスト BRIDGE	34	17	HCLK	
INTU2HOHCI	USB ホスト OHCI	35	18	HCLK	
INTU2HEHCI	USB ホスト EHCI	36	19	HCLK	
INTU2HPME	USB ホスト PME	37	20	HCLK	
INTU2F	USB ファンクション BRIDGE	38	21	HCLK	
INTU2FEPC	USB ファンクション EPC	39	22	HCLK	
PCIe_INTA_RC	PCIe INTA	40	8	HCLK	
PCIe_INTB_RC	PCIe INTB	41	9	HCLK	
PCIe_INTC_RC	PCIe INTC	42	10	HCLK	
PCIe_INTD_RC	PCIe INTD	43	11	HCLK	
PCIe_INTMSI_RC	PCIe MSI	44	12	HCLK	
PCIe_MSG_INT	PCle メッセージ	45	13	HCLK	
PCIe_PCIE_ERR_INT	PCIe PCIe Error	46	14	HCLK	
PCIe_AXI_ERR_INT	PCIe AXI Error	47	15	HCLK	
PCIe_INTALL	PCIe PCIe 割り込み 論理和	48	16	HCLK	
SFMEMC_INT	MEM-SS TYPE-SROM	49	23	HCLK	

表 8-6 割り込み端子一覧(3/3)

衣 0-0 - 同りを					
信号名	発生源	INTC 接続 No.	Default 優先順位	同期 クロック	備考
BUS_ERRINT2	BUS-SS (AXIIC2 と APBBUS 間の AXIAHB)	50	48	HCLK	
BUS_ERRINT3	BUS-SS (AHBIC と AXIIC1 間の AHBAXI)	51	49	HCLK	
BUS_ERRINT4	BUS-SS (CoreSight と AXIIC1 間の AHBAXI)	52	50	HCLK	
INTETH_AXI	GbEther-SS (AXI 割り込み)	53	51	HCLK	
CPUSS_FPIXC	CPU-SS FPU 不正確例外	54	52	CPUCK	
CPUSS_FPOFC	CPU-SS FPU オーバーフロー例外	55	53	CPUCK	
CPUSS_FPUFC	CPU-SS FPU アンダーフロー例外	56	54	CPUCK	
CPUSS_FPIOC	CPU-SS FPU 無効演算例外	57	55	CPUCK	
CPUSS_FPDZC	CPU-SS FPU ゼロ除算例外	58	56	CPUCK	
CPUSS_FPIDC	CPU-SS FPU 入力非正規例外	59	57	CPUCK	
CPUSS_TRIGINT	CPU-SS CTI からの クロストリガ割り込み出力	60	58	CPUCK	
PCISS_GPO[0]	PCle-SS General purpose Output レジスタ出力	61	59	ACLK	

8.3 レジスタ

8.3.1 レジスター覧

本割り込みコントローラのレジスタ一覧を表 8-7に示します。

配置アドレスは、本割り込みコントローラが配置されているベース・アドレスからのオフセット・アドレス で表現しています。

表8-7 レジスター覧 (1/2)

アドレス	レジスタ名称	略号	R/W	初期値
EFFD_F000H- EFFD_F004H	IRQ ステータス・レジスタ 0-1 (irq status register)	IRQS0-IRQS1	R	0000_0000H
EFFD_F008H- EFFD_F01FH	Reserved ¹²	_	1	_
EFFD_F020H- EFFD_F024H	FIQ ステータス・レジスタ 0-1 (fiq status register) ^{建2}	FIQS0-FIQS1	R	0000_0000H
EFFD_F028H- EFFD_F03FH	Reserved ^{注 1}	_	1	-
EFFD_F040F- EFFD_F044H	割り込み入力ステータス・レジスタ 0-1 (raw interrupt status register)	RAISO-RAIS1	R	0000_0000Н
EFFD_F048H- EFFD_F05FH	Reserved ¹² 1	_	_	_
EFFD_F060H- EFFD_F064H	IRQ/FIQ 割り込み選択レジスタ 0-1 (interrupt select register)	ISLO-ISL1	R/W	0000_0000H
EFFD_F064H- EFFD_F07FH	Reserved ^{注 1}	_	_	_
EFFD_F080H- EFFD_F084H	割り込みイネーブル・レジスタ 0-1 (interrupt enable register)	IEN0-IEN1	R/W	0000_0000H
EFFD_F088H- EFFD_F09FH	Reserved ^{注 1}	_	_	_
EFFD_F0A0H- EFFD_F0A4H	割り込みイネーブル・クリア・レジスタ 0-1 (interrupt enable clear register)	IEC0-IEC1	W	0000_0000H
EFFD_FOA8H- EFFD_FOBFH	Reserved ¹²	_	_	-
EFFD_F0C0H- EFFD_F0C4H	ソフトウエア割り込みレジスタ 0-1 (software interrupt register)	SWIO-SWI1	R/W	0000_0000H
EFFD_F0C8H- EFFD_F0DFH	Reserved ^{注 1}	_	1	_
EFFD_F0E0H- EFFD_F0E4H	ソフトウエア割り込みクリア・レジスタ 0-1 (software interrupt clear register)	SWC0-SWC1	W	0000_0000H
EFFD_F0E8H- EFFD_F0FFH	Reserved ¹² 1	-	-	-
EFFD_F100H- EFFD_F104H	割り込み検出タイプ選択レジスタ 0-1 (pulse select register)	PLSO-PLS1	R/W	0000_0000Н
EFFD_F118H- EFFD_F11FH	Reserved ¹² 1	_	_	_
EFFD_F120H- EFFD_F124H	エッジ検出ビット・クリア・レジスタ 0-1 (pulse interrupt clear register)	PICO-PIC1	W	0000_0000H
EFFD_F128H- EFFD_F13FH	Reserved ^{注 1}	-	-	_
EFFD_F140H- EFFD_F14CH	割り込みエッジ・コントロール・レジスタ 0-3 (edge control register)	EDGC0-EDGC3	R/W	5555_555H
EFFD_F150H- EFFD_F17FH	Reserved *1	_	_	_
EFFD_F180H- EFFD_F18CH	割り込みレベル・コントロール・レジスタ 0-3 (level control register)	LVLC0-LVLC3	R/W	5555_555H
EFFD_F190H- EFFD_F1BFH	Reserved **1	-	_	-

注 1. ライトは無視され、リードは 0000_0000H が読み出されます。

表 **8-8** レ<u>ジスタ一覧(2/2)</u>

アドレス	▼ 一見 (2/2) レジスタ名称	略号	R/W	初期値
EFFD_F1C0H	割り込み優先レベル・マスク・レジスタ	DDL	D () 4 (0000 000011
	(priority level mask register)	PRLM	R/W	0000_0000H
EFFD_F1C4H	割り込み優先レベル・マスク・クリア・レジスタ	DDI C	W	0000 00001
	(priority level mask clear register)	PRLC	٧٧	0000_0000H
EFFD_F1C8H	ユーザ・モード・イネーブル・レジスタ	UEN	R/W	0000_0001H
	(usermode enable register)	OLIN	10, **	
EFFD_F1CCH-	Reserved ^{注1}	_	_	_
EFFD_F1FFH				
EFFD_F200H	割り込みアドレス・レジスタ	HVA	R/W	0000_0000H
	(high priority vector address register)	/,	,	
EFFD_F204H-	Reserved *1	_	_	_
EFFD_F20FH				
EFFD_F210H-	割り込みサービス・ステータス・レジスタ 0-1	ISSO-ISS1	R	0000_0000H
EFFD_F214H	(interrupt service status register)			
EFFD_F218H-	Reserved ^{±1}	_	_	_
EFFD_F22FH EFFD_F230H-	割り込みサービス・カレント・レジスタ 0-1			
EFFD_F234H	割り込みサービス・カレント・レジスタ 0-1 (interrupt service current register)	ISC0-ISC1	R	0000_0000H
EFFD F238H-				
EFFD_F3FFH	Reserved ¹²	_	_	_
EFFD_F400H-	割り込みアドレス格納レジスタ 0-63		.	0000 5555
EFFD_F4FCH	(vector address register)	VAD0-VAD63	R/W	0000_0000H
EFFD_F500H-				
EFFD_F7FFH	Reserved ^{连1}	1		1
EFFD_F800H-	割り込み優先レベル格納レジスタ 0-63	DDI O DDI 42	D /\A/	0000_0000H
EFFD_F8FCH	(priority level register)	PRLO-PRL63	R/W	0000_0000H
EFFD_F900H-	Reserved ^{注1}	_	_	_
EFFD_FBFFH	NOSOI YOU			
EFFD_FC00H	テスト・モード選択レジスタ(test mode control register)	TCR	R/W	0000_0000H
EFFD_FC04H	テスト・モード割り込み入力制御レジスタ	TICR	R/W	0000_0000H
	(test mode interrupt input control register)	IIOK	10,77	3300_000011
EFFD_FC08H	テスト・モード割り込みアドレス制御レジスタ	TACR	R/W	0000_0000H
	(test mode address input control register)		, , ,	
EFFD_FC0CH	割り込み要求ステータス・レジスタ	IOS	R	0000_0000H
	(interrupt output status register)		-	
EFFD_FC10H	割り込みアドレス・ステータス・レジスタ	VAOS	R	0000_0000H
	(vector address output status register)			

注 1. ライトは無視され、リードは 0000_0000H が読み出されます。

2. JL-086A では、FIQ 機能を使用しません。

8.3.2 レジスタ相関図

本割り込みコントローラのレジスタ相関図を図8-1に示します。




図8-1 レジスタ相関図

8.3.3 レジスタ機能説明

本割り込みコントローラのレジスタを操作するときには、以下の点を注意してください。

(1) 初期化について

リセット解除の時点では、本割り込みコントローラは割り込み優先レベルの設定などのレジスタが動作可能な 状態になっていません。必ず「**8.4.1**レジスタ初期化手順」に従い、初期化してください。

以下のレジスタをライトする際には、必ず「**8.4.1**レジスタ初期化手順」または、「**8.4.2**レジスタ書き換え手順」に従ってください。

- ISL (IRQ/FIQ 割り込み選択レジスタ)
- IEC(割り込みイネーブル・クリア・レジスタ)
- PLS (割り込み検出タイプ選択レジスタ)
- EDGC(割り込みエッジ・コントロール・レジスタ)
- LVLC (割り込みレベル・コントロール・レジスタ)
- PRLM (割り込み優先レベル・マスク・レジスタ)
- VAD (割り込みアドレス格納レジスタ)
- PRL(割り込み優先レベル格納レジスタ)
- TCR (テスト・モード選択レジスタ)

(2) Reserved 領域等へのリード/ライト

Reserved 領域へのライトは無視され、リードは0が読み出されます。 ライトのみ可能なレジスタへのリードは0が読み出されます。

8.3.3.1 IRQ ステータス・レジスタ 0-1 (IRQS0-IRQS1)

IRQS0-IRQS1 レジスタは、IRQ マスク後の割り込みステータスを示します。 IRQS0-IRQS1 レジスタは、32 ビット単位でリードのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレン
RQS0	IRQ 31	IRQ 30	IRQ 29	IRQ 28	IRQ 27	IRQ 26	IRQ 25	IRQ 24	IRQ 23	IRQ 22	IRQ 21	IRQ 20	IRQ 19	IRQ 18	IRQ 17	IRQ 16	000H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IRQ 15	IRQ 14	IRQ 13	IRQ 12	IRQ 11	IRQ 10	IRQ 9	IRQ 8	IRQ 7	IRQ 6	IRQ 5	IRQ 4	IRQ 3	IRQ 2	IRQ 1	IRQ 0	0000_0000H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
RQ\$1	IRQ 63	IRQ 62	IRQ 61	IRQ 60	IRQ 59	IRQ 58	IRQ 57	IRQ 56	IRQ 55	IRQ 54	IRQ 53	IRQ 52	IRQ 51	IRQ 50	IRQ 49	IRQ 48	004H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IRQ 47	IRQ 46	IRQ 45	IRQ 44	IRQ 43	IRQ 42	IRQ 41	IRQ 40	IRQ 39	IRQ 38	IRQ 37	IRQ 36	IRQ 35	IRQ 34	IRQ 33	IRQ 32	0000_0000H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	<u>-</u>
ビットイ	立置	ビット	-名							頹	意 味						
各 31-0		RQ63- RQ0		IEN レ:		と ISL L J込み専			るマスケ	け後の智	割り込む	みのス	テータ	スを示	します		
						ノ込み		_									

備考 1. 関連レジスタ ... IEN レジスタ: 8.3.3.5, ISL レジスタ: 8.3.3.4 参照

8.3.3.2 FIQ ステータス・レジスタ 0-1 (FIQS0-FIQS1)

FIQSO-FIQS1 レジスタは、FIQ マスク後の割り込みステータスを示します。 FIQSO-FIQS1 レジスタは、32 ビット単位でリードのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
FIQS0	FIQ 31	FIQ 30	FIQ 29	FIQ 28	FIQ 27	FIQ 26	FIQ 25	FIQ 24	FIQ 23	FIQ 22	FIQ 21	FIQ 20	FIQ 19	FIQ 18	FIQ 17	FIQ 16	020H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	FIQ 15	FIQ 14	FIQ 13	FIQ 12	FIQ 11	FIQ 10	FIQ 9	FIQ 8	FIQ 7	FIQ 6	FIQ 5	FIQ 4	FIQ 3	FIQ 2	FIQ 1	FIQ 0	0000_0000H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
FIQS1	FIQ 63	FIQ 62	FIQ 61	FIQ 60	FIQ 59	FIQ 58	FIQ 57	FIQ 56	FIQ 55	FIQ 54	FIQ 53	FIQ 52	FIQ 51	FIQ 50	FIQ 49	FIQ 48	024H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	FIQ 47	FIQ 46	FIQ 45	FIQ 44	FIQ 43	FIQ 42	FIQ 41	FIQ 40	FIQ 39	FIQ 38	FIQ 37	FIQ 36	FIQ 35	FIQ 34	FIQ 33	FIQ 32	0000_0000
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
ビット化	位置	ビット	-名							· · · · · · · · · · · · · · · · · · ·							
各 31-0		FIQ63-		IEN レ:	ジスタ	ا ISL	ノジス ク	タによる	るマスタ	ク後の	割り込む	みのス	テータ	スを示	します		
		FIQ0		0 : F	IQ割り	込み要	要求なし	,									
				0 : FIQ 割り込み要求なし 1 : FIQ 割り込み要求あり													

備考 1. 関連レジスタ ... IEN レジスタ: 8.3.3.5, ISL レジスタ: 8.3.3.4 参照

2. JL-086A では、FIQ 機能を使用しません。

8.3.3.3 割り込み入力ステータス・レジスタ 0-1 (RAISO-RAIS1)

RAISO-RAIS1 レジスタは、マスク前の INTSRC 入力、ソフトウエア割り込み入力のステータスを示します。 RAISO-RAIS1 レジスタは、32 ビット単位でリードのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
RAISO	R <i>A</i> 31			RAI 28	RAI 27	RAI 26	RAI 25	RAI 24	RAI 23	RAI 22	RAI 21	RAI 20	RAI 19	RAI 18	RAI 17	RAI 16	040H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
	15	5 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	R <i>A</i>			RAI 12	RAI 11	RAI 10	RAI 9	RAI 8	RAI 7	RAI 6	RAI 5	RAI 4	RAI 3	RAI 2	RAI 1	RAI 0	0000_0000
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
RAIS1	R <i>A</i> 63			RAI 60	RAI 59	RAI 58	RAI 57	RAI 56	RAI 55	RAI 54	RAI 53	RAI 52	RAI 51	RAI 50	RAI 49	RAI 48	044H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
	15	5 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	R <i>A</i> 47			RAI 44	RAI 43	RAI 42	RAI 41	RAI 40	RAI 39	RAI 38	RAI 37	RAI 36	RAI 35	RAI 34	RAI 33	RAI 32	0000_0000
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
ビット	位置	ビッ	卜名							Ţ	意 味						
各 31-0		RAI63	-	マスク	前の割	り込み	要求の	入力お	よびソ	フトウ	アエア害	り込み	沙入力 (カステ-	ータス	を示し	ます。
		RAI0		0 : [割り込み	み要求な	なし										
				1:割り込み要求あり													

備考 1. 関連レジスタ ... IEN レジスタ: 8.3.3.5, ISS レジスタ: 8.3.3.17 参照

8.3.3.4 IRQ/FIQ 割り込み選択レジスタ 0-1 (ISLO-ISL1)

ISLO-ISL1 レジスタは、対応する割り込み要因が FIQ 割り込みを発生するか、IRQ 割り込みを発生するかを選択します。FIQ 割り込みは、ISLO-ISL1 のうち 1 ビットのみを割り当ててください。

ISLO-ISL1 レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
ISLO	ISL 31	ISL 30	ISL 29	ISL 28	ISL 27	ISL 26	ISL 25	ISL 24	ISL 23	ISL 22	ISL 21	ISL 20	ISL 19	ISL 18	ISL 17	ISL 16	060H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	<u>-</u> '
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISL 15	ISL 14	ISL 13	ISL 12	ISL 11	ISL 10	ISL 9	ISL 8	ISL 7	ISL 6	ISL 5	ISL 4	ISL 3	ISL 2	ISL 1	ISL O	0000_0000
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
ISL1	ISL 63	ISL 62	ISL 61	ISL 60	ISL 59	ISL 58	ISL 57	ISL 56	ISL 55	ISL 54	ISL 53	ISL 52	ISL 51	ISL 50	ISL 49	ISL 48	064H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISL 47	ISL 46	ISL 45	ISL 44	ISL 43	ISL 42	ISL 41	ISL 40	ISL 39	ISL 38	ISL 37	ISL 36	ISL 35	ISL 34	ISL 33	ISL 32	0000_0000
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-
ビットイ	位置	ビット	-名								意味						
各 31-0		SL63-		割り込	みソー	スをFI	Q 割り	込みと	: IRQ 書	削り込む	y からi	選択しる	ます。				
	ISLO				IQ割)込み(設定禁	止)									
				1: FIQ 割り込み(設定禁止) 0: IRQ 割り込み													

備考 1. 関連レジスタ ... EDGC レジスタ: 8.3.3.11, LVLC レジスタ: 8.3.3.12 参照

2. JL-086A では、FIQ 機能を使用しません。

8.3.3.5 割り込みイネーブル・レジスタ 0-1 (IEN0-IEN1)

IENO-IEN1 レジスタは、FIQ および IRQ 割り込みの許可/マスクを選択します。リセット時は、すべての割り込み要求はマスクされています。

このレジスタは、ビットをセット(1)すると、クリア(0)はできません。クリアは割り込みイネーブル・クリア・レジスタ 0-1(IEC0-IEC1)で行ってください。

IENO-IEN1 レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレン
IEN0	IEN 31	IEN 30	IEN 29	IEN 28	IEN 27	IEN 26	IEN 25	IEN 24	IEN 23	IEN 22	IEN 21	IEN 20	IEN 19	IEN 18	IEN 1 <i>7</i>	IEN 16	080H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IEN 15	IEN 14	IEN 13	IEN 12	IEN 11	IEN 10	IEN 9	IEN 8	IEN 7	IEN 6	IEN 5	IEN 4	IEN 3	IEN 2	IEN 1	IEN 0	0000_0000
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
IEN1	IEN 63	IEN 62	IEN 61	IEN 60	IEN 59	IEN 58	IEN 57	IEN 56	IEN 55	IEN 54	IEN 53	IEN 52	IEN 51	IEN 50	IEN 49	IEN 48	084H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IEN 47	IEN 46	IEN 45	IEN 44	IEN 43	IEN 42	IEN 41	IEN 40	IEN 39	IEN 38	IEN 37	IEN 36	IEN 35	IEN 34	IEN 33	IEN 32	0000_0000
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
ビットイ	位置	ビット	-名							7	意味						
各 31-0	16	EN63-		割り込	み要求	の許可	設定を	行いま	す。ー	度許可	に設定	すると	IEN0-l	EN1 L	・ジスタ	ではっ	マスクするこ
	16	EN0		とはで	きませ	ん。マ	スクは	: IEC	D-IEC1	レジス	タで行	iってく	ださい	١,			
				0:暑	割り込む	みマス ?	ク (デ	ィスエ・	ーブル) 状態							
				1. 1	21 L1 23 2	᠘솶큐	(12-	ーブル)	14 能								

備考 1. 関連レジスタ ... IEC レジスタ: 8.3.3.6, ISS レジスタ: 8.3.3.17 参照

2. JL-086A では、FIQ 機能を使用しません。

8.3.3.6 割り込みイネーブル・クリア・レジスタ 0-1 (IEC0-IEC1)

IECO-IEC1 レジスタは、IENO-IEN1 レジスタのビットをクリアし、該当する割り込み要求をマスク(ディスエーブル)状態に設定します。

IECO-IEC1 レジスタは、32 ビット単位でライトのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
EC0	IEC 31	_	IEC 29	IEC 28	IEC 27	IEC 26	IEC 25	IEC 24	IEC 23	IEC 22	IEC 21	IEC 20	IEC 19	IEC 18	IEC 17	IEC 16	0A0H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	1
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IEC 15		IEC 13	IEC 12	IEC 11	IEC 10	IEC 9	IEC 8	IEC 7	IEC 6	IEC 5	IEC 4	IEC 3	IEC 2	IEC 1	IEC 0	0000_0000
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	•
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
EC1	IEC 63	_	IEC 61	IEC 60	IEC 59	IEC 58	IEC 57	IEC 56	IEC 55	IEC 54	IEC 53	IEC 52	IEC 51	IEC 50	IEC 49	IEC 48	0A4H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	IEC 47	_	IEC 45	IEC 44	IEC 43	IEC 42	IEC 41	IEC 40	IEC 39	IEC 38	IEC 37	IEC 36	IEC 35	IEC 34	IEC 33	IEC 32	0000_0000
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	-
ビット	立置	ビット	-名							Ţ	意味						
各 31-0		IEC63-		割り込	み要求	のマス	ク(デ	ィスエ	ーブル	·)設定	を行い	ます。	あるヒ	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	モセット	(1)	すると、IEN
		IEC0		レジス	タの同	ビット	がクリ	ア (0)	され	、その	割り込	み要求	はマス	ク(デ	ィスエ	ニーブル	ン)状態にな
				ります	0												
				0 : f	可も変ね	つりませ	せん。										
				ا		_		ィスエ-		115.64							

備考 1. 関連レジスタ ... IEN レジスタ: 8.3.3.5 参照

8.3.3.7 ソフトウエア割り込みレジスタ 0-1 (SWI0-SWI1)

SWIO-SWI1 レジスタは、ソフトウエア割り込みの生成に使用します。 SWIO-SWI1 レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
SWIO	SW	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	0C0H
34410	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	00011
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	SW	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	0000 00001
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0000_00001
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
SWI1	SW	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	0C4H
24411	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	00411
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期值
	SW	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	SWI	0000 00001
	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32	0000_00001
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
ビット	位置	ビット	-名							Ţ	意 味						
各 31-0		SWI63-		ビット	をセッ	F (1)	する	ことで	ソフ	トウエ	ア割り	込みを	生成し	ます。	割り込	みをマ	スクした場
		SWIO		合は、	割り込	みは発	生しま	せん。	一度七	ット	(1) す	ると、	SWIO-S	WII L	ジスタ	ではな	7リア (0)
		0 0						-				-					バクリア (0)
				されま		31100	31101	ر اما ره			(1)	, OC	31110	,,,,,,	/IX — C	- / 1 /2	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
					•												
				クリ	ア (0)	した‡	場合は、	. 何も	変わり	ません	0						
I					. (1)		場合は.	41.4	L 7				1811				

備考 1. 関連レジスタ ... SWC レジスタ: 8.3.3.8 参照

8.3.3.8 ソフトウェア割り込みクリア・レジスタ 0-1 (SWC0-SWC1)

SWC0-SWC1 ν ジスタは、SWI0-SWI1 ν ジスタのビットをクリア(0)します。

SWC0-SWC1 レジスタは、32 ビット単位でライトのみ可能です。

25 24 23 22 21 20 19 18 17 16 オフセット・アドレ	24	25	26	27	28	29	30	31	
The same of the sa		-	-	SWC	SWC	SWC	-	SWC	SWC0
25 24 23 22 21 20 19 18 17 16			26 W	27 W	28 W	29 W	30 W	31 W	R/W
VV VV VV VV VV VV VV VV	VV	٧٧	٧٧	٧٧	٧٧	٧٧	VV	٧٧	K/VV
9 8 7 6 5 4 3 2 1 0 初期値	8	9	10	11	12	13	14	15	
1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1			-	-	SWC	SWC		SWC	
9 8 7 6 5 4 3 2 1 0			10 W	11 W	12 W	13 W	14 W	15 W	R/W
	**	**	**	**	**	**	**	**	K/ VV
25 24 23 22 21 20 19 18 17 16 オフセット・アドレ			26	27	28	29	30	31	
The same of the sa		-	-	SWC	SWC		-	SWC	SWC1
57 56 55 54 53 52 51 50 49 48			58 W	59 W	60 W	61 W	62 W	63 W	R/W
	٧٧	٧٧	٧٧	٧٧	٧٧	٧٧	VV	٧٧	K/ VV
9 8 7 6 5 4 3 2 1 0 初期値			10	11	12	13		15	
			-	SWC	SWC	SWC	-	SWC	
41 40 39 38 37 36 35 34 33 32 0000_0000000000000000000000000000000			42 W	43 W	44 W	45 W	46 W	47 W	R/W
VV VV VV VV VV VV VV VV	٧٧	٧٧	٧٧	٧٧	٧٧	٧٧	VV	٧٧	K/ VV
意 味						-名	ビット	·位置	ビット
 ぬみ要求のクリア(0)を行います。あるビットをセット(1)すると、SWI レジ	のクリフ	み要求	割り込	ウエア	ソフト		SWC63-) (各 31-
リア (0) され、そのソフトウエア割り込み要求はクリア (0) されます。)) され	リア(トがク	同ビッ	スタの		SWC0	9	
せん 。		±٨。	つりまも	訂も変∤	0:何				
= ・・ 割り込みをクリア(SWIO_SWI1 しジスタの該当ビットをクリア(O))	ıたクⅡ	 21 (1 : 7, 7	カナア生	, – , – , , – , – ,	1				
せん。 割り込みをクリア(SWIO-SWI1 レジスタの該当ビットをクリア(O))	₊をクリ	•							

備考 1. 関連レジスタ ... SWI レジスタ: 8.3.3.7 参照

8.3.3.9 割り込み検出タイプ選択レジスタ 0-1 (PLSO-PLS1)

PLSO-PLS1 レジスタは、割り込み入力ごとのエッジ検出/レベル検出を選択するレジスタです。 PLSO-PLS1 レジスタは、32 ビット単位でリード/ライト可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
PLS0	PL:	-		PLS 28	PLS 27	PLS 26	PLS 25	PLS 24	PLS 23	PLS 22	PLS 21	PLS 20	PLS 19	PLS 18	PLS 17	PLS 16	100H
R/W	R/V	V R/V	/ R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	-
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PL:	-	-	PLS 12	PLS 11	PLS 10	PLS 9	PLS 8	PLS 7	PLS 6	PLS 5	PLS 4	PLS 3	PLS 2	PLS 1	PLS 0	0000_0000
R/W	R/V	V R/V	/ R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	•
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
PLS1	PL:		-	PLS 60	PLS 59	PLS 58	PLS 57	PLS 56	PLS 55	PLS 54	PLS 53	PLS 52	PLS 51	PLS 50	PLS 49	PLS 48	104H
R/W	R/V	V R/V	/ R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PL:		-	PLS 44	PLS 43	PLS 42	PLS 41	PLS 40	PLS 39	PLS 38	PLS 37	PLS 36	PLS 35	PLS 34	PLS 33	PLS 32	0000_00001
R/W	R/V	V R/V	/ R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	•
ビット	位置	ビッ	卜名								意味						
各 31-0)	PLS63-		割り込	み入力	の検出	タイプ	『を選択	します	•							
		PLS0		PLS63	PLSO (= INTSR	RC63-II	NTSRC) が対ル	 むしま	す。						
				0 :	レベルホ	食出を1	ういま	j									
				1	エッジホ	金出 を	テレンキ・	d-									

備考 1. 関連レジスタ ... EDGC レジスタ: 8.3.3.11, LVLC レジスタ: 8.3.3.12 参照

8.3.3.10 エッジ検出ビット・クリア・レジスタ 0-1 (PICO-PIC1)

本割り込みコントローラでエッジ検出を行った場合、割り込み入力ビットごとの割り込みを保持します。 PICO-PIC1 レジスタは、エッジ検出を行った割り込み入力ビットのエッジ検出をクリア (0) します。 PICO-PIC1 レジスタは、32 ビット単位でライトのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
PIC0	PIC 31	PIC 30	PIC 29	PIC 28	PIC 27	PIC 26	PIC 25	PIC 24	PIC 23	PIC 22	PIC 21	PIC 20	PIC 19	PIC 18	PIC 17	PIC 16	120H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PIC 15	_	PIC 13	PIC 12	PIC 11	PIC 10	PIC 9	PIC 8	PIC 7	PIC 6	PIC 5	PIC 4	PIC 3	PIC 2	PIC 1	PIC 0	0000_0000
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
PIC1	PIC 63	_	PIC 61	PIC 60	PIC 59	PIC 58	PIC 57	PIC 56	PIC 55	PIC 54	PIC 53	PIC 52	PIC 51	PIC 50	PIC 49	PIC 48	124H
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	PIC 47	_	PIC 45	PIC 44	PIC 43	PIC 42	PIC 41	PIC 40	PIC 39	PIC 38	PIC 37	PIC 36	PIC 35	PIC 34	PIC 33	PIC 32	0000_0000
R/W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	
ビット	位置	ビット	-名							· · · · · · · · · · · · · · · · · · ·	意 味						
各 31-0)	PIC63-		エッジ	検出を	行った	割り込	み要求	を、割	り込み	要求こ	゛とにコ	ニッジ村	食出回路	各のクロ	リアを	行います。
		PIC0		該当ビ	ットを	セット	(1)	するこ	とで、	エッジ	検出を	クリア	します	0			
				クリア	(O) I	.た場合	今は何の	の影響	4.与え	ません							

備考 1. 関連レジスタ ... EDGC レジスタ: 8.3.3.11, PLS レジスタ: 8.3.3.9参照

8.3.3.11 割り込みエッジ・コントロール・レジスタ 0-3 (EDGC0-EDGC3)

EDGC0-EDGE3 レジスタは、INTSRC 割り込み入力ごとに有効エッジを指定します。各 INTSRC ごとに 2 ビットずつ割り当てられています。指定できる有効エッジは、立ち上がり/立ち下がり/両エッジです。

EDGC0-EDGE3 レジスタは、32 ビット単位でリード/ライト可能です。

備考 関連レジスタ ... PLS レジスタ: 8.4.3.9 参照

(1/4)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレン
DGC0	ED0	G EDG 1 150	EDG 141	EDG 140	EDG 131	EDG 130	EDG 121	EDG 120	EDG 111	EDG 110	EDG 101	EDG 100	EDG 91	EDG 90	EDG 81	EDG 80	140H
R/W	R/W	- 1	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	EDO	G EDG	EDG	EDG	EDG	EDG	EDG	EDG	EDG		EDG	EDG		EDG	EDG	EDG	5555_555H
R/W	71 R/V	70 R/W	61 R/W	60 R/W	51 R/W	50 R/W	41 R/W	40 R/W	31 R/W	30 R/W	21 R/W	20 R/W	11 R/W	10 R/W	01 R/W	00 R/W	0000_000011
ビット(-	<u></u>		1,,	.,, .,	.,,				意	··,·· 味	.,,	.,,	.,,	,	
31, 30		EDG15			INITSR	∩15 M	右 効 T	ッジを	指定 [≠ 1							
29, 28		EDG13	-					ッジを									
27, 26		EDG13	, -					ッジを									
25, 24		EDG12	-					ッジを									
23, 22		EDG11						ッジを									
21, 20		EDG10	-					ッジを									
19, 18		EDG91	, EDG9	0	INTSR	C9 の 律	対立、	ッジを‡	指定しる	ます。							
17, 16		EDG81	, EDG8	0	INTSR	C8 の 種	対立、	ッジを‡	指定しる	ます。							
15, 14		EDG71	, EDG7	0	INTSR	C7 の 律	対エ、	ッジを‡	旨定しる	ます。							
13, 12		EDG61	, EDG6	0	INTSR	C6 の す	ラ効エ 、	ッジを‡	指定しる	ます。							
11, 10		EDG51	, EDG5	0	INTSR	C5 の す	対エ、	ッジを‡	指定しる	ます。							
9, 8		EDG41	, EDG4	0	INTSR	C4 の 律	ラ効エ、	ッジを‡	指定しる	ます。							
7, 6		EDG31	, EDG3	0	INTSR	C3 の 律	与効エ 、	ッジを‡	旨定しる	ます。							
5, 4		EDG21	, EDG2	0	INTSR	C2 の 律	ラ効エ 、	ッジを‡	指定し る	ます。							
3, 2		EDG11	, EDG1	0	INTSR	C1 の	す効エ、	ッジを‡	指定し る	ます。							
1,0		EDG01	, EDG0	0	INTSR	C0 の 律	す効エ、	ッジを‡	指定しる	ます。							
							•										
					E	DGm	1 E	DGm()		;	有効エ	ッジの	指定			
						0		0	検	出なし	•						
						0		1	立	ち上か	iy						
						1		0	_	ち下か							
						1		1	両	エッジ	;						

備考 m = 0-15

(2/4)

R/W	31 EDC 311 R/W		29 EDG	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
R/W	311		EDG						20	22	ZI	20	17	10	.,		
R/W			301	EDG 300	EDG 291	EDG 290	EDG 281	EDG 280	EDG 271	EDG 270	EDG 261	EDG 260	EDG 251	EDG 250	EDG 241	EDG 240	144H
-	,		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	EDC									EDG	EDG		EDG	EDG		EDG	5555_5555
L	231		221	220	211	210	201	200	191	190	181	180	171	170	161	160	3333_3333
R/W	R/W		-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
ビット位	置	Ľ	ット名								意	味					
31, 30		EDG311	, EDG	310	INTSR	C31 თ	有効エ	ッジを	指定し	ます。							
29, 28		EDG301	, EDG	300	INTSR	C30 თ	有効エ	ッジを	指定し	ます。							
27, 26		EDG291	, EDG	290	INTSR	C29 ග	有効エ	ッジを	指定し	ます。							
25, 24		EDG281	, EDG	280	INTSR	C28 თ	有効エ	ッジを	指定し	ます。							
23, 22		EDG271	, EDG	270	INTSR	C27 ග	有効エ	ッジを	指定し	ます。							
21, 20		EDG261	, EDG	260	INTSR	C26 ග	有効エ	ッジを	指定し	ます。							
19, 18		EDG251	, EDG	250	INTSR	C25 က	有効エ	ッジを	指定し	ます。							
17, 16		EDG241	, EDG	240	INTSR	C24 က	有効エ	ッジを	指定し	ます。							
15, 14		EDG231	, EDG	230	INTSR	C23 ග	有効エ	ッジを	指定し	ます。							
13, 12		EDG221	, EDG	220	INTSR	C22 ග	有効エ	ッジを	指定し	ます。							
11, 10		EDG211	, EDG	210	INTSR	C21 ග	有効エ	ッジを	指定し	ます。							
9, 8		EDG201	, EDG	200	INTSR	C20 ග	有効エ	ッジを	指定し	ます。							
7, 6		EDG191	, EDG	190	INTSR	C19 の	有効エ	ッジを	指定し	ます。							
5, 4		EDG181	, EDG	180	INTSR	C18 ၈	有効エ	ッジを	指定し	ます。							
3, 2		EDG171	, EDG	170	INTSR	C17 က	有効エ	ッジを	指定し	ます。							
1,0		EDG161	, EDG	160	INTSR	C16 თ	有効エ	ッジを	指定し	ます。							
1																	
ı					E	DGm1	l E	:DGm0)		7	有効エ	ッジの	指定			
ì						0		0	検	出なし							
İ						0		1	立	ち上が	ij						
ì						1		0	立	ち下が	ij						
İ						1		1	両	エッジ							
İ					-		1		<u> </u>								

備考 m = 16-31

(3/4)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
DGC2	EDC 471		EDG 461	EDG 460	EDG 451	EDG 450	EDG 441	EDG 440	EDG 431	EDG 430	EDG 421	EDG 420	EDG 411	EDG 410	EDG 401	EDG 400	148H
R/W	R/W		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	l
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	EDC	_	EDG	EDG	EDG	EDG	_	EDG	_	EDG	EDG	_	EDG	_	EDG	EDG	5555_5555
R/W	391 R/W		381 R/W	380 R/W	371 R/W	370 R/W	361 R/W	360 R/W	351 R/W	350 R/W	341 R/W	340 R/W	331 R/W	330 R/W	321 R/W	320 R/W	0000_0000
ビット						10, 11	10, 11	10, 71	10, 11	10, 11			10, 11	10, 11	10, 71	10, 11	
			ット名			0.17.0		3 % ±	11 - - 1		意	味					
31, 30		EDG471	<u>- </u>				有効工										
29, 28	-	EDG461					有効エ										
27, 26		EDG451					有効エ										
25, 24		EDG441	<u>- </u>				有効エ										
23, 22	-	EDG431					有効エ 有効エ										
21, 20 19, 18		EDG421					有効エ										
17, 16	-	EDG411 EDG401					有効エ										
15, 14	-	EDG401					有効エ										
13, 12		EDG381					有効エ										
11, 10		EDG371	<u>- </u>				有効エ										
9, 8		EDG361					ーー 有効エ										
7, 6		EDG351	-				有効エ										
5, 4		EDG341	, EDG	340	INTSRO	C34 თ	有効エ	ッジを	指定し	ます。							
3, 2		EDG331	, EDG	330	INTSR	C33 თ	有効エ	ッジを	指定し	ます。							
1, 0		EDG321	, EDG	320	INTSRO	C32 თ	有効エ	ッジを	指定し	ます。							
					E	DGm	1 E	:DGm()		7	有効エ	ッジの	指定			
						0		0	検	出なし							
						0		1	立	ち上が	ij						
						1		0	立	ち下が	ij						
						1		1	両	エッジ	;						
																	-

備考 1. m = 32-47

(4/4)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
OGC3	EDG	_	EDG			EDG		EDG	EDG		EDG	EDG	EDG	EDG		EDG	14CH
R/W	631 R/W	630 R/W	621 R/W	620 R/W	611 R/W	610 R/W	601 R/W	600 R/W	591 R/W	590 R/W	581 R/W	580 R/W	571 R/W	570 R/W	561 R/W	560 R/W	
•	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	EDG									EDG	EDG	EDG	1	EDG		1	I
	551	550	541	540	531	530	521	520	511	510	501	500	491	490	481	480	5555_5555
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
ビット位	置	Ľ	ット名	l							意	味					
31, 30	E	DG631	, EDG	630	INTSR	C63 ග	有効エ	ッジを	指定し	,ます。							
29, 28	E	DG621	, EDG	620	INTSR	C62 の	有効エ	ッジを	指定し	,ます。							
27, 26	E	DG611	, EDG	610	INTSR	C61 ග	有効エ	ッジを	指定し	,ます。							
25, 24	E	DG601	, EDG	600	INTSR	C60 ග	有効エ	ッジを	指定し	,ます。							
23, 22	Е	DG591	, EDG	590	INTSR	C59 თ	有効エ	ッジを	指定し	ます。							
21, 20	Е	DG581	, EDG	580	INTSR	C58 თ	有効エ	ッジを	指定し	ます。							
19, 18	Е	DG571	, EDG	570	INTSR	C57 თ	有効エ	ッジを	指定し	<i>、</i> ます。							
17, 16	E	DG561	, EDG	560	INTSR	C56 თ	有効エ	ッジを	指定し	<i>.</i> ます。							
15, 14	E	DG551	, EDG	550	INTSR	C55 თ	有効エ	ッジを	指定し	<i>.</i> ます。							
13, 12	Е	DG541	, EDG	540	INTSR	C54 თ	有効エ	ッジを	指定し	<i>、</i> ます。							
11, 10	E	DG531	, EDG	530	INTSR	C53 თ	有効エ	ッジを	指定し	ます。							
9, 8	E	DG521	, EDG	520	INTSR	C52 თ	有効エ	ッジを	指定し	<i>.</i> ます。							
7, 6	E	DG511	, EDG	510	INTSR	C51 ၈	有効エ	ッジを	指定し	,ます。							
5, 4	E	DG501	, EDG	500	INTSR	C50 ၈	有効エ	ッジを	指定し	,ます。							
3, 2	E	DG491	, EDG	490	INTSR	C49 の	有効エ	ッジを	指定し	ます。							
1, 0	E	DG481	, EDG	480	INTSR	C48 の	有効エ	ッジを	指定し	,ます。							
					Е	DGm	1 E	:DGm0)		7	有効エ	ッジの	指定			
						0		0	検	出なし							
						0		1	立	ち上が	ij						
						1		0	立	ち下が	ij						
						1		1	両	エッジ	:						
					▎┕		ı										

備考 1. m = 48-63

8.3.3.12 割り込みレベル・コントロール・レジスタ 0-3 (LVLV0-LVLC3)

LVLC0-LVLC3 レジスタは、INTSRC 割り込み入力ごとに有効レベルを指定します。各 INTSRC ごとに 2 ビットずつ割り当てられています。検出なし/ハイ・レベル検出/ロー・レベル検出を指定できます。

LVLC0-LVLC 3 レジスタは、32 ビット単位でリード/ライト可能です。

備考 関連レジスタ ... PLS レジスタ: 8.4.3.9 参照

(1/4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
VLC0 LV		LVC 141	LVC 140	LVC 131	LVC 130	LVC 121	LVC 120	LVC 111	LVC 110	LVC 101	LVC 100	LVC 91	LVC 90	LVC 81	LVC 80	180H
R/W R/\		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	l
15	5 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
LV	-	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	LVC	_	LVC	5555_5555
71 R/W R/\		61 R/W	60 R/W	51 R/W	50 R/W	41 R/W	40 R/W	31 R/W	30 R/W	21 R/W	20 R/W	11 R/W	10 R/W	01 R/W	00 R/W	0000_0000
ビット位置		ット名		.,,	,			,	,	意		,			,	
				IN ITCD C	215.00		~ u +	+6. 4	++	忠	坏					
31, 30	LVC151			INTSRC												
29, 28	LVC141	-		INTSRC												
27, 26	LVC131	<u> </u>		INTSRC												
25, 24	LVC121			INTSRC												
23, 22	LVC111			INTSRC												
21, 20	LVC101			INTSRC												
19, 18	LVC91,			INTSRC												
17, 16 15, 14	LVC81, LVC71,			INTSRC												
13, 12	LVC/1,			INTSRC												
11, 10	LVC51,			INTSRC												
9, 8	LVC31,			INTSRC					-							
7, 6	LVC31,			INTSRC												
5, 4	LVC21,			INTSRC					-							
3, 2	LVC11,			INTSRC	-											
1, 0	LVC01,			INTSRC												
				L	VCm1	L	.VCm0)		;	有効レ	ベルの	指定			
					0		0	検	出なし							
					0		1	<i>/</i>	イ・レ	ベル						
					1		0		ー・ レ	ベル						
					1		1	検	出なし	,						
	l			. -												

備考 m = 00-15

(2/4)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
VLC1	LV0	II .	LVC 301	LVC 300	LVC 291	LVC 290	LVC 281	LVC 280	LVC 271	LVC 270	LVC 261	LVC 260	LVC 251	LVC 250	LVC 241	LVC 240	184H
R/W	R/V	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	l
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	LVC	-	_	LVC	LVC	LVC	_	LVC	LVC	LVC	LVC		LVC	LVC		LVC	5555_5555
R/W	23°		221 R/W	220 R/W	211 R/W	210 R/W	201 R/W	200 R/W	191 R/W	190 R/W	181 R/W	180 R/W	171 R/W	170 R/W	161 R/W	160 R/W	0000_0000
					1777	K/ VV	IX/ VV	10, 11	10, 11	IX/ VV			IX/ VV	IX/ VV	IX/ VV	IX/ VV	
ビット			ット名					S	114 -4- 1		意	坏					
31, 30		LVC311	-					ベルを									
29, 28		LVC301	-					ベルを									
27, 26		LVC291	-					ベルを									
25, 24		LVC281						ベルを									
23, 22		LVC271	, LVC2	270				ベルを									
21, 20		LVC261	-					ベルを									
19, 18		LVC251	, LVC2	250				ベルを									
17, 16		LVC241	, LVC2	240				ベルを									
15, 14		LVC231	, LVC2	230	INTSR	C23 ၈	有効レ	ベルを	指定し	ます。							
13, 12		LVC221	, LVC2	220	INTSR	C22 の	有効レ	ベルを	指定し	ます。							
11, 10		LVC211	, LVC2	210	INTSR	C21 ၈	有効レ	ベルを	指定し	ます。							
9, 8		LVC201	, LVC2	200	INTSR	C20 ၈	有効レ	ベルを	指定し	.ます。							
7, 6		LVC191	, LVC	190	INTSR	C19 0	有効レ	ベルを	指定し	ます。							
5, 4		LVC181	, LVC	180	INTSR	C18 ၈	有効レ	ベルを	指定し	ます。							
3, 2		LVC171	, LVC	170	INTSR	C17 の	有効レ	ベルを	指定し	<i>.</i> ます。							
1, 0		LVC161	, LVC	160	INTSR	C16 თ	有効レ	ベルを	指定し	ます。							
																	1
					L	_VCm1	L	.VCm0)		7	有効レ	ベルの	指定			
						0		0	検	出なし							
						0		1	/\	イ・レ	ベル						
						1		0		ー・レ	ベル						
						1		1	検	出なし							

備考 m = 16-31

(3/4)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・ア	ドレフ
/LC2	LVC 471		LVC 461	LVC 460	LVC 451	LVC 450	LVC 441	LVC 440	LVC 431	LVC 430	LVC 421	LVC 420	LVC 411	LVC 410	LVC 401	LVC 400	188H	
R/W	R/W		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値	
	LVC		LVC		LVC	LVC	1	LVC	LVC		LVC	LVC				LVC	5555_555	
2.044	391		381	380	371	370	361	360	351	350	341	340	331	330	321	320	3333_333	IJI I
R/W	R/W	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		7
ビット信	立置	Ľ	ット名	l							意	味						
31, 30		LVC471	, LVC	470	INTSR	C47 の	有効レ	ベルを	指定し	ます。								
29, 28		LVC461	, LVC	460	INTSR	C46 თ	有効レ	ベルを	指定し	ます。								
27, 26		LVC451	, LVC	450	INTSR	C45 က	有効レ	ベルを	指定し	ます。								
25, 24		LVC441	, LVC	140	INTSR	C44 の	有効レ	ベルを	指定し	ます。								
23, 22		LVC431	, LVC4	430	INTSRO	C43 ග	有効レ	ベルを	指定し	<i>.</i> ます。								
21, 20		LVC421	, LVC4	120	INTSRO	C42 の	有効レ	ベルを	指定し	<i>.</i> ます。								
19, 18		LVC411	, LVC4	410	INTSRO	C41	有効レ	ベルを	指定し	ます。								
17, 16		LVC401	, LVC4	400	INTSRO	C40 က	有効レ	ベルを	指定し	ます。								
15, 14		LVC391	, LVC3	390	INTSRO	C39 თ	有効レ	ベルを	指定し	ます。								
13, 12		LVC381	, LVC3	380	INTSRO	C38 თ	有効レ	ベルを	指定し	ます。								
11, 10		LVC371	, LVC3	370	INTSRO	C37 თ	有効レ	ベルを	指定し	ます。								
9, 8		LVC361	, LVC3	360	INTSRO	C36 თ	有効レ	ベルを	指定し	ます。								
7, 6		LVC351	, LVC3	350	INTSRO	C35 თ	有効レ	ベルを	指定し	ます。								
5, 4		LVC341	, LVC3	340	INTSRO	C34 თ	有効レ	ベルを	指定し	ます。								
3, 2		LVC331	, LVC3	330	INTSRO	C33 ග	有効レ	ベルを	指定し	ます。								
1,0		LVC321	, LVC3	320	INTSRO	C32 თ	有効レ	ベルを	指定し	ます。								
					L	.VCm1	l l	.VCm0)		:	有効レ	ベルの	指定				
						0		0	検	出なし								
						0		1	/	イ・レ	ベル							
						1		0		ー・ レ	ベル							
						1		1	検	出なし	,							

備考 1. m = 32-47

(4/4)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アド
/LC3	LVC	-	LVC 621	LVC 620	LVC 611	LVC 610		LVC	LVC	LVC 590	LVC 581	LVC 580	LVC 571	LVC	LVC 561	LVC 560	18CH
R/W	631 R/W	-	R/W	R/W	R/W	R/W	601 R/W	600 R/W	591 R/W	R/W	R/W	R/W	R/W	570 R/W	R/W	R/W	l
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	LVC	_		1	LVC	LVC			LVC		LVC		LVC	LVC		LVC	1
	551		541	540	531	530	521	520	511	510	501	500	491	490	481	480	5555_555
R/W	R/W	V R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
ビット	位置	Ľ	ット名	i							意	味					
31, 30		LVC631	, LVC	530	INTSR	C63 ග	有効レ	ベルを	指定し	,ます。							
29, 28		LVC621	, LVC	320	INTSR	C62 ග	有効レ	ベルを	指定し	,ます。							
27, 26		LVC611	, LVC	310	INTSR	C61 က	有効レ	ベルを	指定し	<i>,</i> ます。							
25, 24		LVC601	, LVC	500	INTSR	C60 က	有効レ	ベルを	指定し	<i>,</i> ます。							
23, 22		LVC591	, LVC	590	INTSR	C59 ග	有効レ	ベルを	指定し	ます。							
21, 20		LVC581	, LVC	580	INTSR	C58 თ	有効レ	ベルを	指定し	,ます。							
19, 18		LVC571	, LVC	570	INTSR	C57 ග	有効レ	ベルを	指定し	,ます。							
17, 16		LVC561	, LVC	560	INTSR	C56 თ	有効レ	ベルを	指定し	,ます。							
15, 14		LVC551	, LVC	550	INTSR	C55 თ	有効レ	ベルを	指定し	,ます。							
13, 12		LVC541	, LVC	540	INTSR	C54 თ	有効レ	ベルを	指定し	,ます。							
11, 10		LVC531	, LVC	530	INTSR	C53 თ	有効レ	ベルを	指定し	ます。							
9, 8		LVC521	, LVC	520	INTSR	C52 თ	有効レ	ベルを	指定し	,ます。							
7, 6		LVC511	, LVC	510	INTSR	C51 က	有効レ	ベルを	指定し	<i>、</i> ます。							
5, 4		LVC501	, LVC	500	INTSR	C50 თ	有効レ	ベルを	指定し	ます。							
3, 2		LVC491	, LVC	490	INTSR	C49 က	有効レ	ベルを	指定し	ます。							
2, 1		LVC481	, LVC	480	INTSR	C48 の	有効レ	ベルを	指定し	ます。							
					L	.VCm1	l L	.VCm0)		7	有効レ	ベルの	指定			
						0		0	検	出なし							
						0		1	/\	イ・レ	ベル						
						1		0		$-\cdot \nu$	ベル						
						1		1	検	出なし	,						


備考 1. m = 48-63

8.3.3.13 割り込み優先レベル・マスク・レジスタ (PRLM)

PRLM レジスタは、割り込み優先レベルに対するマスク制御をします。

このレジスタは、ビットをセット(1)すると、クリア(0)はできません。クリアは割り込み優先レベル・マスク・クリア・レジスタ(PRLC)で行ってください。

PRLM レジスタは、**32** ビット単位でリード/ライト可能です。



備考 関連レジスタ ... PRL レジスタ: 8.3.3.20, PRLC レジスタ: 8.3.3.14 参照

8.3.3.14 割り込み優先レベル・マスク・クリア・レジスタ (PRLC)

PRLC レジスタは、PRLM レジスタのビットをクリアします。 PRLC レジスタは、32 ビット単位でライトのみ可能です。



備考 関連レジスタ ... PRLM レジスタ: 8.3.3.13 参照


8.3.3.15 ユーザ・モード・イネーブル・レジスタ (UEN)

UEN レジスタは、バス・マスタが出力する特権モードを示す HPROT1 による、割り込み制御レジスタ・アクセスの許可/禁止を選択します。

バス・マスタが正確にプロテクション情報を生成できない場合は UE ビットをセット(1) し、ユーザ・モードによる割り込み制御レジスタ・アクセスを許可してください。UE ビットの初期値は 1 で、ユーザ・モードによる割り込み制御レジスタ・アクセスが許可されています。

UEN レジスタは、32 ビット単位でリード可能です。

UEN レジスタは他のレジスタと異なり、特権モード時のみ 32 ビット単位でライト可能です。



- 備考 1. UE = 1 の場合、UEN レジスタにユーザ・モードでライトすると OKAY レスポンスを返しますが、 実際の値の書き込みは行われません。
 - 2. UE ビットへの書き込みが実際に反映されるには、HCLK×1 必要です。UEN レジスタへの書き込み 後、IDLE サイクルをはさまずに割り込み制御レジスタへのアクセスを行った場合、UE ビットは 書き込み前の値となります。

8.3.3.16 割り込みアドレス・レジスタ (HVA)

HVA レジスタは、優先レベルの最も高い割り込み処理(Interrupt Service Routine (ISR))のベクタ・アドレスが格納されます。割り込み処理(ISR)を実行しているときには、割り込み処理(ISR)中のベクタ・アドレスが格納されています。

HVA レジスタは、32 ビット単位でリード/ライト可能です。



- 注意 1. 割り込み処理開始時のリード、および割り込み処理完了時のライト以外でこのレジスタをアクセス しないでください。割り込み処理開始時のリード、および割り込み処理完了時のライト以外でこの レジスタをアクセスすると不適当な割り込み動作を引き起こす可能性があります。
 - 2. ベクタ割り込みインタフェースを利用している場合は、HVA レジスタをリードしないでください。

ベクタ割り込み端子を使用しない場合、割り込みが受け付けられると ARM CPU コアは 0000_0018H 番地に分岐します。割り込みサービス・ルーチン (ISR) では 0000_0018H 番地で HVA レジスタをリードしてベクタ・アドレスに分岐してください。本割り込みコントローラは ARM CPU コアが HVA レジスタをリードすることで、割り込み処理の開始を認識します。

ベクタ割り込み端子を使用する場合は、ベクタ割り込み端子のハンドシェークにより割り込み処理の開始を認識します。

本割り込みコントローラは、受け付けた割り込みの優先レベルを記憶します。これにより、受け付けられた割り込み優先レベルより低い割り込み要求は保留されます。

割り込み処理(ISR)の最後で、HVAレジスタへ任意の値をライトする必要があります。HVAレジスタへのライトにより、割り込みコントローラは割り込み処理が終了することを認識して、記憶していた割り込みの優先レベルをクリアします。これにより今完了した割り込み処理の、次の優先レベルの割り込み処理の割り込みが処理されます。なお、HVAレジスタへライトしたデータは反映されません。

備考 1. 関連レジスタ ... VADm レジスタ:8.3.3.19 参照

8.3.3.17 割り込みサービス・ステータス・レジスタ 0-1 (ISSO-ISS1)

ISSO-ISS1 レジスタは、IRQ 割り込みのサービス状態を示します。

CPU が割り込みサービス・ルーチン (ISR) を実行中、または保留中であるかどうかの情報が格納されています。

ISSO-ISS1 レジスタは、32 ビット単位でリードのみ可能です。

(1/2)

																	(1/2
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
ISSO	ISS 31	ISS 30	ISS 29	ISS 28	ISS 27	ISS 26	ISS 25	ISS 24	ISS 23	ISS 22	ISS 21	ISS 20	ISS 19	ISS 18	ISS 17	ISS 16	210H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISS 15	ISS 14	ISS 13	ISS 12	ISS 11	ISS 10	ISS 9	ISS 8	ISS 7	ISS 6	ISS 5	ISS 4	ISS 3	ISS 2	ISS 1	ISS O	0000_0000H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレス
ISS1	ISS 63	ISS 62	ISS 61	ISS 60	ISS 59	ISS 58	ISS 57	ISS 56	ISS 55	ISS 54	ISS 53	ISS 52	ISS 51	ISS 50	ISS 49	ISS 48	214H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISS 47	ISS 46	ISS 45	ISS 44	ISS 43	ISS 42	ISS 41	ISS 40	ISS 39	ISS 38	ISS 37	ISS 36	ISS 35	ISS 34	ISS 33	ISS 32	0000_0000H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	_

ビット位置	ビット名	意味
各 31-0	ISS63-	INTSRC0-INTSRC63 からの IRQ 割り込み要求のサービス状態を示します。
	ISSO	0:サービスされていない割り込み
		1:割り込みサービス・ルーチン (ISR) が実行中、または、保留中の割り込みビット

例えば、割り込みコントローラに複数の割り込み要求があった場合、ISSO-ISS1 レジスタの状態は以下のようになります。

ビット	31						24 23						16 15							8						7					0	
ISSn				1	Н							2	Н							F	Н							1	Н			
バイナリ	0	Ω	Ω	Ω	Ω	Ω	Ω	1	0	Ω	0	Ω	Ω	0	1	Ω	1	1	1	1	1	1	1	1	0	0	Ω	Ω	0	0	0	1

現在、INRSRC24, 17, 15-8, 0 から割り込み要求があることを示しています。割り込みサービス・ルーチン (ISR) は PRLm レジスタで設定された優先レベルが高い順にから順にサービスされます。PRLm レジスタの 値が同じ場合は、ベクタ番号の小さい割り込み要求の優先レベルが高くなります。ISR が終了すると、ISSO-ISS1 レジスタの該当ビットはクリアされ、次に優先レベルの高い ISR を開始します。また、ISR 中に他の割り込み 要求があると、それも本レジスタに反映されます。

備考 1. 関連レジスタ ... IRQS レジスタ: 8.3.3.1,

RAIS レジスタ: 8.3.3.3,

IEN レジスタ: 8.3.3.5,

PRLM レジスタ: 8.3.3.13,

PRL レジスタ: 8.3.3.20 参照

8.3.3.18 割り込みサービス・カレント・レジスタ 0-1 (ISC0-ISC1)

ISCO-ISC1 レジスタは、割り込みサービス・ステータス・レジスタ 0-1 (ISSO-ISS1) で、セット (1) されている IRQ 割り込みの中で、最も優先レベルの高い IRQ 割り込みを示します。

ISCO-ISC1 レジスタは、32 ビット単位でリードのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
ISC0	ISC 31	ISC 30	ISC 29	ISC 28	ISC 27	ISC 26	ISC 25	ISC 24	ISC 23	ISC 22	ISC 21	ISC 20	ISC 19	ISC 18	ISC 17	ISC 16	230H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	-
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISC 15	ISC 14	ISC 13	ISC 12	ISC 11	ISC 10	ISC 9	ISC 8	ISC 7	ISC 6	ISC 5	ISC 4	ISC 3	ISC 2	ISC 1	ISC 0	0000 0000
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	_
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
ISC1	ISC 63	ISC 62	ISC 61	ISC 60	ISC 59	ISC 58	ISC 57	ISC 56	ISC 55	ISC 54	ISC 53	ISC 52	ISC 51	ISC 50	ISC 49	ISC 48	234H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	ISC 47	ISC 46	ISC 45	ISC 44	ISC 43	ISC 42	ISC 41	ISC 40	ISC 39	ISC 38	ISC 37	ISC 36	ISC 35	ISC 34	ISC 33	ISC 32	0000 0000
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	_
ビット位	立置	ビット	-名							7	意味						
各 31-0		SC63- SC0		示しま	す。	ベルが混	高くない	ハか、		みサー		,					-ビス状態を

備考 1. 関連レジスタ ... ISS レジスタ: 8.3.3.17 参照

8.3.3.19 割り込みアドレス格納レジスタ 0-63 (VAD0-VAD63)

VAD0-VAD63 レジスタは、各割り込み入力に対応したベクタ・アドレスを格納します。 **VAD0-VAD63** レジスタは、**32** ビット単位でリード/ライト可能です。


31		0	オフセット・アドレス	初期値
AD0- AD63		VADm31-VADm0	400H-4FCH	0000_0000H
R/W		R/W		
ビット位置	ビット名	意味		
31-0	VADm31-	各割り込み入力に対応したベクタ・アドレスを格納します。		
1	VADm0	VADO-VAD63 と INTSRC0-INTSRC63 の各ビットがペアで対応してい	います。	

備考 1. 関連レジスタ ... PRL レジスタ: 8.3.3.20 参照

2. m = 0, 1

8.3.3.20 割り込み優先レベル格納レジスタ 0-63 (PRLO-PRL63)

PRLO-PRL63 レジスタは、各割り込み入力に対応した割り込み優先レベルを格納します。 PRLO-PRL63 レジスタは、32 ビット単位でリード/ライト可能です。




備考 1. 関連レジスタ ... VAD レジスタ: 8.3.3.19, PRLM レジスタ: 8.3.3.13 参照

8.3.3.21 テスト・モード選択レジスタ (TCR)

TCR レジスタは、テスト・モードを選択します。

TCR レジスタは、32 ビット単位でリード/ライト可能です。




備考 関連レジスタ ... TICR レジスタ: 8.3.3.22, TACR レジスタ: 8.3.3.23 参照

8.3.3.22 テスト・モード割り込み入力制御レジスタ (TICR)

TICR レジスタは、nIRQIN 入力および nFIQIN 入力の端子レベルの確認、テスト・モードにおける状態の指定を行います。

TCR レジスタの ITEN = 1 のときは、TICR レジスタは、32 ビット単位でリード \angle ライト可能です。 TCR レジスタの ITEN = 0 のときは、TICR レジスタは、32 ビット単位でリードのみ可能です。



- 注 1. TCR レジスタの ITEN = 1 のときは、TICR レジスタは、32 ビット単位でリード/ライト可能です。 TCR レジスタの ITEN = 0 のときは、TICR レジスタは、32 ビット単位でリードのみ可能です。
 - 2. I ビットは nIRQIN 端子の反転値、F ビットは nFIQIN 端子の反転値が入ります。 JL-086A では、nIRQIN 端子、nFIQIN 端子を"1"に固定しています。

備考 関連レジスタ ... TCR レジスタ: 8.3.3.21 参照

8.3.3.23 テスト・モード割り込みアドレス制御レジスタ (TACR)

TACR レジスタは、カスケード接続で拡張した本割り込みコントローラからのベクタ・アドレスの値 (VADIN[31:0]入力端子の状態)の確認、テスト・モードにおけるベクタ・アドレスの指定を行います。 TCR レジスタの ITEN = 1 のときは、TACR レジスタは、32 ビット単位でリード/ライト可能です。 TCR レジスタの ITEN = 0 のときは、TACR レジスタは、32 ビット単位でリードのみ可能です。




注 1. TCR レジスタの ITEN = 1 のときは、TACR レジスタは、32 ビット単位でリード/ライト可能です。 TCR レジスタの ITEN = 0 のときは、TACR レジスタは、32 ビット単位でリードのみ可能です。

備考 ・関連レジスタ ... TCR レジスタ: 8.3.3.21 参照

8.3.3.24 割り込み要求ステータス・レジスタ (IOS)

IOS レジスタは、ARM CPU への nIRQ 割り込み要求出力および nFIQ 割り込み要求出力の端子レベルを示します。

IOS レジスタは、32 ビット単位でリードのみ可能です。



備考 - JL-086A では、FIQ 機能を使用していません。

8.3.3.25 割り込みアドレス・ステータス・レジスタ (VAOS)

VAOS レジスタは、HVA レジスタと VADOUT[31:0]出力端子の値を参照するレジスタです。 VAOS レジスタは、32 ビット単位でリードのみ可能です。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	オフセット・アドレ
/AOS	VA(OSVAO 1 30	S V A O : 29	SVAOS 28	VAOS 27	VAOS 26	VAOS 25	VAOS 24	VAOS 23	VAOS 22	VAOS 21	VAOS 20	VAOS 19	VAOS 18	VAOS 17	VAOS 16	C10H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	
	15	5 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	初期値
	VA(OS VAO 5 14	SVAO: 13	SVAOS 12	VAOS 11	VAOS 10	VAOS 9	VAOS 8	VAOS 7	VAOS 6	VAOS 5	VAOS 4	VAOS 3	VAOS 2	VAOS 1	VAOS 0	0000_0000H
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	•
ビット位置 ビット名		意味															
31-0		VAOS3		VADO	UT[31:	0]端子	(割り	込みア	ドレス	・レジ	スタ((HVA)	の値)	を示し	ょす 。		

備考 関連レジスタ ... HVA レジスタ: 8.3.3.16 参照

8.4 操作方法

8.4.1 レジスタ初期化手順

図 8-2にレジスタ初期化手順を示します。

リセット解除の時点では、本割り込みコントローラは割り込み優先レベルの設定などのレジスタが動作可能な 状態になっていません。リセット解除後に、必ず初期化してください。




図8-2 レジスタ初期化手順

8.4.2 レジスタ書き換え手順

8.4.2.1 IEC レジスタ書き換え手順

本割り込みコントローラが動作中に、IEC(割り込みイネーブル・クリア・レジスタ)レジスタを書き換える場合は、割り込み禁止状態にて書き換えてください。

割り込み禁止は、ARM CPUの CPSR レジスタの I ビットをセット(1)することで行ってください。

8.4.2.2 ISL/PLS/EDGC/LVLC/PRLM/VAD/PRL/TCR レジスタ書き換え手順

本割り込みコントローラが動作中に、以下のレジスタを書き換える場合は、割り込み処理をすべて終了させ、 割り込み禁止状態のフォアグランド処理にて書き換えてください。

割り込み禁止は、ARM CPU の CPSR レジスタの I ビットをセット (1) することで行ってください。また、FIQ 割り込みの設定を書き換える場合は、ARM CPU の CPSR レジスタの F ビットをセット (1) することで、FIQ 割り込みを禁止してください。 JL-086A では、FIQ 機能を使用していません。

- ISL (IRQ/FIQ 割り込み選択レジスタ)
- PLS (割り込み検出タイプ選択レジスタ)
- EDGC(割り込みエッジ・コントロール・レジスタ)
- LVLC (割り込みレベル・コントロール・レジスタ)
- PRLM (割り込み優先レベル・マスク・レジスタ)
- VAD (割り込みアドレス格納レジスタ)
- PRL (割り込み優先レベル格納レジスタ)
- **TCR**(テスト・モード選択レジスタ)




図8-3 レジスタ設定変更可能期間

実際の書き換え処理は、以下のフローに従ってソフトウエアで処理してください。




図8-4 レジスタ設定変更フロー

8.4.3 IRQ (Interrupt ReQuest) 割り込み

IRQ割り込みの検出は、検出タイプ(レベル:ハイ/ロー、エッジ:立ち上がり/立ち下がり/両エッジ)を各レジスタにて指定してください。

割り込み検出タイプ選択レジスタ m (PLSm) でレベル検出を選択した場合、IRQ 割り込み処理で割り込み要求発生元の IRQ を取り下げるまでは、割り込み要求を保持してください。

8.4.3.1 レベル割り込み

図 8-5にレベル割り込み動作を示します。

なお、レベル割り込みを完了させるとき、レベル割り込みの発生元の割り込み出力を停止させると同時に、IRQステータス・レジスタ m (IRQSm) の該当ビットがクリア (0) され、その割り込み要求が発生していないことを確認してください。複雑なバス・システムの採用など、ソフトウエアによる割り込み発生元の割り込み出力停止処理が、割り込み発生元のハードウエアに反映されるまでに遅延が生じ、復帰後に同一の割り込みが受け付けられてしまうことを防止するためです。また、割り込み発生元の割り込み出力停止処理は、発生元の動作に応じて、割り込みサービス・ルーチン (ISR) の適切な箇所で行ってください。




図8-5 IRQ割り込み動作(レベル割り込み)

8.4.3.2 エッジ割り込み

図 8-6にエッジ割り込み動作を示します。

なお、エッジ割り込み要求のクリアは、エッジ検出ビット・クリア・レジスタ(PICm)で行ってください。




図8-6 IRQ割り込み動作(エッジ割り込み)

8.4.3.3 ソフトウエア割り込み

図 8-7にソフトウエア割り込み動作を示します。




図8-7 IRQ割り込み動作(ソフトウエア割り込み)

8.4.4 割り込み優先レベル

本割り込みコントローラは、割り込み優先レベル格納レジスタ m (PRLm) で、割り込みの優先レベルを設定できます。

割り込み優先レベルは、16段階あり0が最も優先レベルが高く、15が最も優先レベルが低くなります。 割り込み優先レベルが同じ場合、割り込みチャネル番号の小さい順に割り込みの優先レベルが決まります。カスケード接続は使用していません。

割り込みを受け付けると、受け付けた割り込みの割り込み優先レベル以下のレベルはマスクされます。

8.4.4.1 割り込み多重制御における優先レベル

割り込み処理中(割り込み多重制御を行っている場合に限る)の場合、現在サービス中の割り込みより優先レベルの高い割り込みのみ受け付けます。このとき、サービス中の割り込みの優先レベル以下のレベルはマスクされます。

受け付け可能な割り込み要求に対して、「8.4.4 割り込み優先レベル」に記載された方法で優先レベルの判定が行われます。

8.4.4.2 多重割り込み処理

割り込み処理中に、さらに別の割り込みを受け付ける多重割り込みの処理例を図8-8に示します。




図8-8 多重割り込み処理概念図(1/2)




図 8-9 多重割り込み処理概念図 (2/2)

8.5 IRQ 動作タイミング図

8.5.1 AHB バス使用時の IRQ 動作タイミング

本割り込みコントローラを単体で使用したときの、IRQ 動作タイミングを図 8-10、図 8-11に示します。 HVA レジスタ・リードにより IRQ がデアサートされます。

データ・フェーズでは3クロックのウエイトが挿入されます。

(割り込み信号:非同期)




図8-10 IRQ 動作タイミング (エッジ検出)




図8-11 IRQ 動作タイミング(レベル検出)

8.5.2 ベクタ割り込み使用時の IRQ 動作タイミング

ベクタ割り込み使用時のエッジ検出時の IRQ 動作タイミングを図 8-12、図 8-13に示します。

ARM CPU とのハンドシェーク規格による VADOUT hold 期間があり、IRQADDRV のアサートから IRQACK のデアサートまで VADOUT の値を保持します。

(割り込み信号:非同期、ベクタ割り込み端子:同期)

IRQACK と IRQADDRV のハンドシェーク期間中に IRQ はデアサートされます。




図8-12 IRQ 動作タイミング(エッジ検出)




図8-13 IRQ 動作タイミング (レベル検出)

備考 INTSRCx:周辺回路からの割り込み入力

nIRQ: IRQ 出力

IRQACK: CPU、または上位の本割り込みコントローラからの IRQ アクノリッジ出力 IRQADDRV: CPU、または上位の本割り込みコントローラへのベクタ・アドレス有効出力

VADOUT: CPU、または上位の本割り込みコントローラへのベクタ・アドレス出力

8.5.3 多重割り込み要求時の IRQ 動作タイミング

(1) 高プライオリティ要求時

割り込み動作中に、高プライオリティ要求があったときの IRQ 動作タイミングを図 8-14に示します。 (割り込み信号:非同期)

INTSRC_low のアサートを確認した後に、CPU は HVA リードで VAD_low を取り込み INTSRC_low 処理ルーチンに移行します。処理ルーチン実行中に、よりプライオリティの高い INTSRC_high のアサートを検出したので、CPU は INTSRC_low 処理ルーチンを一時中断し、HVA リードで VAD_High を取り込み INTSRC_high 処理ルーチンに移行します。




図8-14 IRQ 動作タイミング(多重割り込み要求:高プライオリティ要求)

(2) 低プライオリティ要求時

割り込み動作中に、低プライオリティ要求があったときの IRQ 動作タイミングを図 8-15に示します。 (割り込み信号: 非同期)

INTSRC_high のアサートを確認した後に、CPU は HVA リードで VAD_high を取り込み INTSRC_high 処理ルーチンに移行します。処理ルーチン実行中に、プライオリティの低い INTSRC_low のアサートがありますがマスクされます。CPU は INTSRC_high 処理ルーチン終了を示す HVA ライトを行います。その後、マスクが解除されINTSRC_low のアサートを確認します。




図8-15 IRQ 動作タイミング(多重割り込み要求:低プライオリティ要求)

(3) HVA リードと高プライオリティ要求の競合時

割り込み動作中に、HVA レジスタのリードと高プライオリティ要求が競合したときの IRQ 動作タイミングを 図 8-16に示します。(割り込み信号:非同期)

INTSRC_low が先にアサートされ、その後に INTSRC_mid がアサートされています。CPU が HVA リードし、VAD_mid を取り込み INTSRC_mid 処理ルーチンに移行します。処理ルーチン実行中に、よりプライオリティの高い INTSRC_high のアサートを検出したので、CPU は INTSRC_mid 処理ルーチンを一時中断し、HVA リードでVAD_High を取り込み INTSRC_high 処理ルーチンに移行します。CPU は INTSRC_high 処理ルーチン終了を示すHVA ライトを行います。その後、中断していた INTSRC_mid 処理ルーチンを再開します。CPU は INTSRC_mid 処理ルーチン終了を示す HVA ライトを行います。その後、INTSRC_low のアサートを確認します。




図8-16 IRQ 動作タイミング(多重割り込み要求:競合)

8.5.4 ベクタ割り込み使用時の多重割り込み要求時の IRQ タイミング

ARM CPU とのハンドシェーク規格による VADOUT hold 期間があり、IRQADDRV のアサートから IRQACK のデアサートまで VADOUT の値を保持します。

(1) 低プライオリティ要求と高プライオリティ要求の競合

ベクタ割り込み使用時に、低プライオリティ要求と高プライオリティ要求が競合したときの IRQ 動作タイミングを図 8-17に示します。

(割り込み信号:非同期、ベクタ割り込み端子:同期)

INTSRC_low が先にアサートされ、その後に INTSRC_high がアサートされています。CPU は、IRQACK をアサートした後 IRQADDRV のアサートを確認して、VAD_high を取り込み INTSRC_high 処理ルーチンに移行します。




図8-17 IRQ 動作タイミング(多重割り込み要求:高プライオリティ要求)

(2) VADOUT hold 期間と高プライオリティ要求の競合

ベクタ割り込み利用時に VADOUT hold 期間と高プライオリティ要求が競合したときの IRQ 動作タイミングを図 8-18に示します。

(割り込み信号:非同期、ベクタ割り込み端子:同期)

INTSRC_low が先にアサートされ、その後に INTSRC_high がアサートされています。CPU は、IRQACK をアサートした後に IRQADDRV のアサートを確認して、VAD_low を取り込み INTSRC_low 処理ルーチンに移行します。

IRQACK をデアサートした後に INTSRC_high のアサートを確認したので、IRQACK を再度アサートします。




図8-18 IRQ 動作タイミング(多重割り込み要求: VADOUT hold 期間)

8.6 使用上の注意点

8.6.1 ベクタ割り込み端子使用時の注意点

AHB バスとベクタ割り込み端子はそれぞれ個別に動作するため、AHB バスを使用した HVA レジスタ・リード / ライトとベクタ割り込み端子の競合が考えられます。競合が起こった場合、正常なベクタ・アドレスが出力されなくなる可能性があります。

ベクタ割り込み端子と HVA レジスタ・ライトとの競合時は、AHB バスが HVA レジスタにダミー・ライトを行い、そのライト完了応答がくるまで CPU の IRQ 割り込みを禁止することによってベクタ割り込み端子 (IRQACK) のアサートがされないようにしています。

HVA レジスタ・ライトを行う場合、ライト完了応答を必ず待ってから CPU の IRQ 割り込みを許可するようにしてください。

図 8-5に示す順序通りの動作を行うことにより競合を回避するようにしていますので、必ず守るようにしてください。

8.6.2 レベル検出選択時の注意点

割り込み要求をレベル検出に設定している場合、一度アサートされた割り込みを **CPU** からの割り込み解除処理以外でディアサートしないでください。正常なベクタ・アドレスが出力されない可能性があります。

また、多重割り込みを許可している割り込み処理中に、割り込み要求が過渡的なタイミングで取り下げられた場合、サービス中の割り込みに再びジャンプします。この割り込み処理で HVA レジスタ・ライトを行うと、本割り込みコントローラは割り込み処理が終了したと認識するため、CPU が認識している割り込み要因とずれてしまいます。