2.1 端子配置表

	Α	В	С	D	E	F	G	Н	J	K	L	М	N	Р	R	Т	U	٧	W	Υ	AA	AB	AC	
23	A23(67) GND	B23(66) XT1	C23(65) XT2		E23(63) ETH_RXD3	F23(62) ETH_RXD7		H23(60) ETH_TXD7	J23(59) ETH_TXD1	K23(58) ETH_MDIO		M23(56) GND	N23(55) PCIEX_CICREFP	P23(54) PCIEX_RIDP	R23(53) GND	T23(52) PCIEX_MODE_PORT	U23(51) RX_DV2	V23(50) RX_DV1	W23(49) RXD2_3	Y23(48) TX_CLK2		AB23(46) TXD2_2	AC23(45) GND	23
22	A22(68) PONR	B22(149) RESETZ						H22(143) ETH_RXDV				M22(139) GND		P22(137) PCIEX_RIDN		T22(135) RX_CLK2			W22(132) RXD1_0	Y22(131) TXD2_0	AA22(130) TXD2_1	AB22(129) TXD2_3	AC22(44) TXD1_2	22
21	A21(69) TDO_SWO		C21(223) TRSTZ					H21(218) ETH_TXD5				M21(214) IIC_SDA	N21(213) GND	P21(212) PCIEX_TODP						Y21(206) TX_EN2	AA21(205) TXD1_0	AB21(128) TXD1_1	AC21(43) TXD1_3	21
20	A20(70) INTPZ1	B20(151) INTPZ2		D20(289) SROM_MOSI		F20(287) ETH_RXD0		H20(285) ETH_RXD6					N20(280) GND	P20(279) PCIEX_TODN						Y20(273) RXD1_3	AA20(204) TX_EN1		AC20(42) GND	20
19	A19(71) INTPZ3	B19(152) INTPZ0		D19(290) SROM_MISO				H19(344) ETH_CRS				M19(340) VDD33	N19(339) VDDD	P19(338) GND	R19(337) VDD33		U19(335) TX_ER1			Y19(272) GND	AA19(203) GND		AC19(41) MRSTCNT	19
18	A18(72) D13			D18(291) STBCTL																	AA18(202) DDR_A0			18
17	A17(73) A16	B17(154) A15		D17(292) D14	E17(349) TMC2														W17(331) GND	Y17(270) BA1			AC17(39) GND	17
16	A16(74) A14	B16(155) A13	C16(228) D7		E16(350) D12																AA16(200) DDR_A11			16
15	A15(75) A12	B15(156) A11	C15(229) D5	D15(294) D9	E15(351) D15				J15(379) VDD33	K15(378) GND	L15(377) PLL1_AVDD	M15(376) PLL1_AGND		P15(374) VDDA	R15(373) GND					Y15(268) BA0	AA15(199) WEB	AB15(122) DDR_A4		15
14	A14(76) A10	B14(157) A9	C14(230) D3	D14(295) D8	E14(352) D6				J14(380) GND	K14(397) GND	L14(396) GND	M14(395) GND	N14(394) GND		R14(372) DVDDQ				W14(328) CKE	Y14(267) CSB	AA14(198) DDR_A10		AC14(36) DDR_A5	14
13	A13(77) A8	B13(158) A7	C13(231) D1	D13(296) D4	E13(353) A17				J13(381) VDD	K13(398) VDD	L13(407) VDD	M13(406) VDD	N13(405) VDD	P13(392) GND	R13(371) DVDDQ				W13(327) ODT	Y13(266) RASB	AA13(197) CASB	AB13(120) GND	AC13(35) CKB	13
12	A12(78) A6	B12(159) D0		D12(297) BENZ1	E12(354) D2				J12(382) GND	K12(399) GND	L12(408) GND	M12(409) GND	N12(404) GND	P12(391) DVSS	R12(370) DVSS				W12(326) GND	Y12(265) MZQ	AA12(196) MCKECNT		AC12(34) CK	12
11	A11(79) A5	B11(160) A4	C11(233) RDZ	D11(298) CSZ1	E11(355) VDD33				J11(383) VDD	K11(400) VDD	L11(401) VDD	M11(402) GND	N11(403) GND		R11(369) DVDD				W11(325) MDVREF	Y11(264) DQ5	AA11(195) DQ3		AC11(33) GND	11
10	A10(80) A3	B10(161) BENZ0	C10(234) A2	D10(299) CSZ0	E10(356) GND				J10(384) GND	K10(385) GND	L10(386) GND	M10(387) GND	N10(388) VDD		R10(368) DVDDQ					Y10(263) DQ7	AA10(194) DQ1		AC10(32) DQ11	10
9	A9(81) INTOL	B9(162) A1	C9(235) MLTXD		E9(357) ADFCLK_1				J9(361) GND	K9(362) PLL2_AGND	L9(363) PLL2_AVDD	M9(364) GND	N9(365) VDD		R9(367) DVDDQ				W9(323) GND	Y9(262) DML	AA9(193) DQSB0		AC9(31) DQ9	9
8	A8(82) PUL_1	B8(163) NUL_1	C8(236) DB1_1	D8(301) ADFCLK_2	E8(358) SCLK														W8(322) GND	Y8(261) GND		AB8(115) GND	AC8(30) DQSB1	8
7	A7(83) PVL_1	B7(164) NVL_1	C7(237) DA_2	D7(302) R1	E7(359) STBL														W7(321) GND	Y7(260) DQ4	AA7(191) DQ2		AC7(29) DQS1	7
6	A6(84) NWL_1	B6(165) PWL_1	C6(238) DBON_1	D6(303) DB2_1	E6(360) VDD33														W6(320) GND	Y6(259) DQ6	AA6(190) DQ0		AC6(28) DQ8	6
5	A5(85) PUL_2	B5(166) PVL_2				F5(306) ADCCLK		OV	MDAT	K5(310) MLRXD	L5(311) SYNCL	M5(312) VDD33	N5(313) USB_VD33	P5(314) USB_RREF	R5(315) USB_GND	T5(316) AGND_ADC	U5(317) AVDD_ADC	V5(318) AIN3	W5(319) VDD33		AA5(189) GND		AC5(27) DQ12	5
4	A4(86) NUL_2	B4(167) PWL_2	C4(240) DB1_2		E4(242) DBON_2	F4(243) ADFCTL0_1		H4(245) ADFDT0_1	_	ADFDT1_2		ADCCTL1	N4(250) USB_VD33	P4(251) USB_AVDD	R4(252) USB_GND	T4(253) AVREFM	U4(254) AVREFP	V4(255) AIN1	W4(256) TIN1_TOUT1	Y4(257) TIN3_TOUT3		AB4(111) GPIO11	AC4(26) GND	4
3	A3(87) NVL_2	B3(168) NWL_2	C3(169) DC_2	D3(170) PWMU	E3(171) WDOKL	F3(172) ADFDT1_1	-	OC_2	J3(175) ADFCTL0_2	K3(176) ADFCTL1_2	5V-Torelant L3(177) ADCCTL0	5V-Torelant M3(178) ADCDT0	N3(179) ADCDT1	P3(180) USB_GND	R3(181) USB_GND	T3(182) AIN0	U3(183) AIN2	V3(184) TIN0_TOUT0	W3(185) GPIO17	Y3(186) GPIO05	AA3(187) GPIO03	AB3(110) GPIO12	AC3(25) GPIO13	3
2	A2(88) DB_1	B2(89) DA_1	C2(90) RESOL	D2(91) PWMV	E2(92) DTPRL0	F2(93) LXTXD1	G2(94) LRRXD1	H2(95)	J2(96) CA_2	5V-Torelant K2(97) CB_1	5V-Torelant L2(98) CA_1	5V-Torelant M2(99) USB_UCLK_XT1				T2(103) USB_GND	U2(104) USB_PPON		W2(106) GPIO02	Y2(107) GPIO15	AA2(108) GPIO04		AC2(24) GPIO10	2
1	A1(1) GND	B1(2) DB_2	C1(3) DC_1	D1(4) LXTXD0	5V-Torelant E1(5) BBON1	5V-Torelant F1(6) LRRXD0	5V-Torelant G1(7) DTPRL1	H1(8) BBON2	5V-Torelant J1(9) CB_2	5V-Torelant K1(10) CC_1	5V-Torelant L1(11) GND	M1(12) USB_UCLK_XT2	N1(13) USB_GND			T1(16) USB_GND		V1(18) USB_OCI	W1(19) GPIO01	Y1(20) GPIO06	AA1(21) GPIO00	AB1(22) GPIO14	AC1(23) GND	
	A	В	C	5V-Torelant D	5V-Torelant	5V-Torelant	5V-Torelant		5V-Torelant	5V-Torelant	L	M	N	Р	R	T	U	V	W	Y	AA	AB	AC	

図 2-1 端子配置BGAイメージ(Pkg Top View)

表 2-2 端子配置BGAイメージの各マクロ説明

SYSTEM, TEST
JTAG
外部割り込み、APBSS(CSI、UART、I2C)
外部メモリインタフェース
シリアルフラッシュ ROM インタフェース
GbEther
PCle
DDR3 メモリインタフェース
GPIO
タイマー
ADC
USB
UDL
UDL(5V-Torelant)
DVDD
VDD
PLL_AVDD
VDDA
VDD33
VDDD
DVDDQ
GND

2.2 端子機能一覧

外部端子の機能一覧を以下に記載します。

表2-3 ユーザ端子一覧

PKG NO	3 ユーザ端子- _{端子配置名}	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
	MLRXD	0	ユーザ端子	メカトロリンク I / II 受信データ	-	I	_	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
9	MLTXD MLTXEN	0	<u>ユーザ端子</u> ユーザ端子	メカトロリンク I / II 送信データ メカトロリンク I / II 送信イネーブル	— Н	0	4	TWF8BC33ALV04SL TWF8BC33ALV04SL	Low-Noise(TR) Low-Noise(TR)	0	OPEN OPEN
	WDOKL	0	ユーザ端子	ウォッチドッグタイマ出力	H	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	Ö	OPEN
7 5	R1 R2	0	<u>ユーザ端子</u> ユーザ端子	モノマルチ用端子 モノマルチ用端子		I/O	4	TWF8IC33ASS TWF8BC33ASNV04SL	ST ST	I	<u> </u>
2	RESOL	0	ユーリュー ユーザ端子	リセット出力	L	0	4	TWF8TC33NV04SZ	-	0	OPEN
3	SCLK	0	ユーザ端子	同期シリアルクロック	↑/↓注1	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
<u>/</u> 4	STBL SO	0	<u>ユーザ端子</u> ユーザ端子	同期シリアルストローブ 同期シリアルデータ出力	L	0	4	TWF8BC33ALV04SL TWF8BC33ALV04SL	Low-Noise(TR) Low-Noise(TR)	0	OPEN OPEN
	SI	0	ユーザ端子	同期シリアルデータ入力	_	I	-	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
1	BBON1 BBON2	0	<u>ユーザ端子</u> ユーザ端子	ベースブロックホットライン1 ベースブロックホットライン2	H/L注1 H/L注1	I		TWF1ZE1575BC5TANV04SZ TWF1ZE1575BC5TANV04SZ	PD, 5T PD, 5T	I	OPEN OPEN
3	PWMU	0	ユーザ端子	PWMモニタU相出力	-	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
2	PWMV LRRXD0	0	ユーザ端子	PWMモニタV相出力	_	0	4	TWF8BC33ALV04SL TWF1ZE1575BC5TANV04SZ	Low-Noise(TR)	0	OPEN OPEN
1	LXTXD0	0	<u>ユーザ端子</u> ユーザ端子	シリアルエンコーダ0受信データ シリアルエンコーダ0送信データ		I/O	4	TWF1ZE1575BC5TANV04SZ	PD, 5T PD, 5T	I	OPEN
2	DTPRL0	0	ユーザ端子	シリアルエンコーダ0送信イネーブル	Н	I/O	4	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
2	LRRXD1 LXTXD1	0	<u>ユーザ端子</u> ユーザ端子	シリアルエンコーダ1受信データ シリアルエンコーダ1送信データ		I/O	_ 	TWF1ZE1575BC5TANV04SZ TWF1ZE1575BC5TANV04SZ	PD, 5T PD, 5T	I	OPEN OPEN
1	DTPRL1	Ö	ユーザ端子	シリアルエンコーダ1送信イネーブル	Н	I/O	4	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
3	ADCDT0	0	ユーザ端子	指令用ADOデータ	_	I	_ 4	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
3	ADCCTL0 ADCDT1	0	<u>ユーザ端子</u> ユーザ端子	指令用AD0コントロール 指令用AD1データ		I/O I/O	4	TWF1ZE1575BC5TANV04SZ TWF1ZE1575BC5TANV04SZ	PD, 5T PD, 5T	I	OPEN OPEN
4	ADCCTL1	0	ユーザ端子	指令用AD1コントロール	-	I/O	4	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
5	ADCCLK OV	0	<u>ユーザ端子</u> ユーザ端子	指令用ADクロック 過電圧入力	↑/↓注1 H/L注1,2		4	TWF8BC33ALV04SL TWF1ZE1575BC5TANV04SZ	Low-Noise(TR)	0	OPEN H
5	DBON_1	0	ユーザ端子	ダイナミックブレーキ出力(軸1)	H/L注1,2	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
8	DB1_1	0	ユーザ端子	ダイナミックブレーキ設定1(軸1)	_	I	_	TWF8IC33AS	PU	I	OPEN
3	DB2_1 PUL 1	0	<u>ユーザ端子</u> ユーザ端子	ダイナミックブレーキ設定2(軸1) PWMゲートP側U相出力(軸1)		I 0	 12	TWF8IC33AS TWF8BC33ALV04SL	PU Low-Noise(TR)	I 0	OPEN OPEN
3	NUL_1	0	ユーザ端子	PWMゲートN側U相出力(軸1)	L	0	12	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
7	PVL_1	0	ユーザ端子	PWMゲートP側V相出力(軸1)	L	0	12	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
7 5	NVL_1 PWL_1	0	<u>ユーザ端子</u> ユーザ端子	PWMゲートN側V相出力(軸1) PWMゲートP側W相出力(軸1)	L	0	12 12	TWF8BC33ALV04SL TWF8BC33ALV04SL	Low-Noise(TR) Low-Noise(TR)	0	OPEN OPEN
5	NWL_1	0	ユーザ端子	PWMゲートN側W相出力(軸1)	L	0	12	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
3	OC_1 DA 1	0	ユーザ端子 ユーザ端子	過電流入力(軸1) 分周出力A相(軸1)	H/L注1,2 —	I 0	_ 4	TWF1ZE1575BC5TANV04SZ TWF8BC33ALV04SL	5T Low-Noise(TR)	I 0	H OPEN
2	DB_1	0	ユーザ端子	分周出力A相(軸1) 分周出力B相(軸1)		0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	DC_1	0	ユーザ端子	分周出力C相(軸1)	_	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
1	ADFDT0_1 ADFCTL0 1	0	<u>ユーザ端子</u> ユーザ端子	電流用AD0データ(軸1) 電流用AD0コントロール(軸1)		I/O	4	TWF1ZE1575BC5TANV04SZ TWF1ZE1575BC5TANV04SZ	PD, 5T PD, 5T	1	OPEN OPEN
	ADFDT1_1	0	ユーザ端子	電流用AD0コンドロ 70(軸1)	_	I	-	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
	ADFCTL1_1	0	ユーザ端子	電流用AD1コントロール(軸1)	-	I/O	4	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
	ADFCLK_1 CA 1	0	<u>ユーザ端子</u> ユーザ端子	電流用ADクロック(軸1) 指令パルス入力A相(軸1)	↑/↓注1	0	4	TWF8BC33ALV04SL TWF1ZE1575BC5TANV04SZ	Low-Noise(TR) PD, 5T	0	OPEN OPEN
	CB_1	Ö	ユーザ端子	指令パルス入力B相(軸1)	_	Ī	_	TWF1ZE1575BC5TANV04SZ	PD, 5T	Ī	OPEN
	CC_1	0	ユーザ端子	指令パルス入力C相(軸1)	- 11/1/20-4	I 0	_ 4	TWF1ZE1575BC5TANV04SZ	PD, 5T	I 0	OPEN
1	DBON_2 DB1 2	0	<u>ユーザ端子</u> ユーザ端子	ダイナミックブレーキ出力(軸2) ダイナミックブレーキ設定1(軸2)	H/L注1 —	I	-	TWF8BC33ALV04SL TWF8IC33AS	Low-Noise(TR)	I	OPEN OPEN
5	DB2_2	0	ユーザ端子	ダイナミックブレーキ設定2(軸2)	_	I	_	TWF8IC33AS	PU	I	OPEN
5 4	PUL_2 NUL 2	0	<u>ユーザ端子</u> ユーザ端子	PWMゲートP側U相出力(軸2) PWMゲートN側U相出力(軸2)	<u> </u>	0	12 12	TWF8BC33ALV04SL TWF8BC33ALV04SL	Low-Noise(TR) Low-Noise(TR)	0	OPEN OPEN
	PVL_2	0	ユーザ端子	PWMゲートP側V相出力(軸2)	Ĺ	0	12	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	NVL_2	0	ユーザ端子	PWMゲートN側V相出力(軸2)	L	0		TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	PWL_2 NWL_2	0	<u>ユーザ端子</u> ユーザ端子	PWMゲートP側W相出力(軸2) PWMゲートN側W相出力(軸2)	L L	0	12 12	TWF8BC33ALV04SL TWF8BC33ALV04SL	Low-Noise(TR) Low-Noise(TR)	0	OPEN OPEN
3	OC_2	0	ユーザ端子	過電流入力(軸2)	H/L注1,2	I	-	TWF1ZE1575BC5TANV04SZ	5T	I	H
	DA_2	0	ユーザ端子	分周出力A相(軸2)	_	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	DB_2 DC 2	0	<u>ユーザ端子</u> ユーザ端子	分周出力B相(軸2) 分周出力C相(軸2)		0	4	TWF8BC33ALV04SL TWF8BC33ALV04SL	Low-Noise(TR) Low-Noise(TR)	0	OPEN OPEN
	ADFDT0_2	0	ユーザ端子	電流用AD0データ(軸2)	_	I	-	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
1	ADFCTL0_2 ADFDT1 2	0	<u>ユーザ端子</u> ユーザ端子	電流用AD0コントロール(軸2) 電流用AD1データ(軸2)		I/O T	4	TWF1ZE1575BC5TANV04SZ TWF1ZE1575BC5TANV04SZ	PD, 5T PD, 5T	I	OPEN OPEN
	ADFCTL1_2	0	ユーザ端子	電流用AD1) ― (軸2) 電流用AD1コントロール(軸2)		I/O	4	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
	ADFCLK_2	0	ユーザ端子	電流用ADクロック(軸2)	↑/↓注1	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	CA_2 CB 2	0	<u>ユーザ端子</u> ユーザ端子	指令パルス入力A相(軸2) 指令パルス入力B相(軸2)		I		TWF1ZE1575BC5TANV04SZ TWF1ZE1575BC5TANV04SZ	PD, 5T PD, 5T	I	OPEN OPEN
2	CC_2	0	ユーザ端子	指令パルス入力C相(軸2)	-	I	_	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
	RTCIL	0	ユーザ端子	リアルタイムクロック割込み	L	I/O	_	TWF8IC33ASS	PU, ST	I	OPEN
	MDIO MDC	0	ユーザ端子 ユーザ端子	MDIOデータ MDIOクロック	<u> </u>	0	4	TWF8BC33ASNV04SL TWF8TC33NV04SZ	ST -	0	L OPEN
123	TX_CLK1	0	ユーザ端子	PHY1送信クロック	1	I		TWF8IC33AS	_	I	L
	TX_EN1 TX_ER1	0	<u>ユーザ端子</u> ユーザ端子	PHY1送信イネーブル PHY1送信エラー	H	O I/O	4	TWF8TC33NV04SZ TWF8BC33ASNV04SL	- ST	0	OPEN OPEN
21	TXD1_0	0	ユーザ端子	PHY1送信データ	_	0	4	TWF8TC33NV04SZ	_	0	OPEN
	TXD1_1	0	ユーザ端子	PHY1送信データ	_	0	4	TWF8TC33NV04SZ	_	0	OPEN
	TXD1_2 TXD1_3	0	<u>ユーザ端子</u> ユーザ端子	PHY1送信データ PHY1送信データ		0	4	TWF8TC33NV04SZ TWF8TC33NV04SZ		0	OPEN OPEN
3	TX_CLK2	0	ユーザ端子	PHY2送信クロック	1	I	_	TWF8IC33AS	_	I	L
	TX_EN2 TX_ER2	0	<u>ユーザ端子</u> ユーザ端子	PHY2送信イネーブル PHY2送信エラー	H	O I/O	4	TWF8TC33NV04SZ TWF8BC33ASNV04SL	– ST	0	OPEN OPEN
	TXD2_0	0	ユーザ端子	PHY2送信エフー PHY2送信データ		0	4	TWF8TC33NV04SZ		0	OPEN
22	TXD2_1	0	ユーザ端子	PHY2送信データ		0	4	TWF8TC33NV04SZ	_	0	OPEN
	TXD2_2 TXD2_3	0	<u>ユーザ端子</u> ユーザ端子	PHY2送信データ PHY2送信データ		0	4	TWF8TC33NV04SZ TWF8TC33NV04SZ	<u> </u>	0	OPEN OPEN
)	RX_CLK1	0	ユーザ端子	PHY1受信ケータ PHY1受信クロック		I	-	TWF8IC33AS		I	L
	RX_ER1	0	ユーザ端子	PHY1受信エラー	Н	I	_	TWF8IC33AS	_	I	L
	RX_DV1 RXD1 3	0	<u>ユーザ端子</u> ユーザ端子	PHY1受信データパリッド PHY1受信データ		I		TWF8IC33AS TWF8IC33AS	- -	I	<u>L</u> L
21	RXD1_2	0	ユーザ端子	PHY1受信データ	_	I	-	TWF8IC33AS		I	L
	RXD1_1	0	ユーザ端子	PHY1受信データ	-	I		TWF8IC33AS		I	L
	RXD1_0 RX_CLK2	0	<u>ユーザ端子</u> ユーザ端子	PHY1受信データ PHY2受信クロック	<u> </u>	I	_	TWF8IC33AS TWF8IC33AS		I I	<u>L</u> L
2	RX_ER2	0	ユーザ端子	PHY2受信エラー	H	I	_	TWF8IC33AS	_	Ī	L
	RX_DV2	0	ユーザ端子	PHY2受信データバリッド	_	I		TWF8IC33AS		I	L
	RXD2_3 RXD2_2	0	<u>ユーザ端子</u> ユーザ端子	PHY2受信データ PHY2受信データ	-	I	_	TWF8IC33AS TWF8IC33AS		I	<u>L</u> L
1	RXD2_1	0	ユーザ端子	PHY2受信データ	_	I	-	TWF8IC33AS	-	I	Ĺ
	RXD2_0 ERR1L	0	ユーザ端子	PHY2受信データ	_	I	_ 4	TWF8IC33AS		I	L
	ERR1L MDAT	0	<u>ユーザ端子</u> ユーザ端子	エラー出力 デシメーションフィルタデータ	L	O	<u>4</u>	TWF8TC33NV04SZ TWF1ZE1575BC5TANV04SZ	PD, 5T	O I	OPEN OPEN
	MCLK	0	ユーザ端子	デシメーションフィルタクロック	1	I/O	4	TWF1ZE1575BC5TANV04SZ	PD, 5T	I	OPEN
	SYNCL	0	ユーザ端子	外部同期入力	L注2	I/O	4	TWF1ZE1575BC5TANV04SZ	5T		Н

注1 アクティブレベルは、プログラマブルに変更可能です。

注 2 SSPRO7_5TBUF_EN(EFF8_602CH)レジスタで、スタンパイ制御されます(Default:スタンパイ) 詳細は、JL-086A ユーザーズマニュアル 6章 SCU(System Control Unit)を参照してください。

表2-4 外部メモリインタフェース端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
D10	CSZ0	0	外部メモリIF	チップセレクト	L	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
D11	CSZ1	0	外部メモリIF	チップセレクト	L	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
B9	A1	0	外部メモリIF	アドレス	Н	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
C10	A2	0	外部メモリIF	アドレス/テストモード端子兼用	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	I→O	
A10	A3	0	外部メモリIF	アドレス/テストモード端子兼用	Н	Ι/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	I→O	リセット中にモード信号をラッ
B11	A4	0	外部メモリIF	アドレス/テストモード端子兼用	Н	Ι/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	I→O	チしますので、端子はJL-
A11	A5	0	外部メモリIF	アドレス/テストモード端子兼用	Н	Ι/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	I→O	086A動作モードに合わせて、
A12	A6	0	外部メモリIF	アドレス/テストモード端子兼用	Н	Ι/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	I→O	LSI外部でPU/PD接続をしてく
B13	A7	0	外部メモリIF	アドレス/テストモード端子兼用	Н	Ι/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	I→O	ださい。
A13	A8	0	外部メモリIF	アドレス/テストモード端子兼用	Н	Ι/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	I→O	1
B14	A9	0	外部メモリド	アドレス/テストモード端子兼用(注1)	Н	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
A14	A10	0	外部メモリIF	アドレス	Н	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	A11	Ö	外部メモリド	アドレス	Н	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
A15	A12	Ô	外部メモリIF	アドレス	Н	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
B16	A13	0	外部メモリド	アドレス	Н	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
A16	A14	Õ	外部メモリド	アドレス	H	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	A15	0	外部メモリエ	アドレス	Н	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	A16	Õ	外部メモリド	アドレス	H	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
E13	A17	0	外部メモリIF	アドレス	H	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
B12	D0	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	ī	J J
C13	D1	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	ī	i
E12	D2	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	Ť	i
C14	D3	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	ī	i
D13	D4	0	外部メモリIF	データ・バス	H	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	Ť	1
C15	D5	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	T	
E14	D6	0	外部メモリIF	データ・バス	H	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	Ī	-
C16	D7	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	1	1
D14	D8	0	外部メモリIF	データ・バス	H	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	T	-
D15	D9	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	1	1
C17	D10	0	外部メモリIF	データ・バス	H	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	T	-
D16	D11	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	Ī	1
	D12	0	外部メモリIF	データ・バス	H	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	T	-
A18	D13	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	T T	1
	D14	0	外部メモリIF	データ・バス	H	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	T	-
E15	D15	0	外部メモリIF	データ・バス	Н	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	T T	1
C11	RDZ	0	外部メモリIF	リード・ストローブ		0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	WRZ0		外部メモリIF	ライト・ストローブ			-	TWF6BC33ALVU43L	LOW-NOISE(TR)		OPEN _
削除	WRZ1		外部メモリIF			_				+	
<u>削除</u> B10	BENZO	0	外部メモリIF	ブイト・イネーブル(WRZOと兼用)(注2)		0	4	TWF8BC33ALV04SL	Low Noice(TD)	0	OPEN
D12	BENZ1	0	外部メモリド	バイト・イネーブル(WRZUと兼用)(注2) バイト・イネーブル(WRZ1と兼用)(注2)	L	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
	WRSTBZ	0	外部メモリエ	ハイト・イネーノル(WRZIと兼用)(注2) ライト・ストローブ	+ -	0	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN
C12			71 80-	* ** * * * * * * * * * * * * * * * * * *	<u> </u>		4		Low-Noise(TR)	U	OPEN OPEN
C18	WAITZ	0	外部メモリIF/ポート兼用(P2)	ウェイト信号/汎用ポート2(P20)と兼用	L –	I/O		TWF8BC33ALV04SL	PU, Low-Noise(TR)	1	
B18	BUSCLK	0	外部メモリIF/ポート兼用(P1)	バス・クロック出力/ <mark>汎用ポート1(P17)</mark> と兼用	_	I/O	4	TWF8BC33ALV04SL	Low-Noise(TR)	0	OPEN

注 1 ルネサステストモード(TMODE3-2-1(A3-A2-TMODE1)="0-0-0")以外の場合、I/O 属性が In→Out に確定するため、未使用時端子処置は "OPEN" で 問題ありません。ルネサステストモード、もしくはバウンダリスキャンモードの場合は、LSI外部で

ルネサステストモード : PD

バウンダリスキャンモード : PU 接続する必要があります。

注 2 WRZO/WRZ1 の兼用機能は使用できません(制限事項)

### ### ### ### ### ### #### #### #### ####	DDR3メモリ・	インタ	フェース端子一覧								
AND COL	端子配置名	B-SCAN	機能	端子説明				バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
AAT		×	DDR3-IF	データ・バス	-	I/O	_			-	OPEN
AST COS		×	DDR3-IF	データ・バス	_	I/O	_			_	OPEN
Y											OPEN
***********************************											OPEN
Ye OS X OSO F P-y-1/X P D P											OPEN
TOO DOT											OPEN
AGS DOB X											OPEN
ACS DOS											OPEN
### 2010											OPEN OPEN
ACLD DOI: X								1			OPEN OPEN
### PASS D02					_			1			OPEN
### 1811 DOI3								•			OPEN
### DECEMBER 1					_						OPEN
ABIO DOLS								†			OPEN
AAB D(SS)											OPEN
ASS DOSS F F - F - F - F - F F DO - F											OPEN
ACZ OSS					_		_			_	OPEN
ACS DOSS X					_		_			_	OPEN
Ye		×	DDR3-IF	データ・ストローブ	_	I/O	_			_	OPEN
ACI2		×	DDR3-IF	データ・マスク	Н	0	_			_	OPEN
ACI3		×	DDR3-IF	データ・マスク	Н	0	-			_	OPEN
VIA CEE		×		クロック出力	_		-				OPEN
Yi					_						OPEN
M3 ODT											OPEN
MASS											OPEN
AA13 (ASS × DOR3-F CASE											OPEN
AA15 WEB × DOR3-F											OPEN
Y15 840											OPEN
YIT 841							_				OPEN OPEN
AA17 BA2 X DDR3-IF								DDR-PHI			OPEN OPEN
AA18 DOR, AO								1			OPEN
AC15 DR A1	ΔΩ							•			OPEN
Y18 DOR A2 X DOR3-IF DOR用アドレス - O - O O O O O O O O								1			OPEN
Y16 DOR A3								†			OPEN
ABI5 DOR, A4 × DDR3-IF DOR用アドレス - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 -											OPEN
AC14 DDR, A5 × DDR3-IF DDR用アドレス - 0 - ABI7 DDR, A6 × DDR3-IF DDR用アドレス - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 -					_						OPEN
ABI7 DDR_A66 × DDR_3·F DDR_F					_		_				OPEN
AC18 DDR A8					-		_				OPEN
AB14 DDR A9 × DDR3-IF DDR用アドレス - 0 - AA14 DDR A10 × DDR3-IF DDR用アドレス - 0 - 0 - AA16 DDR A11 × DDR3-IF DDR用アドレス - 0 - 0 - AB18 DDR A12 × DDR3-IF DDR用アドレス - 0 - 0 - AB18 DDR A13 × DDR3-IF DDR用アドレス - 0 - 0 - AB19 RESETB × DDR3-IF DDR用アドレス - 0 - 0 - AB19 RESETB × DDR3-IF DDR用アドレス - 0 - 0 - AB19 RESETB × DDR3-IF DDR用リセット L I I - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0	_A7	×	DDR3-IF	DDR用アドレス	-	0	_			0	OPEN
AA14 DDR_A10 × DDR3-IF DDR用アドレス - 0 - AA16 DDR_A11 × DDR3-IF DDR用アドレス - 0 - AA16 DDR_A11 × DDR3-IF DDR用アドレス - 0 - AB18 DDR_A12 × DDR3-IF DDR用アドレス - 0 - AB16 DDR_A13 × DDR3-IF DDR用アドレス - 0 - AB19 RESETB × DDR3-IF DDR用アドレス - 0 - AB19 RESETB × DDR3-IF DDR用リセット L I I - W11 MDVREF × DDR3-IF DDR用リセット L I I - W11 MDVREF × DDR3-IF レシーバ用基準電圧 DVDDQ/2 I - Y12 MZQ × DDR3-IF 出力インピーゲンスコントロール L I/O - AA12 MCKECNT × DDR3-IF CKE外部コントロール L I - I - I - I - I - I - I - I - I - I		×		DDR用アドレス							OPEN
AA16 DDR A11 × DDR3-IF DDR用アドレス - 0 - AB18 DDR A12 × DDR3-IF DDR用アドレス - 0 - AB16 DDR A13 × DDR3-IF DDR用アドレス - 0 - AB16 DDR A13 × DDR3-IF DDR用アドレス - 0 - AB16 DDR A13 × DDR3-IF DDR用リセット L I - W11 MDVREF × DDR3-IF レシーバ用基準電圧 DVDDQ/2 I - V2-バ用基準電圧 DVDDQ/2 I - W12 MZQ × DDR3-IF 出力インピーダンスコントロール L I/O - AA12 MCKECNT × DDR3-IF 出力インピーダンスコントロール L I - W1 I - W16 DVDQ × DDR3-IF RESETB外部コントロール L I - W16 DVDQ × DDR3-IF RESETB外部コントロール L I - W16 DVDDQ × DDR3-IF RESETB外部コントロール L I - W16 DVDDQ × DDR3-IF RESETB外部コントロール L I - W17 I - W18 I - W18 I - W19 I					_						OPEN
AB18 DDR A12 × DDR3-IF DDR用アドレス - 0 - AB16 DDR A13 × DDR3-IF DDR用アドレス - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 -					-		_				OPEN
AB16 DDR A13 × DDR3-IF DDR用アドレス - 0 - AB19 RESETB × DDR3-IF DDR用リセット L I - DRMリセット L I I - DRMリセット L I I - DRMリセット L I - DRMリセット L I I - DRMリー・ L I I I - DRMリー・ L I I - DRMリー・ L I I I I - DRMリー・ L I I I I - DRMリー・ L I I I I I I I I I I I I I I I I I I											OPEN
AB19 RESETB × DDR3-IF DDR用リセット L I I ー W11 MDVREF × DDR3-IF レシーパ用基準電圧 DVDDQ/2 I ー ー Y12 MZQ × DDR3-IF 出力インピーダンスコントロール L I/O ー AA12 MCKECNT × DDR3-IF CKE外部コントロール L I I ー I I ー I I ー I I ー I I ー I I I ー I I I ー I I I ー I I I ー I I I I ー I											OPEN
W11 MDVREF × DDR3-IF レシーバ用基準電圧 DVDDQ/2 I ー Y12 MZQ × DDR3-IF 出力インピーダンスコントロール L I/O ー AA12 MCKECNT × DDR3-IF CKE外部コントロール L I ー I ー I I I ー I I I ー I I I ー I I I ー I I I ー I I I ー I I I ー I I I I ー I I I ー I I I I ー I I I I ー I I I I ー I I I I I I I ー I						0					OPEN
Y12 MZQ X DDR3-IF 出力インピーダンスコントロール					L	I					OPEN
AA12 MCKECNT × DDR3-IF CKE外部コントロール L I - AC19 MRSTCNT × DDR3-IF RESETB外部コントロール L I - I - I I AC19 MRSTCNT × DDR3-IF RESETB外部コントロール L I I - I I I I I I I I I I I I I I I I						I					GND DV(DDD)(DDD)(EXT)
AC19 MRSTCNT × DDR3-IF RESETB外部コントロール L I - UM16 DVDDQ × DDR3-IF II I II III III III III III											DVDDQ(DDR3用IO電源)
W16 DVDDQ X DDR3-IF - - - - I R14 DVDQ X DDR3-IF - - - - I R13 DVDQ X DDR3-IF - - - I											DVDDQ(DDR3用IO電源)
R14 DVDDQ				KESEIの外部コントロール		_		1		1	DVDDQ(DDR3用IO電源) GND
R13 DVDDQ × DDR3-IF I								1		1 T	GND
								1		1 T	GND
R10 DVDDQ × DDR3-IF I								1		T T	GND
WDDQ	•			DDR用雷須端子	 	_		1		Ţ	GND
RS DVDQ X DDR3-IF DDRH電源端子 I				しいわ 电源準丁		_				Ī	VDD
TII OVDD X DDR3-IF										T	VDD
11 DVS	_					_				Ī	GND
12 DVSS	5				_	_	_			Ī	GND

表2-6 シリアルフラッシュROM端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
C19	SROM_CLK	0	シリアル・フラッシュ/ポート兼用(P2)	シリアルクロック出力/ <mark>汎用ポート2(P21)</mark> と兼用	1/↓	I/O	4	TWF8BC33ANV04SL	-	0	OPEN
C20	SROM_CSZ	0	シリアル・フラッシュ/ポート兼用(P2)	チップ・セレクト/ <mark>汎用ポート2(P22)</mark> と兼用	L	I/O	4	TWF8BC33ANV04SL	-	0	OPEN
D20	SROM_MOSI	0	シリアル・フラッシュ/ポート兼用(P2)	シリアル・データ入出力/ <mark>汎用ポート2(P23)</mark> と兼用	Н	I/O	4	TWF8BC33ANV04SL	PD	I	OPEN
D19	SROM_MISO	0	シリアル・フラッシュ/ポート兼用(P2)	シリアル・データ入出力/ <mark>汎用ポート2(P24)</mark> と兼用	Н	I/O	4	TWF8BC33ANV04SL	PD	I	OPEN

表2-7 外部割り込み端子一覧

PKC NC	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
B19	INTPZ0	0	マスカブル割り込み/ポート兼用(P0)	マスカブル外部割込み入力ch0/汎用ポート0(P00)と兼用	INTCで選択 注3	I/O	4	TWF8BC33ASNV04SL	PU, ST	I	OPEN
A20	INTPZ1	0	マスカブル割り込み/ポート兼用(PO)	マスカブル外部割込み入力ch1/汎用ポート0(P01)と兼用	INTCで選択 注3	I/O	4	TWF8BC33ASNV04SL	PU, ST	I	OPEN
B20	INTPZ2	0	マスカブル割り込み/ポート兼用(P0)	マスカブル外部割込み入力ch2/ <mark>汎用ポート0(P02)</mark> と兼用	INTCで選択 注3	I/O	4	TWF8BC33ASNV04SL	PU, ST	I	OPEN
A19	INTPZ3	0	マスカブル割り込み/ポート兼用(P0)	マスカブル外部割込み入力ch3/汎用ポート0(P03)と兼用	INTCで選択 注3	I/O	4	TWF8BC33ASNV04SL	PU. ST	I	OPEN

注3 アクティブレベルの初期状態は、レベル検出の H レベルとなっています。 ただし、初期状態では割り込みはマスク状態のため無効です。 詳細は、JL-086A ユーザーズマニュアル 第8章 割り込みコントローラを参照してください。

表2-8 汎用ポート端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
AA1	GPIO00	0	GPIO機能(P3)	汎用ポート3(P30)	_	I/O	4	TWF8BC33ANV04SL	-	I	L
W1	GPIO01	0	GPIO機能(P3)	汎用ポート3(P31)	_	I/O	4	TWF8BC33ANV04SL	-	I	L
W2	GPIO02	0	GPIO機能(P3)	汎用ポート <mark>3(P32)</mark>	-	I/O	4	TWF8BC33ANV04SL	-	I	L
AA3	GPIO03	0	GPIO機能(P3)	汎用ポート3(P33)	_	I/O	4	TWF8BC33ANV04SL	-	I	L
AA2	GPIO04	0	GPIO機能(P3)	汎用ポート <mark>3(P34)</mark>	-	I/O	4	TWF8BC33ANV04SL	-	I	L
	GPIO05	0	GPIO機能(P3)	汎用ポート3(P35)	_	I/O	4	TWF8BC33ANV04SL	-	I	L
Y1	GPIO06	0	GPIO機能(P3)	汎用ポート3(P36)	-	I/O	4	TWF8BC33ANV04SL	-	I	L
AB2	GPIO07	0	GPIO機能(P3)	汎用ポート3(P37)	_	I/O	4	TWF8BC33ANV04SL	-	I	L
AC2	GPIO10	0	GPIO機能(P4)	汎用ポート4(P40)	-	I/O	4	TWF8BC33ANV04SL	-	I	L
AB4	GPIO11	0	GPIO機能(P4)	汎用ポート4 <mark>(P41)</mark>	_	I/O	4	TWF8BC33ANV04SL	-	I	L
AB3	GPIO12	0	GPIO機能(P4)	汎用ポート4 <mark>(P42)</mark>	_	I/O	4	TWF8BC33ANV04SL	_	I	L
AC3	GPIO13	0	GPIO機能(P4)	汎用ポート4(P43)	_	I/O	4	TWF8BC33ANV04SL	-	I	L
AB1	GPIO14	0	GPIO機能(P4)	汎用ポート4(P44)	_	I/O	4	TWF8BC33ANV04SL	_	I	L
Y2	GPIO15	0	GPIO機能(P4)	汎用ポート <mark>4(P45)</mark>	_	I/O	4	TWF8BC33ANV04SL	-	I	L
AA4	GPIO16	0	GPIO機能(P4)	汎用ポート4(P46)	_	I/O	4	TWF8BC33ANV04SL	_	I	L
W3	GPIO17	0	GPIO機能(P4)	汎用ポート4 <mark>(P47)</mark>	_	I/O	4	TWF8BC33ANV04SL	-	I	L

表2-9 シリアルインタフェース端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
L19	UART_SOUT	0	UART/ポート兼用(P1)	UARTシリアル・データ出力/汎用ポート1(P10)と兼用	_	I/O	4	TWF8BC33ANV04SL	_	0	OPEN
L20	UART_SIN	0	UART/ポート兼用(P1)	UARTシリアル・データ入力/汎用ポート1(P11)と兼用	-	I/O	4	TWF8BC33ANV04SL	PU	I	OPEN
L23	CSI_SCK	0	CSI/ポート兼用(P1)	CSIクロック入出力/ <mark>汎用ポート1(P12)</mark> と兼用	↑/↓注1	I/O	4	TWF8BC33ANV04SL	PD	I	OPEN
L22	CSI_SI	0	CSI/ポート兼用(P1)	CSIシリアル・データ入力/ <mark>汎用ポート1(P13)</mark> と兼用	_	I/O	4	TWF8BC33ANV04SL	PD	I	OPEN
L21	CSI_SO	0	CSI/ポート兼用(P1)	CSIシリアル・データ出力/汎用ポート1(P14)と兼用	_	I/O	4	TWF8BC33ANV04SL	PD	0	OPEN
M20	IIC_SCL	×	I2C/ポート兼用(P1)	I2Cシリアル・クロック入出力/汎用ポート1(P15)と兼用	-	I/O	12	TWF1ZE1475BC5TI2C	I2Cバッファ	I	Н
M21	IIC_SDA	×	I2C/ポート兼用(P1)	I2Cシリアル・データ入出力/汎用ポート1(P16)と兼用	_	I/O	12	TWF1ZE1475BC5TI2C	I2Cバッファ	I	Н

注1 アクティブレベルは、プログラマブルに変更可能です。

表2-10 タイマ端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
V3	TIN0_TOUT0	0	タイマー/ポート兼用(P0)	タイマTAUJ2チャネル0入出力端子/汎用ポート0(P04)と兼用	_	I/O	4	TWF8BC33ANV04SL	PD	I	OPEN
W4	TIN1_TOUT1	0	タイマー/ポート兼用(P0)	タイマTAUJ2チャネル1入出力端子/汎用ポート0(P05)と兼用	-	I/O	4	TWF8BC33ANV04SL	PD	I	OPEN
V2	TIN2_TOUT2	0	タイマー/ポート兼用(P0)	タイマTAUJ2チャネル2入出力端子/汎用ポート0(P06)と兼用	ı	I/O	4	TWF8BC33ANV04SL	PD	I	OPEN
Y4	TIN3_TOUT3	0	タイマー/ポート兼用(P0)	タイマTAUJ2チャネル3入出力端子/汎用ポート0(P07)と兼用	_	I/O	4	TWF8BC33ANV04SL	PD	I	OPEN

表**2-11** A/Dコンバータ端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
U5	AVDD_ADC	×	ADC	AD用VDD端子	_	_	_			I	VDD33
U4	AVREFP	×	ADC	ADCの基準電圧入力(+)	_	_	_			I	Н
T3	AIN0	×	ADC	アナログ入力	_	_	_	_			OPEN
V4	AIN1	×	ADC	アナログ入力	-	_	_	AD		I	OPEN
U3	AIN2	×	ADC	アナログ入力	_	_	_	AD		I	OPEN
V5	AIN3	×	ADC	アナログ入力	-	_	_	_		I	OPEN
T4	AVREFM	×	ADC	ADCの基準電圧入力(-)	_	_	-			I	Ĺ
T5	AGND_ADC	×	ADC	AD用GND端子	-	_				I	GND

表**2-12** USB2.0 Host/Function端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
M2	USB_UCLK_XT1	×	30MHzクロック用OSC	発振子用接続端子	_	I	_	TWF1COSC40MT	OSCバッファ	I	※1モードによって変わります
M1	USB_UCLK_XT2	×	30MHzクロック用OSC	発振子用接続端子	-	I/O	-	TWF1COSC40MT	OSCバッファ	※ 1	※1モードによって変わります
P4	USB_AVDD	×	USB2.0	USBアナログ電源端子	_	_	_			I	VDD33
P5	USB_RREF	×	USB2.0	USB2.0基準電流生成端子	_	_	_			I	OPEN
R1	DP1	×	USB2.0	USBファンクション・データ入出力端子(+)	_	_	_			I	GND(PD)
R2	DM1	×	USB2.0	USBファンクション・データ入出力端子(-)	_	_	_			I	GND(PD)
P1	DP2	×	USB2.0	USBホスト・データ入出力端子(+)	_	_	_			I	GND(PD)
P2	DM2	×	USB2.0	USBホスト・データ入出力端子(-)	_	_	_			I	GND(PD)
N4	USB_VD33	×	USB2.0	USB I/O電源端子	_	_	USB-PHY			I	VDD33
N5	USB_VD33	×	USB2.0	USB I/O電源端子	_	_				I	VDD33
N2	USB_GND	×	USB2.0	USB I/O GND端子	_	_	_	OSBIIII		I	GND
N1	USB_GND	×	USB2.0	USB I/O GND端子	_	_	_			I	GND
P3	USB_GND	×	USB2.0	USB I/O GND端子	_	_	_			I	GND
R5	USB_GND	×	USB2.0	USB I/O GND端子	_	_	_			I	GND
R4	USB_GND	×	USB2.0	USB I/O GND端子	_	_	_			I	GND
R3	USB_GND	×	USB2.0	USB I/O GND端子	_	_	_			I	GND
T2	USB_GND	×	USB2.0	USB I/O GND端子	-	_	_			I	GND
T1	USB_GND	×	USB2.0	USB I/O GND端子	_	_	_			I	GND
U2	USB_PPON	0	USB2.0/ポート兼用(P2)	USBホスト電源制御出力/汎用ポート2(P26)と兼用	Н	I/O	4	TWF1BC33ANV04SL	_	0	OPEN
V1	USB_OCI	0	USB2.0/ポート兼用(P2)	USBホスト過電流検出入力/汎用ポート2(P27)と兼用	L	I/O	4	TWF1BC33ANV04SL	-	I	H
U1	USB_VBUS	0	USB2.0/ポート兼用(P2)	USBファンクション・バス・パワー検出/汎用ポート2(P25)と兼用	Н	I/O	4	TWF1BC33ANV04SL	_	I	L

表**2-13** Gigabit Ether端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
K21	ETH_TXC	×	GbEther	Ether送信クロック入力(10M/100M通信時)	1	I	-	TWF8IC33AS	-	I	L
K22	ETH_GTXC	×	GbEther	Ether送信クロック出力(1G通信時)	1	0	4	TWF8BC33ANV04SL	-	0	OPEN
K19	ETH_TXEN	×	GbEther	Ether送信イネーブル	Н	0	4	TWF8BC33ANV04SL	-	0	OPEN
J20	ETH_TXER	×	GbEther	Ether送信エラー	Н	0	4	TWF8BC33ANV04SL	-	0	OPEN
K20	ETH_TXD0	×	GbEther	Ether送信データ	_	0	4	TWF8BC33ANV04SL	_	0	OPEN
J23	ETH_TXD1	×	GbEther	Ether送信データ	_	0	4	TWF8BC33ANV04SL	-	0	OPEN
J19	ETH_TXD2	×	GbEther	Ether送信データ	_	0	4	TWF8BC33ANV04SL	-	0	OPEN
J21	ETH_TXD3	×	GbEther	Ether送信データ	_	0	4	TWF8BC33ANV04SL	-	0	OPEN
J22	ETH_TXD4	×	GbEther	Ether送信データ(GMII時のみ使用)	_	0	4	TWF8BC33ANV04SL	-	0	OPEN
H21	ETH_TXD5	×	GbEther	Ether送信データ(GMII時のみ使用)	_	0	4	TWF8BC33ANV04SL	-	0	OPEN
G21	ETH_TXD6	×	GbEther	Ether送信データ(GMII時のみ使用)	_	0	4	TWF8BC33ANV04SL	-	0	OPEN
H23	ETH_TXD7	×	GbEther	Ether送信データ(GMII時のみ使用)	_	0	4	TWF8BC33ANV04SL	-	0	OPEN
G22	ETH_GE_INT	×	GbEther	Ether-PHY割り込み信号	H/L注1	I	-	TWF8IC33AS	-	I	L
G23	ETH_RXC	×	GbEther	Ether受信クロック	1	I	_	TWF8IC33AS	-	I	L
H22	ETH_RXDV	×	GbEther	Ether受信イネーブル	Н	I	-	TWF8IC33AS	-	I	L
E21	ETH_RXER	×	GbEther	Ether受信エラー	Н	I	_	TWF8IC33AS	-	I	L
F20	ETH_RXD0	×	GbEther	Ether受信データ	_	I	_	TWF8IC33AS	-	I	L
F21	ETH_RXD1	×	GbEther	Ether受信データ	_	I	_	TWF8IC33AS	-	I	L
F22	ETH_RXD2	×	GbEther	Ether受信データ	_	I	-	TWF8IC33AS	-	I	L
E23	ETH_RXD3	×	GbEther	Ether受信データ	_	I	_	TWF8IC33AS	-	I	L
G20	ETH_RXD4	×	GbEther	Ether受信データ(GMII時のみ使用)	_	I	-	TWF8BC33ANV04SL	_	I	L
G19	ETH_RXD5	×	GbEther	Ether受信データ(GMII時のみ使用)	_	I	-	TWF8BC33ANV04SL	-	I	L
H20	ETH_RXD6	×	GbEther	Ether受信データ(GMII時のみ使用)	_	I	-	TWF8BC33ANV04SL	_	I	L
F23	ETH_RXD7	×	GbEther	Ether受信データ(GMII時のみ使用)	_	I	-	TWF8BC33ANV04SL	-	I	L
H19	ETH_CRS	×	GbEther	Etherキャリア・センス入力	Н	I	-	TWF8IC33AS	_	I	L
E22	ETH_COL	×	GbEther	Etherコリジョン	Н	I	-	TWF8IC33AS	_	I	L
E20	ETH_MDC	×	GbEther	Ether-PHYマネージメント・クロック	1	0	4	TWF8BC33ANV04SL	-	0	OPEN
K23	ETH_MDIO	×	GbEther	Ether-PHYマネージメント・データ	_	I/O	4	TWF8BC33ANV04SL	-	I	L

注1 アクティブレベルは、プログラマブルに変更可能です。

表**2-14** PCI Express 1Lane端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
T23	PCIEX_MODE_PORT	0	PCIex	Device TYPE設定端子	_	I	_	TWF8IC33AS	-	I	Н
N23	PCIEX_CICREFP	×	PCIex	リファレンス・クロック入力(差動+)	_	_	_			I	OPEN
N22	PCIEX_CICREFN	×	PCIex	リファレンス・クロック入力(差動一)	_	_	-			I	OPEN
P21	PCIEX_TODP	×	PCIex	シリアル・データ出力(差動+)	_	-	I			0	OPEN
P20	PCIEX_TODN	×	PCIex	シリアル・データ出力(差動-)	-	-	I			0	OPEN
P23	PCIEX_RIDP	×	PCIex	シリアル・データ入力(差動+)	_	-	I	SerDes		I	OPEN
P22	PCIEX_RIDN	×	PCIex	シリアル・データ入力(差動-)	-	-	I			I	OPEN
P15	VDDA	×	PCIex	アナログ電源(3.3V)	_	-	1			I	VDD33
N15	VSSA	×	PCIex	アナログGND	_	_	-			I	GND
N19	VDDD	×	PCIex	デジタル電源(1.1V)	_	-	1			I	VDD

表2-15 デバッグ端子一覧

PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
D22	TCK	×	JTAG	CPU JTAGクロック入力(注3)	Н	I	_	TWF8IC33AS	PD	I	OPEN
C21	TRSTZ	×	JTAG	CPU JTAG回路リセット入力	L	I	-	TWF8IC33AS	PU	I	OPEN
C22	TMS	×	JTAG	CPU JTAG TAPモード選択(注3)	Н	I	_	TWF8IC33AS	PU	I	OPEN
B21	TDI	×	JTAG	CPU JTAGシリアル入力	Н	I	_	TWF8IC33AS	PU	I	OPEN
A21	TDO	×	JTAG	CPU JTAGシリアル出力	Н	0	4	TWF8BC33ANV04SL		0	OPEN

注3 Serial Wire 接続は使用できません(制限事項)

表2-16 クロック、リセット、テスト端子一覧

	1		* 7 * * * * * * * * * * * * * * * * * *								
PKG NO	端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
D18	STBCTL	×	SYSTEM	IOスタンバイコントロール端子	Н	I	_	TWF8ISTBC33SUO	ST,STBY_INPUT with PU	I	OPEN
E18	TMODE1	0	TEST	動作モード設定端子1	L	I	_	TWF8IC33AS	PU	I	OPEN
B22	RESETZ	×	SYSTEM	システム・リセット端子	L	I	_	TWF8IC33ASS	PU, ST	I	_
A22	PONR	×	SYSTEM	内蔵リダンRAM用パワーオンリセット(REL専用)	_	I	-	TWF8IC33ASS	ST	I	L
B23	XT1	×	SYSTEM	発振子用接続端子	_	I	_	TWF1COSC30MT	OSCバッファ	I	※1モードによって変わります
C23	XT2	×	SYSTEM	発振子用接続端子	_	I/O	-	TWF1COSC30MT	OSCバッファ	% 1	※1モードによって変わります
D23	OSC25M	0	SYSTEM	25MHzクロック出力(PHY供給)	_	0	4	TWF8BC33ANV04SL	-	0	OPEN
D21	TMC1	×	TEST	IOコントロール端子(REL専用)	Н	I	_	TWF8ITE1C33ND	TMC1 with PD	I	OPEN
E17	TMC2	×	TEST	IOコントロール端子(REL専用)	Н	I	_	TWF8ITE2C33ND	TMC2 with PD	I	OPEN

表**2-17** 電源/GND端子一覧

PKG NO 端子配置名	B-SCAN	機能	端子説明	アクティブ レベル	ユーザモード時 I/O属性	IOL 4/6/8/12 mA	バッファタイプ	バッファ仕様	初期状態 I/O属性	未使用時 端子処理
.15 PLL1_AVDD	×	電源	システムクロック用PLL電源	-	-	-	_	_	-	VDD
115 PLL1_AGND	×	GND	システムクロック用PLLGND	_	-	_	_	_	_	GND
9 PLL2_AVDD	×	電源	UDLクロック用PLL電源	-	-	_	_	_	_	VDD
9 PLL2_AGND	×	GND	UDLクロック用PLLGND		_	_	_	_		GND
23 GND	×	GND	GND	_	_	_	_	_		GND
1 GND	×	GND	GND	_	_	_	_	_		GND
19 GND 10 GND	×	GND GND	GND GND	_	_	_	_	_	-	GND GND
GND GND	×	GND	GND			_		_	_	GND GND
1 GND	×	GND	GND			_		_	+ -	GND
123 GND	×	GND	GND	_	_	_	_	_	_	GND
122 GND	×	GND	GND	_	_	-	_	_	_	GND
V21 GND	×	GND	GND	_	_	_	_	_	_	GND
120 GND	×	GND	GND	_	_	-	_	_	_	GND
P19 GND	×	GND	GND	_	_	_	_	_	_	GND
CONTRACTOR	×	GND	GND	_	_	_	_	_	_	GND
22 GND	×	GND	GND	_	_	_	_	_	_	GND
21 GND	×	GND	GND	_	_	_	_	_		GND
20 GND	×	GND	GND	_	_	_	_	_		GND
V17 GND	×	GND	GND	_	_	_	_	-	_	GND
V15 GND	×	GND	GND	_	_	_	_	-	_	GND
/12 GND	×	GND	GND	_	_	_	_	_	_	GND
V10 GND	×	GND	GND	_	_	_	_	_		GND
V9 GND V8 GND	×	GND GND	GND GND			_		+=	_	GND GND
V8 GND V7 GND	×	GND	GND			_	_	1_	_	GND
V6 GND	×	GND	GND		-	_	_	1_	_	GND
19 GND	×	GND	GND			_		 _	+ -	GND
'8 GND	×	GND	GND	_	_	_	_	 _	_	GND
'5 GND	×	GND	GND	_	_	_	_	_	_	GND
A19 GND	×	GND	GND	_	_	_	_	_	_	GND
A5 GND	×	GND	GND	_	_	-	_	_	_	GND
B20 GND	×	GND	GND	_	_	-	_	_	_	GND
B13 GND	×	GND	GND	_	_	_	_	_	_	GND
B12 GND	×	GND	GND	_	_	_	_	_	_	GND
B9 GND	×	GND	GND	_	_	_	_	_	_	GND
B8 GND	×	GND	GND	_	_	_	_	_	_	GND
C23 GND	×	GND	GND	_	_	_	_	_	_	GND
C20 GND	×	GND	GND	_	_	_	_	_	_	GND
C17 GND	×	GND	GND	_	_	_	_	_	_	GND
C11 GND	×	GND	GND	_	_	_	_	_		GND
C4 GND	×	GND	GND	_	_	_	_	_		GND
IC1 GND	×	GND	GND	_	_	_	_	-	_	GND
14 GND	×	GND	GND	_	_	_	_	_		GND
12 GND	×	GND	GND	-		_		_	_	GND
10 GND 9 GND		GND GND	GND					_	- -	GND GND
9 GND 15 GND	×	GND	GND GND			_		_	- -	GND
14 GND	×	GND	GND	_		_		_	 	GND
12 GND	×	GND	GND	_	_	_		_	_	GND
10 GND	×	GND	GND	_	_	_	_	_	_	GND
14 GND	×	GND	GND	_	_	-	_	_	_	GND
12 GND	×	GND	GND	_	_	_	_	_	_	GND
10 GND	×	GND	GND	_	_	-	_	_	_	GND
14 GND	×	GND	GND	_	_	_	_		_	GND
12 GND	×	GND	GND	_	_	_	_	_	_	GND
11 GND	×	GND	GND	_	_	_	_	_	_	GND
10 GND	×	GND	GND	_	_	_	_	_	_	GND
9 GND	×	GND	GND	_	_	_	_	_	_	GND
14 GND	×	GND	GND	_	_	_	_	_	_	GND
12 GND	×	GND	GND	_	_	_	_	-	_	GND
11 GND	×	GND	GND	_	_	_	_	_		GND
14 GND	×	GND	GND	_	_	_	_	-		GND
13 GND	×	GND GND	GND GND	_	_	_	_	-	_	GND GND
10 GND 9 GND	×	GND GND	GND GND	_	_	_		+	_	GND
9 GND 15 GND	×	GND GND	GND GND			_		+-	_	GND GND
11 VDD33	×	IO電源	IO電源	_		_		-	_	VDD33
5 VDD33	×	IO電源	IO電源	+	-	_		 	+ = +	VDD33
19 VDD33	×	IO電源	IO電源	_	_	_		1_		VDD33
19 VDD33	×	IO電源	IO電源	_	_	_		1_	_	VDD33
5 VDD33	×	IO電源	IO電源	_	_	_	_	_	_	VDD33
19 VDD33	×	IO電源	IO電源	_	_	_	_	_	_	VDD33
18 VDD33	×	IO電源	IO電源	_	_	_	_	_	_	VDD33
5 VDD33	×	IO電源	IO電源	_	_	-	_	-	_	VDD33
5 VDD33	×	IO電源	IO電源	_	_	_	_	_	_	VDD33
3 VDD	×	コア電源1.1V	コア電源1.1V	_	_	-	_	-	_	VDD
1 VDD	×	コア電源1.1V	コア電源1.1V	_	_	_	_	_	_	VDD
3 VDD	×	コア電源1.1V	コア電源1.1V	_	_	_	_		_	VDD
.1 VDD	×	コア電源1.1V	コア電源1.1V	_	_	_	_	_	_	VDD
3 VDD	×	コア電源1.1V	コア電源1.1V	_	_	-	_	_	_	VDD
1 VDD	×	コア電源1.1V	コア電源1.1V	_	_	_	_	_	_	VDD
13 VDD	×	コア電源1.1V	コア電源1.1V	_	_	_	_	_	_	VDD
113 VDD	×	コア電源1.1V	コア電源1.1V	_	_	_	_	_	_	VDD
10 VDD	×	コア電源1.1V	コア電源1.1V	_	_	_	_	_	_	VDD
9 VDD	×	コア電源1.1V	コア電源1.1V	_	_	_	_	_	_	VDD

補足 表中の略号は以下の通りです。

PU: Pullup PD: Pulldown ST: Schmitt 5T: 5V-Torelant LN: LowNoise TR: 低スルーレート

VDD33 : 3.3V VDD : 1.1V DVDDQ : 1.5V or GND

2.3 汎用ポート(GPIO)兼用端子一覧

JL-086A は、下記の 40 本の入出力ポートを有しています。

P00-P07(ポート 0)

P10-P17(ポート 1)

P20-P27(ポート 2)

P30-P37(ポート 3)

P40-P47(ポート 4)

ポート 0、ポート 1 およびポート 2 は兼用端子の機能を持ちます。ポート 3 とポート 4 はポート専用となります。 詳細は、17.1 ポートの基本構成を参照してください。

2.4 I/O バッファの構造

JL-086A で使用している I/O バッファの構造を以下の図に示します。

2.4.1 TWF1BC33ANV04SL




図 2-18 TWF1BC33ANV04SLの構造

2.4.2 TWF8BC33ALV04SL




図 2-19 TWF8BC33ALV04SLの構造

2.4.3 TWF8BC33ANV04SL




図 2-20 TWF8BC33ANV04SLの構造

2.4.4 TWF8BC33ASNV04SL




図 2-21 TWF8BC33ASNV04SLの構造

2.4.5 TWF8IC33AS




図 2-22 TWF8IC33ASの構造

2.4.6 TWF8IC33ASS




図 2-23 TWF8IC33ASSの構造

2.4.7 TWF8ISTBC33SUO




図 2-24 TWF8ISTBC33SUOの構造

2.4.8 TWF8TC33NV04SZ




図 2-25 TWF8TC33NV04SZの構造

2.4.9 TWF1ZE1575BC5TANV04SZ




図 2-26 TWF1ZE1575BC5TANV04SZの構造

2.4.10 TWF8ITE1C33ND

Function	Input Buffer (3.3V) for TMC Terminal, 50kohm Pull-down
Block Type	Normal
Logic Diagram for "TMC1"	A Y

図 2-27 TWF8ITE1C33NDの構造

2.4.11 TWF8ITE2C33ND

Function	Input Buffer (3.3V) for TMC Terminal, 50kohm Pull-down						
Block Type	Normal						
Logic Diagram for "TMC2"	A Y						

図 2-28 TWF8ITE2C33NDの構造

2.4.12 TWF1ZE1475BC5TI2C




図 2-29 TWF1ZE1475BC5TI2Cの構造

2.4.13 TWF1COSC30MT/TWF1COSC40MT




図 2-30 TWF1COSC30MT/TWF1COSC40MTの構造