第10章 ROM/SRAM コントローラ

10.1 概要

NPPFAHBMEMSRAMSP1V10(以降「TYPE-SRAM」と記します)は、AMBA AHB-Lite インタフェースを持つ、 SRAM/ページ ROM 対応のメモリ・コントローラを内蔵したメモリ・サブシステムです。

削除: /

10.1.1 特徴

● SRAM/ページ ROM メモリ・コントローラを内蔵しています。

<u>▶</u> SRAM 接続機能

- ⇒ チャンネル 0,1 の 2 チャンネル搭載
- ◇ 最小 4 サイクルのリードサイクル
- ♦ 外部端子入力により、データ・ウェイトを挿入可能。

ページ ROM 接続機能

- ◇ チャンネル 0 領域にのみ接続可能
- ◇ 最小3サイクルのリードサイクル
- ◇ レジスタ設定により、アドレス比較ビットを変更可能
- ♦ 外部端子入力により、データ・ウェイトを挿入可能。
- ▶ システムバス,レジスタ設定共用インタフェース
 - ▶ AHB-Lite(バス幅 32 ビット)シングルポート・インタフェース

書式変更: フォント : 太字(なし)

書式変更

削除: コントローラ 2 チャネル

書式変更

削除: バス幅はチャンネル毎に **16/32** ビットを選択可能

削除: .

<#>スタンバイ機能を搭載.

10.1.2 準拠規格

TYPE-SRAM の AMBA AHB-Lite スレーブ・インタフェースは AHB-Lite Protocol に準拠しています。 詳細は AMBA® 3 AHB-Lite Protocol Specification」(IHI-0033A)を参照ください。

10.2 端子機能

10.2.1 端子表

表 10-1 メモリ・インタフェース端子一覧

表 10-1 メモリ・1 フダフェース端于一見				
端子名	1/0	説明	Active	初期値
			Level	
A[17:1]	0	外部メモリ・アドレス出力	-	L
CSZ[1:0]	0	スタティック・メモリ用外部メモリチップセ レクト出力	L	Н
BENZ[1:0]	0	外部スタティック・メモリ用バイトイネーブ ル出力	L	Ι
WRSTBZ	0	外部スタティック・メモリ用ライト・ストロ ーブ出力	L	Н
RDZ	0	外部スタティック・メモリ用リード・ストロ ーブ出力	L	Ι
D[15:0]	I <u>/O</u>	データ入出力	-	L
WAITZ	I	スタティック・メモリ用ウエイト要求入力	L	
<u>BUSCLK</u>	<u>O</u>	バス・クロック出力	=	<u>=</u>

10.2.2 端子説明

10.2.2.1 メモリ・インタフェース端子機能説明

(a) A[17:1]

▶ アドレス出力信号です。すべてのメモリ·アクセスに対するアドレスを出力します。

(b) CSZ[1:0]

▶ スタティック・メモリ、ページ ROM に対するロー・レベルのチップセレクト出力信号です。

表10-2 CSZ端子一覧

アクティブ(ロー・レベル)となる信号	有効となるメモリ空間
CSZ[1]	SRAM チャンネル 1
CSZ[0]	SRAM チャンネル 0 <u>, ページ ROM</u>

(c) BENZ[1:0]

▶ スタティック・メモリ、ページ ROM に対するバイトイネーブル出力信号です。アクティブ・レベルはロー・レベルで、外部データバス(D[0:15])を2分割したうちの有効となるバイト・レーンを示します。。

表10-3 BENZ端子一覧

アクティブ(ロー・レベル)となる信号	有効バイト・データ
BENZ[1]	D[15:8]
BENZ[0]	D[7:0]

削除: .

削除: ダイナミック・メモリに対するデータ・マスク信号には使用できません。

(d) WRSTBZ

スタティック・メモリに対するライト・ストローブ出力信号です。アクティブ・レベルはロー・レベルです。

(e) RDZ

スタティック・メモリ、ページ ROM に対するリード・ストローブ出力信号です。アクティブ・レベルはロー・レベルです。

(f) D[15:0]

▶ データバス入出力信号です。スタティック・メモリ、ページ ROM からのリードデータを入力します。

削除:, ダイナミック・メモリ

(g) WAITZ

▶ ウェイト要求入力信号です。アクティブ・レベルはロー・レベルで、スタティック・メモリのみ有効です。

(h) BUSCLK

バス・クロック出力信号です。

書式変更: 本文, 箇条書き + レベル: 1 + 整列: 3.5 mm + タブ: 10.9 mm + インデント: 10.9 mm

10.2.3 AMBA インタフェース

AHB スレーブ・インタフェース仕様一覧(メモリ・アクセス) 10.2.3.1

TYPE-SRAM のメモリ領域へのアクセスは、以下の通りに動作します。

表 10-4 発行レスポンス (メモリ・アクセス)

	10 1 3813 2 3 4 2 3 3 2 3 3			
SHRESP	備考			
OKAY (0)	転送が成功した場合に OKAY を発行します。			
ERROR (1)	対応しない転送方式でアクセスされた場合 ERROR を発行します。 表 10-6を参照して下さい。			
ERROR (1)	<u>液 10-0</u> を参照して下さい。			

表 10-5 転送タイプ (メモリ・アクセス)

- 6	Provide the Control of the Control o		
	SHTRANS1-0	応答	動作
	IDLE (00)	OKAY	TYPE-SRAM はウェイトなしの OKAY 応答を発行し,その転送を無視します。
II	BUSY (01)	OKAY	バースト転送中にBUSY転送を受け取ると、転送タイプがSEQになるまでメモリサイク
			ルを延長します。その後の転送も正常に行えます。
II			※ BUSY転送に対して、メモリサイクルをウェイトさせるのは、バッファリング機能を
			追加する事により,回路規模が増大するのを防ぐためです。
	NONSEQ (10)	OKAY	OKAY応答を発行し、メモリサイクルを実行します。
	SEQ (11)	OKAY	OKAY応答を発行し、メモリサイクルを実行します。

表 10-6 転送サイズ (メモリ・アクセス)

SHSEZE2-0	応答	備考
8ビット (000)	OKAY	要求された転送サイズでのメモリサイクルを実行します。
16ビット (001)	OKAY	要求された転送サイズでのメモリサイクルを実行します。
32 ビット (010)	OKAY	要求された転送サイズでのメモリサイクルを実行します。
上記以外	ERROR	ERROR応答を発行します。メモリサイクルは実行されません。

表 10-7 バースト動作(メモリ・アクセス)

SHBURST2-0	応答	備考
000-111	OKAY	AHBの全てのバースト・タイプに対応します。
		但し、不定長バースト転送はシングル転送として扱います。
		8ビット/16ビットデータサイズのバースト転送は保証しません。バースト転送は32ビ
		ットデータサイズで行って下さい。

表 10-8 ロック転送 (メモリ・アクセス)

公 10 0 一 / / 和 起 (/ こ / / / こ / / /	
	内容
アクティブ・レベルが入力されても無視します。	

削除: <#>WAITZ .

<#>ウェエイト要求入力信号です。アクテ ィブ・レベルはロー・レベルで、スタティ ック・メモリのみ有効です。。

削除: 一

削除: 表 10-5,

削除: 表 10-5

書式変更: フォント : Century Gothic, 9 pt

削除: .

表 10-6表 10-6。

表 10-6

書式変更: フォント : Century Gothic,

書式変更: フォント : Century Gothic, 9 pt. スペル チェックと文章校正を行 わない

書式変更: フォント : 太字, スペル チェックと文章校正を行わない

書式変更: フォント : Century Gothic, 9 pt. 太字(なし), スペル チェックと 文章校正を行う

書式変更: フォント : Century Gothic, 9 pt

削除: 対応する DMC レジスタの IST ビ ットが ○ (初期化未完了状態) の SDR-SDRAM にアクセスすると ERROR を 発行します。

削除: エ

書式変更: インデント : 左 : 0 mm, 最初の行 : 0字

削除: 以下のように動作します。... ・スタティック・メモリュ

削除:・ダイナミック・メモリ

リード時にBUSYを受け取ると、メモリサイ クルを最後まで実行した後に、改めてBUSY 以降の転送をシングル転送で実行します。 ライト時にBUSYを受け取ると、BUSY直前 までの転送を実行し、転送を中断します。 その後、残りの転送をシングル転送で実行 します。.

削除: エ

削除: -----改ページ--

削除: また, SDR-SDRAMのページ境界を越 えるバースト転送を禁止します。

10.2.3.2 AHB スレーブ・インタフェース仕様一覧(制御レジスタアクセス)

TYPE-SRAM の制御レジスタへのアクセスは、以下の通りに動作します。

表 10-9 発行レスポンス (制御レジスタアクセス)

公(6) が行じ、行いて、行所にというとうという			
SHRESP	発行	備考	
OKAY (0)	する	転送が成功した場合に OKAY を発行します。	
ERROR (1)	する	対応しない転送方式でアクセスされた場合 ERROR を発行します	
		対応する転送方法は <u>表 10-10</u> を参照ください。	

表 10-10 対応転送方式(制御レジスタアクセス)

4X 10-10 M	ルカムノノル	(町町レンス	ノノノ ピハ.	<i>'</i>
SHTRANS [1:0]	SHSIZE [2:0]	SHBURST [2:0]	応答	備考
BUSY (01)	_	1	OKAY	INCR 転送中の BUSY 転送に対して、OKAY レスポンスで応答します。BUSY 解除後の転送も正常に行えます。
	000/001	000/001	OKAY	動作保障外のアクセスです。
	010	000/001	OKAY	32 ビットのリード/ライトを正常に行えます。
NONSEQ (10)	_	000/001 以外	ERROR	バーストがSINGLE/INCR以外を示す場合、ERRORで応答します。 転送は正常に行えません。
	011-111	_	ERROR	HSIZE が 64 ビット以上を示すとき、ERROR で応答します。転送 は正常に行えません。
SEQ (11)	_	001	OKAY	INCR 転送(不定長バースト)に対しては OKAY で応答します。
(11)		010-111 以外	ERROR	INCR4 等のバースト転送に対しては ERROR で応答します。

【注意】 制御レジスタのアクセスは32ビットデータサイズで行って下さい。

表 10-11 エンディアン (制御レジスタアクセス)

衣 10-11 エンティテン (制御レンベタナラビベ)			
内容			
エンディアンの設定に依存しません。			
ただしアクセスは32ビットで行ってください。			
他のサイズのアクセスでは正しくリード/ライトできません。			

表 10-12 ロック転送 (制御レジスタアクセス)

女 10 12 イング 特定 (部) ドラング・ラング	
	内容
アクティブ・レベルが入力されても無視します。	

削除: 表 10-10 表 10-10

削除:表 10-10

削除: /

10.2.4 接続メモリのサイズ

チャンネル領域には、設定したチャンネル領域より小さいサイズのメモリを接続することも可能ですが、以下 に示す制限があります。

- 1. メモリは、チャンネル開始アドレスから割り当ててください。
- 2. チャンネル内のメモリが接続されていない領域にアクセスした場合、メモリにより挙動が異なります。
- ▶ SRAM:メモリが接続されている SRAM のミラー領域として認識されます。

チャンネル領域より小さいサイズのメモリを接続する際の、チャンネル領域と接続されるメモリの関係は、以下のとおりです。

チャンネルサイズ:接続されるメモリサイズ = 2^n:1 (n = 0, 1, 2, ,,,)

_	削除: .	
	•	
	•	
	•	
	•	
	•	
	•	
	•	
	•	
	•	
	•	
	•	
	•	
	•	
	•	

・ 10.3 レジスター覧

10.3.1 制御レジスタ一覧

表10-13 制御レジスタ一覧

オフセット・	レジスタ名	略称	R/W	初期値	アクセス・サイズ
アドレス					
EFF3_0000H~	RFU				
EFF3_0003H (*1)	KI O				
EFF3_0004H	バスサイズ制御レジスタ	BSC	R/W	0000_5555H	32ビット
EFF3 0008H	スタティック・メモリ制御レ	SMC0	R/W	0000 FFFFH	32ビット
EFF3_0006H	ジスタ0	3//100	K/ VV	0000_FFFFH	32L 7 F
EFF3 000CH	スタティック・メモリ制御レ	SMC1	R/W	0000 FFFFH	32ビット
E110_000C11	ジスタ1	5/4/01	10, 11	0000_111111	02671
EFF3_0010H~					
EFF3 0017H	<u>RFU</u>	<u></u>	<u></u>		<u></u>
<u>(*2)</u>					
EFF3_0018H	ページROM制御レジスタ	<u>PRC</u>	R/W	<u>F000_0000H</u>	<u>32ビット</u>
EFF3_001 <u>C</u> H~					
EFF3_007FH	RFU				
(*2)					

- 【注】*1: 00H は、予約領域です。リードした場合は 0 を読み出します。ライトする場合は 0 を書き込んでください。0 以外を書き込んだ場合の動作は保証しません。
 - *2: 制御レジスタは、SHADDR[6:0] を直接デコードした値にマッピングされています。4CH~7FH にアクセスした場合は、ERROR で応答します。80H~3FFH へのアクセスは、SHADDR[9:7]を無視したミラーアクセスとなります。

	•
	· ·
	•
\	
\backslash	
$\langle \cdot \rangle \langle \cdot \rangle$	
	削除: 4
	削除: 0
	削除: 007CH
	削除: .
	•
	-
	•
	:
	•
١	削除: .
	-
	-
	-
	•
	•

削除: .

10.4 機能詳細

10.4.1 レジスタ機能

パスサイズ制御レジスタ (BSC : Address EFF3_0004H)

BSC レジスタは、アクセスを行うメモリに対するデータバス幅を設定します。SBS1-SBS0 ビットは SRAM の チャンネル領域 0~1 にそれぞれ対応します。

BSC レジスタを 16 ビットに設定してデータバス幅が 16 ビットのメモリに対して、AHB バスからワードアクセスした場合は、TYPE-SRAM から下位 16 ビット/上位 16 ビットのデータの順番でメモリヘアクセスします。メモリに対して 32 ビットのデータを転送完了した時点で AHB 転送完了状態信号を AHB バスへ返します。

BSC レジスタは 32 ビット単位でのみリード/ライト可能です。

B31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
								RFU							
B15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
												SB	\$1[1:0]	SB	SO[1:0]

Bits	ビット名	R/W	初期値	機能説明	
31:4	RFU	R	0000555H_	予約領域。初期値を書いてください。初期値以外を書いた場合の動作	
31.4	KI U	K	000033311	は保証しません。	$^{+}$
				接続されたメモリに対するデータバス幅をチップセレクトごとに設定	1
				します。	
2.0	CDC	DVA	511	00B: 設定禁止	
3:0	SBSn	RW	5H	01B:16ビット	+
				10B: 設定禁止	
			11 B: <u>設定禁止</u>		

【備考】n = 1,Q

表の書式変更

削除: ALLO

削除: /

削除: 555

削除: 32ビット

削除:。

スタティック・メモリ・制御レジスタ n(SMCn: Address EFF3_0008H+4n)

26

25

WWn[3:0]

B31 30

B15

29

13

IWn[3:0]

28

12

27

11

SMCn レジスタは、スタティック・メモリ・チップセレクト(CSZ1-CSZ0)領域のウェイト数を設定します。 SMCn レジスタは 32 ビット単位でのみリード/ライト可能です。レジスタ名の n は、SRAM のチャンネル 0~チャンネル 1 の領域番号に対応します(n=1,0)。

23 RFU

DWn[3:0]

24

22	21	20	19	18	17	16	_
6	5	4	3	2	1	0	

ACn[3:0]

Bits	ビット名	R/W	初期値	機能説明
31:16	RFU	R	ALLO	予約領域。初期値を書いてください。初期値以外を書いた場合の動作
01.10			, LEO	は保証しません。
				CSZn領域のリード時のアイドル・ウェイト数を設定します。
				CSZ端子="H"からAHB転送完了状態までのサイクル数です。
15:12	IWn[3:0] (*1)	RW	FH	0000B: 0
13.12	14411[3.0] (1)	IX V V	111	0001B:1
				:
				1111B:15
				CSZn領域のライト時のライト・リカバリ・ウェイト数を設定します。
				WRSTBZ端子="H"からCSZ端子="H"までのサイクル数です。
				0000B: 1(*2)
11:8	WWn[3:0] (*1)	RW	FH	0001B: 1
				0010B: 2
				:
				1111B:15
				CSZn領域のリード↓ライト時のデータ・ウェイト数を設定します。
				RDZ/WRSTBZ端子のアクティブ期間を延長します。また、ページROM
				の場合はオフページ・アクセスで使用されます。
7:4	DWn[3:0] (*1)	RW	FH	0000B:0(PageROMの場合は設定禁止(*3))
				0001B: 1(*4)
				:
İ				1111B: 15

削除: エ

削除: エ

削除: エ

削除: / 削除: エ

削除: /

Bits	ビット名	R/W	初期値	機能説明
	3:0 ACn[3:0] (*1) RW FH		CSZn領域のリード/ライト時のアドレス設定・ウェイト数を設定しま	
		す。CSZ端子="L"からRDZ/WRSTBZ端子="L"までのサイクル数です。 ペ		
		ージROMのオンページ・アクセスでも使用されます。		
3:0		FH	0000B:0(リードの場合設定禁止(*6))、1(ライトの場合(*5))	
			0001B:1	
				:
				1111B: 15

削除: /	
削除: エ	
削除: /	

削除:。

【備考】n = 1,0

【注意】*1: 未使用チャンネルの SMCn レジスタへのライトアクセスを行わないでください。誤動作の原因となります。

- *2: ライト・リカバリ・ウェイト数は 0 ウェイトに設定することが出来ません。1以上になります。
- *3: ページ ROM を使用する時は、データ・ウェイト数を1以上に設定してください。
- *4: 外部ウェイト挿入(WAITZ 端子)を使用する場合は、データ・ウェイト数を 1 以上に設定して下さい。
- *5: アドレス設定・ウェイト数はライトアクセスの場合は0ウェイトに設定出来ません。1以上になります。
- ***6**: リードの場合、アドレス設定・ウェイト数を | 以上に設定してください。

削除: エ	
削除: エ	
削除: エ	
削除: エ	
削除: MST	
削除: エ	

ページ ROM 制御レジスタ(PRC:Address EFF3_0018H)

PRC_レジスタは、MSTCSZO_領域のメモリ・タイプ設定と、ページ_ROM_アクセス時のアドレス比較幅とオンページ・サイクル時のデータ・ウェイト数を設定します。

PRC レジスタは 32 ビット単位でのみリード/ライト可能です。

<u>B31</u>	<u>30</u>	<u>29</u>	<u>28</u>	<u>27</u>	<u>26</u>	<u>25</u>	<u>24</u>	<u>23</u>	<u>22</u>	<u>21</u>	<u>20</u>	<u>19</u>	<u>18</u>	<u>17</u>	<u>16</u>
	PR	W[3:0]			·	·		<u>RFU</u>				MA6	<u>MA5</u>	MA4	MA3
<u>B15</u>	<u>14</u>	<u>13</u>	<u>12</u>	<u>11</u>	<u>10</u>	<u>9</u>	<u>8</u>	<u>7</u>	<u>6</u>	<u>5</u>	<u>4</u>	<u>3</u>	<u>2</u>	<u>1</u>	<u>0</u>
							RFU	<u>J</u>			-				<u>ST</u>

<u>Bits</u>	<u>ビット名</u>	R/W	初期值	<u>機能説明</u>
31:28	PRW[3:0]	RW	<u>FH</u>	ページROMのオンページ・サイクル時のデータ・ウェイト数を設定します。 0000B:設定禁止 0001B:1 :1111B:15
<u>27:20</u>	<u>RFU</u>	<u>R</u>	ALLO	予約領域。初期値を書いてください。初期値以外を書いた場合の動作 は保証しません。
19:16	MA6-MA3	RW	ОН	アドレス比較時のマスク・ビットを設定します。 0000B: 16ビット× 4 0001B: 16ビット× 8 0011B: 16ビット× 16 0111B: 16ビット× 32 1111B: 16ビット× 64 その他:設定禁止(設定した場合の動作は保証しません)
<u>15:1</u>	RFU	<u>R</u>	ALLO	予約領域。初期値を書いてください。初期値以外を書いた場合の動作 は保証しません。
<u>0</u>	<u>ST</u>	<u>RW</u>	<u>OB</u>	スタティック・メモリ・チップセレクト() (HSELSTO) に接続するメモ リの種類を設定します。 0B: SRAM 1B: ページROM

【注意】・オンページ・アクセス中は、データ・ウェイト数(PRW3-0)と SMC0,レジスタのアドレス設定ウェイト数(AC3-0)が加算されたウェイト数が入ります。

 書式変更: フォント: 10 pt, 太字

 書式変更: 見出し 5, インデント: 左: 0 mm, ぶら下げインデント: 2.13 字, 最初の行: -2.13 字

 書式変更: フォント: 10 pt, 太字

書式変更

削除: 工 書式変更 書式変更

春式変更: フォント : (英) Century Gothic, (日) MS ゴシック

書式変更		(
書式変更		<u> </u>
鲁式変更		<u> </u>
書式変更		<u></u>
削除: エ		
書式変更		<u> </u>
書式変更		·
書式変更:	左揃え	
書式変更		(
書式変更		· · · ·
鲁式変更		<u> </u>
鲁式変更		<u> </u>
書式変更:	左揃え	
書式変更		(
書式変更		· · · ·
書式変更		· · · ·
書式変更:	左揃え	
書式変更		·
書式変更		· · · ·
書式変更:	左揃え	
鲁式変更		(
書式変更:	左揃え	

削除: 工 **書式変更** 削除: 工

書式変更 削除: エ

書式変更: フォント : Century Gothic

書式変更: 表脚注, インデント: ぶら下 げインデント: 5.3 字, 左 0 字, 最 初の行: -5.3 字, タブ位置: 3.9 字, 左揃え

書式変更

書式変更

書式変更

<u>・ページ ROM、未使用時に PRC、レジスタの ST ビットを 1(ページ ROM) に設定しないでください。誤動作の原 '</u> 因となります。

図 10-1に1M.ワード×8.ビットのページROM.を4.つ接続した場合の,アドレス・マスク制御の例を示します。




図 10-1 ページ ROM オンページ判定

オンページ・アクセス判定について

オンページ・アクセスの判断は固定長バースト転送中において、2.ワード目以降の転送で行われます。1.ワー・ シングル転送および不定長バースト転送ではオフページ・アクセスとなります。ただし以下のよう <u>な例外があります。</u>

<u>ページ ROM のデータバス幅よりも、転送データ幅の大きいアクセス要求があった場合、ページ ROM へのア</u> <u>クセスは分割して行われます(ex.ページ ROM、のデータバス幅=16 ビットに対して、JHSIZE=32 ビットのアクセ</u> スがあった場合、ページROM へのアクセスは、下位16ビット、上位16ビットに分割されます」。このような <u>場合は、下位/上位のアクセスでオンページ判定を行います。分割アクセス時はシングル転送でもオンページ判</u> 定を行います。また、不定長バースト転送は、シングル転送の連続に置き換えられるため、ワード単位で下位/ <u>上位でオンページ判定を行います。ワード→次のワードでのオンページ判定は行わず、必ずオフページ・アクセ</u> スとなります。

書式変更: フォント : (英) Century Gothic, (日) MS ゴシック, 太字

削除: 図 10-1 図 10-1

書式変更

書式変更: フォント: 太字

削除: 11

書式変更: フォント : (英) Century Gothic, (日) MS ゴシック

書式変更: フォント : (英) Century Gothic, (日) MS ゴシック

書式変更: インデント: 最初の行: 0

書式変更: フォント : (英) Century Gothic, (日) MS ゴシック

書式変更: インデント: 左 0字, 最初の行: 0字

書式変更

事金定事

削除: /

書式変更: フォント : (英) Century Gothic, (日) MS ゴシック

書式変更: フォント : (英) Century Gothic, (日) MS ゴシック

10.4.2 機能詳細

10.4.2.1 スタティック・メモリ・コントローラ

SRAM、ページ ROM とのリード/ライト動作の制御を行います。ページ ROM はチャンネル 0 領域にのみ接続できます。SRAM はチャンネル 0 からチャンネル 1 のすべての領域に接続できます。

10.4.3 タイミングチャート

TYPE-SRAM<u>、ページ ROM への</u>アクセスを行った際のタイミング例を示します。

表 10-14 タイミングチャート一覧

図番号	メモリ・タイプ	アクセス条件	
図 10-2	SRAM	リード: アドレス設定・ウェイト=1 / データ・ウェイト設定=1 / 外部ウェイトなし	
		ライト: アドレス設定・ウェイト=1 / データ・ウェイト設定=1 / ライト・リカバリ・	
		ウ <u>ェ</u> イト設定=1 / 外部ウ <u>ェ</u> イトなし	
図 10-3	SRAM	リード: アドレス設定・ウェイト=1 / データ・ウェイト設定=1 / 外部ウェイトあり	
図 10-4	SRAM	ライト: アドレス設定・ウェイト=1 / データ・ウェイト設定=1 / ライト・リカバリ・	
		ウ <u>ェ</u> イト設定=1 / 外部ウ <u>ェ</u> イトあり	
図 10-5,	ページ ROM	アドレス設定・ウェイト=1 / データ・ウェイト設定=1 / 外部ウェイトなし	
☑ 10-6,	ページ ROM	アドレス設定・ウェイト=0 / データ・ウェイト設定=2 / PROM データ・ウェイト=1 /	
		<u>外部ウェイトなし</u>	

削除: でメモリ・ **書式変更:** フォント : 太字(なし)

削除: 図 10-2 図 10-2図 10-1 削除: エ 削除: エ 書式変更: フォント : 太字 削除: エ 削除: エ 削除: エ 削除: エ 削除: エ **削除: 図 10-3 図 10-3図** 10-2 削除: エ 削除: エ 削除: エ **削除: 図 10-4 図 10-4**図 10-3 削除: エ 削除: エ 削除: エ 削除: エ 削除: 図 10-5。 削除: 図 10-6.

リード: アドレス設定・ウェイト = 1 ライト:アドレス設定・ウェイト = 1 データ・ウェイト = 1 データ・ウェイト = 1 カイト・リカバリ・ウェイト = 1 削除: エ 削除: エ 削除: エ 削除: エ 削除: エ 削除: エ




図 10-2 SRAMリード・ライトサイクル


注、図10-2中のBUSCLKは125MHzの場合を示しています。 BUSCLKの周波数は、SCUにて切り替えることが可能です。レジスタ設定の詳細は 第6章 SCU SSPRO7 CLK SELレジスタをご参照ください。 **書式変更**: フォント : (日) MS ゴシック

書式変更: フォント: (日) MS ゴシック

書式変更: フォント : (日) MS ゴシック

書式変更: フォント : (日) MS ゴシック

書式変更:本文




注 図10-3中のBUSCLKは125MHzの場合を示しています。 BUSCLKの周波数は、SCUにて切り替えることが可能です。レジスタ設定の詳細は 第6章 SCU SSPRO7_CLK_SELレジスタをご参照ください。

書式変更: 中央揃え

ライト : ライト・リカバリ・ウェイト= 1 $_{\bullet}$

アドレス設定・ウェイト= 1 データ・ウェイト = 1



削除: 443

書式変更: 中央揃え

削除: エ


書式変更: 中央揃え, 行間: 最小値 12 pt

削除:


削除: エ

注 図10-4中のBUSCLKは125MHzの場合を示しています。 BUSCLKの周波数は、SCUにて切り替えることが可能です。レジスタ設定の詳細は 第6章 SCU SSPRO7_CLK_SELレジスタをご参照ください。

図 **10-<u>4</u> SRAMライトサイクル(外部ウ<u>ェ</u>イトあり)**



注 図10-5中のBUSCLKは125MHzの場合を示しています。 BUSCLKの周波数は、SCUにて切り替えることが可能です。レジスタ設定の詳細は 第6章 SCU SSPRO7 CLK SELレジスタをご参照ください。



注 図10-6中のBUSCLKは125MHzの場合を示しています。 BUSCLKの周波数は、SCUにて切り替えることが可能です。レジスタ設定の詳細は 第6章 SCU SSPRO7 CLK SELレジスタをご参照ください。

10.5 オペレーション

10.5.1 制御レジスタ設定手順

以下に、チャンネル 0 領域にページ ROM、チャンネル 1 領域に SRAM を接続する場合の制御レジスタ設定手順を説明します。

書式変更: フォント: 太字(なし) **削除:** 時の




図 10-7 制御レジスタ設定手順

削除: 754

書式変更: 中央揃え, インデント : 最初の行: 0字