



ユーザーズ・マニュアル

JL-086A

ARM Cortex-R4F SoC

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。

資料番号： IMB-ED1-000791-02 (暫定版です)

発行年月： 2013 年 11 月 12 日

ルネサスエレクトロニクス
www.renesas.com



削除: 1

書式変更: フォントの色 : 赤, 蛍光ペン

書式変更: フォントの色 : 赤

書式変更: フォント : Century Gothic

削除: 0

削除: 4

書式変更: フォント : Century Gothic

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
 3. 当社製品を改造、改変、複製等しないでください。
 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事事務の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものです。誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
 12. 本資料に関する詳細についてのお問い合わせその他お付きの点等がございましたら当社営業窓口までご照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

製品ご使用上の注意事項

ここでは、CPU コア搭載 SoC 全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

ARM, AMBA Thumb, PrimeCell, PrimeXsys, RealView, ARM7TDMI は ARM Limited の登録商標です。

AXI, ARM7, ARM7TDMI-S, ARM7EJ-S, ARM9, ARM9E, ARM9E-S, ARM926EJ-S, ARM946E, ARM946E-S, ARM11, ARM1136JF-S, ARM1176JZ-S, ARM1176JZF-S, Cortex, CoreSight, ARM Developer Suite, ETM, ETM7, ETM9, ETM11, Embedded Trace Macrocell, ETB, ETB11, Integrator, MPCore, TrustZone は ARM Limited の商標です。

その他、記載の会社名および製品名は、各社の登録商標および商標です。

このマニュアルの使い方

1. 目的と対象者

対象者 このマニュアルは、JL-086Aの機能を理解し、それを用いたアプリケーション・システムを開発しようとするユーザを対象とします。

目的 このマニュアルは、以下に示すJL-086Aの機能をユーザに理解していただくことを目的としています。

- ・ 端子機能
- ・ 物理アドレス空間
- ・ 内蔵周辺機能
- ・ 電気的特性

読み方 このマニュアルの読者には、電気、論理回路、マイクロコンピュータの一般知識を必要とします。

一通りJL-086Aの機能を理解しようとするとき
→目次に従ってお読みください。

JL-086Aの電気的特性を知りたいとき
→第29章 電気的特性を参照してください。

関連資料 以下にJL-086Aに関する資料を記載します。

JL-086Aに関する資料

ファイル名	資料番号
Cortex-R4F SoC「SS-Pro7」仕様書	IMB-CL1-F40028 IDF-08-002382-10
JL-086Aユーザーズ・マニュアル（本マニュアル）	IMB-ED1-000791-02(暫定版です)
SS-Pro7ボード推奨 外付け部品の推奨配置	IMB-CL1-E80016

搭載するIPマクロに関する資料（本マニュアルの各マクロ詳細に関して参考とした資料） 1/2

マクロ名	ファイル名	資料番号
BUS	NPPFAXIAHB8BUSIPV40_UM_R02.pdf	IMB-EE1-000105-02
DMA(AXI)	NPPFAXIDMASS1V10_UM_R06.pdf	IMB-EE1-000053-6
DMAC	NBPFAH8DMACcBbV11_UM_R04.pdf	IMB-EE1-000054-4
CPU-SS	NPPFAXICPUR4FV10_UM_R02.pdf	WEB-00494487-02.00J
割り込みコントローラ	NBPFAH832VIC128_96.64.32_V11_UM_R06.pdf	IMB-EE1-000189-6
AHB-RAM,AHB-ROM	NPPFAH8BRAMESRAMV20_UM_R02.pdf	WEB-00537526-02.00J
AXI-RAM	NPPFAXIRAMESRAMV21_UM_R06.pdf	IMB-EE1-000067-6
ROM/SRAM MEMC	NPPFAH8MEMSRAMSP1V10_UM_R08.pdf	IMB-EE1-000071-8
SerialFlash MEMC	NPPFAH8MEMSRAMSP1V10_UM_R06.pdf	IMB-EE1-000055-6
APB 制御	NPPFAH8BAPBPERIV20_UM_R07.pdf	WEB-00493378-07.00J
CSI	WEB-00476905-02.01J.pdf	WEB-00476905-02.01J

- 削除: 1
- 表の書式変更
- 書式変更: フォント: 太字 (なし)
- 書式変更: フォント: 太字 (なし)
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 削除: 1
- 書式変更: フォントの色: 赤, 蛍光ペン
- 書式変更: フォント: 太字 (なし)
- 表の書式変更
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 表の書式変更
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 書式変更: 両端揃え
- 削除: Interval Timer
- 書式変更: 本文

搭載するIPマクロに関する資料（本マニュアルの各マクロ詳細に関して参考とした資料） 2/2

マクロ名	ファイル名	資料番号
Interval Timer	NBPFAPBTM32V21_UM_R02.pdf	WEB-00476057-02.00J
GbEther	NSNW2AXIGBEMACGELICS001V10_UM.pdf	IMB-CL1-E80006
DDR3-PHY	ACDITD16A16B3C2CCAYBV10_UM_R1.00.pdf	IMB-CL1-E80005
DDR3 MEMC	dbsc3_for_sspro7_ext_spec_v004.pdf	—
USB2.0 Host/Function	LLWEB-00023250_NPPFAHBUSB2HOSTFUNCV3141_UM_R11.pdf	LLWEB-00023250(第1.1版)
UART	NBPFAPBDWUARTAV11_UM_R09.pdf	WEB-00311563-09.00J
J2C	NBPFAPBIIC1V20_WEB-00252407_v40.pdf	WEB-00252407
SCU (System Contorol Unit)	SCU 機能仕様書-02_20130206.pdf	—
ADC	CB40L_ACAD12B200K12CCR3VV10_DS_R101.pdf	R06DS0001JJ0101
ADCブリッジ	WEB-00509593-07.10J.pdf	WEB-00509593-07.10J
PClex	Chapter***.pdf	R06UH0002JJ0804_ASIC

ARMに関する資料

マクロ名	資料名	版
ARM Cortex-R4F,FPU	Cortex-R4 およびCortex-R4Fテクニカルリファレンスマニュアル, ARM アーキテクチャリファレンスマニュアル	最新版をご参考ください。※注

削除: .

表の書式変更

書式変更: 両端揃え

表の書式変更

書式変更: 両端揃え

書式変更: 両端揃え

削除:

書式変更: 両端揃え

削除: IIC

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

表の書式変更

書式変更: 両端揃え

注 ARM 社の HP よりダウンロードしてください。

2. 数や記号の表記

データ表記の重み：左が上位桁，右が下位桁

アクティブ・ローの表記：

xxxZ (端子，信号名称のあとに**Z**)

または**xxx_N** (端子，信号名称のあとに**_N**)

または**xxnx** (端子，信号名称に**n**を含む)

注：

本文中につけた注の説明

注意：

気をつけて読んでいただきたい内容

備考：

本文の補足説明

数の表記：

2 進数 ... **xxxx**、**xxxxB**または**n'bxxxx**(**n**ビット)

10 進数 ... **xxxx**

16 進数 ... **xxxxH**または**n'hxxxx**(**n**ビット)

2のべき数を示す接頭語（アドレス空間，メモリ容量）：

K（キロ）... **2¹⁰ = 1024**

M（メガ）... **2²⁰ = 1024²**

G（ギガ）... **2³⁰ = 1024³**

データ・タイプ：

ワード ... **32** ビット

ハーフワード ... **16** ビット

バイト ... **8** ビット

目次(更新未了)

書式変更: 蛍光ペン

・第1章 概要.....	8
・第2章 端子機能.....	13
・第3章 CPU.....	30
・第4章 初期化インターフェース.....	32
・第5章 クロック機能.....	39
・第6章 SCU.....	47
・第7章 メモリマップ.....	69
・第8章 割り込みコントローラ.....	72
・第9章 Serial Flash MEMC.....	141
・第10章 ROM/SRAM MEMC.....	183
・第11章 APB クロック・リセット制御.....	198
・第12章 Timer with Capture(TAUJ2).....	218
・第13章 CSI.....	315
・第14章 Interval Timer.....	399
・第15章 <u>I2C</u>	418
・第16章 UART.....	465
・第17章 汎用 IO(GPIO).....	490
・第18章 DMA.....	514
・第19章 ADC.....	609
・第20章 USB2.0 Host/Function.....	655
・第21章 GbEtherMAC.....	848
・第22章 DDR3 PHY.....	940
・第23章 DDR3 メモリコントローラ.....	968
・第24章 PCI-ex(GEN1).....	1033
・第25章 CoreSight.....	1231
・第26章 レジスター一覧.....	1269
・第27章 バウンダリースキャン仕様.....	1271
・第28章 パッケージ情報.....	1287
・第29章 電気的特性.....	1288
・第30章 UDL	1323
・第31章 改版履歴.....	1324
・付録 A コンフィグ.....	1325
・付録 B バス構成.....	1334
・付録 C ボード推奨設計.....	1341

削除: IIC

第1章 概要

JL-086Aは、ARM®コア（Cortex-R4F）搭載のSoCです。この章では、JL-086Aの概要を簡単に説明します。

1.1 特 徴

テクノロジー：CB40LR

最大動作周波数：Cortex-R4F/CoreSight 内部クロック Max 500MHz

：AXI バスクロック Max 125MHz

：AHB バスクロック Max 125MHz

：APB バスクロック Max125MHz(UDL など APB サブシステム以外)
Max 62.5MHz(APB サブシステム)

準拠規格：AMBA AXI Protocol Specification v1.0

：AMBA 3 AHB-Lite Protocol Specification

：AMBA 3 APB Protocol Specification

：Universal Serial Bus Specification Revision 2.0

：Open Host Controller Interface(OHCI) Specification for USB Rev1.0a

：Enhanced Host Controller Interface(EHCI) Specification for USB Rev 1.0

：Base Spec 2.0 (PCI-Express)

CPU 機能：

- ・Cortex-R4F コア
- ・命令キャッシュ 16K バイト、データキャッシュ 16K バイト
- ・ATCM 192K バイト(1 ウェイト)、B0TCM 64K バイト(0 ウェイト)、B1TCM 32K バイト(0 ウェイト)
- ・オンチップ・デバッグ機能
- ・割り込みコントローラ
 - 要因数 64、エッジ・パルス検出に対応
 - 割り込み信号の非同期入力に対応
 - 割り込みレベル設定可能

BUS 機能：

- ・BUS を 1 個搭載
- ・AMBA AXI Protocol Specification v1.0 準拠 AXI バス(データ・バス幅 64 ビット) 2 個
- ・AMBA3.0 準拠 AHB-Lite バス(データ・バス幅 32 ビット) 1 個
- ・AXI64AXI64 同期式レジスタ・スライス 1 個
- ・AXI64AHB32 同期式分周対応バス幅変換ブリッジ 3 個
- ・AHB32AXI64 同期式分周対応バス幅変換ブリッジ 2 個
- ・REMAP 機能あり
- ・リトル・エンディアン対応

削除: 1

外部メモリインタフェース機能 1 :

- ・ ROM/SRAM MEMC を 1 個搭載
- ・ SRAM、PageROM対応
- ・ アドレス17ビット、データ16ビット

外部メモリインタフェース機能 2 :

- ・ Serial Flash MEMC を 1 個搭載
- ・ シリアル・フラッシュROM対応

外部メモリインタフェース機能 3 :

- ・ DDR3 メモリコントローラ、DDR3PHY マクロを各 1 個搭載
- ・ DDR3 16ビット、512MB空間

※ただし、接続可能なメモリ容量は256MBとなります(制限事項)

書式変更: フォント : 太字

DMA 機能 :

- ・ DMA(AXI)を 1 個搭載
- ・ CPU を使用せず高機能なデータ転送を行うことが可能です
- ・ ソース/デスティネーションの転送サイズを独立に設定可能
- ・ レジスタ転送モード、LINK 転送モード対応
- ・ LINK 転送モード時、ディスクリプタ長を複数フォーマットから選択可能
- ・ ハードウェア起動要求対応(8本)
- ・ DMAC マクロ数 1 個
- ・ チャネル数 4 チャネル
- ・ バッファ段数 16 段

高速インタフェース機能 1 :

- ・ USB2.0 Host/Function を 1 個搭載
- ・ USB2.0 ホスト機能×1、USB2.0 ファンクション機能×1、PHY を搭載

高速インタフェース機能 2 :

- ・ PCI-ex(Gen1)マクロを 1 個搭載
- ・ Lane 数 x1、Endpoint/Root Complex 選択可能

高速インタフェース機能 3 :

- ・ ~~GbEther MAC~~ を 1 個搭載
- ・ ~~RGMI Converter を 1 個搭載~~
- ・ 10/100/1G ~~Ether~~、~~RGMI or GMII 3.3V I/F MAC~~ 外部接続

削除: ギガ・ビット・イーサネットマクロ

書式変更: フォント : 太字

書式変更: フォント : 太字

書式変更: フォント : 太字

削除: 。

削除: MII/GMII I/F (RMII/RGMII は 1 チップ側で対応します)

書式変更: フォント : 太字

搭載メモリ :

- ・ AXI-RAM(256K バイト)を 2 個搭載
- ・ AHB-RAM(4K バイト)を 1 個搭載
- ・ AHB-ROM(2K バイト)を 1 個搭載

汎用搭載機能(APB) :

- ・ APB 制御マクロを 1 個搭載
- ・ 最大クロック周波数 62.5MHz
汎用インターバル・タイマ 4 チャンネル

~~I2C~~ 1 チャンネル

CSI 1 チャンネル

UART 1 チャンネル

APB I/F 3 ポート :

- ・ ~~GPIO~~ マクロを 1 個搭載
- ・ ~~ADC~~ マクロを 1 個搭載
- ・ キャプチャ対応タイマ ~~TAUJ2~~ を 1 個搭載

汎用インタフェース :

APB 32 ビットインタフェースを 3 個搭載

- ・ UDL(Servo)、UDL(Network)用インタフェース
最大クロック周波数 : 125MHz
PSTRB[3:0]端子対応
- ・ 1 チップシステム制御レジスタ SCU 用インタフェース
最大クロック周波数 : 125MHz

削除: IIC

書式変更: フォント : 太字 (なし)

削除: (リファレンス・インプリ内で

削除: と

書式変更: フォント : 太字

削除: が接続されます。残り 1 ポートはリファレンス・インプリの端子として出力され、外部で

書式変更: フォント : 太字 (なし)

書式変更: フォント : 太字

削除: が接続されます

書式変更: フォント : 太字

書式変更: フォント : 太字 (なし)

書式変更: フォント : 太字 (なし)

削除: .

汎用搭載機能 2 : .

・ GPIO マクロを 1 個搭載 .

・ ADC マクロを 1 個搭載 .

削除: 4

削除: ・ キャプチャ対応タイマ用インタフェース .
最大クロック周波数 : 62.5MHz .

1.2 ブロック概要

JL-086A は、ARM®コア（Cortex-R4F）と周辺機器で構成されます。下記に JL-086A の内部ブロックを示します。




図 1-1 JL-086Aブロック図

書式変更: 行間 : 最小値 12 pt
書式変更: 罫線 : (細線, 自動, 0.5 pt 線幅)

削除: 1
削除: .
.
.

1.3 搭載 IP マクロ一覧

表 1-1 搭載IPマクロ一覧

章	搭載 IP マクロ	機能	補足説明
3	CPU(TYPE-R4F)	Cortex-R4F	—
26	CPU(CoreSight)	CoreSight	—
8	割り込みコントローラ	割り込みコントローラ	—
付録B	BUS	AXI/AHB バス	—
18	DMA(AXI)	DMA	—
24	PClex(GEN1)	PCI Express	—
21	GbEther_MAC RGMII Converter	Ether	—
-	AXI-RAM	内蔵 RAM(256K バイト×2)	2 個使用 (コンフィギュレーションは同じ)
20	USB2.0 HOST/FUNCTION	USB	Host x1、Function x1
-	AHB-RAM	内蔵 RAM(4K バイト)	—
-	AHB-ROM	内蔵 ROM(2K バイト)	—
9	Serial Flash MEMC	シリアル・フラッシュ ROM コントローラ	—
10	ROM/SRAM MEMC	SRAM、PageROM コントローラ	2 チャンネル
11	APB制御	汎用マクロ	—
16	UART	UART	1 チャンネル
15	I2C	I2C	1 チャンネル
13	CSI (SPI相当)	CSI (SPI 相当)	1 チャンネル
14	Interval Timer	Interval Timer	4 チャンネル
23	DDR3MEMC (dbsscsp7)	DDR3 メモリコントローラ	AXI=64 ビット、DDR3=16 ビット
22	DDR3-PHY	DDR3PHY	DDR3=16 ビット
17	汎用PORT(GPIO)	GPIO	—
19	ADCブリッジ	A/D コンバータブリッジ	—
19	ADC	A/D アナログハードマクロ	分解能 12 ビット、4ch
-	AHB2APB	AHBAPB ブリッジ	AHB=32 ビット、APB=32 ビット AXIIC2 の APBBUS インタフェース用
-	AXI2APB	AXIAPB ブリッジ	AXI=64 ビット、APB=32 ビット UDL 用(Servo、Network)で 2 個使用
6	SCU(System Contorol Unit)	システムコントロール、クロック 制御レジスタ	—
12	Timer with Capture(TAUJ2)	キャプチャ対応タイマ	—

表の書式変更

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

削除: A

書式変更: 両端揃え

削除:

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

削除:

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

削除: IIC

書式変更: 両端揃え

削除: IIC

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: 両端揃え

書式変更: フォント: 太字 (なし)

書式変更: 両端揃え

書式変更: フォント: 太字

書式変更: フォント: 太字 (なし)

書式変更: 両端揃え

書式変更: 両端揃え

削除: