



«Комп'ютерна схемотехніка»»

Контрольні питання

1 група

Класифікація об'єктів схемотехніки. Елементи цифрової схемотехніки. Термінологія, класифікація по складності, призначенню, способу кодування. Сумісність сигналів, правила дискретизації. Параметри експлуатаційні, технічні, економічні, специфікація, процедура вимірювання.

Характеристики цифрових схем (ідеальні, ідеалізовані, реальні): завадостійкість,

Динамічні параметри імпульсів

Потужність споживання, спроможність до навантаження на вході, виході(fan-in, fan-out).

Еквівалентні схеми входу, виходу. Перетворення джерел: схема Нортона, схема Тевеніна.

Література: 1(4) -стор.47-53; 5(1)-стор. 4-12 Відео – 2-3

2 група

Тригери. Основні поняття та класифікація.

Тригери: призначення, визначення, принцип роботи. Синхронні, асинхронні, latch, flip-flop.

Класифікація тригерів за видом вхідних, вихідних сигналів, способу запису інформації.

Загальна функціональна схема. Мал. 6.1 Принцип роботи з урахуванням зворотного зв'язку. Мал. 31.5

. Основні параметри: динамічні, статичні.

Основні: загальні динамічні та статичні параметри об'єктів схемотехніки Додаткові:

-Мінімальний час повторення керуючих сигналів (максимальна частота роботи тригера) Тмін або мінімальний час перемикання (тривалість) тригера tпер або мінімальний час дії (утримання) керуючого сигналу(комбінації сигналів) tдкс

Узагальнений (усереднений) час затримки сигнала крізь логічний елемент ts(tplh)

-Мінімальний час зміни стану тригера (зміна стану на усіх виходах відносно керуючого входу) tзc(Tplh Tphl)

Різновиди тригерів.

Зображення з урахуванням активного стану сигналів та способу керування. Мал 31.3.

Література:

1(6), стор 153-155; 5(1)-стор. 6-12 5(31) стор. 503-504 Відео 3

Тригери RS типу (R,S,E)

Схеми RS, R, S, E на логічних елементах або-ні, і-ні. Формування логічної одиниці та нуля. Активний стан керуючих сигналів. . Приклади та схеми керування:

- потенціалом (Latch), 5 (Мал.31. 6,7,);

```
- стробом 5(Мал.31.11a,v11e,);
Асинхронне встановлення та очистка. 5 (Мал.31.14,17.).
Принцип роботи. Діаграми сигналів, таблиці переходів (Truth Table). Недоліки та переваги.
Тригери R,S,E.
1 (Мал. 6.5,6,7,8,9).
Література: 1(6), стор 160-164, 5(31) стор. 504-521
Відео 4
   Тригери RS -керування фронтом (flip-flop, master-slave) 5(Мал.31.15);
Література:
5(31) стор. 515-517
Відео 4
Тригери ЈК, D, Т типу
Приклади та схеми керування JK тригерами(заміна RS):
- потенціалом Мал.31.20e (без EN or EN=1),
- стробом Мал.31.21,
Література: 1(6), стор 153-176, 5(31) стор. 498-551
Відео 5
 Приклади та схеми керування ЈК тригерами:
- фронтом (master-slave) Мал.31.22.
Асинхронна встановлення та очистка Мал.31.21,31.22
Схема триггера Т з виключенням (запобіганням) генерації по схемі MS Рис. 6.18а, стор 171-174
Приклади та схеми керування D тригерами:
- потенціалом Мал.31.25a,d,
- стробом Мал.31.26е,а,
- фронтом (master-slave) Мал.31.33
Асинхронна встановлення та очистка Мал.31.28, 31.31, 31.30.
Принцип роботи. Діаграми сигналів, таблиці режимів (Truth Table). Недоліки та переваги.
Засоби підвищення швидкодії тригерів керуємих фронтом.
Однотактні схеми:
- RS Мал.6.12,
- D, Maл.6.14,
Література: 1(6), стор 153-176, 5(31) стор. 498-551
Відео 6
```

3 група

Регістри: призначення, визначення, принцип роботи. Паралельні регістри. Зсувні регістри: послідовні, паралельно-послідовні, послідовно-паралельні, кільцеві . Статичні, динамічні регістри Статичні паралельні регістри. Способи запису інформації на прикладі RS, D тригерів:

- прямим сигналом («i-нi») Мал.6.22а,г

- прямим та інверсним (два «і-ні») Мал.6.22б

Статичні паралельні регістри .Способи зчитування інформації:

- прямий код з використанням одного виходу («i-нi») Мал.6.22а,
- прямий та інверсний код з використанням одного («виключне або») Мал.6.22г або двох виходів («і»-«або»-«ні») Мал.6.22в.

Статичні регістри зсуву. Приклад одно направленого регістру на двотактних D, JK тригерахРис 6.23 (звернути увагу на керуванн по передньому фронту)

Кільцевий регістр Мал.6.23

Реверсивні регістри Мал.6.24

Приклад регістру з паралельним введенням, зсувом праворуч, ліворуч та блокуванням входів.

Мал.6.26

Динамічні регістри. Приклад послідовного динамічного регістру, керованого чотирма фазовими

сигналами. Мал.6.27

Література: 1(6) Стор. 177-189

Відео 8

Лічильники: призначення, визначення:

- -за характером змін стану (з додаванням, з відніманням, реверсивні)
- -за організацією переносів (послідовний, асинхронний з наскрізним переносом, паралельний синхронний, комбінований)

Принцип роботи. Коефіцієнт рахунку, швидкодія.

Асинхронні лічильники. Додавання, віднімання, реверс (Мал.6.32,6.39,6.40)

Поділ частоти. Загальна схема. Мал. 6.35

Приклади поділу на 3, 5. Мал.6.34 а,б.

Лічильники з декодуванням коефіцієнту рахування (Мал.6.36, 6.37)

Автоматичне (зовнішнє) керування коефіцієнтом рахування.

(мал 6.38)

Засоби збільшення швидкодії лічильників.

Література: 1(6) Стор. 189-197

Відео 9

Засоби збільшення швидкодії лічильників.

Синхронні лічильники. Мал.6.41

Асинхронні лічильники (наскрізний перенос, Мал. 6.33).

Розрахунок максимальної частоти (схеми мал. 6.32, 6.33).

Синхронні лічильники.

- послідовний перенос (Мал.6.41)
- паралельний перенос (Мал.6.42)
- груповий перенос (Мал.6.44)

Розрахунок максимальної частоти(схеми мал. 6.41,6.42).

Література: 1(6) Стор. 189-199

Відео 10

4 група

Комбінаційні функціональні вузли Перетворювачі кодів. Шифратори. Дешифратори.

Схеми. Принцип роботи. Діаграми сигналів, таблиці режимів.

Перетворення кодів.

Перетворення коду 8421 в код Грея.

Схема перетворення(стор. 12, Табл.5.2). Карти Карно (стор.114). Електрична схема (стор.114).

Література: 1(5) Стор. 112-115

Відео 10

Шифратори.

Перетворення коду «1 з n» у код «8421».

Приклад побудови шифратора для перетворення десяткових чисел у код 8421 («1 з 10» у код «8421»)

.Табл.5.4. Рівняння 5.4.Схема 5.5.

Пріоритетні шифратори.

Приклад: Перетворення коду «Х з 10» у «1 з 10»,

далі коду «1 з 10» у код «8421».

Табл.5.5. Рівняння 5.5. Схеми 5.6, 5.7 Рекурентні формули. Швидкодіюча схема - Мал. 5.6.

Повільна схема – Мал.5.7.

Дешифратори.

Зворотне перетворення двійкового коду у код «1 з n».

Лінійні дешифратори.

Приклад для вихідного коду «1 з 4».

Табл. 5.6 Схема 5.8 Умовне зображення Мал.5.8.

Пірамідальні дешифратори.

Стор.123

Приклад для вихідного коду «1 з 8». Мал.5.11.

Прямокутні (квадратні).

Стор.128

Повний та неповний дешифратор.

Перетворення кодів (з вхідного у заданий) на основі комбінації дешифратора з «n» виходами та шифратора з «n» входами.

Література: 1(5.1) стор.116-128.

Відео 11

Мультиплексори. Демультіплексори

Передача сигналів від "m" пристроїв до "n" приймачів.

Мультиплексор.

Стробуваний мультиплексор.

Приклад для чотирьох передавачів — одного приймача (двох адресів). Таб. 5.9 . Схема, умовне зображення. Мал.5.15.

Особливості проходження цифрових та аналогових сигналів через канал. Аналоговий ключ

Демультиплексор.

Приклад для одного передавача — чотирьох приймачів (двох адресів). Стробуваний демультиплексор.

Таб.5.10. Схема. Умовне зображення Мал.5.16.

Мультиплексорне – Демультиплексорне дерево.

Схема. Умовне зображення мал.5.17.

Застосування мультиплексорів.

- Перетворення паралельного коду в послідовний

(вихід мультиплексора на вхід послідовного регістра) стор129.

- Побудова логічної функції.
- підключення аргументів на адресні входи мультиплексора: рів.5.7, схема Мал.5.18
- підключення аргументів на адресні та інформаційні входи мультиплексора (алгоритм): рів.5.8, 5.9, схема мал.5.19.

Застосування демультиплексорів.

Перетворення послідовного коду в паралельний (вихід демультиплексора на вхід паралельного регістра з пам'яттю) стор129.

Комбінаційні пристрої зсуву (КУС)

Схеми. Принцип роботи. Визначення. Діаграми сигналів, таблиці режимів. Недоліки та переваги. Комбінаційний пристрій зсуву з витратою старших розрядів.

(4 мультиплексори на дві адреси, чотири інформаційні входи, один вихід=КУС). Таб.5.12. Схема Мал.5.22, умовне зображення Мал.5.22.

Комбінаційний пристрій зсуву без витрати старших розрядів.

2КУС. Таб.5.13 схема Мал.5.23.

Література: 1(5.3) стор. 128-136

Відео 12

Комбінаційний кільцевий пристрій зсуву(генератор послідовності імпульсів) на чотири розряди (дві адреси). Таб.5.14. Схема. Мал.5.24.

Література: 1(5.3) стор. 125-137

Комбінаційні суматори. Схеми. Принцип роботи. Визначення. Діаграми сигналів, таблиці режимів. Недоліки та переваги.

Комбінаційний одно розрядний напівсумматор. Таб. 5.15. Схема. Мал. 5.25. Рівняння 5.10.

Комбінаційний одно розрядний повний суматор. Таб.5.16. Схема. Мал. 5.27. Карта Карно, рівняння 6.12.

Комбінаційний одно розрядний пристрій для віднімання (субтрактор) Таб.5.17 Рівняння 6.14 Схема мал.5.30

Універсальний одно розрядний комбінаційний пристрій для додавання та віднімання Рівняння (правила) стор. 140. Схема. Мал.5.31.

Накопичуючий одно розрядний суматор (на схемі Т- тригера). Мал. 4.27().

Схеми для реалізації багато розрядних комбінаційних суматорів:

- послідовна (Мал. 532а).
- паралельна (Мал. 5.32б).

Збільшення швидкодії паралельного комбінаційного багато розрядного суматора (паралельний перенос)

Рів.5.16-5.19.

Література: 1(5.3) стор. 127-143, 8(5)стор. 189

Відео 13

1. Навчальні матеріали та ресурси

Базова

- 1.Справочник по цифровой схемотехнике. В.И.Зубчук, В.П.Сигорский, А.Н.Шкуро. -К.: Техника,1990. –105с.
- 2.Рябенький В.М., УшкаренкоО.О. МАХ+II. Основи проектування цифрових пристроїв на ПЛІС. –«Корнійчук», 2004,-253с.
 - 3.Угрюмов Е.П. Цифровая схемотехника. Петербург:-СПб: БХВ, 2001г. –528с.
- 4.Бабич М.П., Жуков І.А. Комп'ютерна схемотехніка. Методи побудови та проектування. Навчальний посібник.-К.: «МК-Прес». 2004.-576с.
 - 5. Digital Integrated Circuits. Thomas A. DeMASSA, Zack CICCONE. Wiley, 1995, pp. 700.
 - 6. Полупроводниковая схемотехника. К. Шенк, У. Титце, Москва, Мир, 1983.
- 7. Гіоргізова-Гай В.Ш. Методичні вказівки до курсового проектування «Комп'ютерна схемотехніка». Матеріали знаходяться на файловому сервері кафедри системного проектування за адресою: Dragon2\Techmat\georgizova\Cxemotexnika\Kypc методичка11.doc
- 8. Справочник по цифровой вычислительной технике. Под редакцией чл.-корр. АН УССР Б.Н. Малиновского, Издательство «Техніка», 1974г. 511стр.

Допоміжна

9.Искусство схемотехники. П. Хоровиц, У. Хилл. Т. 1,2., Москва, Мир, 1986 10.Системное проектирование СБИС. С.Мурога., Т. 1,2., Москва, Мир, 1985.

Навчальні матеріали та ресурси знаходяться за адресою : https://do.ipo.kpi.ua/course/view.php?id=1852

https://ecampus.kpi.ua/