

概述

计算机系统层次结构


计算机硬件

冯诺依曼体系结构

存储程序
 五大部件 $\left\{ \begin{array}{l} \text{运算器} \\ \text{控制器} \end{array} \right.$ 寄存器
 输入、输出设备
 指令、数据都为二进制，形式相同

存储器 $\left\{ \begin{array}{l} \text{主存} \\ \text{外存} \end{array} \right.$

主存



存储字长是 1B 或 1B 的偶数倍

MAR 有 n 位，对应 2^n 个存储单元

MAR 长度与 PC 长度相等

MDR 位数与存储字长相等

现代计算机 MAR、MDR、cache 都在 CPU 中


运算器

ALU 算术逻辑单元
 若干通用寄存器
 PSW 状态寄存器
 ACC 累加器
 MA 乘商寄存器
 X 操作数寄存器
 EX 变址寄存器
 BR 变址寄存器
 等

控制器 { PC 程序计数器
IR 指令寄存器
CU 控制单元

PC 具有自动+1 (一条指令长度) 功能, 与主存 MAR 有直接通路
IR 内容来自主存 MDR, 指令中的操作码 OP(IR) 送至 CU
地址码 Ad(IR) 送至 MAR

CPU = 运算器 + 控制器




CPU 与主存 通过总线 连接

总线 { 地址线
控制线
数据线

软件 { 系统软件
应用软件

计算机语言 { 机器语言
汇编语言
高级语言

翻译程序 { 汇编器
解释器
编译器



虚拟机 M4
(高级语言机器)

虚拟机 M3
(汇编语言机器)


虚拟机 M2
(操作系统机器)

传统机器 M1
(用机器语言的机器)

微程序机器 M0
(微指令系统)

ISA 指令集体系结构
(软/硬交界)

存储程序



计算机性能指标

字长

数据通路带宽

$$\text{主存容量} = \text{字数} \times \text{字长} = 2^n \times m$$

n 为MAR位数
 m 为MDR位数

运算速度 { 吞吐量

响应时间

CPU时钟周期 T

主频 $= 1/T$ (Hz)

CPI

$$\text{CPU执行时间} = IC \times (CPI \times T) = \text{CPU时钟周期数} / \text{主频}$$

$$\text{MIPS} = IC / (\text{执行时间} \times 10^6) = \text{主频} / (CPI \times 10^6)$$

$$\text{MFLOPS} = \text{浮点操作次数} / (\text{执行时间} \times 10^6)$$