

Lógica de Diodos



1. LÓGICA DE DIODOS

La **lógica con diodos** utiliza el hecho de que los **diodos** conducen en un sentido pero no en el opuesto, funcionando como un interruptor o switch.

1.1. Características de la lógica de Diodos

La Lógica de Diodos o LD utiliza dos niveles de voltaje para codificar los estados lógicos: Un nivel alto, NA, que corresponde a 3 Voltios y un nivel bajo, NB, que corresponde a 0 Voltios.




Figura 1. Circuito de la compuerta AND con diodos

Nota:

Si la tensión más positiva es el nivel 1, y la otra es el nivel 0, se dice que el sistema emplea *lógica* positiva.

(http://www.angelfire.com/la/SEMICONDUCTORES/f amilog.html)

Nota:

Si se designa al nivel 1 el estado de tensión más negativo y el más positivo al 0 lógico, entonces diremos que estamos ante una *lógica negativa*. (http://www.angelfire.com/la/SEMICONDUCTORES/familog.html)






Lógica de Diodos



1.2. Análisis de la compuerta AND con Diodos

A continuación se analizan los diferentes casos que se presentan en este tipo de lógica.

Tabla 1. Casos para la compuerta AND con diodos



CASO 1.




Figura 2. Caso 1 de compuerta AND con diodos





Lógica de Diodos



En este caso los diodos D1 y D2 estarán en PD¹ y la salida se mantendrá en NB por medio de D1 y D2. La caída de voltaje en PD del diodo de silicio es realmente de 0.7 V, según lo visto en el temática de Diodos, esto indica que la caída de voltaje entre los terminales de la resistencia es de 4,3 V y la salida entonces estará a 0.7 V. Ver figura 2.

CASO 2.

En este caso el diodo D1 estará polarizado directamente (PD) y mantendrá la salida a 0.7 V, o sea, a un nivel bajo (NB). Obsérvese que el voltaje de 0.7 V impuesto por la PD de D1 forza al diodo D2 a pasar a Polarización Inversa (PI). Ver figura 3.





Figura 3. Caso 2 de compuerta AND con diodos

Para el análisis debemos suponer un momento inicial (instante en el cual se energiza el circuito) cuando aun no circulan corrientes a través de los diodos. La salida se encontrará a +5V, ya que la caída de potencial en R será igual a cero (I = 0). Entre







Lógica de Diodos



los terminales de D1 habrá 5V y entre los de D2 habrá 2V en este instante. Los dos diodos empiezan a conducir debido a que están Polarizados Directamente. El potencial en Z comienza a decaer ($I \neq 0$), y al cabo de unos instantes estará, por ejemplo, en 3V. En este momento en D2 no habrá diferencia de potencial y por esto ya no podrá circular corriente a través de él. En D1 habrá aun 3V indicando que D1 puede continuar el proceso de PD. Cuando D1 se polarice directamente totalmente (en realidad este proceso tarda nanosegundos), Z se encontrará a 0.7V, y entonces en D2 aparecerá un voltaje de 2.3V en PI.

CASO 3.

En este caso sucede lo contrario al caso anterior, ahora es el diodo D2 el que esta polarizado directamente (PD) y forzará al diodo D1 a pasar a polarización inversa (PI). La salida estará en NB. Ver figura 4.




Figura 4. Caso 3 de compuerta AND con diodos





Lógica de Diodos



CASO 4.





Figura 5. Caso4 de compuerta AND con diodos

En este caso los diodos D1 y D2 estarán en PD. Debido a la caída de potencial en los diodos PD, la salida estará a 3.7 V, o sea, NA.

1.2.1 Compuerta AND para la lógica positiva







4

Lógica de Diodos

Figura 6. Compuerta AND y tabla de verdad. Lógica positiva

1.2.2 Compuerta AND para la lógica negativa




Figura 7. Compuerta AND y tabla de verdad. Lógica negativa





Lógica de Diodos



Bibliografía

- GONZALEZ, Luis Ignacio. Introducción a los sistemas digitales. Páginas 31-33.
- http://www.angelfire.com/la/SEMICONDUCTORES/familog.html

