

Exercise 2.1: Cache

Gegeben ist ein Cache mit 4 Cache Lines und 4 Byte pro Cache Line. Zum Vergleich ist der Cache als Direct-Mapped, 2-Way Set-Associative und Fully Associative verfügbar. Die Speicheradressbreite beträgt 8 Bit.

- a) Wie wird die Speicheradresse bei den verschiedenen Cache-Typen aufgeteilt? Für jedes Bit der Speicheradresse ist ein Feld vorgesehen. Jedes Bit kann entweder für den Tag (t), den Index (i) oder den Byte-Offset (o) verwendet werden.

Direct-Mapped	t	t	t	t	i	i	o	o
2-Way Set-Associative	t	t	t	t	t	i	o	o
Fully Associative	t	t	t	t	t	t	o	o

- b) Auf jeden Cache-Typ werden nacheinander 6 Lesezugriffe ausgeführt. Die Speicheradressen der Lesezugriffe sind in der ersten Spalte in binärer Form angegeben. In der zweiten Spalte (Hit?) wird ein Cache Hit mit 1 und ein Cache Miss mit 0 markiert. Die übrigen Spalten stellen den Inhalt der 4 Cache Lines dar. Als Inhalt genügt es, den Tag der Cache Line einzutragen. Als Ersetzungsstrategie wird LRU (Least Recently Used) verwendet.

Adresse	Hit?	Line 0	Line 1	Line 2	Line 3
1000 0011	0	1000			
1000 0100	0	1000	1000		
1000 1001	0	1000	1000	1000	
1000 0010	1	1000	1000	1000	
1001 0010	0	1001	1000	1000	
1000 1000	1	1000	1000	1000	

Table 1: Direct-Mapped-Cache

Adresse	Hit?	Line 0	Line 1	Line 2	Line 3
1000 0011	0	10000			
1000 0100	0			10000	
1000 1001	0	10000	, 10001		
1000 0010	1	10000, 10001			
1001 0010	1	10000, 10010			
1000 1000	1	10001, 10010			

Table 2: 2-Way Set-Associative

Adresse	Hit?	Line 0	Line 1	Line 2	Line 3
1000 0011	0	100000			
1000 0100					
1000 1001					
1000 0010					
1001 0010					
1000 1000					

Table 3: Fully Associative

- c) Muss ein Programmierer die Cache-Adresslogik kennen, um korrekte Programme zu schreiben? Begründen Sie kurz.

Exercise 2.2: Convolutional Neural Networks

Gegeben ist die folgende Convolutional Layer mit Schrittweite 1, kein Padding und keine Aktivierungsfunktion:

Eingabe =


50	50	50	50	50
50	50	50	50	50
50	50	50	50	50
150	150	150	150	150
150	150	150	150	150

Kernel = $\begin{pmatrix} -1 & -1 & -1 \\ 0 & 0 & 0 \\ 1 & 1 & 1 \end{pmatrix}$

- Berechnen Sie das Ergebnis der Convolutional Layer.
- Wo tritt die stärkste Aktivierung auf, und was sagt Ihnen das darüber, was dieser Filter erkennt?

Exercise 2.3: MLP Parameter und Speicher

Gegeben ist ein Künstliches Neuronales Netz mit der folgenden Architektur:



Alle Schichten sind fully-connected. Die erste Schicht repräsentiert die Eingabewerte.

- Berechnen Sie die Anzahl an Parametern in jeder Schicht und die Gesamtsumme an Parametern des Modells.
- Alle Parameter und Aktivierungen werden in FP32 (32-bit) gespeichert. Berechnen Sie den gesamten Speicherbedarf der Parameter in Bytes. $121.310 * 4 = 485.240$ Bytes
- Alle Parameter und Aktivierungen werden in FP32 gespeichert. Berechnen Sie den maximalen Aktivierungsspeicher zur Inferenzzeit (Batch-Größe 1), wobei Sie die Eingabe jeder Schicht verwerfen dürfen, sobald deren Ausgabe berechnet wurde.


Exercise 2.4: CPU-Pipeline: Ripes

Die folgenden Abbildungen zeigen die fünf Stages der Ripes Pipeline. Ihre Aufgabe ist den Ablauf der folgenden Instruktion durchzurechnen:


sub t2, t0, t1

Gehen Sie davon aus, dass weder vor noch nach dieser Instruktion andere Instruktionen ausgeführt werden. Schreiben Sie numerische Werte und Registerindexe in Dezimal und alles andere so wie es in der Assembly Instruktion stehen würde (kein binär nötig).


- a) Die Pipeline befindet sich am Ende von Taktzyklus 0. Gehen Sie davon aus, dass der Program Counter auf den Wert 0 initialisiert wurde und die Instruktion nicht komprimiert ist. Gehen Sie davon aus, dass die Instruktion bei Adresse 0 liegt.




- b) Gehen Sie davon aus, dass Register t0 den Wert 10 und Register t1 den Wert 3 hält. Schreiben Sie in das IFID Register die Werte die am Ende von Taktzyklus 0 berechnet wurden und in IDEX die Werte vom Ende des Taktzyklus 1.
Hinweis: t0 bis t2 sind Synonyme für Register x5 bis x7.



- c) Schreiben Sie in das IDEX Register die Werte die am Ende von Taktzyklus 1 berechnet wurden und in EXMEM die Werte vom Ende des Taktzyklus 2.



- d) Schreiben Sie in das EXMEM Register die Werte die am Ende von Taktzyklus 2 berechnet wurden und in MEMWB die Werte vom Ende des Taktzyklus 3.



- e) Schreiben Sie in das MEMWB Register die Werte die am Ende von Taktzyklus 3 berechnet wurden und in das obenstehende reg wr src Feld den Wert am Ende von Taktzyklus 4.

