


Processadores Multiciclo com Pipeline



01 – Com o Multiciclo com Pipeline, é comum que ocorram conflitos durante a execução das instruções. Além do óbvio problema de tentar acessar uma informação que ainda não foi gerada (por depender de outra instrução) há também o conflito pelo uso de unidades funcionais: Quando uma unidade está em uso por uma instrução e é exigida por outra instrução. Explique as principais estratégias para solução desses conflitos.

02 – Quais as diferenças entre núcleos físicos e virtuais. Explique cada um deles.

* Para os próximos exercícios, consulte a tabela no final desse documento.

03 – Acerca das seguintes instruções, demonstre seu passo a passo em um processador multiciclo com pipeline. Considere que há apenas um único núcleo físico nesse processador. Exiba sua organização em ciclos de clock.

a) add \$s1, \$s2, \$s3

b) lw \$s4, 100(\$s5)

c) bne \$s6, \$s7, 32

d) slt \$s8, \$s9, \$s10

e) J 3000

f) sub \$s11, \$s12, \$s13

g) and \$s14, \$s15, \$s16

04 – Demonstre o passo a passo da execução das seguintes instruções em um caminho de dados com um núcleo físico e outro virtual. Se necessário, ordene as instruções para otimizar o tempo.

ADD \$a, \$b, \$c

SW \$j, \$k

ADDI \$d, \$e, 100

BNE \$I, \$m, 100

ANDI \$f, \$g, 100

SLTI \$n, \$0, 100

LW \$h, \$i

J 100

ADD \$j, \$k, \$m

SLT \$n, \$p, \$q

Instrução	Resumo	Ciclo 1	Ciclo 2	Ciclo 3	Ciclo 4	Ciclo 5
ADD \$a, \$b, \$c	a = b + c	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
SUB \$a, \$b, \$c	a = b - c	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
ADDI \$a, \$b, 100	a = b + 100	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
AND \$a, \$b, \$c	a = b && c	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
OR \$a, \$b, \$c	a = b c	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
ANDI \$a, \$b, 100	a = b && 100	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
ORI \$a, \$b, 100	a = b 100	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
LW \$a, \$b	MEM → BR	pc ula pc	pc memória temp (i,d)	temp (i,d) BR		
SW \$a, \$b	BR→MEM	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(b)	temp(b) mem	
BEQ \$a, \$b, 100	If(a == b) go to 100	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA pc	
BNE \$a, \$b, 100	If(a != b) go to 100	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA pc	
SLT \$a, \$b, \$c	If(\$b < \$c) a = 1 else a = 0	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
SLTI \$a, \$b, 100	If(\$b < 100) a = 1 else a = 0	pc ula pc	pc memória temp (i,d)	temp (i,d) BR temp(a,b)	temp(a,b) ULA temp(su)	temp(su) BR
J 100	go to 100	pc ula pc	pc memória temp (i,d)	temp(i) ULA pc		