

Ian Aguila Sanchez
Lucas Vianna de Mattos
Wesley de Oliveira e Silva

**Sistema de medição para sensores ópticos
aplicados a Sistemas Elétricos de Potência, com
digitalização e comunicação avançada**

São Paulo, SP

2025

Ian Aguila Sanchez
Lucas Vianna de Mattos
Wesley de Oliveira e Silva

**Sistema de medição para sensores ópticos aplicados a
Sistemas Elétricos de Potência, com digitalização e
comunicação avançada**

Trabalho de conclusão de curso apresentado
ao Departamento de Engenharia de Computa-
ção e Sistemas Digitais da Escola Politécnica
da Universidade de São Paulo para obtenção
do Título de Engenheiro.

Universidade de São Paulo – USP

Escola Politécnica

Departamento de Engenharia de Computação e Sistemas Digitais (PCS)

Orientador: Prof. Dr. Eduardo Lorenzetti Pellini

Coorientador: Prof. Dr. Carlos Eduardo Cugnasca

São Paulo, SP

2025

Dedicamos este trabalho a todas as pessoas cujos sonhos foram adiados pela falta de acesso à educação, um direito que deveria ser universal. A única diferença entre as nossas jornadas acadêmicas e as delas foi uma oportunidade. Que este trabalho seja uma homenagem a essas vozes silenciadas, na esperança de um futuro em que todos possam transformar suas vidas por meio da educação.

Agradecimentos

Do Ian:

Primeiramente agradeço aos nossos professores orientadores Prof Dr. Carlos Eduardo Cugnasca e Prof Dr. Josemir Coelho Santos por todo o suporte e ensinamentos e, em especial, ao Prof. Dr. Eduardo Lorenzetti Pellini que em todo momento demonstrou total confiança no grupo, permitindo que tivéssemos a oportunidade de trabalhar em um projeto de tal complexidade e importância.

A toda minha família, em especial à minha mãe Catarina Viccari, que sempre foi mãe, pai, amiga, conselheira e minha maior inspiração pessoal. Seus feitos na vida servem como modelo pro homem que me tornei e, sem seu enorme esforço diário, nada disso seria possível.

À Bohnen+Messtek e aos supervisores Denis Pereira, Artur Bohnen e Reinaldo Bohnen por confiar no meu trabalho e me receber como estagiário responsável pelo desenvolvimento do projeto eletrônico, auxiliando financeiramente e fornecendo meios para que o trabalho fosse realizado e possa ser continuado.

À STMicroelectronics por fornecer as placas NUCLEO-F429ZI que tornaram possível os testes da prova de conceito do protocolo PTP. À Escola Politécnica e à Universidade de São Paulo pela oportunidade de cursar uma graduação totalmente gratuita e de extrema qualidade. Farei o máximo para retornar à sociedade o investimento feito, exercendo a engenharia de maneira responsável e sempre prezando pela ética.

Ao Centro Interdisciplinar de Tecnologias Interativas (CITI), LSI-Tec e ao Prof. Dr. Marcelo Knörich Zuffo pelas oportunidades dos últimos anos ao me permitir trabalhar na prática com manufatura eletrônica e interagir, diariamente, com engenheiros competentes e experientes que me ensinaram muito sobre eletrônica e proveram experiência para que a realização desse trabalho se desse de maneira mais tranquila.

À Rateria, que sempre terá um lugar especial guardado em meu coração, por me acolher, ensinar e permitir que eu tivesse experiências mais que memoráveis com amigos especiais que levarei para a vida. Agradeço pela confiança e por prover um ambiente que me fizesse desenvolver tanto como pessoa e como ritmista, me apresentando minha maior paixão: o samba.

Por fim, mas não menos importante: a Olodumare, princípio criador de tudo, pela centelha divina. Aos Orixás, que são o ar que respiro e a terra em que piso, em especial a meus orixás de cabeça Oxaguiã, Oxum e Ibeji, por mostrar que a vida é feita de batalhas, que toda evolução é compensadora apesar do trabalho e por ensinar sobre força, ternura e

leveza. Aos Guias da Umbanda, guardiões e mentores espirituais que me acompanham no dia a dia, pelo discernimento, clareza e proteção. Aos meus Ancestrais que, mesmo sem as mesmas oportunidades, pavimentaram os caminhos que trilho.

Do Lucas:

À minha família, em especial à minha mãe Alessandra de Assis, ao meu pai Flávio Tironi, à minha irmã Luana Vianna, ao meu padrasto Juliano Nogueira, à minha avó materna Glaura Maria de Assis, ao meu avô paterno José Vianna, à minha avó paterna Vera Lúcia Tironi, e ao meu falecido avô paterno Helvécio Antônio de Mattos, obrigado por todo o apoio e companhia durante minha infância e juventude, sem vocês não seria possível chegar onde estou.

Aos meus amigos capixabas com quem morei durante quase todo o meu percurso na Universidade, Ângelo Antolini e Gabriel Gandra, obrigado pela amizade e por terem sido meu porto seguro quando senti falta da minha terra natal.

À minha namorada, Steffany Castro, obrigado por ter me apoiado quando mais precisei nos últimos semestres, sem você, não teria terminado este projeto.

Aos colegas que conheci na Rateria, obrigado por todos os momentos fantásticos que vivemos e que viveremos.

À Universidade de São Paulo e a todos os colaboradores que possibilitaram meus estudos, minha segurança, meu transporte e minha alimentação, obrigado.

Do Wesley:

Agradeço aos meus pais, Loureci da Silva e Claudia Nascimento de Oliveira, por todo o amor, incentivo e apoio.

À minha namorada, Juliana Gomes de Souza, pelo apoio constante e pelo carinho.

Ao professor Eduardo Lorenzetti Pellini, pela orientação, disponibilidade e pelo conhecimento transmitido.

À Escola Politécnica da Universidade de São Paulo, pela formação de excelência oferecida.

Resumo

A modernização dos Sistemas Elétricos de Potência (SEP) e a transição para o conceito de *Smart Grids* exigem instrumentos de medição cada vez mais precisos e integrados a redes de comunicação digitais. Neste contexto, os sensores ópticos de tensão e corrente destacam-se pela imunidade a interferências eletromagnéticas e pela ampla resposta em frequência. Este trabalho apresenta o desenvolvimento de um sistema eletrônico modular projetado para a modulação e demodulação de sinais provenientes destes sensores, visando sua aplicação em subestações digitais. A arquitetura proposta baseia-se em um microcontrolador STM32H7 e utiliza uma estratégia de *hardware* unificado, onde um mesmo projeto esquemático atende tanto à unidade Moduladora (geração de sinal via DDS) quanto à Demoduladora (aquisição via ADCs de 24 bits), diferenciando-se apenas pela montagem dos componentes. Paralelamente, foi implementada e validada uma Prova de Conceito (PoC) do protocolo de sincronismo temporal PTP (Precision Time Protocol - IEEE 1588). Os testes experimentais, monitorados via osciloscópio e interface serial, demonstraram a capacidade de sincronização de relógios entre unidades Mestre e Servo através da rede Ethernet, requisito crítico para a correlação de fase nas medições. O projeto resultou na entrega dos esquemáticos eletrônicos completos e validados, bem como de um *firmware* funcional de sincronismo, estabelecendo uma base sólida para a futura manufatura e integração do sistema.

Palavras-chave: sensores ópticos; IEEE 1588; sincronismo temporal; subestações digitais; sistemas embarcados; STM32.

Abstract

The modernization of Electric Power Systems and the transition towards Smart Grids demand measurement instruments that are increasingly precise and integrated into digital communication networks. In this context, optical voltage and current sensors stand out due to their immunity to electromagnetic interference and wide frequency response. This work presents the development of a modular electronic system designed for the modulation and demodulation of signals from these sensors, aiming at their application in digital substations. The proposed architecture is based on an STM32H7 microcontroller and employs a unified hardware strategy, where a single schematic design serves both the Modulator unit (signal generation via DDS) and the Demodulator unit (acquisition via 24-bit ADCs), differentiated only by component assembly. In parallel, a Proof of Concept (PoC) for the PTP time synchronization protocol (IEEE 1588) was implemented and validated. Experimental tests, monitored via oscilloscope and serial interface, demonstrated the clock synchronization capability between Master and Slave units over an Ethernet network, a critical requirement for phase correlation in measurements. The project resulted in the delivery of complete and validated electronic schematics, as well as functional synchronization firmware, establishing a solid foundation for future manufacturing and system integration.

Keywords: optical sensors; IEEE 1588; time synchronization; digital substations; embedded systems; STM32.

Lista de ilustrações

Figura 1 – Diagrama de blocos da placa moduladora(autoria própria)	36
Figura 2 – Diagrama de blocos da placa demoduladora(autoria própria)	37
Figura 3 – Microcontrolador STM32F429ZI	41
Figura 4 – Comunicação serial com a placa	42
Figura 5 – Placas utilizando o protocolo PTP	43
Figura 6 – Envio de arquivos sync pela placa	44
Figura 7 – Montagem do microcontrolador configurado na função Servo	45
Figura 8 – Captura de tela do terminal - Durante os testes com osciloscópio	45
Figura 9 – Menor erro na configuração ideal	46
Figura 10 – Maior erro na configuração ideal	47
Figura 11 – Captura da perda de sincronismo	48
Figura 12 – Diagrama hierárquico global do sistema no KiCad	49
Figura 13 – Configuração dos ADCs em topologia Daisy-Chain	50

Lista de tabelas

Tabela 1 – Comparativo de delay Máximo e Mínimo em Diferentes Configurações	46
---	----

Lista de abreviaturas e siglas

ADC	Analog-to-Digital Converter
DSP	Digital Signal Processor
FOCS	Fiber Optic Current Sensor
FPGA	Field Programmable Gate Array
GOOSE	Generic Object Oriented Substation Event
GPIO	General-Purpose Input/Output
IED	Intelligent Electronic Devices
IEEE	Instituto de Engenheiros Eletricistas e Eletrônicos
IEC	International Electrotechnical Commission
MU	Merging Units
MMS	Manufacturing Message Specification
NCIT	Non-Conventional Instrument Transformers
NTP	Network Time Protocol
OVT	Optical Voltage Transducers
PPS	Pulse Per Second
PoC	Prova de Conceito
PTP	Protocolo de Tempo de Precisão
RNG	Random Number Generator
SV	Sampled Values
SAMU	Stand-Alone Merging Unit
SCADA	Supervisory Control and Data Acquisition
SEB	Setor Elétrico Brasileiro
SEP	Sistemas Elétricos de Potência
UART	Universal Asynchronous Receiver/Transmitter

Sumário

1	INTRODUÇÃO	19
1.1	Motivação	19
1.2	Objetivos	20
1.2.1	Objetivo Geral	20
1.2.2	Objetivos Específicos	20
1.3	Justificativa	20
1.4	Organização do trabalho	21
2	ASPECTOS CONCEITUAIS	23
2.1	Seções do Trabalho	23
2.2	Conceitos e Tecnologias Relevantes para o Projeto	23
2.2.1	Subestações Digitais e a Norma IEC 61850	24
2.2.1.1	Barramentos de Estação e Processo	24
2.3	Transformadores de Instrumentos Não-Convencionais (NCIT)	25
2.4	Princípios Físicos de Medição Óptica	25
2.4.1	O Efeito Faraday (Medição de Corrente)	26
2.4.2	O Efeito Pockels (Medição de Tensão)	26
2.5	<i>Merging Unit</i> (MU)	27
2.5.1	Arquitetura Funcional	27
2.5.2	Requisitos de Desempenho e Calibração	28
2.5.3	<i>Sampled Values</i>	28
2.6	Protocolos de Comunicação e Sincronismo	29
2.6.1	Protocolo PTP (IEEE 1588) e o Perfil de Energia	29
3	MÉTODO DO TRABALHO	31
3.1	Protocolo PTP	31
3.1.1	Familiarização com a tecnologia	31
3.1.2	Adaptação de um projeto de código aberto	31
3.1.3	Testes iniciais	32
3.1.4	Testes metrificados	32
3.2	Placas Moduladora e Demoduladora	32
3.2.1	Especificação da arquitetura	32
3.2.2	Especificação dos requisitos	33
3.2.3	Escolha dos componentes	33
3.2.4	Familiarização com as tecnologias envolvidas	33
3.2.5	Construção dos esquemáticos	33

4	ESPECIFICAÇÃO DE REQUISITOS	35
4.1	Especificação Geral	35
4.1.1	Requisitos da Placa Eletrônica	35
4.1.1.1	Requisitos Comuns (Núcleo de Processamento)	35
4.1.1.2	Unidade Moduladora	35
4.1.1.3	Unidade Demoduladora	36
4.1.2	Requisitos da Prova de Conceito de Sincronismo (PTP)	37
4.1.2.1	Plataforma de Hardware e Conectividade	37
4.1.2.2	Requisitos de Observabilidade e Aferição	37
4.1.2.3	Robustez da Sincronização	38
4.1.3	Requisitos de Entrega e Documentação	38
4.1.3.1	Projeto de Hardware (Placas Moduladora e Demoduladora)	38
4.1.3.2	Prova de Conceito do Protocolo PTP	39
5	DESENVOLVIMENTO DO TRABALHO	41
5.1	Protocolo PTP	41
5.1.1	Projeto e Implementação	41
5.1.1.1	Verificação dos microcontroladores	41
5.1.1.2	Desenvolvimento do firmware	41
5.1.1.3	Validação via Monitoramento Serial	42
5.1.1.4	Configurações Experimentais e Instrumentação	44
5.1.1.5	Análise dos Resultados e Sinais	44
5.1.1.6	Observações de Perda de Sincronismo	46
5.2	Placas moduladora e demoduladora	46
5.2.1	Construção dos esquemáticos	47
5.2.1.1	Subsistema de Processamento e Controle (MCU)	48
5.2.1.2	Modulação (Geração de Sinal)	48
5.2.1.3	Demodulação (Aquisição de Sinal)	49
5.2.1.4	Conectividade e Alimentação	49
6	CONSIDERAÇÕES FINAIS	51
6.1	Conclusões do Projeto de Formatura	51
6.2	Contribuições	52
6.3	Perspectivas de Continuidade	52
	REFERÊNCIAS	53

APÊNDICES 55

APÊNDICE A – ESQUEMÁTICOS DA PLACA MODULADORA . 57

1 Introdução

1.1 Motivação

A modernização do Setor Elétrico Brasileiro (SEB) e a transição para as chamadas *Smart Grids* impulsionam a busca por tecnologias de medição mais eficientes. Diferente dos transformadores de instrumentos convencionais, baseados em núcleo de ferro e sujeitos à saturação magnética, os sensores ópticos de corrente e tensão oferecem imunidade a interferências, isolamento galvânico e ampla largura de banda. Contudo, a substituição massiva da infraestrutura atual por sensores ópticos ainda enfrenta barreiras econômicas, devido à falta de produção em escala industrial que reduza o custo da tecnologia.

Enquanto a transição completa para subestações digitais progride, surge um desafio crítico na infraestrutura atual: a manutenção da precisão metrológica dos transformadores convencionais já instalados. Atualmente, o procedimento de calibração de um transformador de alta tensão é uma operação logisticamente complexa e arriscada. Exige o desligamento do circuito, o desmonte da estrutura (muitas vezes com metros de altura), a drenagem do óleo isolante e o transporte do equipamento pesado até um laboratório credenciado. Devido a esses custos e aos prejuízos causados pela interrupção do fornecimento, é comum o mercado postergar as calibrações, aceitando-se as perdas financeiras decorrentes da degradação natural da precisão dos instrumentos ao longo de décadas de operação.

Neste cenário, os sensores ópticos apresentam-se não apenas como os substitutos do futuro, mas como a solução imediata para a calibração *in situ*. Devido à sua portabilidade, leveza e não-intrusividade, um sistema de medição óptica pode ser instalado temporariamente em paralelo ao transformador convencional em operação, atuando como um padrão de referência para aferir sua precisão sem a necessidade de descomissionamento ou transporte.

Entretanto, para viabilizar tanto a uma subestação digital quanto essa aplicação de calibração em campo, é necessário superar gargalos tecnológicos. O legado acadêmico de [Nagao Junior \(2017\)](#) estabeleceu as bases da metrologia óptica para projetos de pesquisa e desenvolvimento na Universidade de São Paulo, mas a aplicação prática exige agora sistemas capazes de processar esses sinais e transmiti-los com sincronismo temporal rigoroso (PTP), permitindo a comparação em tempo real entre o padrão óptico e o equipamento sob teste. A motivação deste trabalho reside, portanto, em desenvolver uma plataforma de *hardware* atualizada e uma Prova de Conceito (PoC) que atendam a essa dupla demanda: servir como base para a industrialização de equipamentos nacionais mais acessíveis e atuar como ferramenta de calibração avançada para o parque instalado.

1.2 Objetivos

1.2.1 Objetivo Geral

O objetivo geral deste projeto consiste no estudo e desenvolvimento de um sistema de medição para sensores ópticos, proporcionando a familiarização com tecnologias de sensoriamento a fibra óptica e técnicas de medição por interferometria. O projeto visa a aplicação do estado da arte de dispositivos eletrônicos microprocessados e sistemas de comunicação com sincronismo de tempo via rede Ethernet, englobando a participação nas etapas de levantamento de requisitos de engenharia para a fundamentação das escolhas de componentes e tecnologias de *hardware* e *software*.

1.2.2 Objetivos Específicos

Para alcançar o objetivo geral proposto, foram definidos os seguintes objetivos específicos:

- Elaborar a captura de esquemático para as placas da Prova de Conceito (PoC) do projeto;
- Utilizar *softwares* de desenvolvimento de eletrônica embarcada microprocessada para a criação de esquemas, layout e documentação técnica;
- Analisar e aplicar documentos técnicos de referência para o projeto dos dispositivos;
- Realizar pesquisa de mercado sobre a disponibilidade e custos na cadeia produtiva global de componentes eletrônicos;
- Obter e configurar placas e kits de prototipagem para o desenvolvimento de *software* para os microcontroladores;
- Desenvolver a programação de *softwares* utilizando Ambientes Integrados de Desenvolvimento (IDE) com recursos de depuração;
- Executar testes em laboratório com a instrumentação e aparelhagem adequadas às tecnologias envolvidas.

1.3 Justificativa

A realização deste projeto justifica-se sob três perspectivas fundamentais que alinham a pesquisa acadêmica às necessidades operacionais e estratégicas do setor elétrico: a eficiência na manutenção de ativos, a segurança operacional e a soberania tecnológica.

Do ponto de vista econômico e de manutenção, o projeto procura minimizar o alto custo da calibração de transformadores de potência. O desenvolvimento de um sistema portátil baseado em sensores ópticos elimina a necessidade de transporte de equipamentos pesados e reduz o tempo de indisponibilidade da rede (lucros cessantes). Ao facilitar a aferição frequente da infraestrutura instalada, as concessionárias podem evitar perdas comerciais decorrentes de erros de medição, garantindo o faturamento justo da energia. Além disso, a validação de uma tecnologia nacional contribui para a industrialização e o barateamento da proposta, passo essencial para tornar viável a substituição dos transformadores convencionais.

No aspecto técnico-operacional e de segurança, o projeto oferece uma alternativa superior aos métodos tradicionais. A calibração *in situ* com sensores ópticos reduz drasticamente a exposição das equipes de manutenção a riscos elétricos e químicos (como o manuseio de óleo isolante), uma vez que a instalação é menos invasiva e aproveita o isolamento intrínseco da fibra óptica. Essa característica permite intervenções mais ágeis e seguras, preservando a integridade física dos operadores em ambientes de alta tensão.

Simultaneamente, a adequação à norma IEC 61850 representa um diferencial estratégico para a modernização das redes. Ao contrário de medidores isolados, a implementação desta norma, aliada ao protocolo de sincronismo PTP ([Institute of Electrical and Electronics Engineers, 2019](#)), assegura a interoperabilidade do dispositivo com a arquitetura de Subestações Digitais. O projeto não se limita apenas à medição, mas define modelos de dados que permitem a integração nativa ao barramento de processos (via *Sampled Values*). Isso garante que o equipamento desenvolvido sirva tanto como ferramenta de comissionamento atual quanto como um componente preparado para a futura automação e digitalização do sistema de proteção e controle.

Por fim, no âmbito científico, o projeto justifica-se pela continuidade e evolução do conhecimento gerado na universidade. Ao atualizar a plataforma de hardware iniciada por [Nagao Junior \(2017\)](#) com componentes modernos e capacidade de processamento em tempo real, o trabalho promove o domínio de tecnologias críticas (FPGA, DSP, Sincronismo de Redes) no meio acadêmico. Isso reduz a dependência do país em soluções importadas e prepara engenheiros capacitados para liderar a modernização do Setor Elétrico Brasileiro e de outras áreas correlatas.

1.4 Organização do trabalho

Esta monografia divide-se em seis seções, organizados da seguinte forma:

- 1 - Introdução: Contextualiza a modernização do setor elétrico e justifica o desenvolvimento de uma arquitetura nacional para sensores ópticos.

- 2 - Aspectos Conceituais: Apresenta os principais conceitos teóricos utilizados, incluindo a norma IEC 61850, os transformadores não-convencionais, os princípios de medição óptica, as *Merging Units* e o protocolo PTP.
- 3 - Método do Trabalho: Define a metodologia de pesquisa e desenvolvimento, detalhando o processo de implementação.
- 4 - Especificação de Requisitos: Apresenta o plano técnico do projeto, listando as funcionalidades esperadas e os requisitos de *hardware* e sincronismo.
- 5 - Desenvolvimento do Trabalho: Descreve as técnicas utilizadas, detalhando a implementação do projeto e o uso de microcontroladores STM32 e FPGA na arquitetura proposta.
- 6 - Considerações Finais: Discute os resultados obtidos.

2 Aspectos Conceituais

2.1 Seções do Trabalho

Os tópicos a seguir visam destacar os pontos essenciais para a compreensão do projeto, criando uma visão clara e integral da arquitetura de medição proposta e de sua aplicação no contexto de Subestações Digitais. A estrutura foi pensada para cobrir todo o propósito do projeto, iniciando na fundamentação teórica nas normas do setor elétrico até a implementação prática e validação dos protótipos, permitindo ao leitor compreender não apenas o funcionamento técnico, mas também a relevância da nacionalização dessa tecnologia.

Entre as seções, destacam-se a fundamentação e a especificação técnica do sistema, que detalha os principais elementos estudados, como os princípios físicos dos sensores ópticos (Efeitos Faraday e Pockels), a estrutura das *Merging Units* e a aplicação da norma IEC 61850. Esses componentes são descritos em profundidade, com atenção especial às tecnologias empregadas, como o uso híbrido de FPGAs e microcontroladores STM32, e às decisões de projeto que guiaram a adoção do protocolo PTP ([Institute of Electrical and Electronics Engineers, 2019](#)) para garantir o sincronismo temporal.

Outra seção fundamental aborda o desenvolvimento da arquitetura de *hardware* e *firmware*, descrevendo como o sistema foi projetado para sintetizar e processar sinais ópticos, priorizando a precisão metrológica e a robustez da comunicação. Nessa parte, são discutidas as ferramentas utilizadas, os desafios enfrentados na sincronização entre as placas mestre-servo, e as soluções adotadas para integrar a modulação e demodulação de sinais de forma eficiente.

Por fim, a avaliação do trabalho reúne os resultados dos testes de comunicação e sincronismo realizados, evidenciando a viabilidade da prova de conceito, a medição de atrasos (*delay*) e as etapas necessárias para a validação final com osciloscópio. Essa seção reflete o alinhamento entre os objetivos de calibração *in situ* propostos e os resultados obtidos, consolidando a utilidade da arquitetura no avanço das *Smart Grids* no Brasil.

2.2 Conceitos e Tecnologias Relevantes para o Projeto

Este capítulo apresenta os conceitos fundamentais utilizados e as tecnologias implementadas no desenvolvimento do projeto.

2.2.1 Subestações Digitais e a Norma IEC 61850

A evolução dos Sistemas Elétricos de Potência (SEP) tem impulsionado a transição das subestações convencionais para as chamadas Subestações Digitais. Nas instalações tradicionais, a troca de informações entre os equipamentos de pátio (nível de processo elétrico) e os dispositivos de proteção e controle (IEDs - Intelligent Electronic Devices) é realizada majoritariamente por meio de conexões físicas ponto a ponto, utilizando extensos cabos de cobre para conduzir sinais analógicos e digitais. Essa arquitetura, embora madura, apresenta limitações significativas, como altos custos de instalação, riscos de segurança operacional devido à presença de circuitos de alta energia nas salas de controle, e complexidade na manutenção e expansão do sistema ([JANSSEN; APOSTOLOV, 2008](#)).

Para superar essas barreiras, a International Electrotechnical Commission (IEC) desenvolveu a série de normas [International Electrotechnical Commission \(2013a\)](#). Mais do que um simples protocolo de comunicação, a IEC 61850 define uma arquitetura padronizada para a interoperabilidade entre dispositivos de diferentes fabricantes, baseada em redes Ethernet de alta velocidade e modelos de dados orientados a objetos.

A arquitetura lógica proposta pela norma, detalhada em [International Electrotechnical Commission \(2013b\)](#) divide a subestação em três níveis hierárquicos distintos:

1. Nível de Processo (*Process Level*): Compreende os equipamentos primários (transformadores, disjuntores) e os sensores;
2. Nível de Vão (*Bay Level*): Onde estão localizados os IEDs de proteção e controle;
3. Nível de Estação (*Station Level*): Responsável pela supervisão geral (SCADA) e engenharia do sistema.

2.2.1.1 Barramentos de Estação e Processo

A comunicação entre esses níveis citados na seção anterior é viabilizada por dois barramentos digitais principais: o Barramento de Estação (*Station Bus*) e o Barramento de Processo (*Process Bus*).

O Barramento de Estação conecta os níveis de vão e estação, sendo responsável pelo tráfego de comandos de supervisão, transferência de arquivos e intertravamentos via mensagens MMS (Manufacturing Message Specification) e GOOSE (Generic Object Oriented Substation Event) conduzidas via rede Ethernet.

Por outro lado, o Barramento de Processo — foco principal deste trabalho — representa a mudança mais disruptiva na infraestrutura. Ele substitui a fiação de cobre analógica entre o pátio e a casa de comando por uma rede de fibra óptica. Neste barramento, as medições instantâneas de corrente e tensão são digitalizadas na origem e transmitidas

via multicast Ethernet utilizando o protocolo *Sampled Values* (SV), definido na parte [International Electrotechnical Commission \(2011\)](#).

Para viabilizar essa digitalização próxima à fonte primária, introduz-se o conceito de Transformadores de Instrumentos Não-Convencionais (NCIT) e, fundamentalmente, das *Merging Units* (MU). Essa estrutura é apresentada muitas vantagens como a redução drástica de materiais condutores, isolamento galvânico completo entre o pátio e a sala de comando e a capacidade de autodiagnóstico dos sensores ([JANSSEN; APOSTOLOV, 2008](#)). No entanto, a migração para o domínio digital impõe requisitos severos de sincronismo temporal. Diferente dos sinais analógicos que são contínuos, os dados amostrados (SV) de diferentes MUs precisam ser realinhados temporalmente pelos relés de proteção para garantir a correta avaliação fasorial. É neste cenário crítico que a precisão do protocolo IEEE 1588 (PTP) se torna um requisito mandatório para a operação segura da subestação digital.

2.3 Transformadores de Instrumentos Não-Convencionais (NCIT)

A norma [International Electrotechnical Commission \(2016\)](#) agrupa sob a denominação de Transformadores de Instrumentos Não-Convencionais (NCIT - Non-Conventional Instrument Transformers) todas as tecnologias de medição que não utilizam o princípio da indução eletromagnética em núcleo ferromagnético tradicional. Dentro deste grupo, destacam-se os Sensores Ópticos de Corrente e Tensão, que exploram a interação da luz com campos eletromagnéticos em meios materiais específicos.

Diferentemente dos transformadores convencionais, que produzem uma saída de energia secundária proporcional à entrada (ex: 5A), os sensores ópticos são dispositivos passivos no ponto de medição, modulando as propriedades de um feixe de luz que trafega por uma fibra óptica ou cristal. Para compreender seu funcionamento, é necessário primeiramente revisar alguns conceitos fundamentais da óptica física.

2.4 Princípios Físicos de Medição Óptica

A luz é uma onda eletromagnética transversal, composta por campos elétricos e magnéticos oscilantes e perpendiculares entre si. A polarização refere-se à orientação das oscilações do vetor campo elétrico no espaço.

- Polarização Linear: O vetor campo elétrico oscila em um único plano fixo.
- Polarização Circular: O vetor gira em torno da direção de propagação, mantendo magnitude constante.
- Polarização Elíptica: Uma generalização onde o vetor gira e varia em magnitude.

Outro conceito chave para a sensores ópticos é a birrefringência (ou dupla refração). Materiais birrefringentes possuem índices de refração diferentes dependendo da polarização e da direção de propagação da luz incidente. Isso significa que, ao atravessar tal material, componentes ortogonais da luz viajam a velocidades diferentes, criando um atraso de fase (retardo) entre elas. O controle preciso desse fenômeno através de campos externos é a base dos sensores ópticos (ROGERS, 1979).

2.4.1 O Efeito Faraday (Medição de Corrente)

O Efeito Faraday, descoberto por Michael Faraday em 1845, é um fenômeno magneto-óptico que descreve a interação entre a luz e um campo magnético num meio dielétrico. O efeito manifesta-se como uma rotação do plano de polarização da luz linearmente polarizada à medida que esta se propaga através de um meio material exposto a um campo magnético paralelo à direção de propagação. O ângulo de rotação θ (teta) é dado pela equação (ROGERS, 1979):

$$\theta = V \int_L \vec{B} \cdot d\vec{l} \quad (2.1)$$

Onde:

- V é a Constante de Verdet, uma propriedade particular do material (que define sua sensibilidade);
- $\vec{B}$ é o vetor densidade de fluxo magnético;
- L é o comprimento do caminho óptico sob influência do campo.

Aplicando-se a Lei de Ampère, onde a integral de linha do campo magnético ao redor de um condutor fechado é proporcional à corrente elétrica (I) que o atravessa ($\oint \vec{B} \cdot d\vec{l} = \mu I$), torna-se possível medir a corrente elétrica diretamente através da rotação da luz. Nos sensores modernos, como o Fiber Optic Current Sensor (FOCS), utiliza-se uma fibra óptica enrolada ao redor do condutor de alta tensão. A principal vantagem desta abordagem para a calibração e proteção é a ausência de saturação magnética (BOHNERT et al., 2002). Como não há núcleo de ferro para saturar, a resposta do sensor permanece linear mesmo em correntes de curto-circuito de dezenas de quiloamperes (kA), permitindo uma reprodução fiel da forma de onda para análise de transientes.

2.4.2 O Efeito Pockels (Medição de Tensão)

Para a medição de tensão, utiliza-se o Efeito Pockels (ou efeito eletro-óptico linear). Este fenômeno ocorre em cristais sem centro de simetria e caracteriza-se pela alteração

linear do índice de refração do material em função de um campo elétrico aplicado ($\vec{E}$). Diferente do efeito Faraday que rotaciona o plano, o efeito Pockels induz uma birrefringência no cristal. Imagine um feixe de luz polarizada entrando no cristal; o campo elétrico externo (gerado pela alta tensão) faz com que uma componente da luz viaje mais rápido que a outra. Ao saírem do cristal, essa diferença de velocidade resulta em uma diferença de fase ($\Delta\Phi$) entre as componentes, alterando o estado de polarização da luz de linear para elíptico. A diferença de fase induzida é diretamente proporcional à tensão aplicada (U) e pode ser descrita simplificadamente por:

$$\Delta\Phi = \frac{2\pi}{\lambda} n^3 r_{eff} U \quad (2.2)$$

Onde:

- λ é o comprimento de onda da luz;
- n é o índice de refração sem campo;
- r_{eff} é o coeficiente eletro-óptico efetivo do cristal.

Sensores baseados no efeito Pockels (OVT - Optical Voltage Transducers) oferecem uma largura de banda extremamente elevada (podendo chegar à faixa de MHz), o que os torna ideais não apenas para medir a tensão nominal de 60Hz, mas também para capturar harmônicos de alta frequência e sobretensões de manobra, essenciais para a calibração de qualidade de energia nas *Smart Grids*.

2.5 *Merging Unit* (MU)

Na arquitetura de automação definida pela norma IEC 61850, a *Merging Unit* (MU) – ou Unidade Concentradora – atua como o elemento de interface inteligente entre o mundo físico (equipamentos primários de pátio) e o mundo digital (rede de comunicação *Process Bus*). Sua função primordial é adquirir os sinais analógicos de corrente e tensão provenientes dos transformadores de instrumentos, digitalizá-los e transmiti-los aos IEDs (Intelligent Electronic Devices) através de quadros Ethernet padronizados.

O termo "Merging"(fusão) refere-se, conceitualmente, à capacidade do dispositivo de reunir (fundir) as medições das três fases (A, B, C) e do neutro, tanto de corrente quanto de tensão, em um único fluxo de dados coerente temporalmente.

2.5.1 Arquitetura Funcional

Independentemente da tecnologia do sensor primário, uma *Merging Unit* deve executar quatro tarefas críticas com determinismo rigoroso:

1. Aquisição de Sinal: Interface com o sensor primário.
2. Processamento de Sinal: Filtragem (*anti-aliasing*) e conversão.
3. Sincronização (*Time Stamping*): Atribuição de uma estampa de tempo precisa a cada amostra coletada.
4. Publicação: Formatação e envio dos pacotes *Sampled Values* (SV).

Existem duas categorias principais de MUs, diferenciadas pela natureza da sua entrada:

- SAMU (Stand-Alone Merging Unit): Projetada para modernizar subestações existentes. Ela recebe em sua entrada sinais elétricos convencionais (ex: 1A, 5A, 115V) de TCs e TPs indutivos e os converte para digital.
- MU para Sensores Não-Convencionais (NCIT): Projetada para trabalhar nativamente com sensores eletrônicos ou ópticos. Neste caso, a etapa de conversão A/D tradicional é frequentemente substituída ou complementada por algoritmos de demodulação digital, necessários para interpretar a modulação de fase ou polarização da luz proveniente de sensores ópticos (FOCS/OVT).

2.5.2 Requisitos de Desempenho e Calibração

Para que uma MU possa ser utilizada não apenas para proteção, mas também como instrumento de medição de faturamento ou ferramenta de calibração (conforme proposto neste trabalho), ela deve atender a classes de exatidão rigorosas (como 0.2 ou 0.2S). Isso impõe desafios severos ao *hardware*, exigindo conversores analógico-digitais de alta resolução, FPGAs com capacidade de processamento paralelo massivo para demodulação óptica e osciladores de relógio estáveis para garantir que o erro de sincronismo não ultrapasse a faixa de 1 a 4 microssegundos, conforme estipulado pela norma IEC 61850-9-2.

2.5.3 *Sampled Values*

Enquanto o PTP garante que todos os relógios estejam sincronizados, o protocolo *Sampled Values* (SV), padronizado na [International Electrotechnical Commission \(2011\)](#), define o formato da mensagem que transporta as medições digitalizadas.

Ao contrário de protocolos de supervisão que enviam dados esporadicamente (quando algo muda), o SV é um fluxo contínuo de dados (*stream*). A *Merging Unit* publica pacotes multicast na rede contendo as amostras instantâneas de corrente e tensão das três fases e neutro.

O guia de implementação "IEC 61850-9-2LE" (*Light Edition*), amplamente adotado pela indústria, define duas taxas de amostragem padrão:

- 80 amostras por ciclo: Utilizada para proteção básica e medição operacional. Em uma rede de 60 Hz, isso equivale a uma frequência de amostragem de 4.800 Hz.
- 256 amostras por ciclo: Utilizada para funções de Qualidade de Energia e medição de harmônicos, exigindo maior largura de banda.

Cada pacote SV contém não apenas o valor numérico da corrente/tensão, mas também um contador de amostras (*SmpCnt*) que é incrementado a cada envio. O sincronismo via PTP é vital aqui: ele garante que o contador de amostras "zere" no exato momento da passagem por zero de um segundo universal (PPS - Pulse Per Second). Isso assegura que, se duas MUs distantes estiverem medindo a mesma rede, suas amostras com o mesmo número de contador correspondam ao mesmo instante físico, permitindo a correta reconstrução fasorial pelos relés de proteção.

2.6 Protocolos de Comunicação e Sincronismo

A viabilidade das Subestações Digitais depende intrinsecamente de dois pilares de comunicação sobre a rede Ethernet: a capacidade de transportar dados de medição em tempo real (*Sampled Values*) e a capacidade de manter todos os dispositivos sincronizados com precisão inferior a microssegundos (PTP).

2.6.1 Protocolo PTP (IEEE 1588) e o Perfil de Energia

Em sistemas distribuídos de automação e proteção, a correlação temporal dos eventos é crítica. Protocolos tradicionais de sincronismo baseados em software, como o NTP (Network Time Protocol), oferecem precisão na ordem de milissegundos, o que é insuficiente para aplicações de proteção diferencial de linha ou medição fasorial (PMU), onde um erro de 1 ms pode corresponder a um erro de fase de 21,6 graus em 60 Hz, inviabilizando a proteção.

Para resolver problemas em que a precisão da comunicação é crítica, a norma IEEE 1588 define o Precision Time Protocol (PTP). O PTP permite sincronizar relógios distribuídos em uma rede Ethernet com precisão na faixa de nanossegundos. O funcionamento baseia-se em uma hierarquia mestre-servo (*Master-Slave*), onde um *Grandmaster Clock* (geralmente sincronizado via GPS) distribui o tempo para os demais dispositivos (*Slave Clocks*).

O mecanismo de sincronização utiliza a troca de quatro mensagens principais para calcular e compensar o atraso de propagação da rede (latência):

1. *Sync*: O Mestre envia um sinal de tempo.
2. *Follow_Up*: O Mestre envia o horário exato (t_1) em que a mensagem *Sync* saiu de sua porta física.
3. *Delay_Req*: O Servo envia uma solicitação de medição de atraso, registrando o tempo de saída (t_3).
4. *Delay_Resp*: O Mestre responde com o horário exato (t_4) em que recebeu a solicitação.

Com os tempos t_1, t_2, t_3 e t_4 registrados, o dispositivo servo calcula o *offset* (desvio de tempo) e o atraso da rede, ajustando seu relógio local. Para o setor elétrico, foi definido um perfil específico, o IEEE C37.238 (*Power Profile*). Este perfil restringe certas opções do padrão geral IEEE 1588 para garantir a interoperabilidade entre fabricantes de IEDs e *Merging Units*, exigindo, por exemplo, o uso de transporte em Camada 2 (Ethernet puro) e mecanismos de redundância. Um ponto crucial para o desenvolvimento de *hardware* de MUs, e foco deste projeto, é a necessidade de *Hardware Timestamping*. Para atingir a precisão exigida, a captura dos instantes de tempo ($t_1, t_2, \dots$) não pode ser feita pelo sistema operacional do microcontrolador, pois introduziria *jitters* (variações) imprevisíveis devido a interrupções de *software* e mudanças de contexto de seu sistema operacional preemptivo. A estampa de tempo deve ser registrada fisicamente na camada PHY (transceptor) ou no MAC (dentro da FPGA ou microcontrolador) no exato momento em que o primeiro bit do pacote Ethernet entra ou sai do meio físico.

3 Método do trabalho

O desenvolvimento do projeto seguiu uma abordagem progressiva, dividida entre o estudo teórico do protocolo de sincronismo e a implementação prática em sistemas embarcados. A metodologia foi estruturada para garantir primeiramente a estabilidade funcional do *firmware* e, depois, a otimização da precisão temporal necessária para a aplicação em sensores ópticos.

3.1 Protocolo PTP

A implementação do protocolo PTP foi a etapa central para garantir que os módulos de aquisição e processamento operassem com referência temporal unificada. O processo foi subdividido nas seguintes etapas:

3.1.1 Familiarização com a tecnologia

A etapa inicial consistiu em uma revisão técnica da norma IEEE 1588, com foco no mecanismo de troca de mensagens utilizado para o cálculo do *offset* temporal e atraso de propagação na rede. Estudou-se o funcionamento das máquinas de estados que definem os papéis de mestre-servo dentro do domínio de relógio.

Paralelamente, realizou-se uma pesquisa por implementações de código aberto (open source) que servissem de base para o projeto. O critério de seleção priorizou bibliotecas escritas em linguagem C, com documentação ativa e arquitetura modular, facilitando a integração futura com o hardware escolhido.

3.1.2 Adaptação de um projeto de código aberto

Após a seleção da biblioteca base LwIP, iniciou-se o processo de portabilidade para o microcontrolador STM32.

O principal desafio técnico consistiu na configuração do driver do controlador Ethernet (MAC/PHY) para suportar o Hardware Timestamping. Diferente de implementações puramente via software, foi necessário garantir que o registro do carimbo de tempo ocorresse o mais próximo possível da camada física, eliminando latências de processamento da pilha de rede e interrupções do sistema operacional.

3.1.3 Testes iniciais

Com o firmware adaptado, procedeu-se à validação funcional básica. Utilizaram-se as interfaces seriais (UART) das placas de desenvolvimento para monitoramento de logs em tempo real, verificando a inicialização dos periféricos e a alocação de memória.

Nesta fase, os testes de comunicação focaram no estabelecimento do enlace Ethernet e na troca correta de pacotes de anúncio (Announce Messages) e sincronização (Sync). O objetivo foi confirmar que o dispositivo Mestre era corretamente identificado pelo Servo e que a máquina de estados do protocolo transitava para o modo sincronizado, independentemente da precisão obtida num primeiro momento.

3.1.4 Testes metrificados

Para quantificar a precisão do sistema e validar sua aplicação em subestações digitais, foi desenvolvida uma metodologia de medição baseada em instrumentação física, eliminando a incerteza de medições via software.

Configurou-se um pino de saída (GPIO) em cada microcontrolador para gerar um pulso a cada segundo (sinal PPS - Pulse Per Second), alinhado ao relógio interno corrigido pelo PTP. As saídas da placa Mestre e da placa Escrava foram conectadas a um osciloscópio digital [INSERIR MODELO], permitindo a visualização direta da defasagem temporal.

3.2 Placas Moduladora e Demoduladora

O desenvolvimento do hardware seguiu uma metodologia de projeto eletrônico estruturado, dividida em etapas sequenciais de definição, análise e síntese. O fluxo de trabalho partiu de uma visão sistêmica para o detalhamento dos componentes, visando garantir que as especificações metrológicas e de comunicação fossem atendidas antes do início do desenho dos circuitos elétricos.

3.2.1 Especificação da arquitetura

Nesta etapa, adotou-se uma abordagem top-down para definir a organização macroscópica do sistema. O processo consistiu na identificação dos grandes blocos funcionais necessários para a modulação e demodulação do sinal óptico e na definição das interfaces de comunicação entre eles. Decidiu-se metodologicamente pela concepção de uma arquitetura unificada, avaliando a viabilidade de utilizar um único layout de placa base para ambas as funções (moduladora e demoduladora) a fim de otimizar o projeto e a futura manufatura.

3.2.2 Especificação dos requisitos

A definição dos requisitos foi realizada através da análise das necessidades da aplicação em subestações digitais e das características físicas dos sensores ópticos. O método envolveu o levantamento de parâmetros críticos, como a taxa de amostragem mínima para fidelidade do sinal, a resolução (bits) necessária para a faixa dinâmica esperada e os limites de latência para o protocolo de sincronismo. Estes parâmetros foram documentados para servir como critério de aceitação nas etapas subsequentes.

3.2.3 Escolha dos componentes

O processo de seleção de componentes baseou-se em uma pesquisa comparativa de mercado, filtrada pelos requisitos técnicos estabelecidos anteriormente. A metodologia de escolha priorizou famílias de componentes que oferecessem suporte a interfaces de alta velocidade (SPI/I2S) e bibliotecas de software maduras. Foram analisados datasheets e notas de aplicação de diversos fabricantes para validar a compatibilidade elétrica entre o microcontrolador central e os periféricos de conversão (ADCs e DDS), considerando também a disponibilidade e o custo.

3.2.4 Familiarização com as tecnologias envolvidas

Antes do início do projeto detalhado, realizou-se uma etapa de estudo e ambientação com as ferramentas de desenvolvimento. O processo incluiu o estudo aprofundado da ferramenta STM32CubeMX para o mapeamento de pinos e configuração de clocks do microcontrolador, bem como o aprendizado das funcionalidades avançadas do software EDA (Electronic Design Automation) KiCad. Esta fase serviu para mitigar riscos de projeto, garantindo o domínio sobre o ambiente de criação dos esquemáticos e layout.

3.2.5 Construção dos esquemáticos

A elaboração dos diagramas elétricos foi executada utilizando a técnica de design hierárquico, segregando o circuito em folhas lógicas (subsistemas) para facilitar a leitura e a revisão. O método de construção envolveu a criação e validação das bibliotecas de símbolos dos componentes específicos, a interconexão dos pinos conforme as recomendações dos fabricantes e a execução periódica de verificações automáticas de regras elétricas (ERC - Electrical Rules Check) para assegurar a integridade lógica das conexões antes da etapa de roteamento.

4 Especificação de Requisitos

4.1 Especificação Geral

O sistema foi especificado para operar de forma modular, segregando as funções de emissão e recepção de sinais em duas unidades de hardware distintas: a Unidade Moduladora e a Unidade Demoduladora.

Esta arquitetura visa facilitar a manutenção e permitir a escalabilidade do sistema. Ambas as unidades devem compartilhar um núcleo comum de processamento e gerenciamento de energia para evitar retrabalho de projeto, diferenciando-se apenas pelos periféricos específicos de suas funções.

4.1.1 Requisitos da Placa Eletrônica

As placas eletrônicas devem ser projetadas para atender aos requisitos de processamento digital de sinais e comunicação em tempo real. Foram definidos os seguintes requisitos específicos para cada unidade:

4.1.1.1 Requisitos Comuns (Núcleo de Processamento)

Para garantir capacidade de processamento suficiente para as pilhas de protocolo de rede e controle dos periféricos, especificou-se o uso de um microcontrolador de alto desempenho.

1. Microcontrolador: STM32H7R318 (arquitetura ARM Cortex-M7 ou superior).
2. Interface de Debug: Circuito de programação via STLink integrado.
3. Gerenciamento: Reset Manager e GPIOs disponíveis para controle geral.

4.1.1.2 Unidade Moduladora

A função principal desta unidade é gerar o sinal da portadora óptica com extrema estabilidade de frequência e amplitude para alimentar o modulador eletro-óptico.

1. Síntese de Sinal: Deve utilizar um Sintetizador Digital Direto (DDS) dedicado. O componente especificado é o AD9102, capaz de resolução de 14 bits e síntese de até 180 MSPS, garantindo a geração de ondas senoidais puras necessárias para a modulação.

2. Comunicação Interna: O DDS deve ser controlado pelo microcontrolador via barramento SPI.
3. Saída: Interface para conexão com o Modulador Eletro-óptico.




Figura 1 – Diagrama de blocos da placa moduladora (autoria própria)

4.1.1.3 Unidade Demoduladora

Esta unidade é responsável pela digitalização dos sinais provenientes dos fotodetectores com alta fidelidade, permitindo a reconstrução do sinal original através de interferometria.

1. Conversão Analógico-Digital (ADC): Especificou-se o uso de um ADC de 24 bits do tipo Sigma-Delta para garantir alta faixa dinâmica e baixo ruído. O componente escolhido é o AD7766.
2. Taxa de Amostragem: Mínimo de 128 kSPS, superando a frequência de Nyquist necessária para sinais da rede elétrica (60 Hz) e harmônicos.
3. Escalabilidade (Daisy Chaining): O hardware deve suportar a configuração em Daisy Chain (cadeia), permitindo que múltiplos ADCs compartilhem o mesmo barramento SPI. Isso possibilita a leitura simultânea de dados do Transformador de Potencial Óptico (TPO) e de um transformador padrão para fins de calibração, sem complexidade adicional de lógica de seleção de chip (chip select).




Figura 2 – Diagrama de blocos da placa demoduladora (autoria própria)

4.1.2 Requisitos da Prova de Conceito de Sincronismo (PTP)

Para validar a implementação do protocolo Precision Time Protocol (IEEE 1588) antes de sua integração às placas moduladora e demoduladora finais, foi definida a elaboração de uma Prova de Conceito (PoC). Esta etapa tem como objetivo isolar e verificar os algoritmos de sincronização temporal via rede.

Os requisitos para esta etapa de validação são:

4.1.2.1 Plataforma de Hardware e Conectividade

O sistema de teste deve utilizar kits de desenvolvimento comerciais baseados na mesma família de microcontroladores especificada para o projeto final (STM32), garantindo a portabilidade do firmware.

1. Interface de Rede: As unidades devem possuir interface Ethernet física (PHY/MAC) operante, com suporte a multicast, essencial para a troca de mensagens PTP (Announce, Sync, Follow_Up).
2. Topologia de Rede: O sistema deve suportar uma arquitetura Mestre-Servo (Master-Slave), onde uma unidade atua como a referência temporal absoluta e a outra ajusta seu relógio local dinamicamente.

4.1.2.2 Requisitos de Observabilidade e Aferição

Para quantificar a precisão do sincronismo — dado que erros na ordem de microssegundos são críticos para a aplicação de medição de fase — o sistema deve oferecer meios físicos de verificação externa:

1. Sinal de Referência (PPS): Ambas as unidades (Mestre e Servo) devem ser capazes de gerar um pulso físico em uma saída GPIO (Pino de Saída) a cada segundo exato (Pulse Per Second), derivado diretamente de seus contadores de tempo internos. Este requisito é mandatório para permitir a comparação visual do atraso temporal (skew) utilizando um osciloscópio.
2. Telemetria de Dados: O firmware deve implementar uma interface de diagnóstico via porta serial (UART) para reportar, em tempo real, as variáveis internas do algoritmo, especificamente: o offset calculado (diferença de tempo entre mestre e servo) e o atraso de propagação da rede (path delay).

4.1.2.3 Robustez da Sincronização

A implementação do PTP deve ser capaz de manter o sincronismo não apenas em conexão direta (ponto a ponto), mas também em cenários realistas de rede local.

1. Infraestrutura de Rede: O protocolo deve operar corretamente através de elementos de interconexão padrão, como switches e roteadores, compensando a variação de latência (jitter) introduzida por esses equipamentos.

4.1.3 Requisitos de Entrega e Documentação

Dada a complexidade do sistema e a divisão do escopo entre o desenvolvimento de hardware personalizado e a validação de algoritmos de sincronismo, os entregáveis do projeto foram segregados em três categorias: artefatos de projeto (design files), implementação de software (firmware) e documentação de validação.

4.1.3.1 Projeto de Hardware (Placas Moduladora e Demoduladora)

Referente às unidades físicas responsáveis pelo processamento do sinal óptico e elétrico, os requisitos de entrega concentram-se na documentação necessária para a futura manufatura industrial das placas.

1. Esquemáticos Eletrônicos: Diagramas completos capturados no software KiCad, detalhando as conexões entre o microcontrolador, o DDS (Unidade Moduladora), o ADC (Unidade Demoduladora) e os circuitos de condicionamento de sinal.
2. Layout de PCB (Printed Circuit Board): Arquivos de desenho da placa de circuito impresso, incluindo o posicionamento de componentes (floorplanning), roteamento de trilhas críticas (sinais diferenciais e de clock) e planos de terra, prontos para geração de arquivos de fabricação (Gerber).

4.1.3.2 Prova de Conceito do Protocolo PTP

Referente ao sistema de sincronização, a entrega consiste em uma implementação funcional demonstrável.

1. Firmware Funcional: Código-fonte desenvolvido para os microcontroladores STM32, implementando a pilha do protocolo PTP (IEEE 1588). O firmware deve ser capaz de configurar automaticamente a negociação Mestre-Servo ao ser iniciado.
2. Ambiente de Teste Reprodutível: Documentação da configuração dos kits de desenvolvimento e da infraestrutura de rede utilizada, permitindo a reprodução dos testes de sincronismo.

5 Desenvolvimento do Trabalho

5.1 Protocolo PTP

5.1.1 Projeto e Implementação

5.1.1.1 Verificação dos microcontroladores

A etapa de desenvolvimento iniciou-se com a validação funcional dos kits de desenvolvimento, estabelecendo a comunicação serial (UART) entre as unidades microcontroladas e a estação de trabalho para fins de telemetria.

5.1.1.2 Desenvolvimento do firmware

Posteriormente, realizou-se a portabilidade de uma pilha de protocolo PTP de código aberto (*open source*) para a arquitetura do microcontrolador alvo. Esse processo exigiu a adaptação da cadeia de ferramentas (*toolchain*) de compilação e gravação (*flash*) para garantir a compatibilidade com o ambiente de desenvolvimento STM32CubeIDE.

Durante os testes de integração, diagnosticou-se uma falha crítica que impedia a




Figura 3 – Microcontrolador STM32F429ZI

```
=== PTPd Simple Implementation ===
UART Test: Hello World!
System Clock: 150000000 Hz
HCLK: 150000000 Hz, PCLK1: 150000000 Hz, PCLK2: 150000000 Hz
Initializing PTPd in MASTER mode...
PTPd state: 6
Clock Identity: DE:AD:BE:EF:01:4C:00:00
Sync Interval: 1000 ms
Announce Interval: 2000 ms
PTPd initialized successfully!
PTP Ethernet: Sending SYNC message (86 bytes)
  Dest MAC: 01:1B:19:00:00:00
  Dest IP: 224.1.0.129
  Dest Port: 319
  Sequence ID: 0
```

Figura 4 – Comunicação serial com a placa

inicialização correta do *firmware*. Por meio de depuração (*debug*) incremental, a causa-raiz foi isolada no periférico gerador de números aleatórios (RNG - *Random Number Generator*), cuja biblioteca de abstração de *hardware* (HAL) apresentava incompatibilidades com o modelo da placa utilizada. A substituição das rotinas de acesso ao RNG solucionou o problema, restabelecendo a estabilidade do sistema.

Com a conectividade básica assegurada, o projeto evoluiu para a implementação do *Power Profile* (IEEE C37.238). Esta etapa consistiu na migração da comunicação para a camada de enlace (Camada 2 do modelo OSI), encapsulando as mensagens PTP diretamente em quadros Ethernet (IEEE 802.3). Essa abordagem elimina o *overhead* e o indeterminismo do processamento da pilha IP (Camada 3), resultando em maior precisão de sincronismo.

Por fim, implementou-se uma rotina de geração de pulsos físicos (sinal PPS - *Pulse Per Second*) em um pino de saída (GPIO), servindo como referência externa para a mensuração experimental da acurácia e do *jitter* do relógio sincronizado.

Todo o código desenvolvido para esta Prova de Conceito encontra-se hospedado publicamente no GitHub, no repositório: https://github.com/Wesley-Silva/stm32_ptpd

5.1.1.3 Validação via Monitoramento Serial

Após a finalização do desenvolvimento do código, procedeu-se à gravação do *firmware* específico em cada placa de desenvolvimento STM32F429ZI. Desta forma,




Figura 5 – Placas utilizando o protocolo PTP

estabeleceu-se a topologia da rede: uma unidade operando como Mestre (a referência temporal absoluta da rede) e a outra como Servo (encarregada de ajustar seu relógio interno para sincronia com o mestre).

A conexão física inicial entre as placas foi realizada através de cabos ethernet conectados a um switch Moxa Eds-208, na figura 5 pode-se observar as placas em funcionamento nesta configuração.

A primeira etapa de validação consistiu no monitoramento da troca de mensagens PTP através da interface serial conectada a uma estação de trabalho. O sistema transmitiu em tempo real os cálculos de atraso de propagação e offset (desvio temporal).

A Figura 6 apresenta a saída do terminal nesta etapa inicial (sem instrumentação externa), evidenciando a convergência dos cálculos de ajuste do relógio.

```
=== PTPd Simple Implementation ===
UART Test: Hello World!
System Clock: 1500000000 Hz
HCLK: 1500000000 Hz, PCLK1: 1500000000 Hz, PCLK2: 1500000000 Hz
Initializing PTPd in MASTER mode...
PTPd state: 6
Clock Identity: DE:AD:BE:EF:01:4C:00:00
Sync Interval: 1000 ms
Announce Interval: 2000 ms
PTPd initialized successfully!
PTP Ethernet: Sending SYNC message (86 bytes)
  Dest MAC: 01:1B:19:00:00:00
  Dest IP: 224.1.0.129
  Dest Port: 319
  Sequence ID: 0
```

Figura 6 – Envio de arquivos sync pela placa

5.1.1.4 Configurações Experimentais e Instrumentação

Para uma aferição precisa da qualidade da sincronização física (sinais PPS - Pulse Per Second), os testes evoluíram para o uso de instrumentação de bancada. O arranjo experimental foi monitorado por um osciloscópio [INSERIR MODELO DO OSCILOSCÓPIO], conectado aos pinos de saída de sinal das placas Mestre e Servo.

A montagem física realizada em laboratório de um dos microcontroladores pode ser observada na figura 7. Simultaneamente, a saída serial continuou sendo registrada para correlação de dados, conforme mostra a Figura 8.

Foram avaliados três cenários distintos de infraestrutura de rede para verificar a robustez do protocolo:

- Utilização de um switch industrial modelo AFR677
- Utilização de um switch comum/doméstico modelo Moxa Eds-208
- Interconexão através de múltiplos dispositivos de roteamento (saltos adicionais) entre as placas

5.1.1.5 Análise dos Resultados e Sinais

Em cada configuração, a discrepância temporal entre a borda de subida do pulso do Mestre e do Servo foi medida. A Tabela 1 resume os valores de erro máximo e mínimo




Figura 7 – Montagem do microcontrolador configurado na função Servo

```

COM4 - PuTTY
path delay: 14902 nsec
t1: 1438 sec 488044074 nsec
t2: 1438 sec 488054369 nsec
t3: 1438 sec 488138167 nsec
t4: 1438 sec 488155544 nsec
% ptpd
master id: deadbefffeef014c
state: master
mode: peer to peer
path delay: 14932 nsec
t1: 1533 sec 140043982 nsec
t2: 1533 sec 140056259 nsec
t3: 1533 sec 140140098 nsec
t4: 1533 sec 140157055 nsec
% ptpd
master id: deadbefffeef014c
state: master
mode: peer to peer
path delay: 14880 nsec
t1: 1643 sec 825043954 nsec
t2: 1643 sec 825059876 nsec
t3: 1643 sec 825143834 nsec
t4: 1643 sec 825160391 nsec

COM3 - PuTTY
drift: +2.135 ppm
% ptpd
master id: deadbefffeef014c
state: slave
mode: peer to peer
path delay: 13302 nsec
t1: 1812 sec 37719286 nsec
t2: 1812 sec 37730096 nsec
t3: 1812 sec 37814015 nsec
t4: 1812 sec 37826112 nsec
offset: 1838 nsec
drift: +2.249 ppm
% ptpd
master id: deadbefffeef014c
state: slave
mode: peer to peer
path delay: 13278 nsec
t1: 1826 sec 37688699 nsec
t2: 1826 sec 37701781 nsec
t3: 1826 sec 37785569 nsec
t4: 1826 sec 37797406 nsec
offset: 1622 nsec
drift: +2.240 ppm
  
```

Figura 8 – Captura de tela do terminal - Durante os testes com osciloscópio

observados em cada cenário.

Para ilustrar o comportamento do sistema, foram capturadas as formas de onda no osciloscópio representando os casos extremos de desempenho. A Figura 9 demonstra o melhor caso de sincronização obtido, onde o erro temporal foi minimizado. Em contrapartida, a Figura 10 exhibe o pior caso de desvio registrado durante os testes de estresse da rede.




Figura 9 – Menor erro na configuração ideal

Tabela 1 – Comparativo de delay Máximo e Mínimo em Diferentes Configurações

Configuração	Menor delay(ns)	Maior delay(ns)
Configuração A	20.0	40.4
Configuração B	196	344
Configuração C	12400	28660

5.1.1.6 Observações de Perda de Sincronismo

Durante a bateria de testes em todas as configurações, observou-se um fenômeno intermitente onde determinados pulsos gerados pelo Mestre não foram acompanhados pelo pulso correspondente no Servo. A Figura 11 documenta esta ocorrência, evidenciando a ausência do sinal de resposta na via do microcontrolador Servo.

Não foi possível isolar a causa-raiz desta perda de pacotes ou falha de processamento no escopo atual deste trabalho. A investigação detalhada deste comportamento anômalo permanece como uma oportunidade para trabalhos futuros visando o aprimoramento da robustez do *firmware*.

5.2 Placas moduladora e demoduladora

Após o processo de coleta de requisitos e escolha de componentes, o projeto avançou com a etapa de familiarização com a plataforma STM32CubeMX para o mapeamento dos




Figura 10 – Maior erro na configuração ideal

pinos e características do microcontrolador, bem como a adoção do Kicad, um software de código aberto, para a construção dos esquemáticos.

Para fins de clareza e fluidez da leitura, este capítulo apresenta os diagramas de blocos funcionais e os recortes dos subcircuitos mais críticos. O conjunto completo dos esquemáticos elétricos, incluindo pinagens detalhadas e valores de todos os componentes, encontra-se disponível no Apêndice A.

5.2.1 Construção dos esquemáticos

Para a elaboração do diagrama esquemático, adotou-se uma abordagem de design hierárquico no software KiCad. Esta metodologia permite segmentar o circuito complexo em blocos funcionais lógicos, facilitando a leitura, a manutenção do projeto e a modularização.

Uma decisão central nesta etapa foi o desenvolvimento de uma arquitetura de hardware unificada. Em vez de projetar duas placas distintas (uma Moduladora e uma Demoduladora), optou-se por um layout universal. O esquema contempla todos os periféricos necessários para ambas as funções, sendo a diferenciação definida apenas no momento da montagem (processo de assembly), através do povoamento seletivo dos componentes (BOM Variants).

A Figura 12 apresenta a folha raiz do projeto hierárquico, ilustrando as interconexões globais entre os principais subsistemas.

O desenvolvimento dos subsistemas seguiu a seguinte estrutura:




Figura 11 – Captura da perda de sincronismo

5.2.1.1 Subsistema de Processamento e Controle (MCU)

O núcleo da placa é o microcontrolador STM32H7R318. A configuração de seus pinos foi importada da ferramenta STM32CubeMX, garantindo a correta atribuição das funções alternativas para os periféricos críticos, como a interface SPI para os conversores e a interface RMII (Reduced Media Independent Interface) para a comunicação Ethernet. O esquema inclui os circuitos essenciais de suporte ao MCU (hardware minimal), compostos por:

- Rede de desacoplamento de energia com múltiplos capacitores cerâmicos para garantir a estabilidade em altas frequências
- Osciladores a cristal externos para o clock do sistema (HSE) e para o relógio de tempo real (LSE), essenciais para a precisão do protocolo PTP
- Interface de gravação e depuração SWD (Serial Wire Debug).

5.2.1.2 Modulação (Geração de Sinal)

Para a versão Moduladora da placa, o foco é o bloco do Sintetizador Digital Direto (DDS). O esquema detalha a conexão do chip AD9102 via barramento SPI. Incluiu-se no projeto o estágio de saída do DAC interno, com filtragem passiva e amplificação para adequar a impedância e a amplitude do sinal que excitará o modulador eletro-óptico.




Figura 12 – Diagrama hierárquico global do sistema no KiCad

5.2.1.3 Demodulação (Aquisição de Sinal)

Para a versão Demoduladora, o esquema prevê o estágio de condicionamento de sinais analógicos e conversão A/D.

- **Condicionamento:** Utilizaram-se amplificadores operacionais configurados para tratar os sinais diferenciais provenientes dos fotodetecores, com filtros anti-aliasing passivos de primeira ordem nas entradas.
- **Conversão A/D:** O destaque deste bloco é a topologia em Daisy-Chain (Cadeia) dos conversores AD7766. Conforme ilustrado na Figura 13, esta configuração permite que múltiplos ADCs compartilhem as mesmas linhas de dados e clock do barramento SPI, otimizando o uso de pinos do microcontrolador e garantindo a leitura síncrona dos canais.

5.2.1.4 Conectividade e Alimentação

Para viabilizar a comunicação PTP, o esquema integra um transceptor físico (PHY) e um conector RJ45 com transformadores magnéticos integrados (MagJack). O




Figura 13 – Configuração dos ADCs em topologia Daisy-Chain

gerenciamento de energia foi projetado com reguladores lineares (LDO) e conversores DC-DC para fornecer as tensões distintas (analógicas e digitais) exigidas pelos componentes de precisão, minimizando a injeção de ruído no sinal.

Ao final desta etapa, o esquemático foi submetido à verificação automática de regras elétricas (ERC - Electrical Rules Check) do KiCad, assegurando a integridade das conexões e a ausência de pinos flutuantes ou conflitos de tensão, validando o projeto para as etapas futuras de layout.

6 Considerações Finais

O presente trabalho abordou o desenvolvimento de um sistema eletrônico modular para instrumentação de sensores ópticos em sistemas de potência, motivado pela crescente demanda por digitalização em subestações e pela necessidade de sincronismo temporal preciso em aplicações de Smart Grids.

A proposta inicial de projetar uma solução preliminar, abrangendo desde a concepção do hardware até a implementação do firmware de sincronização, apresentou desafios significativos inerentes a projetos de sistemas embarcados de sinal misto. O desenvolvimento foi estruturado para mitigar riscos técnicos, priorizando a validação dos algoritmos críticos antes da manufatura física.

6.1 Conclusões do Projeto de Formatura

Ao término deste ciclo de desenvolvimento, conclui-se que a arquitetura proposta se mostrou viável e robusta para atender aos requisitos de medição de alta tensão e corrente.

Em relação ao sistema de sincronização, a Prova de Conceito (PoC) do protocolo PTP (IEEE 1588) foi concluída com êxito. Os testes realizados com kits de desenvolvimento comprovaram que o microcontrolador STM32 é capaz de manter a sincronia temporal necessária, com a geração de sinais PPS (Pulse Per Second) alinhados entre Mestre e Servo. Os ensaios em diferentes topologias de rede (conexão direta, roteador dedicado e roteamento múltiplo) forneceram dados empíricos valiosos sobre a latência e o jitter da rede, validando a escolha do protocolo para esta aplicação.

No tocante ao hardware, o objetivo de entregar o projeto elétrico foi plenamente atingido. A construção dos esquemáticos no KiCad, validados por verificação de regras elétricas (ERC), consolidou a seleção de componentes de alta performance (DDS e ADCs de 24 bits). A estratégia de design unificado (placa universal) simplificou a gestão do projeto.

Entretanto, uma parte do escopo original, referente ao roteamento final do layout da PCB (Printed Circuit Board) e à montagem física do protótipo, não pôde ser concluída dentro do cronograma deste trabalho. O levantamento dos requisitos técnicos e a escolha de componentes exigiram um tempo de estudo superior ao previsto, optando-se por garantir a integridade dos esquemáticos e do firmware em detrimento de um layout apressado.

6.2 Contribuições

Este Trabalho de Conclusão de Curso oferece contribuições tangíveis para o grupo de pesquisa e para o desenvolvimento de instrumentação nacional:

1. **Arquitetura de Hardware Modular:** A concepção da "Placa Universal", que permite a montagem tanto da unidade Moduladora quanto da Demoduladora a partir do mesmo PCB base, reduz custos de engenharia e simplifica a logística de produção futura.
2. **Validação Experimental do PTP:** A implementação e os relatórios de teste do protocolo PTP em microcontroladores de baixo custo (comparados a FPGAs) fornecem uma base sólida para a sincronização de dispositivos inteligentes (IEDs) sem a necessidade de cabeamento dedicado de GPS para cada unidade.
3. **Documentação Técnica Aberta:** A entrega dos arquivos de projeto (esquemáticos no KiCad) e do código-fonte do firmware em repositório público cria um ativo reutilizável, permitindo que futuros alunos ou pesquisadores iniciem seus trabalhos a partir de uma plataforma validada, focando na aplicação e não na infraestrutura básica.

6.3 Perspectivas de Continuidade

Considerando o estado atual do projeto e as oportunidades de melhoria identificadas durante os testes, sugerem-se as seguintes etapas para a continuidade deste trabalho:


1. **Finalização do Layout e Manufatura:** A prioridade imediata é a execução do floorplanning e roteamento da placa de circuito impresso, observando as técnicas de integridade de sinal e separação de planos de terra (analógico/digital), seguida da montagem e validação elétrica dos protótipos.
2. **Investigação da Perda de Pacotes:** Conforme observado nos testes do Capítulo 5, houve ocorrências intermitentes de perda de sincronismo (ausência de pulso no servo). Um estudo aprofundado utilizando sniffers de rede (ex: Wireshark) e profiling do código é necessário para identificar e corrigir essa instabilidade.
3. **Integração do Firmware:** Unificar o código do protocolo PTP (já validado) com os drivers de controle do ADC e do DDS, permitindo que a aquisição de dados seja efetivamente acionada pelos sinais de sincronismo da rede.
4. **Conformidade com a IEC 61850-9-2:** Evoluir o firmware para empacotar as amostras digitalizadas no formato Sampled Values (SV), permitindo a integração direta do sensor óptico com relés de proteção digitais comerciais.

Referências

- BOHNERT, K. et al. Fiber-optic current sensors for high-voltage substations. *Optical Engineering*, v. 41, n. 11, p. 2880–2887, 2002. Citado na página 26.
- Institute of Electrical and Electronics Engineers. Norma Técnica Internacional, *IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems*. 2019. Citado 2 vezes nas páginas 21 e 23.
- International Electrotechnical Commission. Norma Técnica Internacional, *Communication networks and systems for power utility automation – Part 9-2: Specific communication service mapping (SCSM) – Sampled values over ISO/IEC 8802-3*. 2011. Citado 2 vezes nas páginas 25 e 28.
- International Electrotechnical Commission. Norma Técnica Internacional, *Communication networks and systems for power utility automation – Part 1: Introduction and overview*. 2013. Citado na página 24.
- International Electrotechnical Commission. Norma Técnica Internacional, *Communication networks and systems for power utility automation – Part 5: Communication requirements for functions and device models*. 2013. Citado na página 24.
- International Electrotechnical Commission. Norma Técnica Internacional, *Instrument transformers – Part 6: Additional general requirements for low-power instrument transformers*. 2016. Citado na página 25.
- JANSSEN, M. C.; APOSTOLOV, A. Iec 61850 impact on substation design. In: *2008 IEEE/PES Transmission and Distribution Conference and Exposition*. [s.n.], 2008. p. 1–6. Disponível em: <<https://doi.org/10.1109/TDC.2008.4517219>>. Acesso em: 04 dez. 2025. Citado 2 vezes nas páginas 24 e 25.
- NAGAO JUNIOR, S. *Unidade eletrônica microprocessada para tratamento de sinais...* Tese (Doutorado em Engenharia Elétrica) — Escola Politécnica, Universidade de São Paulo, São Paulo, 2017. Disponível em: <<https://www.teses.usp.br/...>> Acesso em: 12 abr. 2025. Citado 2 vezes nas páginas 19 e 21.
- ROGERS, A. J. Optical measurement of current and voltage on power systems. *IEE Reviews*, v. 126, n. 11R, p. 1003–1016, Nov. 1979. Citado na página 26.


Apêndices

APÊNDICE A – Esquemáticos da Placa Moduladora



Circuitos de Condicionamento de Entradas Analógicas

Fonte: Datasheet do ADA4841



O circuito ao lado conta com 2 CIs (ADA4841-2) Amplificadores Operacionais de 2 canais, que fazem o tratamento dos sinais diferenciais de entrada. Abaixo é possível ver, na foto copiada do datasheet dos ADs, qual a configuração pretendida. Vale ressaltar que ainda falta alimentar os amplificadores, ficando pendente também a sua escolha de ganho (na configuração atual é unitário)




Figure 40. Driving the AD7766 from a Fully Differential Source

Sheet: /Condicionamento das Entradas/
File: Condicionamento_das_Entradas.kicad_sch

Title:

Size: A4
Kicad E.D.A. 9.0.5

Date:

Rev:
Id: 2/9

Cascadeamento dos ADCs AD7766 com Geração de Sinais de Referência
Fonte: Datasheets do AD7766, ADP3330 e ADR441








Figure 36. Daisy-Chain Configuration with Four AD7766 Devices

Ligações base do Microcontrolador – Fonte: Esquemáticos originais da STM32H7RS Nucleo



Sheets /Microcontrolador/	
Files: microcontrolador.jlcad_sch	
Title:	
Sheet A2	Rev
Kicad 1.0.A, 9.0.8	Id: 4/9


Circuito de Ethernet – Fonte: Esquemáticos originais da STM32H7RS Nucleo



Sheet: /Ethernet/
 File: EthernetA1cad.sch
 Title:
 Size: A3 Date: Rev:
 Kicad E.D.A. 9.0.5 Id: 5/9

Circuito de Conversão USART–USB
Fonte: Datasheet do MCP221A

Fonte: Datasheet do MCP221A




Sheet: /USART/
File: USART.kicad_sch

Title:

Size: A4	
KiCad E.D.A. 9.0.5	

Rev:
Id: 6/9

Sintetizador Digital de Onda
Fonte: Datasheet do AD9102



Sheet: /DDS (Direct Digital Synthesizer)/
File: DDS.kicad_sch

Title:

Size: A4



Date:

Rev:

KiCad E.D.A. 9.0.5

Id: 7/9

Ligação de LEDs Indicadores e Dip-Switches de Uso Geral



Sheet: /GPIOs e Conectores/
File: GPIOs_e_Conectores.kicad_sch

Title:

Size: A4

Date:

Rev:

KICad E.D.A. 9.0.5

Id: 8/9

