

# UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA DEPARTAMENTO DE SISTEMAS DE COMPUTAÇÃO CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS CURSO DE ENGENHARIA DE COMPUTAÇÃO

HENRIQUE ELPÍDIO RUFINO ARAÚJO

**RELATÓRIO PROJETO – UNIDADE 01** 

JOÃO PESSOA 2022

# HENRIQUE ELPÍDIO RUFINO ARAÚJO

# **RELATÓRIO PROJETO – UNIDADE 01**

Reletório apresentado à disciplina de Concepção Estruturada de Circuitos Integrados, como requisito de avaliação do curso de Engenharia de computação do Centro de Informática da Universidade Federal da Paraíba – UFPB.

Prof. Dra. Verônica Maria Lima Silva

JOÃO PESSOA 2022

# SUMÁRIO

01.	INTRODUÇÃO	4
02.	MATERIAIS E MÉTODOS	4
03.	RESULTADOS	8
04.	CONCLUSÃO	11

### 01. INTRODUÇÃO

O projeto consiste na implementação de um relógio digital através da linguagem de descrição de hardware System Verilog. O relógio tem como entradas um sinal de clock de 50Mhz e um botão de reset e terá como saídas seis displays de sete seguimentos. A metodologia de projeto usada foi a top-down, e junto a interface global (modulo topo da hierarquia) também foi nos dado alguns macro-blocos internos e suas interfaces, é o caso dos módulos enable\_1hz (que nada mais é que um divisor de clock) e bcd\_7seg, que como o nome indica, recebe como entrada um código em bcd e na saída acende os leds de um display de sete seguimentos de maneira a formar o número recebido através do código. Ficando a implementação dos demais módulos, o módulo que conta segundos, o que conta minutos e o que conta horas sob nossa responsabilidade.

### **02. MATERIAIS E MÉTODOS**

Durante todo o desenvolvimento desse projeto foram utilizadas duas ferramentas, o Quartus II Lite Edition na versão 20.1 e o ModelSim, o primeiro é um software de projeto para dispositivos lógicos programáveis, o segundo é um ambiante multilinguagem para simulação de linguagens de descrição de hardware.

Como dito anteriormente, a metodologia utilizada para desenvolvimento do projeto foi a top-down, cabendo ao aluno a implementação dos módulos maq\_s (módulo que conta os segundos), maq\_m (módulo que conta os minutos) e maq\_h (módulo que conta as horas), além, é claro, de fazer a instanciação e a ligação desses módulos com os demais módulos no módulo topo (pai). Sendo assim, comecei com a implementação do módulo maq s (Imagem-01).

```
maq_s.sv
module mag_s (input mag_s_clock,
input maq_s_reset,
input maq_s_enable1hz,
output logic [3:0] maq_s_bcd_s_lsd,
output logic [2:0] maq_s_bcd_s_msd,
output logic maq_s_incremento_minuto);
             always_ff @(posedge maq_s_clock)
                           if(!maq_s_reset)
begin
                                                      maq_s_bcd_s_lsd <= 4'd0;
maq_s_bcd_s_msd <= 3'd0;
maq_s_incremento_minuto <= 1'b0;</pre>
                                         end
                           else
                                        begin
                                                      if(maq_s_enable1hz)
begin
                                                                                 if(maq_s_bcd_s_lsd == 4'd9)
                                                                                                             if(maq_s_bcd_s_msd == 3'd5)
                                                                                                                          maq_s_incremento_minuto <= 1'b1;
maq_s_bcd_s_lsd <= 4'd0;
maq_s_bcd_s_msd <= 3'd0;</pre>
                                                                                                             end
else
                                                                                                                          begin
                                                                                                                                        maq_s_incremento_minuto <= 1'b0;</pre>
                                                                                                                                        maq_s_bcd_s_lsd <= 4'd0;
maq_s_bcd_s_msd <= maq_s_bcd_s_msd + 3'd1;</pre>
                                                                                               end
                                                                                                            maq_s_incremento_minuto <= 1'b0;
maq_s_bcd_s_lsd <= maq_s_bcd_s_lsd + 4'd1;</pre>
                                        end
endmodule
```

Imagem-01

Ele tem três entradas e três saídas, sendo uma entrada para o sinal clock, uma entrada para o botão de reset e uma entrada para o sinal de clock convertido de 1hz, uma saída de quatro bits para o display de sete seguimentos do dígito menos significativo dos segundos, uma saída de três bits para o display de sete seguimentos do dígito mais significativo dos segundos e, por fim, uma saída para o incremento do minuto. Esse módulo consiste de um único bloco procedural do tipo always\_ff construído com lógica sequencial. Este bloco é sensível a passagem para borda positiva do clock, ele testa se o botão de reset está pressionado, caso esteja, ele zera as saídas, caso contrário, ele testa novamente se o sinal de 1hz está na borda positiva para aí sim decidir qual(is) saída(s) serão incrementadas ou zeradas, ao contar 59 segundos ele incrementa a saída maq\_s\_incrementa\_minuto.

A lógica utilizada na implementação do módulo maq\_m (Imagem-02) é semelhante a usada no módulo maq\_s, só que agora além de testar as entradas do clock, do botão de

reset e do enable1hz, também será necessário testar se a entrada maq\_m\_incrementa\_minuto está em 1, para aí sim decidir qual(is) incrementar ou zerar.

```
maq_m.sv
                                                                                                                                                                                    maq_m.sv
                                                      mag s.sv
1 module maq_m(input maq_m_clock,
2 input maq_m_reset,
3 input maq_m_enablethz,
4 input maq_m_incremento_minuto,
5 output logic [3:0] maq_m_bcd_m_lsd,
6 output logic [2:0] maq_m_bcd_m_msd,
7 output logic maq_m_incremento_hora);
                  always_ff @(posedge maq_m_clock)
                                  if(!maq_m_reset)
                                                maq_m_bcd_m_lsd <= 4'd0;
maq_m_bcd_m_msd <= 3'd0;
//mag_m_bcd_m_lsd <= 4'd3</pre>
                                                 maq_m_incremento_hora <=1'b0;</pre>
                                                 if(maq_m_enable1hz)
                                                                maq_m_incremento_hora <=1'b0;
if(maq_m_incremento_minuto)</pre>
                                                                                if(maq_m_bcd_m_lsd == 4'd9)
                                                                                               if(maq_m_bcd_m_msd == 3'd5)
                                                                                                              maq_m_incremento_hora <= 1'b1;
maq_m_bcd_m_lsd <= 4'd0;
maq_m_bcd_m_msd <= 3'd0;</pre>
                                                                                               begin
                                                                                                              //maq_m_incremento_hora <=1'b0;
maq_m_bcd_m_lsd <= 4'd0;
maq_m_bcd_m_msd <= maq_m_bcd_m_msd + 3'd1;
                                                                                               //maq_m_incremento_hora <=1'b0;
maq_m_bcd_m_lsd <= maq_m_bcd_m_lsd + 4'd1;</pre>
                                                                end
                                                end
                                 end
  end
endmodule
                                                                                                                                  SystemVerilog ▼ Largura da tabulação: 8 ▼
```

Imagem-02

Por sua vez, o módulo maq\_h (Imagem-03) é semelhante aos dois módulos anteriores, com a diferença que agora não temos mais uma entrada do tipo incrementa\_minuto, agora temos uma entrada incrementa\_hora, que quando ativa ele decide qual(is) saída(s) incrementar ou zerar.

```
maq_h.sv
                                                                                                                                                 Salvar ≡
module maq_h(input maq_h_clock,
input maq_h_reset,
input maq_h_enable1hz,
input maq_h_incremento_hora,
output logic [3:0] maq_h_bcd_h_lsd,
output logic [1:0] maq_h_bcd_h_msd);
            always_ff @(posedge maq_h_clock)
                       if(!maq_h_reset)
                                  maq_h_bcd_h_lsd <= 4'd0;
maq_h_bcd_h_msd <= 2'd0;</pre>
                                   if(maq_h_enable1hz)
                                              if(maq_h_incremento_hora)
                                                         tf(maq_h_bcd_h_msd == 2'd2)
                                                                     if(maq_h_bcd_h_lsd == 4'd3)
                                                                               maq_h_bcd_h_lsd <= 4'd0;
maq_h_bcd_h_msd <= 2'd0;</pre>
                                                                               maq_h_bcd_h_lsd \ll maq_h_bcd_h_lsd + 4'd1;
                                                                     if(maq_h_bcd_h_lsd == 4'd9)
                                                                               maq_h_bcd_h_lsd <= 4'd0;
maq_h_bcd_h_msd <= maq_h_bcd_h_msd +2'd1;
                                                                               maq_h_bcd_h_lsd \ll maq_h_bcd_h_lsd + 4'd1;
                                                                     end
                                             end
                       end
end
endmodule
                                                                                              SystemVerilog ▼ Largura da tabulação: 8 ▼
```

Imagem-03

O modulo topo (Imagem-04), além de contar com as saídas e entradas contidas na requisição, tomei a liberdade de adicionar mais 6 saídas (bcd\_s\_lsd, bcd\_s\_msd, bcd\_m\_lsd, bcd\_m\_msd, bcd\_h\_lsd e bcd\_h\_msd), que além de servirem como variáveis de ligação entre os módulos também facilitarão a visualização dos resultados.

```
relogio_digital.sv
                            relogio_digital (input clock
                                logic enable1hz;
                                enable_1hz meuhabilitador(.enable_clock(clock), .enable_reset(reset), .enable_pulseout(enable1hz));
ي mau_s
SEGUNDOS.(maq_s_clock(clock), .maq_s_reset(reset), .maq_s_enable1hz(enable1hz), .maq_s_bcd_s_lsd(bcd_s_lsd), .maq_s_bcd_s_msd(bcd_s_msd), .maq_s_incremento_minut
maq_m
MINUTOS(.maq_m_clock(clock), .maq_m_reset(reset), .maq_m_enablelhz(enablelhz),.maq_m_incremento_minuto(incremento_minuto), .maq_m_bcd_m_lsd(bcd_m_lsd), .maq_m_bcmaq_h
HORAS(.maq_h_clock(clock), .maq_h_reset(reset), .maq_h_enablelhz(enablelhz), .maq_h_incremento_hora(incremento_hora), .maq_h_bcd_h_lsd(bcd_h_lsd), .maq_h_bcd_h_lsd(bcd_h_lsd), .maq_h_bcd_h_lsd(bcd_h_lsd), .maq_h_bcd_h_lsd(bcd_h_lsd), .maq_h_bcd_h_lsd(bcd_h_lsd), .maq_h_bcd_h_lsd(bcd_h_lsd), .maq_h_bcd_h_lsd(bcd_h_lsd), .maq_h_bcd_h_lsd(bcd_h_lsd), .maq_h_lsd(bcd_h_lsd), .maq_
                              bcd_7seg_SEGUNDOS_LSD(.bcd_bcd_in(bcd_s_lsd), .bcd_display_out(s_lsd));
bcd_7seg_SEGUNDOS_MSD(.bcd_bcd_in(bcd_s_msd), .bcd_display_out(s_msd));
                               bcd_7seg MINUTOS_LSD(.bcd_bcd_in(bcd_m_lsd)), .bcd_display_out(m_lsd));
bcd_7seg MINUTOS_MSD(.bcd_bcd_in(bcd_m_msd)), .bcd_display_out(m_msd));
                               \label{local_bcd_ncd_in}  bcd\_rseg\_HORAS\_LSD(.bcd\_bcd\_in(bcd\_h\_lsd)), .bcd\_display\_out(h\_lsd)); \\ bcd\_rseg\_HORAS\_MSD(.bcd\_bcd\_in(bcd\_h\_msd)), .bcd\_display\_out(h\_msd)); \\ \\
                                                                                                                                                                                                                                                                                                                               SystemVerilog ▼ Largura da tabulação: 8 ▼
```

Imagem-04

### 03. RESULTADOS

Utilizando a ferramenta RTL Viewer do Quartus II, obtemos a representação de um diagrama de blocos de como ficou o projeto (Imagem-05). Partindo agora para a simulação, foi utilizado a ferramenta ModelSim.




Imagem-05

os resultados a seguir (Imagem-06), foram obtidos com um sinal de clock cujo período é 0.2 ns (5Ghz) e cujo divisor de clock é 2:1, ou seja, a cada dois ciclos de clock do sinal de entrada, temos 1 ciclo no enable1hz, essas alterações foram necessárias para que fosse possível observar o comportamento do circuito, uma vez que o período de simulação do ModelSim é muito curto e um divisor de clock grande, como o proposto inicialmente, iria proporcionar um resultado com poucas mudanças nos sinais de saída. Fazendo isso conseguimos observar mudanças até o dígito mais significativo do minuto.




Imagem-06

Dando um zoom na imagem-06, conseguimos observar com mias clareza a mudança dos estados nas saídas:





Imagem-07

Agora para forçar uma mudança de estado nas saídas dos dígitos das horas, uma vez que na simulação atual só conseguimos ir até 4 no dígito mais significativo dos minutos, comentei as linhas 13 e 14 do arquivo do módulo da máquina de minutos (maq\_m) e descomentei as linhas 15 e 16, para forçar que o módulo ao ser iniciado, ele inicie contando em 59 em vez de 00. Obtemos o seguinte resultado:



como é possível notar, houve uma mudança de estado na saída bcd\_h\_lsd, configurando assim um incremento no dígito menos significativo das horas.

## 04. CONCLUSÃO

De acordo com os resultados obtidos, é possível afirmar que o dispositivo está funcionando de acordo com o planejado e que os requisitos especificados na descrição do projeto foram integralmente atendidos.