
AMBRICIO 1

-> Para implementar um full odder seriam necessárias, no mínimo 2 Lut's 3:1. A primeira, teria como saída a soma dos bits, a segunda teria como saída o transporte de saída. Ambas as Luts teriam 3 entradas, A e B (os bits que queremos somar) e Cin (o transporte de entrada).



exercício 2

- -> Um bloco lógico implementado baseado em dUTs, implementa todas as 22 funções lógicas de m entradas (m > 2). Um bloco lógico, por exemplo, baseado em nultiplexers pode implementar funções de várias entradas, sem necessáriamente, implementar todo o conjunto de funções de um certo valor m de entradas.
- → Uma função lógica implementável numa dut 4:1, implementa 22 = 26 junções lógicas, logo só poderá ser implementada num conjunto de Luts que implementem 216 ou mais run ções lógicas.
 - A) 24 x 2 = 25 -> inferior
 - B) 28 x 2 = 29 -> in region
 - () 2³²

exercicio 17 process (enable, counter) begin if (enable = '1') then counter = counter +1; end it: Por cada vez que ativemos o enable and process; o resultado será incrementado a 1 Contador edge triggered crescente. exercicio 18 -> 0 sinal C muda de '0' para '1' aos 30ns (só responde aos impulsos positivos do UK). exercício 19 -> 0 módulo e' um valor x que um contador pode centar. O Reset & ativo quando s_count (3) x s_conunt (0) = 1 LD valor maximo = 1001 = 23 + 20 = 9, = módulo exercício 20 -> o nº mais elevado contado e 9 ao contar de 0 a 9 temos 10 contagens em cada 10 contagens o bit count (3) e'ativo 2 vezes (1000 e 1001), logo: 10 contagens - 2 vezes x = 100 x 2 = 20% duty cycle execcício 21 -> A frequência ser igual a 50 MHz significa que o período

-> A frequência ser igual a 50NHz significa que o período l' 20ns (período do clk). Sendo necessárias 10 contagens do clock para o bit count(3) ser ativo por 40ns, logo, de 200 em 200ns o bit count(3) e' ativo.

exercício 22

R1 L= std_logic_vector (unsigned (A) + unsigned (B)); R2 (= std - logic-vector (signed (A) + signed (B));

-) ao somar os valores A e B, obtemos sempre os mesmos vetores, embora quando convertidos para signed ou unsigned passam ter valores diferentes R1 será sempre iqual a R2

exercício 23

signed
$$a = -1$$
 $a \le b - b$ gt Signed = 10'

Mosigned \ a = 15 azb _ g + Unsigned = 11'

exercício 24

-> 40 analisar o código, consideremos o timerout como sendo uma LED, LED essa que acende quando o utilizador dá início ao start e apaga quando a contagem termina (atraso à desoperação)

exercício 25

-> Trata-se de uma RAN com 2 portos de acesso (porta da escrita e porta da Litura)

exercício 26

- uico 26

 -> address = "length do array" -> 2 = palavras
 que cabem
 no array
- -> dataSize = "length das palavras"
 -> 2 adde BusSize > 64 000 palavras armazenadas

() add & Bus Size = 16

adde Bus Size = data Bus Size = 16

exercício 27

(> ao multiplicarmos n° de 2 bits, sabemo que só poderão aparecer operandos de 0 a 3, logo a RON irá armazenar os valores das "tabuadas" de 0 a 3, até ao 3, isto é, a RON conterá:

0x0 = 6 1x0=0 2x0=0 3x0=0

0x1 = 0 1x2=1 2x1=12 3x1=3

0x2 = 0 1x2=2 2x2=24 3x2=6

0x3=0 1x3=3 2x3=6 3x3=9

(opcão C)

exercício 28

() opção A

PARTE III

exercício 29

(> dataIn = "1100" dataOut(0) = 0 xor 0 = '0' dataOut(1) = 1 xor 0 = '1' dataOut(2) = 1 xor 1 = '0' dataOut(3) = 1 dataOut (= "1010" -> D

exercício 30

o objetivo e' obter o diretório/caminho percorrido

pelo dataIn, ao observar a arquitetura constatamos

que o dataIn e' utilizado pela primeira vez no bloco

"in-reg", onde lhe e' atribuído o sinal s-op,

que corresponde ao bloco "op1", que depende do operand

(numBits e' necessário), de seguida a informação o'

passada ao bloco "op2" para que "sin" seja

calculada (aso dataIn se equadre no bloco

"out-reg" (opção d)

-> 0 módulo Decide com arquitetura Behavioral e base	ac
numa máquina de estados finitos do tipo de Moo pois a saída depende apenas do estado atual.	CH.