Notas Importantes:

- 1. Verifique, para todas as questões, qual a resposta correta e assinale com um "X" a sua escolha na tabela ao lado. Por cada resposta incorreta será descontada, à cotação global, 1/3 da cotação da respetiva pergunta.
- 2. Durante a realização do teste não é permitida a permanência junto do aluno, mesmo que desligado, de qualquer dispositivo eletrónico não expressamente autorizado (nesta lista incluem-se calculadoras, telemóveis, smartwatches e qualquer outro dispositivo de captura de imagem e/ou comunicação). A sua deteção durante a realização do exame implica a imediata anulação do mesmo.
- 3. Não é permitido escrever na área branca em torno da matriz de respostas.
- 4. Cotações: Grupo I (24 perguntas) cada 0.5 valores; Grupo II (8 perguntas) cada 1 valor.

-					ı
G	r١	11	3/	n 1	
•		4		•	

- 1. A figura representa um período de um sinal. A sua frequência é:
- a) 50 MHz

c) 20 Hz

b) 20 kHz

d) nenhuma das anteriores

35 ms

3

4 5

6

8

9

14

15

16

17

18

19

20

21

22

23 24

30

abcd

- O duty-cycle do sinal da figura anterior é:
- a) 15%

b) 30%

c) 35%

d) 50%

- 3. A lookup toble (tabela de verdade) da figura ao lado implementa a seguinte função lógica:
- a) z <= a and b;
- b) z <= a or b;
- c) z <= a nor b;
- d) z <= a xor b;

				Posição (12 11 10)	Out = f(12, 11, 10)
Ligação da LUT		LUT	000	0	
				001	1
9	a 10 b 11 Out	2	010	1	
			011	1	
0,	12			100	0
				101	1
				110	1
1				111	0

- 4. Uma LUT 4:1 pode ser programada para implementar:
- a) um descodificador binário 1:2.
- c) um codificador binário 4:2.
- b) um multiplexer 2:1 de 1 bit.
- d) nenhum dos componentes das alíneas anteriores.
- 5. Em VHDL, qual das opções seguintes permite converter um inteiro (integer) para std_logic_vector?
- a) função to_integer

c) macro de conversão std_logic_vector

b) função to_unsigned

- d) nenhuma das opções anteriores
- 6. Um processo (process) em VHDL:
- a) é um comando sequencial.
- c) pode ser usado dentro de um outro processo.
- b) é um comando concorrente.
- d) precisa de incluir na sua lista de sensibilidade todos os sinais que são modificados dentro do processo.
- 7. Deve-se passar todos os sinais de entrada da entidade top-level por registos (flip-flops), com o objetivo de:
- a) sincronizá-los e reduzir problemas relacionados com meta-estabilidade e inconsistência de valores.
- b) fazer o debouncing desses sinais.
- c) garantir um duty-cycle de 50% em todos os sinais de entrada.
- d) garantir o reset de todos os componentes do sistema.
- Qual dos identificadores seguintes de VHDL é um identificador válido:
- a) Program#

c) attribute

b) 2:4dec

d) xYz_12

```
9. Considerando a definição do tipo: type my_type is ('A', 'B', 'C', 'D', 'E'); o resultado da
      expressão my_type 'val(2) é:
                                                         c) 'C'
                              b) 'D'
   a) 3
   10.Se um circuito liga diretamente a entrada do botão KEY(1) com o LEDG(0), então
   a) LEDG(0) pisca com a frequência de relógio da placa
   b) LEDG(0) ascende quando o botão está pressionado
   c) LEDG(0) não muda com o estado do botão porque falta um circuito de debouncing
   d) LEDG(0) ascende quando o botão está solto
   11. Uma memória RAM de dois portos foi parametrizada com duas constantes genéricas: X - número de bits nos
     barramentos de endereço e Y - número de bits nos barramentos de dados. Para instanciar uma RAM 64k×32 os
     parâmetros X e Y devem ter valores seguintes:
                                             c) X=32 e Y=32.
   a) X=16 e Y=32.
                                             d) nenhum dos pares de valores anteriores.
   b) X=32*210 e Y=32.
  12.A partir do extrato de código seguinte correto, determine o tipo do sinal sig.
      signal s a, s b : signed(3 downto 0);
      s a <= "1110"; s b <= "0110"; sig <= s_a + s_b;
  a) signed(4 downto 0)
  b) signed(3 downto 0)
  c) std_logic_vector(7 downto 0)
  d) é impossível determinar inequivocamente o tipo de sig
  13. Continuando a análise do código da pergunta 12, determine o resultado de execução da linha seguinte:
     to integer (s a * s b);
                               b) -60
                                                            c) - 36
                                                                                          d) -12
 a) 84
 14. A gama de representação de um sinal declarado como unsigned (4 downto 0) é:
 a) [0<sub>10</sub>, 15<sub>10</sub>]
                                             c) [-32<sub>10</sub>, 31<sub>10</sub>]
 b) [0<sub>10</sub>, 31<sub>10</sub>]
                                             d) [-15_{10}, 16_{10}]
 15. Considerando o extrato de código seguinte, cuja intenção é descrever uma latch tipo D, pode-se afirmar que:
    process (clk)
    begin
       if (clk = '1') then
                                        dataOut <= dataIn;</pre>
                                                                     end if;
    end process;
a) simula, sintetiza e funciona corretamente em hardware
b) não símula corretamente, apesar de sintetizar e funcionar corretamente em hardware
c) simula corretamente, mas sintetiza e funciona incorretamente em hardware
d) não simula corretamente e sintetiza e funciona incorretamente em hardware
16.0 comando VHDL seguinte descreve um:
   dataOut <= std logic_vector(shift_left(unsigned(dataIn), s_shAmount));</pre>
a) registo de deslocamento à esquerda de dataIn'length bits
b) registo de deslocamento à esquerda de s_shAmount bits
c) barrel shifter de s_shAmount 'length bits
d) barrel shifter de dataIn'length bits
17. Numa memória RAM de dois portos, em que barramentos de endereço são de 4 bits e os de dados são de 8 bits,
```

o número total de bits de dados armazenados é:

```
18.0 processo VHDL ao lado gera um sinal periódico do tipo std_logic,
                                                                         stim proc : process
                                                                           begin
        cujo período é:
                                                                              wait for 200 ns;
                                               c) 300 ns
                                                                              s X <= '0';
      a) 100 ns
                                                                              wait for 200 ns;
                                               d) 600 ns
      b) 200 ns
                                                                              s X <= '1';
                                                                              wait for 200 ns;
                                                                         end process;
       19.Continuando a análise do código da pergunta 18, nos 1100 ns do
         tempo de simulação o sinal s_X vai ser igual a:
       a) '0'
                                               d) é impossível determinar
       c) '1'
      20.Continuando a análise do código da pergunta 18, a síntese do mesmo resulta:
                                               c) numa linha de atraso
      a) num divisor de frequência
                                               d) num gerador de pulsos
      b) em erro pois o código não é sintetizável
     21.A síntese do código VHDL ao
                                       entity xyz is
                                         generic(N : positive := 3);
        lado resulta:
                                                   : in std_logic_vector(N-1 downto 0);
                                         port(x
     a) num somador de N bits
                                                    : out std logic vector(2**N-1 downto 0));
                                              Y
     b) num codificador binário 2<sup>N</sup>:N
                                      end xyz;
                                      architecture Behavioral of xyz is
     c) num descodificador binário
                                      begin
        N:2N
                                      out_loop: for i in 0 to 2**N-1 generate
    d) num multiplexer de 2N:1
                                             y(i) <= '1' when (i=to integer(unsigned(x))) else '0'
                                      end generate;
                                      end Behavioral;
    22. Relembre o estilo de codificação de uma máquina de estados finitos
                                                                      sync_proc: process(clk)
       baseado em dois processos: um sequencial e um combinatório. O
                                                                      begin
      trecho de código à direita corresponde a um desses processos. Pode
                                                                       if (rising edge(clk)) then
      afirmar-se que:
                                                                          if (reset = '1') then
   a) qq2 representa o estado atual da MEF.
                                                                            qq2 <= MMM;
   b) qq1 representa o estado atual da MEF.
                                                                          else
   c) MMM representa o estado atual da MEF.
                                                                            qq2 <= qq1;
                                                                          end if;
  d) qq2 representa o estado seguinte da MEF.
                                                                       end if;
                                                                      end process;
 23. Continuando a análise do código da pergunta 22, o segundo processo deve obrigatoriamente incluir na sua lista
    de sensibilidade:
 a) o sinal clk
                                      c) o sinal reset
 b) o sinal gg1
                                      d) o sinal gg2
                                                                process (decodIn)
24. A síntese do processo VHDL ao lado:
```

```
a) corre sem problemas

begin

validOut <= '1';

if (decodIn(1) = '1') then

encodOut <= '1';

elsif (decodIn(0) = '1') then

encodOut <= '0';

else validOut <= '0';

encodOut <= '-';

end if;
```

end process;