


exercício 1

→ Para implementar um full adder seriam necessárias, no mínimo 2 dut's 3:1. A primeira, teria como saída a soma dos bits, a segunda teria como saída o transporte de saída. Ambas as dut's teriam 3 entradas, A e B (os bits que queremos somar) e Cin (o transporte de entrada).



exercício 2

→ Um bloco lógico implementado baseado em DUTs, implementa todas as 2^{2^m} funções lógicas de m entradas ($m \geq 2$). Um bloco lógico, por exemplo, baseado em multiplexers pode implementar funções de várias entradas, sem necessariamente, implementar todo o conjunto de funções de um certo valor m de entradas.

→ Uma função lógica implementável numa dut 4:1, implementa $2^{2^4} = 2^{16}$ funções lógicas, logo só poderá ser implementada num conjunto de dut's que implementem 2^{16} ou mais funções lógicas.

A) $2^4 \times 2 = 2^5 \rightarrow$ inferior

B) $2^8 \times 2 = 2^9 \rightarrow$ inferior

C) 2^{32} ✓

exercício 3

- > Caso liguemos o botão KEY(0) diretamente à saída LEDR(0) então o LEDR(0) acende quando o botão KEY(0) não está premido pois os leds são ativos a '1', e quando pressionado, o botão KEY transmite '0'.
- > opção A

exercício 4

- > A construção entity do VHDL permite descrever a interface de um módulo.
- > opção B

exercício 5

- > Para converter um inteiro (integer) ~~directamente~~ para std_logic_vector, devemos usar a função "to_unsigned", do seguinte modo:

```
{ use IEEE.NUMERIC_STD.all;  
  my_slv <= std_logic_vector(to_unsigned(my_int, my_slv'length));
```
- > não pode ser diretamente, logo opção D

exercício 6

- > Em VHDL um porto corresponde a um sinal da interface de um módulo. opção B

exercício 7

- > Nem todos os circuitos são sintetizáveis, existem descrições que podem ser simuladas, no entanto o circuito não pode ser sintetizado por falta de um elemento do tipo descrito no mundo real.
- > "wait for" são úteis em arquiteturas comportamentais, e em test benches, logo não serão construções sintetizáveis. opção A

exercício 8

-> Ao observar o código podemos verificar que as entradas possuem 2 bits e as saídas 4, logo o bloco terá o formato 2:4, pelo que se trata de um decodificador binário 2:4. opção D

exercício 9

-> $s_a \leftarrow "1010"$

$s_b \leftarrow "0110"$

$sig \leftarrow (s_a(3) \& s_a) + (s_b(3) \& s_b)$

$\hookrightarrow "11010"$

$+ "00110"$

-> após a

é acrescentado
1 bit

conta mantém-se
o tipo, logo

sig é do tipo signed (4 downto 0) opção B

exercício 10

-> $s_a = "1010" = -6$

$s_b = "0110" = 6$

opção e

$-6 \times 6 = -36$



exercício 11

-> $s_reg \leftarrow s_reg(N-1) \& s_reg(N-1 \text{ downto } 1);$

-> Ao observar a linha de código podemos concluir que a cada deslocação o bit $s_reg(0)$ é perdido, logo, trata-se de um deslocamento lógico à direita. exemplo:

aritmético

opção c



exercício 12

```
process (clk)
begin
  if (fallin_edge (clk)) then
    dOut <= dIn;
  end if;
end process;
```

traduzindo, sempre que o clock não está ativo a entrada é refletida na saída, quando o clock ativa, o sinal permanece igual ao anterior (não altera)

reage aos impulsos negativos
opção A

exercício 13

```
process (clk)
begin
  if (clk = '1') then
    dataOut <= dataIn;
  end if;
end process;
```

opção A

exercício 14

- Packages podem incluir: tipos, subtipos, constantes, funções, atributos,...
- Não incluem arquiteturas/implementações opção D

exercício 15

- registo é um circuito formado por n flip-flops, que armazena n bits simultaneamente.
- 32 bits = 32 Flip-Flops opção B

exercício 16

- memória RAM 2 portos
- 4 bits barr. endereços
- "length do array"
- 16 bits barr dados
- "length dos dados armazenados no array"



~~4 x 16 = 64 bits armazenados~~

~~2^{4bits} x 16 = 256 bits armazenados~~

PARTE II

exercício 17

```
process (enable, counter)
```

```
begin
```

```
if (enable = '1') then counter <= counter + 1;
```

```
end if;
```

```
end process;
```

Por cada vez que ativemos o enable o resultado será incrementado a 1
Contador edge triggered crescente.

exercício 18

→ O sinal C muda de '0' para '1' aos 30ns
(só responde aos impulsos positivos do clk).

exercício 19

→ O módulo é um valor x que um contador pode contar.

(O reset é ativo quando $s_count(3) \times s_count(0) = '1'$)

▷ valor máximo = $1001 = 2^3 + 2^0 = 9$, = módulo

exercício 20

→ o nº mais elevado contado é 9

ao contar de 0 a 9 temos 10 contagens

em cada 10 contagens o bit count(3) é ativo

2 vezes (1000 e 1001), logo:

10 contagens — 2 vezes

100 — x

$$x = \frac{100 \times 2}{10} = 20\% \text{ duty cycle}$$

exercício 21

→ A frequência ser igual a 50MHz significa que o período é 20ns (período do clk). Sendo necessárias 10 contagens do clock para o bit count(3) ser ativo por 40ns, logo, de 200 em 200ns o bit count(3) é ativo.

exercício 22

$R1 \leftarrow \text{std_logic_vector}(\text{unsigned}(A) + \text{unsigned}(B));$

$R2 \leftarrow \text{std_logic_vector}(\text{signed}(A) + \text{signed}(B));$

→ ao somar os valores A e B, obtemos sempre os mesmos vetores, embora quando convertidos para signed ou unsigned possam ter valores diferentes
R1 será sempre igual a R2

exercício 23

signed $\begin{cases} a = -1 \\ b = 1 \end{cases} \quad a < b \rightarrow \text{gtSigned} = '0'$

unsigned $\begin{cases} a = 15 \\ b = 1 \end{cases} \quad a > b \rightarrow \text{gtUnsigned} = '1'$

exercício 24

→ Ao analisar o código, consideremos o timeout como sendo uma LED, LED essa que acende quando o utilizador dá início ao start e apaga quando a contagem termina (atraso à desoperação)

exercício 25

→ Trata-se de uma RAM com 2 portos de acesso (porta da escrita e porta da leitura)

exercício 26

→ $\text{address} = \text{"length do array"} \rightarrow 2^{\text{address}} = \text{palavras que cabem no array}$

→ $\text{dataSize} = \text{"length das palavras"}$

→ $2^{\text{addrBusSize}} \geq 64\,000$ palavras armazenadas

↳ $\text{addrBusSize} = 16$

$\text{addrBusSize} = \text{dataBusSize} = 16$

exercício 27

↳ ao multiplicarmos n°s de 2 bits, sabemos que só poderão aparecer operandos de 0 a 3, logo a ROM irá armazenar os valores das "tabuadas" de 0 a 3, até ao 3, isto é, a ROM conterá:

$0 \times 0 = 0$	$1 \times 0 = 0$	$2 \times 0 = 0$	$3 \times 0 = 0$
$0 \times 1 = 0$	$1 \times 1 = 1$	$2 \times 1 = 2$	$3 \times 1 = 3$
$0 \times 2 = 0$	$1 \times 2 = 2$	$2 \times 2 = 4$	$3 \times 2 = 6$
$0 \times 3 = 0$	$1 \times 3 = 3$	$2 \times 3 = 6$	$3 \times 3 = 9$

(opção C)

exercício 28

↳ opção A

PARTE III

exercício 29

↳ dataIn = "1100"

$$\text{dataOut}(0) = 0 \text{ XOR } 0 = '0'$$

$$\text{dataOut}(1) = 1 \text{ XOR } 0 = '1'$$

$$\text{dataOut}(2) = 1 \text{ XOR } 1 = '0'$$

$$\text{dataOut}(3) = 1$$

$$\text{dataOut} \leftarrow "1010" \rightarrow D$$

exercício 30

↳ o objetivo é obter o diretório/caminho percorrido pelo dataIn, ao observar a arquitetura constatamos que o dataIn é utilizado pela primeira vez no bloco "in-reg", onde lhe é atribuído o sinal s-op, que corresponde ao bloco "op1", que depende do operand (numBits é necessário), de seguida a informação é passada ao bloco "op2" para que "sin" seja calculada caso dataIn se equadre no bloco "out-reg" (opção d)

Exercício 31

↳ opção 3

~~Máquina de estados, o estado atual depende do anterior~~

→ O módulo Decide com arquitetura Behavioral é baseado numa máquina de estados finitos do tipo de Moore pois a saída depende apenas do estado atual.