


Bài 06: Mạch số

Phạm Tuấn Sơn ptson@fit.hcmus.edu.vn



Mô hình phân tầng việc xử lý của máy tính





Mạch số

Transistor là linh kiện điện tử làm từ chất bán dẫn dùng để khuếch đại và chuyển tín hiệu điện

MOSFET (metal-oxide-semiconductor field-effect transistor)


NMOSFET (n-type)

 Nếu hiệu điện thế giữa G và S đủ lớn, thì D và S sẽ được nối (transistor sẽ có trạng thái "on")



• Ngược lại NMOSFET

Mạch số là thiết bị điện tử kết nối các linh kiện điện tử (như transistor) hoạt động ở 2 mức điện áp: cao và thấp



(1) low level, (2) high level(3) rising edge, (4) falling edge

Công nghệ	Điện áp thấp	Điện áp cao	Ghi chú
<u>CMOS</u>	0V à V _{CC} /2	$V_{\rm cc}/2$ à $V_{\rm cc}$	<u>V_{CC}</u> điện áp nguồn
TTL	0V à 0.8V	2VàVcc	V _{cc} : 4.75V à 5.25V
ECL	-1.175V à -V _{EE}	.75V à 0V	V _{EE} :-5.2V V _{CC} =Nối đất

NMOS AND gate


а	b	F
low	low	low
high	low	low
low	high	low
high	high	high



Cổng logic

 Các linh kiện điện tử thường kết nối với nhau thành các khối cơ bản

Khối cơ bản nhất là các cổng logic với các giá trị luận lý (qui ước) 1 và 0 tương ứng với 2 mức điện thế cao và thấp



AND gate

а	b	F (AND)
low (0)	low (0)	low (0)
high(1)	low (0)	low (0)
low (0)	high(1)	low (0)
high(1)	high(1)	high(1)

Tên cổng	Hình vẽ	Ký hiệu
AND		x.y
OR	\rightarrow	x+y
XOR		x⊕y
NOT	ightharpoons	x (hoặc x')
NAND	ightharpoons	x.y
NOR		x+y
NXOR		x⊕y 4




Thiết kế logic

- Các cổng logic thường được kết nối với nhau thành các khối cao cấp hơn
- Các mạch cao cấp này gồm 2 loại
- Mạch tổ hợp: kết nối các cổng logic sao cho kết quả của mạch chỉ phụ thuộc vào giá trị đầu vào tại thời điểm đang xét. Ví dụ: mạch adder, decoder, multiplexor, ALU,...
- Mạch tuần tự: kết nối các cổng logic sao cho kết quả của mạch không chỉ phụ thuộc vào giá trị đầu vào tại thời điểm đang xét mà còn phụ thuộc vào trạng thái tại thời điểm trước đó của mạch. Ví dụ: mạch lật RS, JK, T, D,...
- Thông thường các mạch số (như mạch xử lý) được thiết kế ở mức logic (kết nối các khối cao cấp và các khối cơ bản), sau đó có thể sử dụng các kỹ thuật khác nhau để chuyển thành mạch số ở mức các linh kiện điện tử




Ví dụ mạch số thiết kế ở mức logic






Mạch tổ hợp

- Kết nối các cổng logic sao cho kết quả của mạch tại một thời điểm chỉ phụ thuộc vào giá trị đầu vào tại thời điểm đó
- Gồm n ngõ vào, m ngõ ra.
 Ngõ ra là một hàm luận lý của các ngõ vào
- Luôn có một độ trễ giữa thời điểm tín hiệu vào ổn định với thời điểm tín hiệu ra ổn định (propagation delay)







Thiết kế mạch tổ hợp

3 bước

- Lập bảng chân trị từ yêu cầu
- Xây dựng hàm luận lý từ bảng chân trị
- Vẽ sơ đồ mạch luận lý và thử nghiệm



Lập bảng chân trị

Từ yêu cầu, thiết lập tất cả các giá trị có thể có của các đầu vào (n giá trị đầu vào sẽ có 2ⁿ trường hợp) và giá trị tương ứng của các giá trị đầu ra cho từng trường hợp

Ví dụ

- Yêu cầu: thiết kế mạch tổ hợp có
 3 đầu vào và 1 đầu ra, sao cho
 giá trị logic ở đầu ra là giá trị nào
 chiếm đa số trong các đầu vào
- Gọi x, y, z là các đầu vào; f là đầu ra
- Xét tất cả các khả năng có thể có của
 x, y, z

X	у	Z	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Khó. Đôi khi phải tự đặt thêm nhiều biến trạng thái mới có thể mô hình hóa được yêu cầu



Xây dựng hàm luận lý (1/2)

SOP (Sum Of Products)

- Với bảng chân trị cho mạch n đầu vào x1, ..., xn và một đầu ra f, ta dễ dàng thiết lập công thức (hàm) logic theo thuật toán sau:
 - Ứng với mỗi hàng của bảng chân trị có đầu ra bằng 1, viết một tích dạng u1.u2...un trong đó

$$u_i = \begin{cases} x_i & \text{n\'eu } x_i = 1 \\ \overline{x}_i & \text{n\'eu } x_i = 0 \end{cases}$$

 Cộng các tích lại thành tổng, đó chính là công thức của f



Ví dụ SOP

X	у	Z	f	
0	0	0	0	
0	0	1	0	
0	1	0	0	
0	1	1	1	à x.y.z
1	0	0	0	
1	0	1	1	à x.y.z
1	1	0	1	à x.y.z
1	1	1	1	à x.y.z

$$f = \overline{x}.y.z + x.\overline{y}.z + x.y.\overline{z} + x.y.z$$



Xây dựng hàm luận lý (2/2)

POS (Product Of Sums)

- Trường hợp số hàng có giá trị đầu ra bằng 1 nhiều hơn bằng 0, có thể đặt biến g = NOT (f), sau đó viết công thức dạng SOP cho g, rồi lấy NOT để có công thức dạng POS (tích của tổng) của f
- Ví dụ 🛽

X	У	Z	f	g
0	0	0	1	0
0	0	1	1	0
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

$$g = \overline{x}.y.\overline{z} + x.\overline{y}.\overline{z}$$

$$f = \overline{g} = (x + \overline{y} + z)(\overline{x} + y + z)$$



Rút gọn hàm luận lý (1/2)

- Mục đích: đơn giản hóa hàm logic để sơ đồ mạch sử dụng ít cổng hơn
- Phương pháp đại số Bool

	Các luật cơ bản	
$A \bullet B = B \bullet A$	A+B=B+A	Luật giao hoán
$A \bullet (B+C) = (A \bullet B) + (A \bullet C)$	$A+(B\bullet C)=(A+B)\bullet (A+C)$	Luật phân phối
$ \begin{array}{c} 1 \cdot A = A \\ A \cdot A = 0 \end{array} $	$0+\underline{A}=A$	Luật đồng nhất
$A \bullet \overline{A} = 0$	$A+\overline{A}=1$	Phần tử nghịch đảo
	Other laws	
$0 \bullet A = 0$	1+A = 1	
$A \bullet A = A$	A+A=A	
$A^{\bullet}(B^{\bullet}C) = (A^{\bullet}B)^{\bullet}C$	$\underline{A+(B+C)} = (A+B)+C$	Luật kết hợp
$A \cdot B = A + B$	$\overline{A+B} = \overline{A} \cdot \overline{B}$	Luật DeMorgan



Ví dụ rút gọn bằng đại số Bool

$$f = \bar{x}.y.z + x.\bar{y}.z + x.y.\bar{z} + x.y.z$$

$$= \bar{x}.y.z + x.y.z + x.\bar{y}.z + x.y.z + x.y.\bar{z} + x.y.z$$

$$= y.z \qquad x.z \qquad x.y$$

$$= z.(x+y) + x.y$$





Rút gọn hàm luận lý (2/2)


Phương pháp biểu đồ Karnaugh

- Biểu đồ Karnaugh là một ma trận gồm 2ⁿ ô, tượng trưng cho tất cả các trường hợp có thể có của n đầu vào
- Mỗi ô của biểu đồ Karnaugh sẽ mang giá trị hàm luận lý của trường hợp tương ứng

 Phương pháp biểu đồ Karnaugh được sử dụng trong trường hợp n ≤ 4









Nguyên tắc rút gọn biểu đồ Karnaugh

11

(i) C

(f) BD

(c) ABD.

11

10

Gom nhóm (2ⁿ, 8, 4, 2) các ô mang giá trị 1


...cho đến khi nào không còn ô mang giá 1 nào chưa được gom nhóm (1 ô có thể thuộc nhiều nhóm khác nhau)

11

10

(a) ABD

Kết quả gom nhóm cuối cùng có thể khác nhau



11

10

(b) BCD



Cơ sở của việc gom nhóm

- Bất kỳ 2 ô nào lân cận nhau đều chỉ khác nhau giá trị 1 đầu vào
 - Do đó, nếu 2 ô lận cận nhau đều mang giá trị 1 thì có thể gom lại và bỏ đi đầu vào khác giá trị
- Ví dụ: ABCD + ABCD = ABD
- Tương tự cho 4, 8, ..., 2ⁿ ô lận cận nhau



Ví dụ rút gọn bằng biểu đồ Karnaugh



X	у	Z	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

x∖yz	00	01	11	10
0	0	0	11	0
1	0	[1]		1


$$f = x.z + x.y + y.z = x.(y + z) + y.z$$



Vẽ sơ đồ mạch luận lý và thử nghiệm

Ánh xạ các hàm bool thành các cổng logic tương ứng

Hàm Bool	Tên cổng	Hình vẽ
x.y	AND	
x+y	OR	
$x \oplus y (\overline{x}.y + x.\overline{y})$	XOR	
x (hoặc x')	NOT	ightharpoons
x.y	NAND	
x+y	NOR	→
x⊕y	NXOR	→





Một số mạch tổ hợp

- Adder
- Encoder & Decoder
- Multiplexor & Demultiplexor
- ALU




Mạch cộng (1/3)

Mạch nửa cộng (Half - adder)

- Bảng chân trị

Cộng 1 bit				
Α	В	Sum	Carry	
0	0	0	0	
0	1	1	0	
1	0	1	0	
1	1	0	1	

- Hàm luận lý
 - Sum = $\overline{A}B + A\overline{B}$
 - Carry = AB
- Sơ đồ mạch





Mạch cộng (2/3)

Mạch toàn cộng (Full - adder)

Bảng chân trị

		Cộng có n	hớ	
C _i	А	В	Sum	C _o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Hàm luận lý

S

C/AB	00	01	11	10
0	0	1	0	1
i	1	0	1	0


C/AB	00	01	11	10
0	0	0	1	0
1	0	1	1	1

• Sum =
$$\overline{ABC}$$
 + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} = $A \oplus B \oplus C$

•
$$C_0 = AB + AC_i + BC_i$$


mạch được vẽ ko dựa vào hàm bool C

mà mạch được tạo nên bằng cách lắp ghép 2 sơ đồ cộng 2 bit -> ưu tiên tạo mạch bằng cách lắp ghép mạch có sẵn để giảm chi phí sản xuất





Mạch cộng (3/3)






Mạch mã hóa (1/3)

Chỉ có một ngõ vào được bật, tổ hợp giá trị các ngõ ra sẽ cho biết ngõ vào nào được bật


Mạch mã hóa 4-2 (4-2 Encoder)



x0	x1	x2	хЗ	y1	y0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1



$$y1 = x2 + x3$$





Mạch mã hóa (2/3)

Mạch mã hóa ưu tiên 4-3 (4-3 Priority Encoder)

VO VI

- Các đầu vào được xem như có độ ưu tiên. Ví dụ, nếu đầu vào x2 có giá trị 1 thì giá trị của x1 và x0 không được xét đến
- Để x0 tham gia vào mạch, qui định trường hợp tất cả đầu vào băng 0 sẽ cho ra tất cả đầu ra bằng 0 à cần thêm 1 giá trị đầu ra

x0	x1	x2	x3	y2	y1	y0
0	0	0	0	0	0	0
1	0	0	0	0	0	1
X	1	0	0	0	1	0
X	X	1	0	0	1	1
X	X	X	1	1	0	0

1	(0 x1			8	20 10
x2 x3	/	00	01	11	10
AS	01	0	0	0	0
AL	11	0	0	0	0
= 1	10	1	1	1	[1]
	00	0	0	0	11

O X I	88	(S) 18		8 8
/	00	01	11	10
01	0	0	0	0
11	0	0	0	0
10	(I	J	1	
00	0	j	1.)	0
	01 11 10	00 01 0 11 0 10 1	00 01 01 0 0 11 0 0 10 1 1	00 01 11 01 0 0 0 11 0 0 0 10 1 1 1

$$y0 = (x2 + x0.\overline{x1}).\overline{x3}$$

$$y1 = (x2 + x1).x3$$

$$y2 = x3$$




Mạch mã hóa (3/3)

Mạch mã hóa ưu tiên 4-3 (4-3 Priority Encoder)

$$-y0 = (x2 + x0.\overline{x1}).\overline{x3}$$

$$-y1 = (x2 + x1).\overline{x3}$$


$$-y2 = x3$$





Mạch giải mã (1/3)

- Ngược lại với mạch mã hóa, ứng với mỗi tổ hợp của các ngõ vào sẽ cho biết duy nhất ngõ ra nào được bật
- Mạch giải mã 2-4 (2-4 decoder)



x1	x0	y0	у1	y2	уЗ
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

$$y0 = \overline{x1.x0}$$

$$y1 = \overline{x1.x0}$$

$$y2 = x1.\overline{x0}$$

$$y3 = x1.x0$$



Mạch giải mã (2/3)




$$y0 = x1.x0$$

$$y1 = \overline{x1}.x0$$

$$y^2 = x^{1.x0}$$

$$y3 = x1.x0$$






Mạch giải mã (3/3)

Mạch giải mã 2-4 với tín hiệu Enable

1	E	A_1	A_0	D_0	D_1	D_2	D_3
	0	0	0	0	1	1	1
	0	0	1	1	0	1	1
	0	1	0	1	1	0	1
\	0	1	1	1	1	1	0
	1	×	×	1	ı	1	1







MUX – Multiplexor (1/4)

4-1 multiplexor

Tín hiệu s1 và s0 dùng để lựa chọn xem tín hiệu nào
 trong các ngô vào được chuyển đến ngô ra f





s1	s0	f
0	0	iO
0	1	i1
1	0	i2
1	<u>-1</u>	i3




MUX – Multiplexor (2/4)

4-1 multiplexor

S ₁ S ₀ I ₃ I ₂ I ₁ I ₀ F S ₁ S ₀	I ₃ I ₂ I ₁ I ₀ F	S ₁ S ₀ I ₃ I ₂ I ₁ I ₀ F	S ₁ S ₀ I ₃ I ₂ I ₁ I ₀ F
00000000	0 0 0 0 0	1 0 0 0 0 0 0	1 1 0 0 0 0 0
0 0 0 1 1	0 0 0 1 0	0 0 0 1 0	0 0 0 1 0
0 0 1 0 0	0 0 1 0 1	0 0 1 0 0	0 0 1 0 0
0 0 1 1 1	0 0 1 1 1	0 0 1 1 0	0 0 1 1 0
0 1 0 0 0	0 1 0 0 0	0 1 0 0 1	0 1 0 0 0
0 1 0 1 1	0 1 0 1 0	0 1 0 1 1	0 1 0 1 0
0 1 1 0 0	0 1 1 0 1	0 1 1 0 1	0 1 1 0 0
0 1 1 1	0 1 1 1 1	0 1 1 1 1	0 1 1 1 0
1 0 0 0 0	1 0 0 0 0	1 0 0 0 0	1 0 0 0 1
1 0 0 1 1	1 0 0 1 0	1 0 0 1 0	1 0 0 1 1
1 0 1 0 0	1 0 1 0 1	1 0 1 0 0	1 0 1 0 1
1 0 1 1 1	1 0 1 1 1	1 0 1 1 0	1 0 1 1 1
1 1 0 0 0	1 1 0 0 0	1 1 0 0 1	1 1 0 0 1
1 1 0 1 1	1 1 0 1 0	1 1 0 1 1	1 1 0 1 1
1 1 1 0 0	1 1 1 0 1	1 1 1 0 1	1 1 1 0 1
1 1 1 1 1	1 1 1 1 1	1 1 1 1 1	1 1 1 1 1




MUX – Multiplexor (3/4)





MUX – Multiplexor (4/4)







DEMUX – Demultiplexor (1/3)

1-4 demultiplexor

Tín hiệu s1 và s0 dùng để lựa chọn xem tín hiệu vào in sẽ được chuyển đến ngõ nào trong các ngõ ra y0, y1, y2, y3







DEMUX – Demultiplexor (2/3)

1-4 demultiplexor

<u>S</u>	$_1S_0$	I_0	F_3	F_2	F_1	F_0
C	0	0	0	0	0	0
		1	0	0	0	1

S_1S_0	I_0	F_3	F_2	F_1	F_0
0 1	0	0	0	0	0
	1	0	0	1	0

 S_1	S_0	I_0	F_3	F_2	F_1	F_0
1	0	0	0	0	0	0
		1	0	1	0	0

s1	s0	y0	y1	y2	у3
0	0	in	0	0	0
0	1	0	in	0	0
1	0	0	0	in	0
1	1	0	0	0	in

$$y0 = \overline{s1}.\overline{s0}.in$$

$$y1 = \overline{s1}.s0.in$$

$$y2 = s1.\overline{s0}.in$$


$$y3 = s1.s0.in$$



DEMUX – Demultiplexor (3/3)

1-4 demultiplexor


 $y0 = \overline{s1}.\overline{s0}.in$ $y1 = \overline{s1}.\underline{s0}.in$ $y2 = \overline{s1}.\overline{s0}.in$ $y3 = \overline{s1}.\overline{s0}.in$





Thiết kế ALU đơn giản


ALU đơn giản được thiết kế cho phép lựa chọn thực hiện các phép toán ADD, SUB, AND và OR



S=00 à R=A+B S=01 à R=A-B S=10 à R=A&B S=11 à R=A|B




Thiết kế ALU đơn giản





Thiết kế add/subtract






Mạch tuần tự

- Kết nối các cổng logic sao cho kết quả của mạch không chỉ phụ thuộc vào giá trị đầu vào tại thời điểm đang xét mà còn phụ thuộc vào trạng thái tại thời điểm trước đó của mạch
- Mạch tuần tự có khả năng "ghi nhớ các trạng thái trong quá khứ"
- Mạch lật (Flip-flop) là mạch tuần tự cơ bản nhất
 - Mạch lật RS, JK, D, T,...
 - Có chức năng lưu trữ 1 bit nhớ



Mạch lật RS



R	S	Q	Q'
0	0	Q	Q'
0	1	1	0
1	0	0	1
1	1	<u></u>	1

	Đầu ra hiện tại	,
SR	Q_n	Q_{n+1}
00	0	0
00	1	1
01	0	0
01	1	0
10	0	1
10	1	1
11	0	-
11	1	-

Q _n RS	00	01	11	10
0				
1	[1]	[1]		

$$Q_{n+1} = \overline{R}.S + \overline{R}.Q_{n}$$

$$= \overline{R}.(S + Q_{n})$$


$$= \overline{R}.(S + Q_{n})$$

$$= \overline{R}.(S + \overline{Q}_{n})$$

$$= \overline{R}.(S + \overline{Q}_{n})$$


$$= \overline{R}.(R + \overline{Q}_{n})$$

$$= \overline{R}.(R + \overline{Q}_{n})$$






Mạch lật RS có tín hiệu đồng bộ




- Khi Clk = 1, mạch hoạt động như mạch lật RS
- Khi Clk = 0, 2 ngõ vào RS bị vô hiệu hóa, Q giữ nguyên giá trị






Một số mạch lật





Thiết kế mạch tuần tự

Mạch tuần tự thường gồm mạch tổ hợp kết nối với các mạch lật. Còn được gọi là máy trạng thái hữu hạn (Finite State Machine - FSM). Thường có mô hình như sau




- 4 bước thiết kế mạch tuần tự
 - Vẽ lược đồ trang thái từ yêu cầu
 - Lập bảng trạng thái từ sơ đồ trạng thái
 - Xây dựng hàm luận lý từ sơ đồ trang thái
 - Vẽ sơ đồ mạch luận lý và thử nghiệm



Vẽ lược đồ trạng thái


Từ yêu cầu bài toán, xác định các trạng thái cần thiết và các chuyển đổi trạng thái có thể xảy ra





Ví dụ vẽ lược đồ trạng thái

- Yêu cầu: xây dựng mạch đếm nhị phân 2 bit với tín hiệu điều khiển i
 - i = 1: các trạng thái lần lượt biến đổi 00 à 01 à 10 à 11 à 00
 - i = 0: trạng thái không đổi
- Xây dựng lược đồ trạng thái





Lập bảng trạng thái

Để quản lý n trạng thái, cần [log₂n] mạch lật Lựa chọn loại mạch lật (D, JK,...)

ạ۱		
•		

Ví dụ

- Để quản lý 4 trạng thái (00, 01, 10, 11), cần 2 mạch lật
- Chọn mạch lật JK

K	Q
0	Q
1	0
0	1
1	Q
	0 1 0

1		g thái hành	Đầu vào		ái kế tiếp ầu ra	Mạcl	h lật 0	Мас	h lật 1
1	p1	p0	i	n1	n0	J0	K0	J1	K1
	0	0	0	0	0	0	Х	0	Х
	0	0	1	0	1	1	X	0	Χ
	0	1	0	0	1	X	0	0	Х
1	0	1	1	1	0	X	1	1	Х
	1	0	0	1	0	0	X	Χ	0
	1	0	1	1	1	1	X	Χ	0
-	1	1	0	1	1	X	0	Χ	0
	1	1	1	0	0	X	1	X	1 47



Xây dựng hàm luận lý

Có thể sử dụng phương pháp đại số Bool hoặc phương pháp bản đồ Karnaugh

Trạng thái l	hiện hành	Đầu	Trạng thái kế ~ Đầu ra		Mạch	n lật 0	Mạc	h lật 1
p 1	p0	vào i	n1	n0	J0	K0	J1	K 1
0	0	0	0	0	0	Х	0	Х
0	0	1	0	1	1	X	0	Х
0	1	0	0	1	X	0	0	Х
0	1	1	1	0	X	1	1	Х
1	0	0	1	0	0	X	X	0
1	0	1	1	1	1	X	X	0
1	1	0	1	1	X	0	Х	0
1	1	1	0	0	x	1	Х	1

p	0	0 1	1 1	1 0
0		X	X	
	11	X	X	1;

p	0	0 1	1	1 0
0	X			X
1	X	1	1	X

p	0	0 1	1	1 0
0			X	X
1		1	X	Х

p	0	0	1	1 0
0	Х	X		
1	Х	X	1	

$$J0 = i$$

$$K0 = i$$

$$J1 = p0.i$$


$$K1 = p0.i$$



Vẽ sơ đồ mạch luận lý và thử nghiệm



$$J0 = i$$
 $J1 = p0.i$
 $K0 = i$ $K1 = p0.i$





Thanh ghi dịch

