

# Tài liệu ôn thi học kì

Hệ thống máy tính (Đại học Khoa học Tự nhiên, Đại học Quốc gia Thành phố Hồ Chí Minh)



Scan to open on Studeersnel

Phần 1: Tổng quan về máy tính:		123.375(decimal) trong hệ 2?	Operand (Toán hạng) : Cho biết ALU biết
△ Các thành phần của hệ thống máy tính:		Phần nguyên(8 bits): 123 = 0111 1011	toán hạng các đối tượng bị tác động bởi
	im (Central Processor	Phần thực(8 bits) 0.375 = 0110 0000	thao tác chứa trong mã lệnh
Unit – CPU)	(00	$\Rightarrow$ Result: 0 0111 1011 0110 0000	*Có 2 trường phái thiết kế bộ lệnh:
Bô nhớ chính: RAM	& ROM	n = 8 bits → số nguyên Max có thể biểu	Complete Instruction Set Computer
Hệ thống vào ra (Inp		diễn: 255, phần thực Min có thể biểu	(CISC): bộ lệnh gồm rất nhiều lệnh, từ
Liên kết hệ thống (B		diễn: 0.001(\$2^{-8}\$)	đơn giản đến phức tạp
bus dữ liệu hoặc bus		Bị giới hạn → dùng dấu chấm động	Reduced Instruction Set Computer
△ Các thế hệ máy tín		Bị giời hạii → dung dấu chấm động *Biểu diễn bằng dấu chấm động	(RISC): bộ lệnh chỉ gồm các lệnh đơn
			_
-1940 - 1956: Vacuum Tubes, ngôn ngữ		Biểu diễn dưới dạng: $\pm F$ . $2^E$	giản Cian că nh ất trong học Han học nh học
máy (Ex: ENIAC, UNIVAC, EDVAC,		IEEE 754: máy tính hiện đại biểu diễn	Cisc sẽ nhấn mạnh trên Hardware hơn,
EDSAC) (Đèn chân không)		dưới dạng: $V = (-1)^S \cdot F \cdot 2^E$	Risc thường sử dụng cho các hệ thống
-1956 - 1963: Transistor, ngôn ngữ		Gồm 3 phần: sign, exponent, significand	nhúng như MIPS
Assembly (Ex: FOR		sign	Để chạy những tập tin mã máy cần <i>Linker</i>
-1964 - 1971: Integra		exponent: lưu dưới dạng n bits, biểu diễn	& Loader.
PDP8, IBM 360, ICI		theo quá K	KL: Code => Compiler => Hop ngữ
-1972 - 2010: vi xử l	,	+ độ chính xác đơn (32 bits): K = 127	Assembler => Object file, Linker liên kết
4004), GUI cũm dc p		+ độ chính xác kép(64 bits): K = 1023	những cái Object file đó thành file Thực
này (Ex: IBM, STAF	R 1000)	significand(fraction)	thi .exe ; File .exe đó sẽ được Loader đưa
-2010 - now: sự ra đơ	ời của AI	Ex: $-5.25$ (decimal) $\rightarrow -101.01 = -1.0101$	vào Bộ nhớ để cho CPU đọc instruction
Các loại máy tính:		$=2^{2} (E=2)$	để thực hiện.
Super Computer: xử	lí lượng dữ liệu lớn	Exponent: $E + 127 = 129 = 1000\ 0001$	
· · · ,	ng một người sử dụng	Fraction: 0101 0000	Phần 4: Hợp ngữ MIPS
Microcomputer:cho		Res: 1 1000 0001 0101	-Cấu trúc bộ vi xử lý MIPS
△ Cấu tạo:		*Các loại giá trị chấm động	Được xây dựng theo kiến trúc (RISC) với
*Processing devices:	mother board.	Quy ước số 0 là dãy toàn bit 0	4 nguyên tắc:
processer, RAM, RO		- Dạng không chuẩn: Phần mũ toàn bit	đơn giản, ổn định, nhỏ gọn, xử lý nhanh
power supply.	in, switched mode	0, phần trị không toàn bit 0	Tăng tốc xử lý cho những trường hợp
Phần cứng	Phần mềm	MAX: (1-2^(-23))*2^(-126)	thường xuyên xảy ra
4 loai: thiết bi	2 loai: phần	MIN: 2^(-149)	Thiết kế đòi hỏi sự thỏa hiệp tốt
	mềm ứng dung,		-Cấu trúc cơ bản của chương trình hợp
vào/ra,		- <b>Dạng chuẩn:</b> Phần mũ không toàn bit 0	ngữ trên MIPS:
Secondary	phần mềm hệ	MAX: (2-2^(-23) )*2^127	.data # khai báo các data label (có thể hiểu là các biến)
storage device,	thống	MIN: 2^(-126)	# sau chỉ thị này
Internal		- Số vô cực: Phần mũ toàn bit 1, phần	label1: <kiểu lưu="" trữ=""> <giá khởi="" trị="" tạo=""></giá></kiểu>
component.		định trị toàn bit 0	label2: <kiểu lưu="" trữ=""> <giá khởi="" trị="" tạo=""></giá></kiểu>
<u>Định luật Moore:</u>		- Số báo lỗi: Phần mũ toàn bit 1, phần trị	text # viêt các lệnh sau chỉ thị này
Số lượng transistor tr		không toàn bit 0	.globl <các các="" có="" cục,="" file="" khác="" label="" text="" thể="" toàn="" truy="" từ="" xuất=""></các>
gấp đôi mỗi 2 năm (2			.globl main # Đây là text label toàn cực bắt buộc của program
Khoảng của các biể		Phần 3: Tổ chức bộ vi xử lý	
Không dấu: $0 \rightarrow 2^n - 1$		Các thành phần của bộ vị xử lý: 3	main: # diểm text label bắt đầu của program
Dấu lượng: $-(2^{n-1} -$	1) $\to 2^{n-1} - 1$	-Control unit : - Dùng để ra các tín hiệu	Tên thanh ahi
Bù 1: $-(2^{n-1}-1) \to 2^{n-1}-1$		điều khiển cho ALU, giải mã các câu	-Tập thanh ghi Là đơn vị lưu trữ data duy nhất trong
Bù 2: $-2^{n-1} \to 2^{n-1} - 1$		lệnh.	Là đơn vị lưu trữ data duy nhất trong
Số quá: $0 - K \to 2^{n-1} - K - 1$		-ALU (Đơn vị toán học luận lí) :	CPU. Trong kiến trúc MIPS: 32 thanh ghi
Dhần 2. Tính toán số		Chịu trách nhiệm trong các nhiệm vụ thực	đánh số từ \$0 ⇒ \$31
Phần 2: Tính toán số nguyên		hiện các câu lệnh, phép tính.	truy xuất thanh ghi qua tên, mỗi thanh ghi
$x SHL y = x \cdot 2y; x SHR y = x / 2y$		Đọc các toán hạng từ Tập thanh ghi, Sau	có kích thước cổ định 32 bit
$x \text{ AND } 0 = 0; \ x \text{ XOR } x = 0$		đó hoặc là lưu lại vào Tập thanh ghi,	Trong kiến trúc MIPS không tồn tại khái
AND dung de tat bit (AND voi o idon –		hoặc là ghi vào trong bộ nhớ.	niệm biến, thay vào đó là thanh ghi toán
0) OD dàn - để bật bịt (OD ti 1 luên - 1)		-Registers (Tập thanh ghi)	hạng. Ex:
OR dùng để bật bit (OR với 1 luôn = 1)		Cách hoạt động của bộ vi xử lý	+Save register:
XOR, NOT dùng để đảo bit (XOR với 1 =			MIPS lấy ra 8 thanh ghi (\$16 - \$23) dùng
đảo bit đó)		High-level What is it? Assembly What is it? Machine language Compiler language Assembler Laguage	để thực hiện các phép tính số học, được
<ul> <li>Lấy giá trị tại bit thứ i của x: (x SHR i) AND 1</li> <li>Gán giá trị 1 tại bit thứ i của x: (1 SHL i) OR x</li> </ul>			đặt tên tương ứng là \$s0 - \$s7
Gán giá trị 1 tại bit thứ i của x: (1 SHL i) OK x  Gán giá trị 0 tại bit thứ i của x: NOT(1 SHL i) AND x		temp = v[k];   hw st0, 0(s2)   0000 1001 1100	Tương ứng trong C, để chứa giá trị biến
Dảo bit thứ i của x: (1 SHL i) XOR x		*Instructions(lệnh/chỉ thị/ mã máy)	(variable)
Vấn đề tràn số:		Là 1 cái chuỗi bit chứa yêu cầu gửi đến	+Temporary register:
$x + y < -2^{w-1}$ negative overflow		CPU (ALU) thực hiện	MIPS lấy ra 8 thanh ghi (\$8 - \$15) dùng
$x + y < -2^{w-1}$ negative overflow $x + y > 2^{w-1} - 1$ : positive overflow		Gồm 2 thành phần chính:	để chứa kết quả trung gian, được đặt tên
$x + y > 2^{w-1} - 1$ : positive overflow		Opcode (Mã lệnh) : Cho ALU biết thao	tương ứng là \$t0 - \$t7
Biểu diễn nhị phân cho số thực:		táo oần thực hiôn	tuong ung iu wio wi

tác cần thực hiện

sw \$t0, 48 (\$s0)

#temporary register t0=h + A[8]

number)

\*Biểu diễn dấu chấm tĩnh (fixed point

thao tác chứa trong mã lệnh	\$a0-\$a3	4,7	Lưu tham số truyền vào	
*Có 2 trường phái thiết kế bộ lệnh:	\$t0-\$t7	8,15	Lưu biển tạm Lưu biển	
Complete Instruction Set Computer	\$s0-\$s7 \$t8-\$t9	16-23 24-25	Như các \$t ở trên	
(CISC): bộ lệnh gồm rất nhiều lệnh, từ	\$k0,\$k1	26, 27	Được dùng cho nhân HDH	
	\$gp	28	Pointer to global area	
đơn giản đến phức tạp	\$sp \$fp	29 30	Stack pointer Frame pointer	
Reduced Instruction Set Computer	\$ra	31	Return address	
(RISC): bộ lệnh chỉ gồm các lệnh đơn	-Các lện	h số học/lo	ogic	
giản	Trong M	IIPS, lệnh	thao tác với số nguyên	
Cisc sẽ nhấn mạnh trên Hardware hơn,	có dấu được biểu diễn dưới dạng bù 2			
Risc thường sử dụng cho các hệ thống			tion (Thao tác số học):	
nhúng như MIPS		R-format):		
Để chạy những tập tin mã máy cần Linker			d, rs, rt	
& Loader.			1, 13, 10	
KL: Code => Compiler => Hop ngữ	_	n thao tác	1 ( 1 ( 1 %	
Assembler => Object file, Linker liên kết	rd: Thanh ghi đích (chứa kết quả)			
những cái Object file đó thành file Thực	rs: Thanh ghi (toán hạng nguồn 1)			
· ·	rt: Thanh ghi(toán hạng nguồn 2)/cons			
thi .exe ; File .exe đó sẽ được Loader đưa	Cộng có dấu: add \$s0, \$s1, \$s2			
vào Bộ nhớ để cho CPU đọc instruction	Cộng không dấu:			
để thực hiện.		ss0, \$s1	, \$s2 (u: unsigned)	
		ri hằng số:	, , , , ( , , , , , , , , , , , , , , ,	
Phần 4: Hợp ngữ MIPS		sso, \$s1	1, 3	
-Cấu trúc bộ vi xử lý MIPS			-, -	
Được xây dựng theo kiến trúc (RISC) với	Trừ với hằng số:			
4 nguyên tắc:		addi \$s0, \$s1, -3		
đơn giản, ổn định, nhỏ gọn, xử lý nhanh	Diễn giải: \$s0 ← \$s1 + \$s2 MIPS cung cấp 2 loại lệnh số học:			
Tăng tốc xử lý cho những trường hợp				
thường xuyên xảy ra	add, addi, sub: Phát hiện tràn số			
Thiết kế đòi hỏi sự thỏa hiệp tốt	addu, addiu, subu: Ko p.hiện tràn số			
-Cấu trúc cơ bản của chương trình hợp	Trừ (Sub			
ngữ trên MIPS:	Trừ có d	lấu:sub S	\$s0, \$s1, \$s2	
.data # khai báo các data label (có thể hiểu là các biển)	Trừ khô	ng dấu: sư	bu \$s0,\$s1,\$s2	
# sau chỉ thị này	Diễn giả	i:\$s0 ←	\$s1 - \$s2	
label1: <kiểu lưu="" trữ=""> <giá khởi="" trị="" tạo=""> label2: <kiểu lưu="" trữ=""> <giá khởi="" trị="" tạo=""></giá></kiểu></giá></kiểu>	_		\$t1, \$t0, \$zero	
The state of the s			oly) và Chia (Division)	
.text # viêt các lệnh sau chỉ thị này	, -		a sẽ lưu trong cặp 2	
.globl <các các="" có="" cục,="" file="" khác="" label="" text="" thể="" toàn="" truy="" từ="" xuất=""></các>			uu 32 bit cao (32-63) )	
.globl main # Đây là text label toàn cục bắt buộc của program				
main: # diểm text label bắt đầu của program			thấp (0-31) )	
			nì <i>phần Dư</i> sẽ lưu tron	
-Tập thanh ghi			mg lưu trong \$10	
Là đơn vị lưu trữ data duy nhất trong	Đê truy	xuât giá trị	trong 2 thanh ghi \$h:	
CPU. Trong kiến trúc MIPS: 32 thanh ghi	và \$10 thì dùng 2 cặp lệnh mflo (move			
đánh số từ \$0 ⇒ \$31	from lo), mfhi (move from hi) - mtlo			
truy xuất thanh ghi qua tên, mỗi thanh ghi	(move to lo), mthi (move to high)			
có kích thước cổ định 32 bit			(\$s0 = \$lo); mfhi	
Trong kiến trúc MIPS không tồn tại khái	\$s0 (\$s0 = \$hi)			
niệm biến, thay vào đó là thanh ghi toán	Phép Nhân có 2 cú pháp :			
hạng. Ex:				
+Save register:	mult rs, rt hoặc multu rs, rt			
MIPS lấy ra 8 thanh ghi (\$16 - \$23) dùng	(nhân ko dấu)⇒K.quả lưu trong \$hi &\$lo			
để thực hiện các phép tính số học, được			⇒ Sẽ lưu 32 bit thấp	
đặt tên tương ứng là \$s0 - \$s7		quả vào rơ	l	
	Phép ch	ia :		
Tương ứng trong C, để chứa giá trị biển	Cú pháp	:div rs	s, rt/divu rs,	
(variable)	rt(div	ru dùng ch	o phép chia ko dấu)	
+Temporary register:	Ý nghĩa	là lấy rs c	chia cho rt , lưu kết	
MIPS lấy ra 8 thanh ghi (\$8 - \$15) dùng	_	\$hi và \$1		
để chứa kết quả trung gian, được đặt tên			ko có check vấn đề	
tương ứng là \$t0 - \$t7			a cho 0 (mà đó là do	
Tương ứng trong C, để chứa giá trị biển				
tam (Pitroporumentiishte)schikbaar op	in in		eersnel	
Tên Thanh ghi Ý nghĩa		động :	0 @ amoil a \	
#store h DoAn[18] classification A [F12] HCMUS DS	NIN (U	aitrann218	s@gmaii.com)	

Assembler Temporary

Lưu giá trị trả về của hàm

*chính xác đơn* của số thực.

chính xác đơn.

Single-precision:

Double-precision:

Operation

Shift left

Shift right

Bitwise AND

Bitwise OF

Bitwise NOT

(chứa kết quả)

nguồn 2) / hằng số

(opr2) là hằng số

\*Phép dịch luận lý:

Cú pháp (R-format):

dịch luận lý trên bit :

vào các bit 0 bên phải

Thêm vào các bit 0 bên trái

Không có dịch trái số học

+Dịch luận lý:

+Dich số học:

op: Tên thao tác

op rd, rs, shamt

toán luận lý trên bit:

(opr2) phải là thanh ghi

Tiết kiệm thiết kế cổng mạch

nguồn 1)

Phép toán luân lý:

opt (operator): Tên thao tác

dấu phẩy động là \$f\*

add.s \$f0, \$f1, \$f2

add.d \$f0, \$f1, \$f2

<<

Java

<<

>>>

&

MIPS sử dụng 32 thanh ghi dấu phẩy Dịch phải (sra – shift right arithmetic): đông (\$f0 - \$f31) để biểu diễn  $d\hat{o}$ Thêm vào bên trái các bit = giá trị bit dấu Vídu:sra \$s1, \$s2, 2 Để biểu diễn độ chính xác kép thì MIPS \$s2 = 1111 1111 1111 1111 1111 1111 sử dụng sự ghép đôi của 2 thanh ghi có độ 1111 0000 = -16 ⇒ \$s1 = 1111 1111 1111 1111 1111 1111 Và những cái lệnh thao tác với Số chấm  $1111\ 1100 = -4$  (Sign-extended) động chỉ hoạt động trên các thanh ghi Các lệnh truy xuất bộ nhớ Di chuyển dữ liệu từ bộ nhớ vào thanh thi, từ cpu vào bô nhớ,... \*Có 2 thao tác chính: Load (Lấy dữ liệu từ Bộ nhớ vào reg) Store (Lưu dữ liệu từ reg vào bộ nhớ) Logical operation (Thao tác logic/Luân Syntax (I-format): op rt, (constant/address)rs MIPS op: Tên thao tác (Load / Save) sll rt: Thanh ghi nguồn (đối với store) / Thanh ghi đích (đối với load) Constant and, andi  $-2^{15} \rightarrow 2^{15} - 1$  Address: offset or, ori added to base address in rs (offset is always a multiple of 4)[Độ dời] +Cú pháp: opt opr, opr1, opr2 rs: thanh ghi cơ sở chứa địa chỉ vùng nhớ cơ sở (địa chỉ nền) opr (operand): Thanh ghi toán hạng đích + lw (Load Word) : Nap 1 word, từ bộ nhớ, vào 1 thanh ghi trên CPU opr1 (operand 1): Thanh ghi (toán hạng  $Vi du: lw $t0, 12 ($s0) \Rightarrow Nap 1$ word có địa chỉ (\$s0 + 12) chứa vào opr2 (operand 2): Thanh ghi (toán hang thanh ghi \$t0 + sw (Store Word): Luru 1 word, từ +MIPS hỗ trợ 2 nhóm lệnh cho các phép thanh ghi trên CPU, ra bộ nhớ  $Vidu:sw $t0, 12 ($s0) \Rightarrow Luu$ and, or, nor: Toán hạng nguồn thứ 2 giá tri trong thanh ghi \$t0 vào ô nhớ có địa chỉ (\$s0 + 12) andi, ori: Toán hạng nguồn thứ 2 + \$s0 được gọi là thanh ghi cơ sở (base register) thường dùng để lưu địa chỉ bắt +Lưu ý: MIPS không hỗ trợ lệnh cho các đầu của mảng / cấu trúc phép luận lý NOT, XOR, NAND... Vì Ví dụ: Giả sử A là mảng chứa 100 word với 3 phép toán luận lý and, or, nor ta có với địa chỉ bắt đầu (địa chỉ nền - base thể tạo ra tất cả các phép luận lý khác ⇒ address) chứa trong thanh ghi \$s0. Giá trị của biến g, h lần lượt chứa trong các Vi du : not (A) = not (A or 0) = A nor 0thanh ghi \$s1 và \$s2. [Mỗi phần tử là 1 word = 4 byte ⇒Độ dời sẽ là i \* 4]  $+Code\ trong\ C: q = A[2]$ *Trong MIPS là gì* ? lw \$t0, 8(\$s0) ⇒ Load dữ liệu A[2] vào thanh ghi \$t0 rd: Thanh ghi toán hang đích (chứa kg) add \$s1, \$t0,\$zero ⇒ Lưu dữ liêu rs: Thanh ghi (toán hạng nguồn 1) đó vào g shamt: Hằng số < 32 (Số bit dịch)  $+Code\ trong\ C:g=h+A[8]$ MIPS hỗ trơ 2 nhóm lệnh cho các phép Trong MIPS là gì? lw \$t0, 32(\$s0) add \$s1, \$s2, \$t0 Dich trái (sll – shift left logical): Thêm  $+Code\ trong\ C: A[12] = h+A[8].$ Trong MIPS là gì? Vidu:sll \$s0, \$s1, 2 # Dich lw \$t0, 32(\$s0) trái \$s1 2bit → lưu vào \$s0 #load A[8] to the register \$t0 Dich phải (srl – shift right logical): add \$t0, \$s2,\$t0 Ví du: srl \$s0, \$s1, 2 # Dich phải \$s1 2bit → lưu vào \$s0

 $+Code\ trong\ C: A[12] = h - A[8]$ Gán các tham số của dịch vụ vào các Trong MIPS là gì? thanh ghi \$a0 → \$a3 (Nếu là số chấm lw \$t0, 32(\$s3) động thì \$f12) # Chứa A[8] vào \$t0 Thanh ghi \$v0 lưu trữ kết quả trả về với

Giả sử nạp 1 byte có giá trị xzzz zzzz

vào thanh ghi trên CPU (x: bit dấu của

bằng lệnh 1b Thì Giá trị thanh ghi trên

CPU (32 bit) sau khi nap có dạng: xxxx

⇒ Tất cả các bit từ phải sang sẽ có giá trị

= bit dấu của giá trị 1 byte vừa nạp (sign-

Nếu muốn các bit còn lại từ phải sang có

op rs , rt , target address

Target Address: the address of the

rs: the first source register number rt:

Target Address: the address of the

j label #goto label Có thể viết

\*So sánh Lón hơn/Bé hơn (Set less than)

Nếu (rs < rt) thì rd = 1,ngược lại thì rd = 0

Nếu (rs < constant) thì rd = 1, ngược lại

System Call là chỉ thị yêu cầu đến Hệ

Nhập/Xuất, hoặc những dịch vụ mà

điều hành cung cấp những cái dịch vụ cần

thiết như là Tương tác đến những thiết bị

chương trình người dùng không thể thực

Gán Code của dịch vụ đó vào thanh ghi

Các lời gọi hệ thống (system call)

\*So sánh với Hằng số (Set less than

the second source register number

rs: Thanh ghi (toán hạng nguồn 1)

rt: Thanh ghi (toán hạng nguồn 2)

beg opr1, opr2, label

=>if (opr1 == opr2) goto label

bne opr1, opr2, label

 $\Rightarrow$  if (opr1 != opr2) goto label

\*Rẽ nhánh Không điều kiện:

giá trị không theo bit dấu (=0) thì dùng

lệnh: 1bu (load byte unsigned)

half: lh và Store half: sh

Syntax (I-format):

next instruction

Syntax (J-format):

next instruction

lai thành:

immediate):

thì rd = 0

op TargetAddress

beq \$0, \$0, label

Syntax: slti rd, rs, constant

hiện mà phải nhờ HĐH

Muốn gọi dịch vụ thì:

Syntax: slt rd, rs, rt

\*Rẽ nhánh Có điều kiên:

byte đó hoặc là Most-Significant Bit)

XXXX XXXX XXXX XXXX

sub \$t0, \$s2, \$t0

XZZZ ZZZZ

extended)

Số nguyên, Thanh ghi \$£0 đối với Số sw \$t0,48(\$s3) #Kết quả vào A[12] chấm đông + 1b (Load byte), sb (Save byte)

Filed size 6 bits 5 bits 5 bits 5 bits 5 bits 5 bits 6 bits All MIPS instruction 32 bits sham Target address

### Phần 5: Hợp ngữ X86

Size Lệnh từ 1 -16 bytes (lệnh dài I 15) l toán hạng vừa là nguồn và là đích l toán hạng có thể đến từ bộ nhớ Mỗi segment có kích thước 64 KB Overlapped segments là 16 bytes Tập thanh ghi

\*Thanh ghi đoạn 16 bits(segment register): CS, SS, DS, ES + Load, Save 2 byte  $(1/2 \text{ Word}) \Rightarrow \text{Load}$ 

segm	offset	Meaning
ent		
CS	IP	Địachỉlệnh
SS	SP or BP	Địachistack
DS	BX,DI,SI,8	Địachiđoạndữl
	/16bits	iệu
ES	DI	Địachichứadữl
		iệuthêm

\*Thanh ghi đa dụng 16 bits(general register): AX, BX, CX, DX 8088/8086 đến 80286: 16 bits 80386 trở lên: 32bits EAX,EBX,...

Y86-64: 64bits RAX, RBX,...

\*Thanh ghi cò: chứa kq tính toán 2 nhóm:

+Trạng thái:

C/CF (carry flag): CF = 1: khi có số nhớ hoặc mượn từ MSB trong phép cộng hoặc trừ (tràn không dấu)

P/PF (parity flag): PF = 1 (0) khi số bit 1 trong kết quả là chẵn (lẻ)

A/AF (auxilary carry flag): giống với CF. nhưng vi trí nhớ ra là bit thứ tư trong

nhóm 4 bit Z/ZF (zero flag): ZF = 1: khi kết quả của

một phép tính bằng 0 S/SF (sign flag): SF = 1 khi kết quả phép

tính là âm (MSB=1)

O/OF (overflow flag): OF = 1: nếu kết quả vượt quá khả năng tính toán của CPU +Điều khiển:

T/TF (trap flag): TF = 1: cho phép chương trình chạy từng bước I/IF (Interrupt enable flag): IF = 1: cho

phép ngắt phần cứng D/DF (direction flag): DF = 1 -> chiều xuất của string từ địa chỉ lớn đến địa chỉ

#### Cấu trúc lệnh:

Chiều dài tối đa của 1 lênh X86 là 16 bytes, lệnh dài nhất chỉ chiếm 15 bytes Tiền tố (4 bytes), Mã lệnh tối đa 2 bytes

Toán hạng 1 byte, Độ dời 4 bytes Hằng số 4 bytes

Cấu tr<u>úc lệnh trong X86</u> 64-bit reg 32-bit reg 16-bit reg 8-bit reg %rax %al %eax %bl %rbx %ebx %bx %rcx %cl %ecx %сх %rdx %edx %dx %dl %rsi %esi %sil %si %dil %rdi %edi %di %rbp %ebp %bp %bpl %sp %rsp %esp

	Intel	AT&T
Comments	;	//
instructions	Untagged add	Tagged with operand size: addq
Register	eax, ebx,	%eax, %ebx,
Immediate	0x100	\$0x100
Operand order	Mnemonic des, scr	Mnemonic scr, des
Indirect	[eax]	(%eax)
General Indirect	[base + reg*scale+displacement]	Displacement(reg,reg,scale)
*Lênh mov	ze dîr liên	

+MOV: sao chép dữ liêu ở toán hang thứ 2 vào toán hang thứ 1, Syntax:

Mov <reg/mem>, <reg,mem,const> +Push: đưa toán hạng vào trong stack Syntax: push <reg32/mem/con32>

+Pop: bỏ 4 byte data của stack và đưa vào toán hạng chỉ định

Syntax: pop <reg32/mem> +LEA: nạp địa chỉ Syntax: lea <reg32> <mem> \*Các lệnh số học/logic

ADD: lưu kg vào operand đầu tiên

Syntax: add<reg/mem><reg/mem/con> SUB. INC/DEC

Syntax: inc/dec<reg/mem>

*iMUL* : syntax :

imul <reg32><reg32/mem>(<con>)

iDIV: EAX: res, EDX:remainder, EDX:EAX/reg/32/mem content syntax : idiv <reg32/mem>

#### Cmp <reg/mem><reg/mem/con>

o Đích = nguồn: CF=0, ZF=1

o Đích>nguồn: CF=0, ZF=0

o Đích<nguồn: CF=1, ZF=0

AND,OR, XOR(syntax giống cmp) SHL,SHR: opcode<reg/mem><con8/cl> Các lệnh truy xuất bộ nhớ

Immediate, Direct, Indirect

Register direct, Register indirect

#### Indexed Assume the following are

stored as an indicated memory address and register %rax 0x100 0xAB 0x13 %rcz %rdz 0x11 ắp dụng công thức ở trên để tính \*LƯU Ý: khi không có scale thì scale = 0 scale chỉ có là 0, 1, 2 ,3

showing the value for indicated operands: 0x104 \$0x108 (%rax) 9(Trax.Trdx) 260(%rcx,%rdx) OxFC(,%rcx,4)

Fill in the following to

9(%rax,%rdx)  $0x100 + (2^0 \times 0x3) + 9 = 0x10C$ Các lênh điều khiển JMP: short/near/far. Conditional: JE, JNE,... LOOP: DEC+CX+JNZ decrement CX while CX!=0 Doan code twong 2006 by FIT HCMUS DSPROMail regrange bler ROMom)

#### Phần 6 : Mạch Logic

Mach giải mã: n input và 2n output.

Có 2<sup>n</sup> input, n ngõ điều khiển và 1

thì ngõ il quyết định giá trị ngõ ra.

*Mach tách(demultiplexer):* 

Mô hình phân cấp bô nhớ

Phần 7: Bô nhớ

Dung lượng Thời gian truy cập Giá tiến / Đơn vị lưu trữ

Bô nhớ trong

+Thông tin:

ROM)

+Các ví du:

máy bị tắt nguồn

100s Bytes < 1 ns

KB - MB 4 ns \$150/MB MB - GB 50 - 100 ns \$0.58/MB

Khi s1, s0 có giá trị là 0 thì ngõ i0 quyết

đinh giá tri ngõ ra. Khi s1, s0 có giá tri 1

2<sup>n</sup> output, n ngõ điều khiển và 1 input.

+ứng dung: adder/ substractor, ALU...

Tape, CD, DVD, BD, USB, memory card,

Tape library

Disk library, Optical jukebox,

Cần nguồn điện để duy trì nội dung (trừ

Register: Đơn vị lưu trữ nhỏ nhất, có tốc

độ truy xuất nhanh nhất Nằm trong CPU:

Được làm bằng mạch tuần tự (flip-flops)

Được tổ chức thành "Register file"

ROM: Bộ nhớ chỉ đọc, bộ nhớ này đã

chứa sẵn các chương trình từ trước. Với

ROM các dữ liêu được dữ lai kể cả khi

Primary storage/ internal memory:

Thanh ghi, cache, ROM, RAM,...

Hierarchy of storage system

Cần nguồn điện để duy tri nội dung (Volatile) (trừ ROM)

có giá trị là 1.

*Mach dồn(multiplexer)* 

Mạch tổ hợp mỗi output chỉ phụ thuộc BIOS của máy tính vào input của một thời điểm EPROM - Erasable PROM: Có thể xóa và +3 cách biểu diễn : Bảng chân trị.Sơ đồ lập trình lại mà không cần thay thế chip mạch,Hàm đại số bool. mới, tiếp xúc với tia UV. +các bước thiết kế : EEPROM - Electrically EPROM: Thay Bước 1: Lập bảng chân tri đổi dữ liêu ở mức byte – level, có thể xóa Bước 2: Vẽ bản đồ Karnaugh và lập trình lại = cách sử dụng điện tích. Bộ nhớ flash là một loại EEPROM có mật Bước 3: Vẽ mạch Ex: f(x, y, z) = 3 + 5 + 6 + 7đô cao hơn và số chu kỳ ghi thấp hơn 3: 011,5: 101,6: 110,7: 111 => Cần nhiều thời gian ghi hơn đọc co 3 te bao: yz, xz, xy FlashROM: Xóa ở mức block – level. Đọc ghi dữ liệu tốc độ cao f = yz + xz + xy+Môt số mạch tổ hợp cơ bản: RAMStatic RAM – SRAM: mach lât Half adder: 2 ngõ vào, 2 ngõ ra Full adder:3 ngõ vào, 2 ngõ ra Dynamic RAM – DRAM: tụ điện Mach mã hóa:2n input và n output. Main memory: làm từ DRAM,tao ra bởi Tai 1 thời điểm, chỉ có 1 input có giá tri l các ma trân bit nhớ SDR - SDRAM: 1. Nếu input thứ k có giá trị 1 thì output một chu kì-một lần dữ liệu, Data bus: 64 sẽ trả về kết quả là k. bit.DDR - SDRAM (cåi tiến của SDR -

SDRAM): 1 chu kì-2 lần dữ liêu Nếu input có giá trị là k thì output thứ k sẽ + Các phương thức truy cập cache: CPU và cache là truy xuất theo từ nhớ Cache vs main truy xuất theo khối nhớ. Cấu trúc chung gồm 3 phần:

Cho phép lập trình 1 lần sau khi tạo xong

Thường được sử dụng trong hệ thống

Tag Index Byte offset (W) Các thông tin đề sẽ cho: Main memory size, block size = line size; 1 word = ?bytes: cache size.

Các bước tính toán:

1. Main size =  $2^k$  bytes  $\rightarrow$  K bytes address 2. Cache size / Line size =  $2^L$  bytes  $\rightarrow L$ bytes index (Line) (nếu là set associative chia thêm cho số lượng line trong mỗi set) 3. Line size =  $2^W$  bytes  $\rightarrow$  W bytes offset 4. Tag = K - L - W@ Nếu cho chuyển đổi word=?byte, tính

lại W=Line size(tính theo đơn vị word) Direct mapping: Tag – Line – Word Associative: Tag – Word Set associative: Tag – Set – Word. Thứ tư đò:

Direct: Line → Tag → Word Associative: Tag → Word Set associative: Set  $\rightarrow$  Tag  $\rightarrow$  Word. =>Tî lệ cache hit cao, giảm thời gian so sánh, khó thực thị → tiền nhiều +Cache friendly code

Làm cho những trường hợp phổ biến diễn ra nhanh chóng, Giảm tối thiểu số lương cache miss bên trong vòng lặp:

Tổng số lượng loads and stores, loops với tỉ lê hit cao sẽ chay nhanh hơn⇒sử dụng đối tượng dữ liệu 1 cách liên tục⇒ Đảm bảo tính cục bộ về không gian, đọc đối lưu trữ lệnh và dữ liệu được nạp từ bộ nhớ tương dữ liêu tuần tư, theo thứ tư chúng được lưu trữ trong bộ nhớ \*Bộ nhớ ngoài

Đĩa mềm(floppy disk) Đĩa cứng(Hard disk driver)

SSD,Đĩa quang(optical disc),USB,CD \*Bộ nhớ lưu trữ dung lượng lớn

Using parity bits/ check byte to check data errors RAID types: 0, 1, 0+1, 1+0, 2, 3, 4, 5, 5+0, 6... RAID 0: ít nhất 2 ổ đĩa. Tốc độ đọc ghi nhanh (gấp đôi bình thường). Tính an toàn thấp: một đĩa hư thì tất cả đĩa còn lai ko dùng được. 2 ổ cứng phải cùng dung lượng(khác dung lượng thì lấy ổ thấp RAID 1: An toàn vì được ghi vào 2 ổ giống nhau, khi 1 trong 2 bị hồng thì ở còn lại vẫn xài được. Hiệu suất thấp, chi phí cao RAID 1 + 0: 4 ổ cứng(2 ổ striping(raid

gồm hai hay nhiều ổ đĩa cứng vật lý ghép

toring data in distributed physical disk

lai thành 1 đĩa logic

0), 2 ổ mirroring(raid 1), an toàn, nhanh, năng suất cao, chi phí cao **RAID 5:** dùng kĩ thuật stripe và parity

tối thiểu 3 ổ cứng. 1 ổ cứng chết tại 1 thời điểm nếu nhìu ổ cứng chết tại cùng thời điểm thì mất hết dữ liêu. Chi phí thấp hơn Raid 1+0, thao tác châm RAID 6: 4 ổ và chịu được 2 ổ đồng thời

hỏng bảo mật, thao tác chậm

## Phần 8: Hệ thống nhập xuất

Chức năng: trao đổi thông tin giữa máy tính với thế giới bên Ngoài Do các thiết bị ngoại vị đa dạng, đề châm hơn CPU và RAM → Cần có Mô-đun I/O Mô-đun I/O: điều khiển, trao đổi thông tin vs CPU, nơi nhớ đêm, phát hiện lỗi Đia chỉ hóa cổng vào-ra:

-Vào-ra theo bản đồ bộ nhớ: đánh địa chỉ theo k.gian đ.chỉ bô nhớ → truy xuất giống bộ nhớ, lệnh truy xuất bộ nhớ. Các phương pháp điều khiển:

cần chờ TBNV→Nào TBNV sẵn sàng thì gửi tín hiệu ngắt để đọc ghi dữ liệu → Sau đó tiếp tục c.trình đang dừng.

CPU nói cho DMAC (DMA controller): ra hay vào, đ.chỉ thiết bi, đ.chỉ đầu ngăn nhớ, số từ nhớ → CPU làm việc khác(DMA trao đổi dữ liêu) → ngắt CPU @DMA không bảo mật do quá trình đọc ghi ko được CPU quản lý, có thể bị tấn

-Vào-ra riêng biệt: k.gian đ.chỉ riêng biệt -Vào-ra (V-R) băng chương trình: CPU điều khiển V-R bằng chương trình → Cần lập trình vào ra; 4 tín hiệu đ.khiển: +Điều khiển: kích hoạt TBNV +Kiểm tra: kiểm tra trang thái +Đoc: TBNV→Đêm module→ CPU +Ghi: Bus→Đêm module→TBNV Cách này cần đợi TBNV → Tốn time. -V-R bằng ngắt: +CPU gửi tín hiệu đoc – ghi → Không Truy cập bộ nhớ trực tiếp – DMA công bằng mã độc.