3 Verilog & iVerilog

3.1 實驗目的

- 練習 Verilog 語法以及學習 Verilog 架構
- 使用 Icarus Verilog Simulator 完成設計驗證

3.2 實驗器材與元件

名稱	説明
CICARUS	Icarus Verilog 是一套可進行 Verilog 編譯與模擬的免費軟體。本次實驗課,會使用 Icarus Verilog 中iverilog、vvp來模擬16-bit 乘法器的執行 pattern的結果。 同學請自行從下方網址其一來下載 Icarus Verilog。 下載網址: Windows: http://bleyer.org/icarus/ Mac: http://easonchang.logdown.com/posts/649863
Icarus Verilog	

3.3 實驗內容

本次實驗課是要讓同學學習 Verilog 語法, 使用 Icarus Verilog 模擬驗證。本次實驗分為


- 1. 開啟範例程式,先學會編譯 Verilog 的指令。
- 2. 修改範例程式,程式行為是顯示 28825252 的 Karnaugh Map 轉碼結果。了解 Verilog 架構以及語法。

實驗一


此實驗分為兩個部分,第一個部分的主要目的是希望學習如何利用 iverilog 模擬驗證 Verilog,並觀察結果。助教已經提供完整範例程式,並已上傳到 E-course 上,所以第一個實 驗只要下載範例程式即可。

步驟一:安裝 Icarus Verilog (軟體已安裝進電腦中可忽略)。


步驟二:找到 iverilog 安裝目錄。




進入 bin 資料夾中 。



步驟三: 將範例程式中的三個檔案複製到 bin 資料夾內。




步驟四:在資料夾中,同時按下 shift+右鍵,即可選擇"在此處開起命令視窗"。



按下後會跳出命令視窗。



步驟五:編譯, iverilog -o 輸出檔案名稱 輸入的原始碼 鍵入指令, iverilog -o test first.v



按下 enter。




步驟六:模擬執行

vvp 輸出檔案名稱 鍵入指令, vvp test




按下 enter。




實驗二


第二個部分的主要目的是希望學習 Verilog 架構並完成 SOP 轉碼並顯示結果。 Verilog 的架構:




步驟一:開啟 iverilog\bin 中的 Lab3_tb.v。Lab3_tb.v 的功能為驗證 Lab3.v 的 SOP 轉碼功能, 程式行為是定時將計數器加一後傳給 Lab3.v,並接收回傳結果後顯示。



開啟後可看到如下圖。testbench 為模組名稱; reg 表示宣告為 reg 變數,做為儲存空間; reg[3:0] count 意思為宣告 count 為 4-bit-reg; initial begin 到 end 的程式,為初始化區塊。



步驟二:開啟 iverilog\bin 中的 Lab3.v。Lab3.v 的程式行為是運算 SOP 轉碼後,將結果回傳給 Lab3_tb.v。



開啟後可看到如下圖。

以下說明邏輯運算子:

&	AND	
	OR	
ļ.	NOT	

以下說明: 28825252 的 Karnaugh Map 轉碼過程。

count	out3	out2	out1	out0
000	0	0	1	0
001	1	0	0	0
010	1	0	0	0
011	0	0	1	0
100	0	1	0	1
101	0	0	1	0
110	0	1	0	1
111	0	0	1	0

out0 : (!in0&in2)

in1	in2	0	1
0	0	0	1
0	1	0	0
1	1	0	0
1	0	0	1

out1: (in0&in1)+(in0&in2)+(!in0&!in1&!in2)

in1	in2	0	1
0	0	1	0
0	1	0	1
1	1	1	1
1	0	0	0


out2 : (!in0&in2)

in1	in2	0	1
0	0	0	1
0	1	0	0
1	1	0	0
1	0	0	1

out3: (in0&!in1&!in2)+(!in0&in1&!in2)

in1	in2	0	1
0	0	0	0
0	1	1	0
1	1	0	0
1	0	1	0

步驟三:依照實驗一的步驟執行一次。在資料夾中,同時按下 shift+右鍵,即可選擇"在此處開起命令視窗"。



按下後會跳出命令視窗



步驟四:鍵入指令, iverilog -o test Lab3_tb.v



按下 enter。

```
C:\iverilog\bin>iverilog -o test Lab3_tb.v

C:\iverilog\bin>_
```

步驟五:鍵入指令,vvp test



按下 enter。

```
C:\Windows\system32\cmd.exe

C:\iverilog\bin\zerilog -o test Lab3_tb.v

C:\iverilog\bin\zerilog bin\zerilog test
count = 0, out = 2
count = 1, out = 8
count = 2, out = 8
count = 3, out = 2
count = 4, out = 5
count = 5, out = 2
count = 6, out = 5
count = 7, out = 2

C:\iverilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\zerilog\bin\
```

3.4 練習題

練習修改實驗二的 Lab3.v 檔。

修改的範圍為 Lab3.v 檔的 13~16 行程式碼,使執行結果為顯示組員其中一人的生日。

以生日為 1911/01/01 為例,修改後之命令視窗的圖示如下:

```
C:\Windows\system32\cmd.exe
C:\iverilog\bin>iverilog -o test Lab3_tb.v
C:∖iverilog\bin>vvp test
count = 0, out = 1
count =
        1, out =
count =
        2, out =
                  1
count =
        3, out =
                  1
count =
        4, out =
                  Ø
count =
        5, out =
                  1
                  Ø
count = 6, out =
count = 7, out = 1
C:\iverilog\bin>_
```