

DSPIC FINAL PROJECT

學號：112064535


姓名：劉珩

1. 目標：


在此次 final project 中，我希望透過對一 low pass FIR filter 電路做 pipeline 並完成縮減 energy 為原電路之 $3/4$ 倍以上。

2. (1)濾波器設計：


我利用最優濾波器的設計方法及作業四之 FIR filter 規格做出 32 個 coefficient 的 law pass filter，filter response 如下：



(圖一) 最優濾波器之 frequency response



(圖二) input signal 的 spectrum



(圖三) output signal 的 spectrum

(2)filter coefficients 如下：

0.002925

0.009433

-0.003661

-0.010883

-0.001388

0.016707

0.010008

-0.020391

-0.024933

0.018951

0.047936

-0.006416

-0.085462

-0.035785

0.185252

0.403305

0.403305

0.185252

-0.035785

-0.085462

-0.006416

0.047936

0.018951

-0.024933

-0.020391

0.010008

0.016707

-0.001388

-0.010883


-0.003661

0.009433


0.002925

3. (1)fixed point simulation :

我把 fixed point 分成整數部分和小數部分，我把 input 信號 scale 在-1~1 之間，因此整數位我固定在 3 個 bits，討論小數位數跟 SNR 的變化。首先討論 input word-length 對 SNR 的變化，把 MAC word-length 設在 80 bits，對 output 影響較小，讓 input 小數位數從 0 增加到 50，觀察狀況如下：




接著把 input 小數位數跟 coefficient 小數位數定在 18bits，觀察 MAC word-length 與 SNR 的變化，最終決定 input word-length 為 21bits，MAC word-length 為 25 bits：




4. Verilog design :


我用 Xilinx vivado 設計 low pass filter，為了能更好辨識濾波效果，我用 cordic IP 產生兩個 sine wave，分別為 1kHz 跟 2kHz，input 則為兩個 sine wave 相加，長度為 21bits，輸出波形如下：



Cordic 輸出長度設定：



由於有 31 個加法，因此我將 output 預留長度為 MAC word-length+31，在做 pipeline 時，我希望讓 critical path 最小，所以在加法跟加法間擺了 register，pipeline 後的波形如下：




可以發現，pipeline 後的 output 會有 latency


5. 架構對比：

在輸出架構中，可以看到 pipeline 多出的 shift register：

原電路：



Pipeline 電路：



Shift register

6. 合成結果：

在 time constraint 為 50MHz 的情況下，原電路與 pipeline 電路都沒有 time violation，且 power consumption 如下：

```
1 create_clock -period 20.000 -name fir_clk -waveform {0.000 10.000} [get_ports fir_clk]
```

原電路的 timing report 及 power consumption：

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 2.756 ns	Worst Hold Slack (WHS): 0.078 ns	Worst Pulse Width Slack (WPWS): 9.500 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 926	Total Number of Endpoints: 926	Total Number of Endpoints: 59

All user specified timing constraints are met.

Utilization	Post-Synthesis	Post-Implementation	Power	Summary	On-Chip
Graph Table					
Resource	Utilization	Available	Utilization %	Total On-Chip Power:	0.156 W
LUT	504	53200	0.95	Junction Temperature:	26.8 °C
FF	56	106400	0.05	Thermal Margin:	58.2 °C (4.9 W)
DSP	32	220	14.55	Effective 3JA:	11.5 °C/W
IO	78	125	62.40	Power supplied to off-chip devices:	0 W
BUFG	1	32	3.13	Confidence level:	Low
				Implemented Power Report	

Pipeline 電路的 timing report 及 power consumption :

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 9.727 ns	Worst Hold Slack (WHS): 0.061 ns	Worst Pulse Width Slack (WPWS): 9.500 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 1931	Total Number of Endpoints: 1931	Total Number of Endpoints: 1063


All user specified timing constraints are met.

Utilization					Power	
Post-Synthesis Post-Implementation					Summary On-Chip	
Graph Table					Total On-Chip Power: 0.158 W	
Resource	Utilization	Available	Utilization %		Junction Temperature: 26.8 °C	
LUT	992	53200	1.86		Thermal Margin: 58.2 °C (4.9 W)	
FF	1031	106400	0.97		Effective θ_{JA} : 11.5 °C/W	
DSP	32	220	14.55		Power supplied to off-chip devices: 0 W	
IO	78	125	62.40		Confidence level: Low	
BUFG	1	32	3.13		Implemented Power Report	

Pipeline 產生了很多 cost 的 overhead，而且並沒有減少 power consumption。

手動調整 voltage supply 後，發現原電路跟 pipeline 電路的 power consumption 階明顯降低，但 pipeline 還是比原電路高。

調整 supply voltage 後的原電路：




調整 supply voltage 後的 pipeline 電路：

Summary

Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.


Total On-Chip Power: 0.147 W
Design Power Budget: Not Specified
Process: typical
Power Budget Margin: N/A
Junction Temperature: 26.7°C
Thermal Margin: 58.3°C (4.9 W)
Ambient Temperature: 25.0 °C
Effective θ_{JA} : 11.5°C/W
Power supplied to off-chip devices: 0 W
Confidence level: Low

On-Chip Power




會發現切 pipeline 的電路 clock speed 可以持續往上加，而原電路的 clock speed 會有 timing violation，但 pipeline 的 power supply 也會提高：

```
1 : create_clock -period 8.000 -name fir_clk -waveform {0.000 4.000} [get_ports fir_clk]
```



雖然最後並未達到預期的結果，但我認為切 pipeline 的電路可以調降 supply voltage 的空間應該比原電路還多，才能導致最低的 energy consumption，但也許是要 implement 的 board 上原本就有電壓範圍的限制，且 pipeline 造成太多 flip-flop 的 overhead，導致額外的電壓，total power consumption 因此很難降下去。

Board family 的選擇：



手動調整 supply voltage：

