

- Berechnung der G- und P-Bits (mit VA aus Afg.1): ZT
- Laufzeit des CLAG: ZT (xZ)

- Neuberechnung durch CLAG, sobald Co- Eingang korrekt gesetzt ist: 2T


-Berechnung des Summerbits durch VA: ZT => Aufaddiert: 10T

Afg. 2

F₁ F₀ B Out

0 0 1 A

1 0 0 A



Afg.3

1)				
	e1	. e ₂	9	\bar{q}
	\mathcal{O}	0	9	9
	0	4	1	
	1			1
	1	0	9	9

Das E-latch unterscheidet sich vom RS-Latch, indem der Input en=en= 1 ebenfalls ein Speicherzustand ist. Hierbei schalten sich nämlich beide Vargeschalteten Gatter auf O, wadurch beim RS-Latel der gewährliche Speicher-Zustand Vorliegt.

Während der positiven taktphase wird D direkt an den Ausgang weitergeleitet. Ist bei der negativen Taktflanke D=1, wird der positive Ausgang zum anderen Eingung geleitet, welcher in diesem Moment

aktiv Wird. Während der negativen Taktphase versorgt sich dieser Eingang mit seinem eigenen Signal, es bleibt also bis zur nächsten positiven Takt-

flanke bestehen, Mux invertient ist, kann D nicht me hr durchbutschen. Das Ausgungssignal vom Master-Mux wird

und wird einen tom

evst zur positiven Tattflacke übernommen, pletten Zyklus behatten.

Dadurch, dass das Taktsignal für den Slave-