

## سوال ۷ میان‌ترم طراحی سیستم‌های دیجیتال

### حسین خوانساری — ۴۰۱۱۰۵۸۸۳

در این سوال قصد داریم یک پردازنده آرایه‌ای ۵۱۲ بیتی طراحی کنیم و به رجیسترفایل با قابلیت ذخیره ۴ آرایه ۵۱۲ بیتی، یک واحد محاسبات ریاضی با قابلیت ضرب و جمع و یک حافظه به عمق ۵۱۲ و عرض ۳۲ بیت نیاز داریم.

کد ماژول رجیسترفایل در فایل RF.v موجود است:

```
1 module RF (
2     input clk, re, we, dw, // dw: double write used in writing R3-R4 after ALU operation
3     input [1:0] read_addr1, read_addr2, write_addr,
4     input [1023:0] write_data, // write_data[511:0] is used for single writes
5     output [511:0] regout1, regout2,
6     output [512*4-1:0] output_test // this output is only for testing
7 );
8
9 reg [511:0] A[0:3];
10
11 assign regout1 = re ? A[read_addr1] : 'bz;
12 assign regout2 = re ? A[read_addr2] : 'bz;
13
14 assign output_test = {A[0], A[1], A[2], A[3]};
15
16 always @(negedge clk) begin
17     if (dw)
18         {A[2], A[3]} <= write_data;
19     else if (we)
20         A[write_addr] <= write_data[511:0];
21 end
22
23 endmodule
```

علاوه بر حالت عادی نوشتن در حافظه، به حالت double write نیز برای نوشتن در دو رجیستر R4 و R3 به طور هم‌زمان نیاز داریم که دستورات ALU از آن استفاده خواهند کرد.

کد ماژول واحد محاسبات (ALU.v):

```

1 module ALU (
2     input signed [511:0] operand1, operand2,
3     input opcode, // 0 for addition, 1 for multiplication
4     output [1023:0] result, // {result[543:512], result[31:0]} = operand1[31:0] op operand2[31:0] and so on
5     output [31:0] cc // flattened array (cc[1:0] -> condition code for operand[31:0] and so on)
6 );
7
8 /*
9     cc <- 00 if result = 0
10    cc <- 01 if result < 0
11    cc <- 10 if result > 0
12    cc <- 11 if result doesn't fit in the lower 32 bits
13 */
14
15 genvar i;
16 generate
17     for (i = 0; i < 16; i = i + 1) begin
18         assign {result[512+32*i+:32], result[32*i+:32]} = opcode
19             ? $signed(operand1[32*i+:32]) * $signed(operand2[32*i+:32])
20             : $signed(operand1[32*i+:32]) + $signed(operand2[32*i+:32]);
21         assign cc[2*i+1:2*i] = $signed(result[32*i+:32]) != $signed({result[512+32*i+:32], result[32*i+:32]})
22             ? 11
23             : {$signed({result[512+32*i+:32], result[32*i+:32]}) > 0, $signed({result[512+32*i+:32], result[32*i+:32]}) < 0};
24     end
25 endgenerate
26 endmodule

```

ماژول ALU تنها یک بیت opcode دریافت می‌کند که اگر ۱ بود، تمام اعضای دو آرایه را در هم ضرب می‌کند و اگر صفر بود آن‌ها را با هم جمع می‌کند. همچنین خروجی عملیات در result ذخیره می‌شود که یک آرایه ۱۰۲۴ بیتی است و ۵۱۲ بیت سمت راست آن شامل سمت راست حاصل ضرب یا جمع هر خانه آرایه‌هاست و ۵۱۲ بیت سمت چپ نیز به همین شکل. همچنین تمام اعداد به شکل مکمل-۲ در نظر گرفته شده‌اند.

برای تعیین وضعیت ALU نیز از آرایه ۳۲ بیتی cc استفاده می‌کنیم که هر دو بیت آن نشان‌دهنده‌ی وضعیت انجام عملیات خواسته‌شده روی یک خانه‌ی دو آرایه است (در مجموع ۵۱۲ تقسیم بر ۳۲ یعنی ۱۶ خانه داریم). اگر [I] cc مساوی ۳ (۱۱ دودویی) باشد یعنی خروجی در ۳۲ بیت کم‌ارزش جا نشده است و اوورفلو رخ داده است، اما در هر صورت ۳۲ بیت پرارزش خروجی را نیز در result داریم و در حقیقت هیچ‌گاه اوورفلو رخ نمی‌دهد.

کد حافظه دستورات (lmem.v):

```

1  module Imem
2      #(parameter INSTRUCTIONS="")
3      (
4          input clock,
5          input [15:0] inst_addr,
6          output reg [15:0] instruction
7      );
8
9      reg [15:0] mem [0:(2**15)-1];
10
11     initial
12         if (INSTRUCTIONS != "")
13             $readmemb(INSTRUCTIONS, mem);
14
15     always @(posedge clock)
16         instruction <= mem[inst_addr];
17 endmodule

```

پارامتر INSTRUCTIONS آدرس فایلی است که دستورات در آن قرار دارند و با استفاده از دستور \$readmemb از فایل خوانده شده و در mem ریخته می‌شوند. تمام دستورات ۱۶ بیتی هستند و ظرفیت حافظه به اندازه ۲۰۴۸ دستور است (که قابل تغییر است). توجه کنید که decode کردن دستورات این‌جا انجام نمی‌شود و Imem صرفاً مسئول خواندن دستورات است.

حافظه اصلی (Dmem.v) متشکل از ۵۱۲ آرایه ۳۲ بیتی است (آدرس‌ها نیز ۹ بیتی هستند) و مقدار اولیه آن از فایلی که آدرس آن در پارامتر INITIAL\_DATA قرار دارد خوانده می‌شود (با استفاده از دستور \$readmemb). خواندن از این حافظه به صورت آسنکرون انجام می‌شود و صرفاً سیگنال ورودی re یا همان read enable باید یک باشد. اما نوشتن به صورت سنکرون با لبه‌ی پایین‌رونده‌ی کلاک انجام می‌شود و سیگنال we یا write enable باید یک باشد.

پردازنده اصلی در فایل CPU.v قرار دارد وظیفه پردازنده اصلی decode کردن دستوراتی که از lmem می آیند می باشد. به طور کلی دستورات به دسته های زیر تقسیم می شوند:

- Load: 01 <mem address[8:0]> xxx <reg number[1:0]>
- Store: 11 <mem address[8:0]> xxx <reg number[1:0]>
- Mov: 10 xxxxxxxxxxxx <rd[1:0]> <rs[1:0]>
- Add: 00 xxxxxxxxxxxxxxxx 0
- Mul: 00 xxxxxxxxxxxxxxxx 1

درباره دستور load: کارکرد این دستور به این صورت است که از خانه مشخص شده شروع می کند و محتویات آن خانه تا ۱۶ خانه بعدی را به صورت unaligned و چرخشی (یعنی اگر به انتهای حافظه رسید به ابتدای آن برمی گردد) در رجیستر مقصد می ریزد.

در تست بنچ، دستورات از فایل instructions.txt و مقادیر اولیه حافظه اصلی از فایل data.txt در پوشه test خوانده می شوند. دستورات زیر اجرا می شوند:

```
LOAD A1, 000000000
LOAD A2, 000100000
ADD A1, A2
STORE A3, 111110000
MULT A1, A2
STORE A3, 000000000
LOAD A4, 111111000
MOV A4, A2 (A4 <- A2)
```

در این تست عملکرد تمام دستورات برنامه، اوورفلوی 80000000\*FFFFFFFF، اوورفلوی معمولی، صفر و مثبت و منفی شدن حاصل و صحت cc و دایره ای عمل کردن حافظه چک می شود. پس از اجرای هر دستور، محتوای هر رجیستر و همچنین مقدار cc را چاپ می کنیم:

→ q7

که می بینیم همه چیز مطابق انتظار کار می کند.