


## FLIP FLOP D

### FLIP-FLOP D (DATA)

El flip-flop D es muy similar al cerrojo D, y su diferencia radica en que la señal habilitadora (enable) es reemplazada por el mecanismo del flip-flop maestro/esclavo, el cual actualiza los datos cada vez que la señal de reloj tiene una transición de 0 a 1 o 1 a 0 dependiendo del tipo de flip-flop.



La forma de operación es muy sencilla:

Cuando  $D=0$  y se presenta un cambio de 0 a 1 lógico en la entrada de reloj del flip-flop la salida  $Q=0$ .

Cuando  $D=1$  y se presenta un cambio de 0 a 1 lógico en la entrada de reloj del flip-flop la salida  $Q=1$ .

En otras palabras, el dato en D se transfiere y memoriza en Q cada vez que se presenta una transición de 0 a 1 lógico en la señal de reloj (CLK); esta condición se conoce con el nombre de transición por flanco positivo.

Note que las entradas J y K controlan el estado de este flip-flop de la misma manera que en el flip-flop D. Cuando las entradas son  $J=1$  y  $K=1$  no generan un estado indeterminado a la salida, sino que hace que la salida del flip-flop cambie a su estado complementario.

J	K	CLK	Qi+1
0	0	↑	Qi
1	0	↑	1
0	1	↑	0
1	1	↑	Qi'

## LINKS DE APOYO

Significado en general:

<http://hyperphysics.phy-astr.gsu.edu/hbasees/Electronic/Dflipflop.html#:~:text=El%20Flip%20DFlop%20D&text=El%20t%C3%A9rmino%20%22D%22%2C%20significa, en%20la%20l%C3%ADnea%20de%20datos.&text=Un%20%22flip%20flop%22%20D,El%20resultado%20se%20puede%20sincronizar>

VIDEO: [https://www.youtube.com/watch?v=Gpliq\\_1qyh0](https://www.youtube.com/watch?v=Gpliq_1qyh0)

Simulación en proteus: <https://www.youtube.com/watch?v=Y-DW1f82KWQ>