

三、Verilog 电路文件修改

1. table.v - 将 case 语句改为查找表 (LUT)

问题: Pyverilog 解析复杂 case 语句会导致无限递归 (RecursionError)。

修改: 将 S 和 xS 模块中的 case 语句改为 initial + 数组查找表方式。

涉及文件:

```
assets/AEStest/TjFree/AES_rst27799/table.v
assets/AEStest/TjFree/AES_23388/table.v
assets/AEStest/TjIn/AES-T*/table.v (所有 27 个变体)
```

2. aes_128.v - 修复空端口和位拼接端口

问题:

Pyverilog 不支持空端口连接: a10 (clk, k9, , k9b, 8'h36)
Pyverilog 不支持位拼接作为模块实例化端口: S4_0 (clk, {k3[23:0], k3[31:24]}, k4a)

修改:

空端口: 添加虚拟 wire unused_a10_out
位拼接端口: 使用中间 wire + assign 语句

涉及文件:

```
assets/AEStest/TjFree/AES_rst27799/aes_128.v
assets/AEStest/TjFree/AES_23388/aes_128.v
assets/AEStest/TjIn/AES-T*/aes_128.v (所有 27 个变体)
```

3. round.v - 修复位拼接端口

问题: final_round 模块中 S4 实例使用位拼接作为端口。

修改: 使用中间 wire + assign 语句替换位拼接端口。

涉及文件:

```
assets/AEStest/TjFree/AES_rst27799/round.v
assets/AEStest/TjFree/AES_23388/round.v
```

assets/AEStest/TjIn/AES-T*/round.v (所有 27 个变体)

4. 添加 rst 端口（接口标准化）

问题：部分 AES 变体的 aes_128.v 和 top.v 缺少 rst 复位端口。

修改：

在 aes_128.v 模块声明中添加 input rst
在 top.v 中添加 rst 端口并传递给 aes_128 实例

涉及文件：

assets/AEStest/TjFree/AES_23388/aes_128.v 和 top.v
assets/AEStest/TjIn/AES-T*/aes_128.v 和 top.v (17 个变体)

5. 新建 top.v (AES-T2300 ~ AES-T2800)

问题：AES-T2300/2400/2500/2600/2700/2800 这 6 个变体缺少顶层调用模块。

修改：为每个变体创建 top.v，封装 aes_128 模块。

涉及文件：

assets/AEStest/TjIn/AES-T2300/top.v
assets/AEStest/TjIn/AES-T2400/top.v
assets/AEStest/TjIn/AES-T2500/top.v
assets/AEStest/TjIn/AES-T2600/top.v
assets/AEStest/TjIn/AES-T2700/top.v
assets/AEStest/TjIn/AES-T2800/top.v

6. 重命名无关的测试文件

将 tb_xx.v、AES_tb.v、tpTOP.v 等测试文件重命名为*.vw 文件，避免预处理时被读取。

四、修改统计

类别	修改项数	说明
检测程序（hw2graph.py）	2 处	flatten 过滤、preprocess 强制重新生成
Pyverilog 库（bindvisitor.py）	1 处	敏感列表错误处理
Verilog 电路文件	29 个目录	table.v、round.v、aes_128.v、top.v

类别	修改项数	说明
新建 top.v 测试文件改名	6 个	AES-T2300~T2800

总计：约 29 个 AES 变体电路目录，每个目录修改 3-4 个文件，加上检测程序修改。