



FABRICACIÓN DE TRANSISTORES DE CAPAS FINAS AMORFOS

Dra. Yoanlys Hernández Barrios

Departamento de Ingeniería Eléctrica, Sección de Electrónica del Estado Sólido, CINVESTAV-IPN,
México

Contenido

1. Introducción
2. Fabricación de a-Si:H TFTs
3. Fabricación de poly-Si TFTs (Cristalización del a-Si)
4. TFTs como controladores de pixels en matrices activas de displays.
5. Fabricación de AOSTFTs
6. Guía de studio
7. Algunas aplicaciones de TFTs de un solo tipo de conductividad

Fabricación de a-Si:H TFTs

- Los transistores de capas finas, (TFTs), con materiales amorfos, aparecieron durante los años 80; uno de los trabajos más completos donde se explica su principio de funcionamiento, se encuentra en [1].
- Entre los objetivos de estos TFTs, se encontraba:
 - Procesamiento a baja T ($<200\text{ }^{\circ}\text{C}$) para poder usar sustratos de bajo costo.
 - Disminuir en general los costos de producción
 - Permitir trabajar sobre sustratos flexibles.

Fabricación de a-Si:H TFTs

- Los TFTs de a-Si:H fueron los primeros que se obtuvieron.
- El método de depósito del a-Si:H era a $T < 450$ °C por PECVD.
- El material a-Si:H es amorfo, muy resistivo, con un $E_F = E_i + 0.2$ eV
- El gap es de 1.72 eV
- La movilidad es menor de 1 cm²/Vs
- Como dieléctrico se usó el SiO₂ o el Si₃N₄ también por PECVD.

Fabricación de a-Si:H TFTs

Estructuras más utilizadas:

1. Según la posición del gate

- Bottom gate

Con pasivación o no de la capa semiconductora

- Top gate

2. Según el tipo de canal

- Acumulación


- Inversión

3. Formación de la capa n^+ para contacto

- PECVD (n^+)- layer deposition
- implantación

Depósito de capas de Si-a:H

PECVD



Deposition of amorphous material (a-Si:H)

Métodos de cristalización del Si amorfo: (Para los poli-Si)

1. Solid Phase Crystallization (SPC)
At T in the order of 600-650 °C more than 24 hrs.
2. Inducing crystallization
 - By plasma (localized) (HPP);
 - By impurity introduction
(metal diffusion or deposition and RTA);
3. Laser crystallization (localized)

Depósito de capas de Si-a:H

¿Por qué PECVD?

- Porque permite:
- bajas temperaturas ($\sim 200\text{--}300\text{ }^{\circ}\text{C}$),
- grandes áreas,
- compatibilidad con vidrio,
- excelente uniformidad.

Eso hizo posible:

- TFTs para displays,
- paneles LCD,
- sensores grandes.

¿Por qué el material queda amorfo?

La temperatura es relativamente baja: $T \approx 200\text{ }^{\circ}\text{C}$

Los átomos:


- no tienen suficiente movilidad superficial
- para ordenarse cristalográficamente.

Entonces, quedan congelados en configuraciones desordenadas.

ESTRUCTURAS DE TFTs DE a-Si:H

1. POSICIÓN DEL GATE


(a) GATE INFERIOR
(Bottom-Gate)



(b) GATE SUPERIOR
(Top-Gate)




(c) GATE ESTAGGERED (DOBLE GATE)
(Staggered / Double-Gate)



2. TIPO DE CANAL

(a) MODO ACUMULACIÓN
(Normally-ON)

$V_G < 0$ (para n-TFT)
electrones acumulados
en la interfaz




Bandas de energía (acumulación)




(b) MODO INVERSIÓN
(Normally-OFF)

$V_G > V_{TH}$ (para n-TFT)
inversión y formación del canal



Bandas de energía (inversión)



3. FORMACIÓN DE CAPA n+ PARA LOS CONTACTOS (auto-alineada o no auto-alineada)

(a) SIN CAPA n+ (CONTACTOS DIRECTOS)




- Contactos Schottky.
- Mayor resistencia de contacto.
- Menor corriente ON.

(b) CON CAPA n+ (MEDIANTE IMPLANTACIÓN iónica)



- Implantación de P o As en regiones S/D.
- Reduce la barrera y la resistencia de contacto.
- Mejora la corriente ON y la linealidad.

(c) CAPA n+ AUTO-ALINEADA
(por implantación con máscara de compuerta)



Secuencia típica:

- 1 Deposición a-Si:H
- 2 Deposición dieléctrico de compuerta
- 3 Deposición y patrón de gate
- 4 Implantación n+ (P o As)
- 5 Activación térmica
- 6 Apertura de contactos S/D

a-Si:H (intrínseco)

n+ (tipo n altamente dopado)

SiO₂ (dieléctrico)


Metal / Polisilicio (Gate)

Metal (S/D)

Sustrato de vidrio

STAGGERED BOTTOM GATE TFT (ACCUMULATION-TYPE)

ESTRUCTURA DEL DISPOSITIVO (sección transversal)




CARACTERÍSTICAS PRINCIPALES

- El gate está en el lado opuesto a los contactos S/D.
- El canal se forma en la interfaz a-Si:H/SiNx cuando $V_G > 0$ (acumulación de electrones).
- La capa n+ nc-Si reduce la resistencia de contacto y forma contactos óhmicos con el a-Si:H.
- La pasivación de SiNx protege el canal de la humedad y reduce el efecto de estados en la superficie.

PASOS BÁSICOS DE FABRICACIÓN


1 Sustrato limpio

Limpieza del sustrato de vidrio o plástico.



2 Depósito de puerta (Cr)

Deposición de Cr por sputtering.




3 Depósito de dieléctrico (SiNx)

Deposición de SiNx por PECVD.



4 Depósito de a-Si:H (canal)

Deposición de a-Si:H intrínseco por PECVD.



5 Formación de capa n+

Implantación de P (o As) y activación térmica para formar regiones n+ (S/D).



6 Depósito de SiNx (pasivación)

Depósito de SiNx por PECVD como capa de pasivación.




7 Apertura de contactos (S/D)

Fotolitografía y grabado de SiNx para abrir ventanas sobre las regiones n+.




8 Depósito de metal (S/D)

Deposición de metal (Cr/Al/Cr o Mo/Al/Mo) por sputtering.




9 Patrón de metal (S/D)

Fotolitografía y grabado para definir los contactos Source y Drain.




10 (Opcional) Depósito de pasivación

Depósito adicional de SiNx (PECVD) para encapsulado.



11 TFT terminado

Estructura final del TFT staggered bottom gate (acumulación).



LEYENDA DE MATERIALES

- SiNx (pasivación/dieléctrico)
- Metal S/D (Cr/Al/Cr)
- n+ nc-Si (capa de contacto)
- a-Si:H (canal)
- Cr (puerta)
- Vidrio / Plástico (sustrato)


ESPEORES TÍPICOS

- SiNx (dieléctrico de puerta): 100 – 400 nm
- a-Si:H (canal): 100 – 350 nm
- n+ nc-Si (capa de contacto): 50 – 80 nm
- SiNx (pasivación): 100 – 300 nm

NOTAS IMPORTANTES

- El canal se forma por acumulación de electrones en la interfaz a-Si:H/SiNx cuando $V_G > 0$.
- La arquitectura staggered (gate abajo, S/D arriba) mejora el aislamiento del gate y reduce la capacitancia parásita.
- La capa n+ reduce la resistencia de contacto y mejora el rendimiento del TFT.


VISTA 3D ESQUEMÁTICA



FABRICACIÓN DE UN TFT DE α -Si:H (STACKED TOP GATE – ACUMULATION TYPE)


1 Sustrato limpio

Sustrato de vidrio limpio




2 Deposición de capa i (α -Si:H)

Deposición de Si intrínseco amorfo por PECVD




3 Formación de capa n^+

Implantación de P (o As) y activación térmica para formar las regiones n^+ (S/D)




4 Deposición de dieléctrico (SiO_2)

Deposición de SiO_2 por PECVD




5 Patrón de contactos S/D

Apertura de ventanas en el SiO_2 y limpieza




6 Deposición de metal S/D

Deposición de metal (Al, Mo, Ti, etc.) para contactos




7 Deposición y patrón de puerta

Deposición y patrón de metal de compuerta (Top Gate)




8 TFT terminado

Estructura final del TFT (stacked top gate, accumulation-type)




Espesores típicos

- Dieléctrico (SiO_2): 100 – 400 nm
- Capa i (α -Si:H): 100 – 350 nm
- Capa n^+ (Si- n^+): 50 – 80 nm



Vista 3D esquemática




Fabricación de TFTs de polisilicio a $T < 450\text{ }^{\circ}\text{C}$

ELA Laser crystallization (localized)


LTPS TFT fabrication

1 Depósito de a-Si:H




- Deposición de silicio amorfo hidrogenado (a-Si:H) por PECVD a baja temperatura ($< 250\text{ }^{\circ}\text{C}$).
- Capa buffer / bloqueo (SiO_2) sobre vidrio.

2 Cristalización láser (ELA) $\rightarrow$ poly-Si




- Cristalización láser excímero (ELA) de la capa a-Si:H para convertirla en polisilicio (poly-Si).
- Proceso localizado y de baja temperatura global ($< 450\text{ }^{\circ}\text{C}$).

3 Formación del aislante de puerta (SiO_2)




- Deposición de SiO_2 por PECVD como aislante de puerta.
- Espesor típico: $\sim 1000\text{ \AA}$ (100 nm).
- Temperatura: $< 400\text{ }^{\circ}\text{C}$.

4 Patrón de puerta (Gate) y dopaje LDD



- Fotolitografía y grabado para definir la puerta de polisilicio.
- Implantación iónica de dopantes (ej. P) a baja dosis para formar extensiones LDD (n^-).

5 Source/Drain y metalización




- Implantación de alta dosis (n^+) para formar regiones Source/Drain.
- Deposición de metal (Mo, Al, Cu) y patrón de contactos S/D.
- Relación típica $W/L = 20/7\text{ }(\mu\text{m}/\mu\text{m})$.

TÉCNICA DE CRISTALIZACIÓN LÁSER


Conventional ELA (Excimer Laser Annealing)

1 a-Si:H depositado




Capa de silicio amorfo hidrogenado depositada sobre sustrato (vidrio + B/L).

2 Irradiación láser excímero




Pulsos de láser ultravioleta (excímero) de alta energía funden la capa a-Si:H de manera localizada y superficial.

3 Recristalización



Al pasar el pulso, el Si fundido se solidifica rápidamente ($10^{-8} - 10^{-7}\text{ s}$) y recristaliza en forma de polisilicio (poly-Si) con tamaño de grano $\sim 0.1 - 1\text{ }\mu\text{m}$.

4 Superficie limpia + aislante de puerta



El residuo de fusión (Si fundido, partículas, Si amorfo remanente) se elimina (cleaning) para obtener una superficie limpia y luego se deposita el aislante de puerta (SiO_2).


Parámetros típicos del láser excímero

- Tipo de láser: XeCl excímero ($\lambda = 308\text{ nm}$)
- Duración del pulso: $20 - 40\text{ ns}$
- Energía por pulso: $200 - 500\text{ mJ/cm}^2$
- Fluencia (energía): $250 - 450\text{ mJ/cm}^2$
- Solapamiento entre pulsos: $60 - 90\%$
- Velocidad de escaneo: $10 - 100\text{ mm/s}$
- Ancho de línea (spot): $100 - 300\text{ }\mu\text{m}$
- Temperatura máxima del sustrato: $< 450\text{ }^{\circ}\text{C}$

Características del proceso ELA

- Cristalización localizada: solo se funde una capa delgada ($\sim 50 - 100\text{ nm}$).
- Bajo presupuesto térmico: el sustrato permanece frío ($\sim < 200\text{ }^{\circ}\text{C}$).
- Tamaño de grano típico: $0.1 - 1\text{ }\mu\text{m}$ (dependiendo de los parámetros).
- Alta uniformidad y excelente control de movilidad del poly-Si (LTPS).
- Compatible con sustratos de vidrio y plásticos ($T_g > 450\text{ }^{\circ}\text{C}$).


Sección transversal final del TFT LTPS



POLICRISTALIZACIÓN DE a-Si:H POR LASER (ELA)

ESQUEMA DEL SISTEMA LÁSER


- Haz del láser**
Pulso láser de alta energía (ej. excímero XeCl, $\lambda = 308$ nm).
- Ópticas de formación del haz**
Lentes y espejos para dirigir, expandir y enfocar el haz.
- Enfoque del haz**
El haz se enfoca en la superficie de la capa de a-Si:H.
- Barrido (escaneo)**
Movimiento relativo muestra-haz para cristalizar zonas localizadas (línea o área).



¿QUÉ OCURRE DURANTE LA IRRADIACIÓN?


- El pulso láser es absorbido en la superficie de la capa de a-Si:H.
- La temperatura en la superficie sube rápidamente por encima de la temperatura de fusión del Si (~1414 °C).
- Se funde una fina capa superficial (~50–100 nm).
- El calor se disipa hacia el sustrato (vidrio/vidrio borosilicato), que actúa como sumidero térmico.
- La región fundida se solidifica rápidamente (10^{-8} – 10^{-7} s) por enfriamiento ultra-rápido, creciendo en forma policristalina.
- La temperatura de la región cercana a la interfaz con el sustrato NO alcanza valores suficientes para fundir el sustrato.

PERFIL TÍPICO DE TEMPERATURA EN LA DIRECCIÓN DE ESPESOR



Objetivo: fundir solo la capa superficial del a-Si:H sin elevar la temperatura cercana al sustrato.

SECUENCIA DEL PROCESO DE POLICRISTALIZACIÓN POR LÁSER (ELA)



PARÁMETROS TÍPICOS DEL PROCESO ELA

Tipo de láser	XeCl excímero ($\lambda = 308$ nm)
Duración del pulso	20 – 40 ns
Fluencia (energía)	250 – 450 mJ/cm ²
Energía por pulso	200 – 500 mJ
Solapamiento entre pulsos	60 – 90 %
Velocidad de escaneo	10 – 100 mm/s
Ancho del canal fundido	~0.3 – 1.0 mm (típico)
$T_{\text{fusión}}(\text{Si})$	~ 1414 °C
Temperatura máx. del sustrato	< 450 °C

FACTORES QUE AFECTAN LA PROFUNDIDAD FUNDIDA

- Longitud de onda (λ): determina la profundidad de absorción (α^{-1}).
- Fluencia del láser: a mayor fluencia, mayor profundidad fundida.
- Duración del pulso: pulsos cortos → menos difusión térmica.
- Material de la capa y dopaje.
- Conductividad térmica del sustrato.


Profundidad óptica de absorción ($\delta = 1/\alpha$)

Para a-Si:H con láser XeCl (308 nm): $\delta \sim 50$ –100 nm
→ coincide con el espesor fundido típico.

VENTAJAS DE ELA (LTPS)

- ✓ Baja temperatura global (< 450 °C).
- ✓ Proceso localizado y selectivo.
- ✓ Alta movilidad de los TFTs ($\mu > 100$ cm²/Vs).
- ✓ Compatible con sustratos grandes (G6, G8).
- ✓ Permite integración CMOS parcial.


SECCIÓN TRANSVERSAL DE UN TFT LTPS (FINAL)



TÉCNICAS DE POLICRISTALIZACIÓN DEL SILICIO AMORFO (a-Si:H)

1. Solid Phase Crystallization (SPC)


Recristalización térmica en estado sólido



2. Inducing crystallization


Cristalización inducida

2a. By plasma (localized) – HPP




2b. By impurity introduction (metal diffusion or deposition and RTA)

Ejemplo: Metal-induced crystallization (Ni)





3. Laser crystallization (localized)

Cristalización láser (localizada)



Comparación esquemática



TFTs como drivers de displays

Una de las aplicaciones mas importantes de los TFTs es en los controladores de los display de cristal líquido LCD

Esta aplicación require:


- Procesos de fabricación de baja temperatura en areas grandes;
- Posibilidad de usar substrates flexibles;
- Tecnología de fabricación de bajo costo;

TFTs para esta aplicación: a-Si: TFTs, Poly-TFTs, **OTFTs**,

Para controlar OLEDs: poli-TFTs y **AOSTFTs**

TFTs as display driver

Circuito sencillo para el controlador de OLED con un bottom gate staggered OTFT.



El transistor $T2$ tiene que ser capaz de suministrar la I_{DS} requerida por el OLED.

OTFT as display driver

La I_{DS} requerida puede calcularse como [*]:

$$I_{DS} = J \cdot A_p = \left[\frac{\left(B \cdot \frac{f}{p} \right)}{\eta} \right] \cdot A_p$$

Dónde los valores típicos de los parámetros en el caso para un display de 200-ppi son:

- Pixel area $A_p = 127 \times 127 \mu\text{m}^2$;
- $B \sim 350 \text{ Cd/m}^2$;
- Eficiencia del OLED: $\eta = 6 \text{ Cd/A}$;
- Coeficiente de transmisión del polarizador $P=0.5$;
- Fracción de la luz (azul) que se requiere para producir la luz blanca; $f=0.2$;

Obteniendo:
 $J=23 \text{ mA/cm}^2$
 $I_{DS}=3.7 \mu\text{A}$

Esimando la movilidad del TFT, requerida para alcanzar esta corriente, en un rango de voltaje de operacion de $V_{GS}-V_T=10$ V será [*]:

$$\mu_{FET} = \frac{2 \cdot I_{DS}}{C_i \frac{W}{L} (V_{GS} - V_T)^2}$$

considerando $W/L=4$, $V_{GS}-V_T=10$ V y $C_i=5 \times 10^{-9}$ F/cm²

La movilidad mínima requerida será: $\mu_{FET} > 2$ cm²/Vs
Dejando un margen de seguridad: $\mu_{FET} > 5$ cm²/Vs

Material (Polymer Semiconductors)	μ [cm ² /Vs]	Ref
PCDTPT poly[4-(4,4-dihexadecyl-4H-cyclopenta[1,2-b:5,4-b']dithiophen-2-yl)- <i>alt</i> - [1,2,5] thiadiazolo[3,4-c]pyridine]	0.7-23.7	[1]
CDT-BTZ (Cyclopentadithiophene-benzothiadiazole)	0.3-3.3	[2]
PBTBT (poly (2,5-bis (3-alkylthiophene-2-yl) thieno [2, 3] thiophene	0.2-0.7	[3]
P3HT [poly (3-hexylthiophene)]	10 ⁻⁵ - 0.13	[7]

Material (Oxide semiconductors)	μ [cm ² /Vs]	Ref
Hafnium-Indium-Zinc-Oxides HIZO	>1; >10	[5]; [8]
Indium-Gallium-Zinc-Oxide s IGZO	>1; >10	[5]; [6,7]

- [1]. H-R Tseng, Adv. Mater. (2014), 26, 2993
- [2] H. N. Tsao, J. Am. Chem. Soc. (2011), 133, 2605
- [3]. I. McCulloch, et al., Nat. Mater. 5, 328 (2006)
- [4]. C.D. Dimitrakopoulos, et al., Synth. Met. 92, 47 (1998)
- [5]. A. Fortunato, et al., Adv. Mater. (2012), 24, 2945–2986
- [6] ..M. Nag, et al. , Journal of the SID 22/6, 2015.
- [7] .S.H. Cho, et al., IEEE TRAN ON ED, 62, (2015), 3653- 3657
- [8]. C-J. Kim APL 95, 252103 2009

Principales problemas:

a-Si:H:

- Baja movilidad

OTFTs:

- Baja movilidad
- Degradación en condiciones ambientales y a $T > 60\text{ }^{\circ}\text{C}$


ASOTFTs:

- Inestabilidad de V_T por estrés de voltaje y luz
(La variación de $V_T \rightarrow$ produce variación en la luz que emite el LED);

Fabricación de AOSTFTs



Sobre estructura, bandas de IGZO TFTs




En a-Si:H, la baja movilidad está asociada a la naturaleza propia del enlace químico de las moléculas del material (Fig. 1a).

En semiconductores covalentes como el Si, o a-Si:H, con enlaces tipo sp^3 , los caminos por los que se mueven los portadores al pasar de estructura cristalina a amorfa, Fig 1b, se alteran significativamente.


Al desaparecer la periodicidad en el posicionamiento de los átomos aparece una alta densidad de estados profundos y de cola y se reduce la movilidad de los portadores.

Sobre estructura, bandas de IGZO TFTs



Los óxidos metálicos semiconductores presentan estados localizados, pero también los portadores pueden moverse en la banda de conducción, en estados extensos o a través de pequeñas barreras, alcanzando $\mu_{\text{FET}} > 10 \text{ cm}^2 \text{ V/s}$.


La contribución del oxígeno con orbitales 2p es pequeña, mientras el solapamiento de los átomos de los metales con orbitales s (M-O-M), es muy grande.



Al pasar de estructura cristalina a amorfa la interacción entre los enlaces entre los átomos metálicos no se altera significativamente, manteniéndose un camino para el transporte de los portadores.

Sobre estructura, bandas de a-Si:H TFTs


Bandas de a.Si:H



- 1) El a.Si:H es intrínseco, pero tiene $E_F > E_g/2$ (tipo N) , producto de la asimetría de sus DOS aceptores ga y donores gd .
- 2) Valores de DOS dependen de tecnología.
 $E_{ta} \sim 25 \text{ meV}$ ($T_{ta} \sim 290\text{-}450 \text{ K}$);
 $g_{ota} > 2 \times 10^{20} \text{ cm}^{-3}/\text{eV}$
 $g_{otd} > 4 \times 10^{18} \text{ cm}^{-3}/\text{eV}$; $T_{td} > 1000 \text{ K}$
- 3) E_g óptico = 1.8 eV; E_g movilidad = 1.72 eV

Sobre estructura, bandas de IGZO TFTs

Bandas de a-IGZO [*]




- 1) La Ea de las barreras dentro de la BC, entre 40-120 eV con ancho entre 23 y 43 meV.
- 2) Hay nivel donar a -0.1 eV del mínimo de la banda de conducción (1), y dos niveles de energía a -0.2 eV y cerca de E_v ;
- 3) Valores de DOS dependen de tecnología.
 E_{ta} entre 13 y 150 meV ($T_{ta} = 150-1700 \text{ K}$);
 $N_{ta} < 10^{19} \text{ cm}^{-3}/\text{eV}$
 $N_{td} < 10^{16} \text{ cm}^{-3}/\text{eV}$; Puede despreciarse
- 4) La histéresis de las I-V la asocian a los niveles (1) y (2) entre 0.1-0.3 eV por debajo de CB si no hay TT.
- 5) E_g óptico = 3 eV; E_g movilidad = 3.2 eV
- 6) DOS (3) es localizada en la superficie N_{it} ;


Sobre estructura, bandas etc de IGZO TFTs

1. En el transporte de carga en el **c-IGZO** predomina la conducción por percolación dentro de la banda de conducción, a través de barreras que se forman cercanas al E_c , debidas a la distribución aleatoria de iones de Ga^{3+} and Zn^{2+} ions en el cristal.
2. Las barreras de potencial se superan cuando la concentración de carga $n_n > 3 \times 10^{18} \text{ cm}^{-3}$
3. La movilidad de Hall mobility sube con n_n , llegando a valores del orde de $10 \text{ cm}^2/\text{Vs}$.
4. Un comportamiento similar se observe en a-IGZO.
5. Es importante escoger un material con $n_n < 10^{14} \text{ cm}^{-3}$, para obtener I_{off} baja y con ello un I_{on}/I_{off} alto.
6. Los iones de Ga en el a-IGZO forman enlaces con oxígeno mas Fuertes que el Zn and In ions, lo que reduce la generación de carga por la formación de vacancias de oxígeno.

Sobre estructura, bandas etc de IGZO TFTs




Caminos a alta (i) y baja (ii) T



Estimado de DOS,
practicamente hay solo tails

Sobre estructura, bandas etc de IGZO TFTs



Film thicknesses

a-IGZO active layer : 30 nm

Y₂O₃ gate : 140 nm

ITO electrode : 40 nm

W/L = 200 μ m/50 μ m ITO (Sn:10%) como G,S,D, por PLD

Substrato: PET film de 200 μ m.

Contactos I dieléctricos definidos por lift-off.

dieléctrico; 140-nm de Y₂O₃ l con $k_i=16$ depositado por PLD

El a-IGZO se depositó por PLD usando un laser excimer de KrF y un blanco de InGaZnO₄ policristalino a T ambiente en $P_{O_2}=6$ Pa.

Obtuvieron; $E_g=3.0$ eV, por Tauc;

$\sigma(300K) < 10^{-5}$ S/cm

$N_n < 10^{14}$ cm⁻³ considerando $\mu_n=1$ cm²/Vs

Sobre estructura, bandas etc de IGZO TFTs

Otro ejemplo de Bottom-gate top contacts IGZO TFTs de la TNO.

The structure consisted of a Mo gate, defined by photolithography, on top of which (200 nm of Si_3N_4) or (a $\text{SiO}_2/\text{Si}_3\text{N}_4$ stack with 147 nm of EOT) were deposited by PECVD at 250 °C. IGZO layer was 12 nm thick deposited by RF sputtering at room temperature.

Si_3N_4 , also deposited by PECVD, was used as etch stopper layer, ESL.

Holes to reach from upper surface, G, D and S contacts were done by photolithography and wet etching.

Mo, used for D and S contacts, was patterned by photolithography.

A passivation layer of $\text{SiO}_2/\text{Si}_3\text{N}_4$ was deposited by PECDV and patterned. Finally, devices are annealed.

La temperatura de procesamiento llega a 400 °C en los TT

TFTs de óxidos semiconductores AOSTFTs

- Presentan propiedades eléctricas parecidas a los semiconductores inorgánicos con un procesamiento de fabricación similar al del Si, pero mucho menos costoso. Pueden fabricarse sobre sustratos flexibles y algunos materiales son biocompatibles.
- Sin embargo la movilidad es puede llegar a decenas, a veces cientos de cm^2/Vs y no se degradan al trabajar al ambiente.
- Entre sus aplicaciones reales están los drivers de OLEDs. Porqué?
- La DOS de volumen puede describirse con una sola dependencia exponencial, correspondiente a las colas.
- Los óxidos semiconductores tienen alta conductividad.

TFTs de óxidos semiconductores AOSTFTs

Métodos de depósito de los óxidos metálicos semiconductores:

- Pulse laser deposition (PLD)
- Magnetron sputtering
- Co-sputtering

Los blancos contienen mezclas de óxidos, InO/GaO/ZnO

También pueden usarse varios blancos al mismo tiempo

Método de depósito de los dieléctricos ($T < 400\text{ }^{\circ}\text{C}$):

- PECVD
- ALCVD

TFTs de óxidos semiconductores AOSTFTs

En el caso del magnetron sputtering:



- 1) La conductividad de la capa depende:
 - de la composición del blanco;
 - del gas utilizado (O_2 o Ar_2)
- 2) La velocidad de depósito depende de:
 - la distancia entre el blanco y la muestra;
 - de la densidad de potencia de RF.
- 3) La calidad de la interfaz D/S:
 - depende del gas durante el depósito
 - la distancia entre el blanco y la muestra;
 - de la densidad de potencia de RF;
 - del TT (T, t, gas y momento en que se realiza)

VER CON LUIS CARACTERÍSTICAS DE LA CAMARA NUESTRA

TFTs de óxidos semiconductores AOSTFTs

- 4) La calidad del contacto D y S con el semiconductor depende de:
 - trabajo de extracción del metal y su adherencia;
 - Del TT al que se someta;
- 5) El V_T depende de;
 - espesor y k_i del dieléctrico;
 - trabajo de extracción del metal de compuerta,
 - calidad de la interfaz D/S;
- 6) La estabilidad de los parámetros:
 - Calidad de la interfaz;
 - Calidad del dieléctrico y su interfaz;
 - Características de la DOS del semiconductor;
 - Pasivación de la interfaz superior del semiconductor;



AOSTFT bottom gate structures



Como el TFT o tiene uniones, en $V_{GS}=V_{FB}$, la I_{ds} depende de la NB.


El espesor de la capa activa debe ser < 40 nm para garantizar que para $V_{GS}=0$ la capa se empobrezca completamente y la I_{off} sea pequeña.

Staggered bottom gate AOSTFTs (Accumulation-type)




Transistor TFT en configuración BG a) con etch stopper layer (ESL) y b) con back channel etch (BCE).

Mo/HfO₂/HIZO/PMMA/Mo TFT en SEES




Staggered bottom gate AOSTFTs (Accumulation-type)

1. 100 nm de Mo (para ajuste de trabajo de extracción con el AOS) sobre 10 nm de Ti para adherencia al substrato;
2. Fitolitografía de metal de compuerta L1;




Staggered bottom gate AOSTFTs (Accumulation-type)

2. Depósito del dieléctrico activo 90-150 nm,
(HfO_2 , SiO_2 , Si_3N_4 o sus stacks)
(ALD at 100 °C, sputtering, PECVD);
4. Depósito de 12-40 nm de un semiconductor de
óxido metálico (AOS) para que se empobrezca
totalmente;
(IGZO, HIZO, etc),
(Sputtering, pulsed laser deposition (PLD))
5. TT a 200-400 °C ,30-60 min, O_2 o N_2 según
aguanten los materiales depositados previamente;
6. Fotolitografía para definir areas activas,
(semiconductor) **L2**





Staggered bottom gate AOSTFTs (Accumulation-type)

7. Abrir huecos a través del dieléctrico de compuerta para conectar el metal de D, S y G próximo a depositar con el metal de compuerta, (ataque RIE o húmedo) **L3**;





Mo/HfO₂/HIZO/PMMA/Mo TFT en SEES





Staggered bottom gate AOSTFTs (Accumulation-type)

8. Depositar dieléctrico de ESL y pasivación;
9. Litografía de capa ESL y pasivacion **L4**;



Staggered bottom gate AOSTFTs (Accumulation-type)


10. Depósito de metal de S y D y G, este último para llegar al metal de compuerta de abajo .
11. Litografía de S,G y D **L5**;
12. TT a 100 – 400 °C in N₂ for 20-60 min.




Staggered bottom gate AOSTFTs (Accumulation-type)


Fotolitografías:





- L1** Definición del metal de compuerta;
- L2** Definición del área de la capa semiconductor o región activa del semiconductor;
- L3** Apertura de vías a través del dieléctrico para tener acceso al contacto de la compuerta;
- L4** Definición de las áreas de la capa de PMMA usada como ESL y pasivación, incluyendo las vías a través del PMMA para llegar a la región del semiconductor para definir el largo y ancho del canal del transistor;
- L5** Definición de los contactos de drenador y fuente y contacto superior de los capacitores.



- PMMA-passivation layer
- Mo-contact
- HfO₂-oxide
- a-HIZO-semiconductor








Guía de Estudio

- 1) Buscar en el Brotherton algún ejemplo de secuencia de fabricación de AOSTFTs con IGZO, pero cuya T de procesamiento sea mayor de $200\text{ }^{\circ}\text{C}$. Que técnicas de depósito de IGZO y de dieléctrico utilizan.
- 2) También que use Si_3N_4 como dieléctrico, o stacks de $\text{SiO}_2/\text{Si}_3\text{N}_4$ y pensar que ventaja tendría el uso del stack y como se lograría un espesor equivalente de 120 nm , conociendo que la k_i del SiO_2 es 3.9 y la del Si_3N_4 es 7.
- 3) Como se calcula la SS y la Nit, (N_{ss}) y qué significan
- 4) Es lo mismo que la N_{ss} obtenido por CV?
- 5) Las curvas CV o IV barridas en ambos sentido dan histéresis, cual es la causa?
- 6) Concepto de dangling bonds (enlaces no saturados) y subthreshold slope

Tipos de inversores con TFTs de un solo tipo de conductividad (OTFTs, AOSTFTs)

Unipolar Logic (P-type or N-type transistor)



Complementary Logic

