

Câmpus Venâncio Aires

## Arquitetura e Organização de Computadores

Professor: Fernando Luís Herrmann

E-mail: fernandoherrmann@ifsul.edu.br



Tecnólogo em Análise e Desenvolvimento de Sistemas 2022

## Material de aula:

https://github.com/herrmannfl/tads-aoc-2022







### Arquitetura Didáticas

Arquitetura	Endereços	Dados	Instruções	Registradores
NEANDER	8 bits 256 bytes	8 bits	11 instruções (opcode: 4bits)	AC, PC, IR, Flags (N,Z) REM, RDM
AHMES	8 bits 256 bytes	8 bits	24 instruções Neander extendido	PC, IR, Flags (N, Z, C,, V) REM, RDM
RAMSES	8 bits	8 bits	Modos de endereçamento 4 modos x 16 instruções	PC, IR, RA, RB, RX, Flags (N,Z, C, V) REM, RDM
CESAR	16 bits 64 KBytes	16 bits	Inúmeras	R0 a R6 (uso geral) R7 (PC)

# Simulador Ramses








# Características gerais

- Largura de dados e de endereços de 8 bits
- Dados representados em complemento de dois
- 4 modos de endereçamento: direto, indireto, imediato e indexado
- 2 registradores de uso geral de 8 bits
- 1 registrador de índice de 8 bits
- 1 apontador de programa de 8 bits
- 1 registrador de estado com 3 códigos de condição: negativo, zero e carry

#### **Arquitetura Ramses**



### Conjunto de Instruções RAMSES

Código	Instrução	Operação						
0000	NOP	Nenhuma operação						
0001	STR r,end	Armazena registrador "r" no endereço "end" da memória						
0010	LDR r,end	Carrega o registrador "r" com o conteúdo do endereço "end" da memória						
0011	ADD r,end	Soma o conteúdo do endereço "end" da memória ao registrador "r"						
0100	OR r,end	Efetua operação lógica "OU" do conteúdo do endereço "end" da memória ao re	ʻr"					
0101	AND r,end	Efetua operação lógica "E" do conteúdo do endereço "end" da memória ao regi						
0110	NOT r	Inverte todos os bits do registrador "r"						
0111	SUB r,end	Subtrai o conteúdo do endereço "end" da memória ao registrador "r"						
1000	JMP end	Desvio incondicional para o endereço "end" da memória						
1001	JN end	Desvio condicional, se "N=1", para o endereço "end" da memória	Códigos	das i	instruçõe	S		
1010	JZ end	Desvio condicional, se "Z=1", para o endereço "end" da memória	NOP	0		JMP	128	end
1011	JC end	Desvio condicional, se "C=1", para o endereço "end" da memória	STR	16		JN		end
1100	JSR end	Desvio para subrotina no endereço "end" da memória	LDR ADD	32 48		JZ JC		end end
1101	NEG r	Troca o sinal do registrador "r"	OR	64		JSR		end
1110	SHR r	Desloca o registrador "r" um bit para a direita	AND	80		NEG	208	
1111	HLT	Para o ciclo de busca-decodificação-execução	NOT SUB	96 112	r rend	SHR	224 240	Γ
	1		300	114	i ciiu	1121	210	

Modo::

0: Dir: In

1: Ind: n,l

2: Imd: #n

3: ldx: n,X

Registrador:

2: X

