**第一章 计算机系统结构的基础知识**

**一、系统结构的相关概念**

* **计算机系统的层次结构**

第0层：硬件

第1层：微程序（固件）


第2层：机器语言机器


第3层：操作系统机器

第4层：汇编语言机器

第5层：高级语言机器

第6层：应用语言机器





* **计算机系统结构基本概念(广义机器、透明性、编译)**

广义机器定义：执行和存储程序的算法和数据结构的集合体。

**翻译**：转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后在低一级机器上运行，实现程序的功能。

特点: 速度快, 占用的存储空间较大（ L4级以上）。


**解释：**把高一级机器上程序的每一条语句，转换为低一级机器上的一段等效程序并执行。执行完后，去高一级机器再取下一条语句或指令解释执行，直到解释执行完整个程序 。


特点: 速度慢, 占用的存储空间较小（ L3级以下）


**透明性**：在计算机技术中，一种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。通常，低层机器的属性对高层机器程序员往往是透明的。


一般在一个计算机系统中，底层机器的属性对于高层机器的程序员来说是透明的。

* **计算机系统结构、组织和实现的定义**









**计算机组成的设计任务**

* 数据通路：数据总线的宽度
* 专用部件设置：乘除法部件、浮点运算部件等
* 各种操作对部件的共享程度
* 功能部件的并行度：控制和处理的顺序方式、流水方式和分布处理方式
* 控制机构的组成方式：硬接线控制、微程序控制；单处理机、多理机或功能分布处理
* 缓冲和排队：缓冲技术用于平衡各部件之间的速度差异；排队技术用于安排等待处理事件的顺序关系，如随机、队列、堆栈等
* 容错技术：提高系统的可信性、可靠性、可用性。
* 预测和评估：优化性能

**计算机实现的设计内容**

–专用芯片（ASIC）的设计

–处理机、Cache和主存的物理结构

–器件、模块、插件和底板的逻辑划分和连接

–信号传输

–电源与冷却

–微组装和整机组装技术

重点

–VLSI器件的设计、测试与验证

–微组装技术

实例：

1. 机器指令集的确定——计算机体系结构。

② 指令实现方式，如取指令、取操作数、运算、送结果等具体操作及其排序方式——

计算机组成


③ 实现指令集中所有指令功能的具体电路、器件的设计、装配技术——计算机实现

1. 确定是否有乘法指令——属计算机体系结构

② 乘法指令是用专门的乘法器实现，还是经加法器用重复的相加和右移操作来实现——属计算机组成。

③ 乘法器、加法器的物理实现，如器件的选定(器件集成度、类型、数量、价格)及所用微组装技术等——计算机实现

* **计算机系统分类方法\ Flynn 分类法**




按指令流和数据流的组织方式分类(1966年）

–单指令流单数据流（SISD）计算机系统

–单指令流多数据流（SIMD）计算机系统

–多指令流单数据流（MISD）计算机系统

–多指令流多数据流（MIMD）计算机系统



**Handler**根据并行度和流水线提出了另一种分类法。 把计算机硬件结构分成三个层次

处理控制器PCU

算术逻辑部件ALU(或运算部件PE)

运算部件所包含的位级电路BLC

分别考虑各层并行度和流水处理程度，将计算机用3对整数表示：

T(体系型号)=〈k×k′,d×d′,w×w′〉

－k  ——处理控制器PCU的数目；

－k′——可组成流水线的控制部件的P数目；

－ d  ——每个PCU所控制的ALU(或PE)数目；

－  d′——可组成流水线的ALU部件的数目；

－ w  ——ALU或PE的字长；

－ w′——在所有ALU或一个PE中的流水段数目。

【例】 CDC6600计算机体系有1个CPU，它的运算器ALU有10个功能部件，所有的功能部件可连成一条流水线，字长60位。则CDC6600体系可描述为:

T(CDC6600)=T〈1,1×10,60〉

【例】 CRAY-1计算机有1个CPU，12个相当于ALU或PE的处理部件，最多可以实现8级流水线。字长为64位，可以实现1～14位流水线处理。所以CRAY-1的体系结构可表示为:

T(CRAY-1)=〈1，12×8,64×(1～14)〉

注意:如1对参数的第二个元素值为1，则省略不写。

**冯氏分类法**：用最大并行度对计算机分类

最大并行度Pm定义：在单位时间内能够处理的最大的二进制位数。

用最大并行度对计算机进行分类，得出4种不同的计算机结构：

１字串位串WSBS(Word Serial and Bit Serial) n＝m＝1。

纯串行处理机

2 字串位并WSBP(Word Serial and Bit Parallel) n＝1,m＞1

传统单处理机

３字并位串WPBS(Word Parallel and Bit Serial) n＞1,m＝1。

同时处理多个字的 同一位。

4 字并位并WPBP(Word Parallel and Bit Parallel) n，m＞1。

同时处理多个字的 多个位。

**二、基本原理和性能公式**


* **大概率事件优先**

大概率事件优先原理（经常性事件原则）: 优先加速使用频率高的部件。

对大概率事件 (经常性事件)，赋予优先处理权和资源使用权，能获得明显的系统性能。

优先是指分配更多的资源、达到更高的性能或者分配更多的电能等。

* **Amdahl定律**



加速比依赖于两个因素

**可改进比例（Fe）：**在改进前的系统中，可改进部分的执行时间在总的执行时间中所占的比例。

它总是小于等于1。


例如：一个需运行60秒的程序中有20秒的运算可以加速，那么这个比例就是20/60。

**部件加速比（Se） ：**可改进部分(改进以后)性能提高的倍数。即改进前所需的执行时间与改进后执行时间的比。

一般情况下部件加速比是大于1的。

例如：若系统改进后，可改进部分的执行时间是2秒，

而改进前其执行时间为5秒，则部件加速比为5/2。



* **程序的局部性原理**

程序执行时所访问的存储器地址分布不是随机的。

常用的一个经验规则

程序执行时间的90%都是在执行程序中10%的代码。

程序的时间局部性

程序即将用到的信息很可能就是目前正在使用的信息。

程序的空间局部

程序即将用到的信息很可能与目前正在使用的信息在空间上相邻或者临近。

* **CPU性能计算**
* **加速比公式应用**

**拓展的 Amdahl公式：**



**三、性能评价标准**

* **性能指标（CPU时间， CPI， MIPS,MFLOPS)**

执行一个程序所需的CPU时间

**CPU时间 = 执行程序所需的时钟周期数×时钟周期时间**

其中：时钟周期时间t(ns)是系统率时钟频率f (MHz)的倒数。即

t=1/f

指令的平均时钟周期数CPI （Cycles Per Instruction）

**CPI = 执行程序所需的时钟周期数／IC**

IC：所执行的指令条数

程序执行的CPU时间可以写成

CPU时间 = IC ×CPI × t

**每秒（百万条）指令数MIPS(million instrctions per second)**

**MIPS=IN/(TE×1000000)**

**=IN/(IN×CPI×t×1000000)**

**=f/(CPI×1000000）**

**IN----程序的指令总数，TE--- 执行程序的时间，t为时钟周期，f为频率，CPI ----程序中指令的平均时钟周期数。**

**每秒（百万次）浮点运算MFLOPS(million floating point operations per second)**

**三个评判标准：**

1. **总执行时间**
2. **调和平均值**
3. **几何平均值**