		Tipo de Prova Exame da época normal	Data 24-06-2021
P.PORTO	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas

Observações

- Responda ao teste apenas com caneta azul ou preta.
- Preencha todo o cabeçalho da(s) folha(s) de teste: nome completo do estudante, número do estudante, data da realização da prova de avaliação, nome da unidade curricular e nome do curso de licenciatura.
 - Coloque ém cima da mesa onde irão realizar a prova de avaliação o seu cartão de estudante ou outro cartão que os identifique.
- Coloque em cima da mesa para a realização da prova de avaliação, salvo indicação em contrário pelo docente, apenas os seguintes materiais, caneta, lápis, borracha. Todo o restante material deverá ser colocado debaixo da mesa.
- Não deverão sair da sala de exame sem terem assinado a folha de presenças no caso de um exame final ou de passar o cartão de estudante na máquina de registo de presenças no caso de um momento de avaliação que não exame final.
- Só podem sair da sala ao fim de 30 minutos depois do início da prova.
- · Caso queira desistir deverá escrever na folha de exame "Desisto" e colocar por baixo a sua assinatura.
- Apresente a resolução desta prova apenas na(s) folha(s) fornecida(s) para esse fim.
- · Justifique convenientemente todas as respostas.
- Se necessitar de mais folhas de teste ou mais folhas de rascunho deverá solicitar as mesmas ao docente.
- Quando solicitar uma nova folha de teste não deverá esquecer-se de no cabeçalho atualizar o número de folhas de teste. Cada folha de teste é constituída por quatro páginas, assim o número de folhas é 1/1. Caso o estudante solicite nova folha de teste o número de folhas a indicar na primeira folha será 1/2 e na segunda folha 2/2. Para não haver engano na contagem este parâmetro do cabeçalho deve apenas ser preenchido aquando da conclusão da prova de avaliação.
- Não é permitido o uso de qualquer dispositivo eletrónico, tais como por exemplo, máquina de calcular, salvo indicação em contrário, dada pelo docente responsável da unidade curricular.
- Não é permitido o uso de qualquer documentação além da indicada/fornecida pelo docente.
- Na altura da entrega da prova pelo estudante, este deve entregar tudo o que lhe foi entregue pelo docente, folha de teste, folha de rascunho, enunciado, folhas de apoio, etc.
- 1. A representação do número decimal 5₍₁₀₎ em binário é:
 - a) 00101₍₁₀₎
 - b) 00101₍₂₎
 - c) 00111₍₂₎
 - d) Nenhuma das anteriores
- 2. O código BCD excesso 3 é um código que:
 - a) Utiliza as 3 primeiras e as 3 últimas combinações das 16 primeiras combinações do código binário
 - b) Não utiliza as 3 primeiras nem as 3 últimas combinações das 16 primeiras combinações do código binário
 - c) Utiliza as 5 primeiras combinações e as 5 últimas combinações das 16 primeiras combinações do código binário
 - d) Nenhuma das anteriores
- 3. No código de Hamming não existe erro na informação quando o valor das funções C1, C2 e C3 são:
 - a) C1 = 1, C2 = 1 e C3 = 1
 - b) C1 = 0, C2 = 0 e C3 = 0
 - c) C1 = 1, C2 = 0 e C3 = 1
 - d) Nenhuma das anteriores
- 4. Num multiplexer a relação entre entradas de informação e entradas de controlo é dada por:
 - a) Número de entradas de informação é igual a 2^{n.º de entradas de controlo}
 - b) Número de entradas de informação é maior que 2^{n,º} de entradas de controlo
 - c) Número de entradas de informação é menor que 2^{n,º de entradas de controlo}
 - d) Nenhuma das anteriores
- 5. A arquitetura de um computador corresponde:
 - a) À forma como a arquitetura é implementada
 - b) À forma como o sistema é visto pelo programador de assembly
 - c) À forma como os componentes são dispostos no sistema
 - d) Nenhuma das anteriores

ESTG-PR05-Mod013V2 Página 1 de10

		Tipo de Prova Exame da época normal	Data 24-06-2021
P.PORTO	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas


- 6. A unidade de controlo:
 - a) Armazena dados temporariamente
 - b) Busca instruções na memória e controla o fluxo de dados entre a ALU e a memória
 - c) Realiza as operações matemáticas e lógicas
 - d) Nenhuma das anteriores
- 7. A comunicação entre a unidade de controlo e a unidade de processamento é executada através:
 - a) Das palavras de estado
 - b) Das palavras de controlo
 - c) Dos bits de estado
 - d) Nenhuma das anteriores
- 8. Uma interrupção externa é:
 - a) Gerada por um dispositivo I/O
 - b) Gerada por um programa
 - c) Gerada aleatoriamente por um dispositivo de Input
 - d) Nenhuma das anteriores
- 9. Uma das técnicas usadas no tratamento de múltiplas interrupções é denominado por disable do mecanismo de interrupções e consiste:
 - a) No tratamento sequencial de interrupções
 - b) Na atribuição de prioridades às interrupções
 - c) No não tratamento de qualquer interrupção
 - d) Nenhuma das anteriores
- 10. Num barramento multiplexado:
 - a) Existem fios condutores para dados e endereços em separado
 - b) Os mesmos fios condutores são usados para endereços ou dados
 - c) Existem fios condutores para registos que são usados para comunicarem endereços
 - d) Nenhuma das anteriores
- 11. Nos barramentos que utilizam temporização síncrona:
 - a) Todos os eventos são controlados pelo sinal de relógio
 - b) Todos os eventos ocorrem e dependem da ocorrência de outros eventos
 - c) Todos os eventos são controlados pelo sinal de relógio e dependem da ocorrência de outros eventos
 - d) Nenhuma das anteriores
- 12. A memória externa é:
 - a) Diretamente acessível pelo processador
 - b) Acessível ao processador através de controladores I/O
 - c) Inacessível pelo processador
 - d) Nenhuma das anteriores
- 13. Numa memória, o tempo de ciclo representa:
 - a) A velocidade a que os dados são transmitidos de ou para a memória
 - b) O tempo para aceder a uma posição de memória
 - c) O tempo de acesso, mais o tempo necessário até que um segundo endereço possa ser acedido

d) Nenhuma das anteriores

ESTG-PR05-Mod013V2 Página 2 de10

DE TECNO		Tipo de Prova Exame da época normal	Data 24-06-2021
	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas

- 14. Nas memórias cache que usam mapeamento associativo por conjuntos:
 - a) Cada bloco da memória principal é mapeado numa única linha da cache
 - b) Um bloco da memória principal pode ser mapeado em qualquer linha da cache
 - c) Um bloco da memória principal é mapeado em qualquer linha de um determinado conjunto
 - d) Nenhuma das anteriores
- 15. Converta o seguinte número 100₍₁₀₎ para a base 2.
- 16. Projete a seguinte função lógica, $F = X.Z + \bar{X}.Z$, utilizando um descodificador. Utilize a seguinte ordem para as variáveis, X e Z.
- 17. Implemente a seguinte função lógica, $F = X.Y.Z + \bar{X}.Z$, utilizando um multiplexer de 4 canais de entrada de informação. Caso necessite utilize a seguinte ordem para as variáveis, X, Y e Z. Se necessitar de descartar alguma variável, descarte a variável X.
- 18. Construa, o diagrama temporal do seguinte circuito sequencial assíncrono, de acordo com os sinais de entrada da figura.



- 19. Adicione o conteúdo de duas posições de memória consecutivas (1040H e 1041H) e guarde o resultado na posição de memória sequinte (1042H).
- 20. Elabore um programa que carregue os números E2H e 58H nos registos B e C, respetivamente. Guarde o número A2H na posição de memória 1065H, usando o par de registos HL como apontador da memória. Realize a subtração entre E2H 58H. Ache o complemento do resultado da subtração obtida anteriormente, e some esse valor com o número A2H contido na posição de memória 1065H. Finalmente guarde o resultado na posição de memória 1066H.
- 21. Elabore um programa que adicione dois números de 16 bits colocados cada um em duas posições sucessivas de memória (1040H e 1042H), sabendo que o byte mais significativo está na posição de memória com endereço superior. Guarde o resultado nas duas posições de memória sequintes.

ESTG-PR05-Mod013V2 Página 3 de10

	Tipo de Prova Exame da época normal	Data 24-06-2021	
COLA PERIOR TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00	
 E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores		Duração 02:00 horas

Cotação:

- 1. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 2. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 3. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 4. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 5. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 6. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 7. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 8. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 9. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 10. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 11. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 12. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 13. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 14. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 15. 0.5 valores
- 16. 1 valor
- 17. 1 valor
- 18. 1 valor
- 19. 0.5 valores
- 20. 1 valor
- 21. 1 valor

Instruções do microprocessador da INTEL 8085

Nomenclatura:

LEGENDA

pr	Par de registos: HL, BC, DE, SP, PC
reg	Registo: A, B, C, D, E, H, L
М	Posição de memória

ESTG-PR05-Mod013V2 Página 4 de10

		Tipo de Prova Exame da época normal	Data 24-06-2021
P.PORTO SUP	COLA PERIOR TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
	ESTÃO .	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas

addr	Endereço de 16 bits de uma posição de memória
×	O bit do registo de flags é afetado
byte	Constante, ou expressão lógica/aritmética que representa um dado de 8 bits
double	Constante, ou expressão lógica/aritmética que representa um dado de 16 bits
[]	Conteúdo do que se encontra dentro de parênteses retos
[[1]	Conteúdo do conteúdo do que se encontra dentro de parênteses retos
CS	Flag de carry
label	Endereço de uma posição de memória
port	Endereço de um dispositivo I/O

Grupo de transferência de dados

INSTRUÇÃO	OPERANDOS	STATUS DO REGISTO DE FLAGS			ISTO DI	E	OPERAÇÃO REALIZADA		
		CS	AC		S	Р			
LDAX	pr						[A] \leftarrow [[pr]] Load A using implied addressing by BC (pr=B) or DE (pr=D)		
STAX	pr						[[pr]] ← [A] Store A using implied addressing by BC (pr=B) or DE (pr=D)		
MOV	r,M						[r] ← [[HL]] Load any register using implied addressing by HL		
MOV	М,г						$ [[HL]] \leftarrow [r] $ Store any register using implied addressing by HL		
LDA	addr						[A] ← [addr] Load A using direct addressing		
STA	addr						[addr] ← [A] Store A using direct addressing		
LHLD	addr						[L] ← [addr] and [H] ← [addr+1] Load H and L registers using direct addressing		
SHLD	addr						[addr] ← [L] and [addr+1] ← [H] Store H and L registers using direct addressing		
MOV	r,r						[r] ← [r] Move any register to any register		
XCHG							[D] ← → [H] and [E] ← → [L] Exchange DE with HL		
SPHL							[HL] ← [SP] Move HL to SP		
LXI	pr,double						[pr] ← double Load 16 bits immediate data into BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)		

ESTG-PR05-Mod013V2 Página 5 de10

	Tipo de Prova Exame da época normal	Data 24-06-2021
P.PORTO ESCOLA SUPERIOR DE TECNO	Curso Licenciatura em Engenharia Informática / Licenciatura em Si em Redes de Computadores	Hora 10:00
E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas

MVI	M,byte	[[HL]] ← byte Load 8 bit immediate data into memory location with implied addressing by HL
MVI	r,byte	[r] ← byte Load 8 bit immediate data into any register

Grupo aritmético, lógico e de rotação

INSTRUÇÃO	OPERANDOS	STATUS DO REGISTO DE FLAGS			IST0	DE	OPERAÇÃO REALIZADA		
		CS	AC	Z	S	Р			
ADD	М	Х	Х	Х	Х	Х	[A] \leftarrow [A] + [[HL]] Add register A with implied addressing by HL and store the result in register A		
ADC	М	Х	X	Х	Χ	Х	[A] \leftarrow [A] + [[HL]] + [CS] Add register A with carry with implied addressing by HL and store the result in register A		
SUB	М	Х	X	Х	X	Х	$[A] \leftarrow [A] - [[HL]]$ Subtract register A with implied addressing by HL and store the result in register A		
SBB	М	X	X	Х	X	Х	[A] [A] - [[HL]] - [CS] Subtract register A with carry with implied addressing by HL and store the result in register A		
ANA	М	0	1	Χ	Х	X	[A] ← [A] AND [[HL]] AND between register A with implied addressing by HL and store the result in register A		
XRA	М	0	0	X	Χ	X	[A] \leftarrow [A] XOR [[HL]] Exclusive-OR between register A with implied addressing by HL and store the result in register A		
ORA	М	0	0	Х	Х	X	[A] ← [A] OR [[HL]] OR between register A with implied addressing by HL and store the result in register A		
CMP	M	X	X	X	X	X	CAN THE INTERPRETATION OF THE PROPERTY OF THE		
INR	М	Х	Х	Х	X	Х	[[HL]] ← [[HL]] +1 Increment memory		
DCR	М	X	X	X	Χ	X	[[HL]] ← [[HL]] -1 Decrement memory		
ADI	byte	Х	Х	Х	Х	Х	[A] ← [A] + byte Add register A with 8 bit immediate data and store the result in register A		
ACI	byte	X	Χ	X	Χ	X	[A] \leftarrow [A] + byte + [CS] Add register A with 8 bit immediate data with carry and store the result in register A		
SUI	byte	Х	Х	Х	Х	Х	[A] ← [A] – byte Subtract register A with 8 bit immediate data and store the result in register A		
SBI	byte	X	X	Х	X	Х	[A] ← [A] - byte - [CS] Subtract register A with 8 bit immediate data with carry and store the result in register A		
ANI	byte	0	1	Х	X	Х	[A] ← [A] AND byte AND between register A with 8 bit immediate data and store the result in register A		
XRI	byte	0	0	Х	X	Х	[A] [A] XOR byte Exclusive-OR between register A with 8 bit immediate data and store the result in register A		
ORI	byte	0	0	X	X	X	[A] ← [A] OR byte OR between register A with 8 bit immediate data and store the result in register A		

ESTG-PR05-Mod013V2 Página 6 de10

		Tipo de Prova Exame da época normal Ano letivo 2020/						Data 24-06-2021	
P. PO F	RTO	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licencia em Rec				ria Informática / Licenciatura em Seg res	urança Informática	Hora 10:00
		E GESTÃO	Unidad Sistem				Duração 02:00 horas		
CPI	byte	X	X	Х	X	X	[A] – byte Compare register A with 8 bit imme If register A < byte than the carry flat If register A = byte than the zero flag If register A > byte than the carry and	g is set (1) j is set (1)	t (O)
ADD	r	×	Х	Х	X	Χ	[A] \leftarrow [A] + [r] Add register A with any register and	_	
ADC	r	X	X	Χ	Χ	Χ	[A] \leftarrow [A] + [r] + [CS] Add register A with any register with	n carry and store the	result in register A
SUB	r	Х	Х	Х	X	Х	[A] ← [A] – [r] Subtract register A with any register	r and store the result	in register A
SBB	r	X	Х	Χ	X	Χ	[A] ← [A] – [r] – [CS] Subtract register A with any register	r with carry and store	e the result in register A
ANA	r	0	1	Х	Х	Х	[A] ← [A] AND [r] AND between register A with any re	gister and store the	result in register A
XRA	r	0	0	Х	Х	Χ	[A] ← [A] XOR [r] Exclusive-OR between register A w	ith any register and s	store the result in register
ORA	r	0	0	Х	Х	Х	A [A] ← [A] OR [r] OR between register A with any regi	ister and store the re	sult in register A
CMP	r	X	X	X	Х	X	[A] – [r] Compare register A with any register If register A < r than the carry flag is If register A = r than the zero flag is S	set (1) set (1)	
INR	r		Х	Х	X	Χ	If register A > r than the carry and ze $[r] \leftarrow [r] + 1$ Increment any register	iro nays are reset (0)	
DCR	r		Х	Χ	Х	Χ	[r] ← [r] – 1 Decrement any register		
CMA							[A] \leftarrow [\bar{A}] Complement register A		
DAA		X	X	X	X	X	The contents of the accumulator arr binary coded decimal (BCD) digits. This is the only instruction that uses BCD conversion, and the conversior If the value of the low-order 4-bits in flag is set (1), the instruction adds 6 t If the value of the high-order 4-bits Carry flag (CS) is set (1), the instruction	s the auxiliary flag (AC n procedure is descril n the accumulator is to the low-order four in the accumulator is	c) to perform the binary to bed below. greater than 9 or if AC bits. greater than 9 or if the
RLC		×					Each binary bit of the register accur Bit D7 is placed in the position of D0 The carry flag (CS) is modified accor	nulator is rotated left as well as in the Car	by one position. ry flag.
							MSB D7 D6	D5 D4 D3	LSB D2 D1 D0
RRC		Х					Each binary bit of the register acumn Bit D0 is placed in the position of D7 The carry flag (CS) is modified accor Carry MSB x D7—D6—	as well as in the Car ding to bit DO. Register acumu	ry flag.
RAL		Х					Each binary bit of the register acum the carry flag.	ulator is rotated left b	by one position trought

ESTG-PR05-Mod013V2 Página 7 de10

		Tipo de Prova Exame da época normal	Ano letivo 2020/2021	Data 24-06-2021
P.PORTO	ESCOLA SUPERIOR DE TECNOLOGIA E GESTÃO	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00	
		Unidade Curricular Sistemas digitais e arquitetura de computadores		Duração 02:00 horas

Bit D_7 is placed in the carry flag, and the carry flag is placed in the least significant position D_0 . . The carry flag (CS) is modified according to bit D7. LSB D7 D6 D5 D4 D3 D2 D1 D0 RAR Each binary bit of the register acumulator is rotated right by one position trought the carry flag. Bit D_0 is placed in the carry flag, and the carry flag is placed in the least significant position D₇. The carry flag (CS) is modified according to bit D0. MSB LSB D7 D6 D5 D4 D3 D2 D1 D0 DAD [HL] ← [HL] + [pr] pr Add HL to a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the result in HL INX [pr] ← [pr] + 1 pr Increment register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the result in a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) DCX pr Decrement register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the

result in a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)

Grupo de controlo e de salto

INSTRUÇÃO	OPERANDOS	STATUS DO REGISTO DE FLAGS			OPERAÇÃO REALIZADA		
JMP	label	CS	AC	Z	S	Р	[PC] ← label Jump to instruction at address label
PCHL							[PC] ← [HL] Jump to instruction at address contained in HL
CALL	label						[[SP]] ← [PC], [PC] ← label, [SP] ← [SP] − 2 Jump to subrotine starting at address label
CC	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] $-$ 2 Jump to subrotine starting at address label if the carry flag (CS) equal to 1
CNC	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] $-$ 2 Jump to subrotine starting at address label if the carry flag (CS) equal to 0
CZ	label						[[SP]] ← [PC], [PC] ← label, [SP] ← [SP] − 2 Jump to subrotine starting at address label if the zero flag (Z) equal to 1
CNZ	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] -2 Jump to subrotine starting at address label if the zero flag (Z) equal to 0
СР	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] $-$ 2 Jump to subrotine starting at address label if the sign flag (S) equal to 0
CM	label						[[SP]] ← [PC], [PC] ← label, [SP] ← [SP] − 2 Jump to subrotine starting at address label if the sign flag (S) equal to 1
CPE	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] $-$ 2 Jump to subrotine starting at address label if the parity flag (P) equal to 1
CP0	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] -2 Jump to subrotine starting at address label if the parity flag (P) equal to 0

ESTG-PR05-Mod013V2 Página 8 de10

		Tipo de Prova Exame da época norma	al	Ano letivo 2020/2021	Data 24-06-2021
P.POR	ESCOLA SUPERIOR DE TECNOL	om Podos do Computa	haria Informática / Licenciatura em Se dores	egurança Informática	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arqu	uitetura de computadores		Duração 02:00 horas
RET			[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine		
RC			[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the carry fl	lag (CS) equal to 1	
RNC			[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the carry fl	ag (CS) equal to 0	
RZ			[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the zero fla	ag (Z) equal to 1	
RNZ			[PC] \leftarrow [[SP]], [SP] \leftarrow [SP] + 2 Return from subrotine if the zero fla	ag (Z) equal to 0	
RM			[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the sign fla	ng (S) equal to 0	
RP			[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the sign fla	ng (S) equal to 1	
RPE			[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the parity f	lag (P) equal to 1	
RPO			[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the parity f	flag (P) equal to 0	
JC	label		[PC] ← label Jump to instruction at address labe	l if the carry flag (CS) e	qual to 1
JNC	label		[PC] ← label Jump to instruction at address labe	l if the carry flag (CS) e	qual to 0
JZ	label		[PC] ← label Jump to instruction at address labe	l if the zero flag (Z) equ	al to 1
JNZ	label		[PC] ← label Jump to instruction at address label	l if the zero flag (Z) equ	nal to 0
JP	label		[PC] ← label Jump to instruction at address labe	l if the sign flag (S) equ	al to 0
JM	label		[PC] ← label Jump to instruction at address labe	l if the sign flag (S) equ	al to 1
JPE	label		[PC] ← label Jump to instruction at address label	l if the parity flag (P) eq	jual to 1
JP0	label		[PC] ← label Jump to instruction at address label	l if the parity flag (P) eq	jual to 0
RST	n		The RST instruction is equivalent to locations depending upon the number conjunction with interrupts and insecan be used as software instruction to one of the eight locations. The address RST 0 0000H RST 1 0008H RST 2 0010H RST 3 0018H RST 4 0020H RST 4 0020H RST 5 0028H RST 5 0030H RST 7 0038H	oer. The instructions ar erted using external ha ns in a program to tran	re generally used in ardware. However these

Ano letivo

Data

Tipo de Prova

Grupo de controlo do CPU, I/O e da Pilha

ESTG-PR05-Mod013V2 Página 9 de10

		Tipo de Prova Exame da época normal	Data 24-06-2021
P.PORTO SUI	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	

INSTRUÇÃO	OPERANDOS	STATUS DO REGISTO DE FLAGS			OPERAÇÃO REALIZADA		
IN	port	CS	AC	Z	S	Р	[A] ← [port] Input to register acumulator (A) from I/O port
OUT	port						[port] ← [A] Ouput from register acumulator (A) to I/O port
PUSH	pr						[[SP]] ← [pr], [SP] ← [SP] − 2 Push register pair BC (pr=B), DE (pr =D), H (pr=HL), PSW (pr=PSW) contentes onto stack
POP	pr						[pr] \leftarrow [[SP]], [SP] \leftarrow [SP] + 2 Pop stack into register pair BC (pr=B), DE (pr=D), H (pr=HL), PSW (pr=PSW)
XTHL							[HL] ← [[SP]] Exchange HL with top of stack
El							Enable interrupts following execution of next instruction
DI							Disable interrupts
SIM							Set interrupt mask
RIM							Read interrupt mask
NOP							[PC] ← [PC] +1 No operation but program counter (PC) is incremented
HLT							HALT Stop CPU operation

ESTG-PR05-Mod013V2 Página 10 de10