P.PORTO  ESCOLA SUPERIOR DE TECNOLOGIA E GESTÃO	Tipo de Prova Teste 2	Data 21-05-2019	
	JPERIOR	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 11:00
		Unidade Curricular Sistemas digitais e arquitetura de computadores	

#### Observações

- Responda ao teste apenas com caneta azul ou preta.
- Preencha todo o cabeçalho da(s) folha(s) de teste: nome completo do estudante, número do estudante, data da realização da prova de avaliação, nome da unidade curricular e nome do curso de licenciatura.
  - Coloque em cima da mesa onde irão realizar a prova de avaliação o seu cartão de estudante ou outro cartão que os identifique.
- Coloque em cima da mesa para a realização da prova de avaliação, salvo indicação em contrário pelo docente, apenas os seguintes materiais, caneta, lápis, borracha. Todo o restante material deverá ser colocado debaixo da mesa.
- Não deverão sair da sala de exame sem terem assinado a folha de presenças no caso de um exame final ou de passar o cartão de estudante na máquina de registo de presenças no caso de um momento de avaliação que não exame final.
  - Só podem sair da sala ao fim de 30 minutos depois do início da prova.
- · Caso queira desistir deverá escrever na folha de exame "Desisto" e colocar por baixo a sua assinatura.
  - Apresente a resolução desta prova apenas na(s) folha(s) fornecida(s) para esse fim.
- Justifique convenientemente todas as respostas.
- Se necessitar de mais folhas de teste ou mais folhas de rascunho deverá solicitar as mesmas ao docente.
- Quando solicitar uma nova folha de teste não deverá esquecer-se de no cabeçalho atualizar o número de folhas de teste. Cada folha de teste é constituída por quatro páginas, assim o número de folhas é 1/1. Caso o estudante solicite nova folha de teste o número de folhas a indicar na primeira folha será 1/2 e na segunda folha 2/2. Para não haver engano na contagem este parâmetro do cabeçalho deve apenas ser preenchido aquando da conclusão da prova de avaliação.
- Não é permitido o uso de qualquer dispositivo eletrónico, tais como por exemplo, máquina de calcular, salvo indicação em contrário, dada pelo docente responsável da unidade curricular.
- Não é permitido o uso de qualquer documentação além da indicada/fornecida pelo docente.
- Na altura da entrega da prova pelo estudante, este deve entregar tudo o que lhe foi entregue pelo docente, folha de teste, folha de rascunho, enunciado, folhas de apoio, etc.
- 1. A arquitetura de um computador corresponde:
  - a) À forma como a arquitetura é implementada
  - b) À forma como o sistema é visto pelo programador de assembly
  - c) À forma como os componentes são dispostos no sistema
  - d) Nenhuma das anteriores
- 2. A unidade de controlo:
  - a) Armazena dados temporariamente
  - b) Busca instruções na memória e controla o fluxo de dados entre a ALU e a memória
  - c) Realiza as operações matemáticas e lógicas
  - d) Nenhuma das anteriores
- 3. A comunicação entre a unidade de controlo e a unidade de processamento é executada através:
  - a) Das palavras de estado
  - b) Das palavras de controlo
  - c) Dos bits de estado
  - d) Nenhuma das anteriores
- 4. Uma interrupção externa é:
  - a) Gerada por um dispositivo I/O
  - b) Gerada por um programa
  - c) Gerada aleatoriamente por um dispositivo de Input
  - d) Nenhuma das anteriores
- 5. Uma das técnicas usadas no tratamento de múltiplas interrupções é denominado por disable do mecanismo de interrupções e consiste:
  - a) No tratamento seguencial de interrupções
  - b) Na atribuição de prioridades às interrupções
  - c) No não tratamento de qualquer interrupção
  - d) Nenhuma das anteriores

ESTG-PR05-Mod013V2 Página 1 de9

P.PORTO ESCOLA SUPERIOR		Tipo de Prova Teste 2	Data 21-05-2019
		Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 11:00
_	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 00:30 horas

- 6. Num barramento multiplexado:
  - a) Existem fios condutores para dados e endereços em separado
  - b) Os mesmos fios condutores são usados para endereços ou dados
  - c) Existem fios condutores para registos que são usados para comunicarem endereços
  - d) Nenhuma das anteriores
- 7. Nos barramentos que utilizam temporização síncrona:
  - a) Todos os eventos são controlados pelo sinal de relógio
  - b) Todos os eventos ocorrem e dependem da ocorrência de outros eventos
  - c) Todos os eventos são controlados pelo sinal de relógio e dependem da ocorrência de outros eventos
  - d) Nenhuma das anteriores
- 8. A memória externa é:
  - a) Diretamente acessível pelo processador
  - b) Acessível ao processador através de controladores I/O
  - c) Inacessível pelo processador
  - d) Nenhuma das anteriores
- 9. Numa memória, o tempo de ciclo representa:
  - a) A velocidade a que os dados são transmitidos de ou para a memória
  - b) O tempo para aceder a uma posição de memória
  - c) O tempo de acesso, mais o tempo necessário até que um segundo endereço possa ser acedido
  - d) Nenhuma das anteriores
- 10. Nas memórias cache que usam mapeamento associativo por conjuntos:
  - a) Cada bloco da memória principal é mapeado numa única linha da cache
  - b) Um bloco da memória principal pode ser mapeado em qualquer linha da cache
  - c) Um bloco da memória principal é mapeado em qualquer linha de um determinado conjunto
  - d) Nenhuma das anteriores
- 11. Ache o complemento para um do conteúdo de uma posição de memória (1040H) e guarde o resultado na posição de memória sequinte (1041H).
- 12. Adicione o conteúdo de duas posições de memória consecutivas (1040H e 1041H) e guarde o resultado na posição de memória seguinte (1042H), utilizando o par de registos HL como apontador da memória.
- 13. Elabore um programa que leia o conteúdo de uma posição de memória (1040H) e que guarde nas duas posições de memória seguintes (1041H e 1042H) o complemento para um e o complemento para dois do valor lido.

ESTG-PR05-Mod013V2 Página 2 de9

P. PORTO  ESCOLA SUPERIOR DE TENDOLOGÍA	Tipo de Prova Teste 2								
	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	egurança Informática	Hora 11:00						
E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores								

### Cotação:

- 1. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 2. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 3. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 4. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 5. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 6. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 7. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 8. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 9. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 10. Pergunta de escolha múltipla:
  - Resposta correta 1.5 valores, resposta errada -0.5 valor, sem resposta 0 valores
- 11. 1 valor
- 12. 2 valores
- 13. 2 valores

### Instruções do microprocessador da INTEL 8085

#### Nomenclatura:

#### LEGENDA

pr	Par de registos: HL, BC, DE, SP, PC
reg	Registo: A, B, C, D, E, H, L
М	Posição de memória
addr	Endereço de 16 bits de uma posição de memória
х	O bit do registo de flags é afetado
byte	Constante, ou expressão lógica/aritmética que representa um dado de 8 bits
double	Constante, ou expressão lógica/aritmética que representa um dado de 16 bits

ESTG-PR05-Mod013V2 Página 3 de9

P. PORTO  ESCOLA SUPERIOR DE TECNOLOGIA	Tipo de Prova Teste 2	Data 21-05-2019	
	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 11:00	
E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores		Duração 00:30 horas

	Conteúdo do que se encontra dentro de parênteses retos
[[]]	Conteúdo do conteúdo do que se encontra dentro de parênteses retos
CS	Flag de carry
label	Endereço de uma posição de memória
port	Endereço de um dispositivo I/O

## Grupo de transferência de dados

INSTRUÇÃO	OPERANDOS	ST		O REG LAGS	ISTO DE	OPERAÇÃO REALIZADA
		CS	AC	Z	S P	
LDAX	pr					[A] ← [[pr]] Load A using implied addressing by BC (pr=B) or DE (pr=D)
STAX	pr					[[pr]] ← [A] Store A using implied addressing by BC (pr=B) or DE (pr=D)
MOV	r,M					[r] ← [[HL]] Load any register using implied addressing by HL
MOV	M,r					[[HL]] $\leftarrow$ [r] Store any register using implied addressing by HL
LDA	addr					[A] ← [addr] Load A using direct addressing
STA	addr					[addr] ← [A] Store A using direct addressing
LHLD	addr					[L] ← [addr] and [H] ← [addr+1] Load H and L registers using direct addressing
SHLD	addr					[addr] ← [L] and [addr+1] ← [H] Store H and L registers using direct addressing
MOV	r,r					[r] ← [r] Move any register to any register
XCHG						[D] $\leftarrow \rightarrow$ [H] and [E] $\leftarrow \rightarrow$ [L] Exchange DE with HL
SPHL						[HL] ← [SP] Move HL to SP
LXI	pr,double					[pr] ← double Load 16 bits immediate data into BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)
MVI	M,byte					[[HL]] ← byte Load 8 bit immediate data into memory location with implied addressing by HL
MVI	r,byte					[r] <b>C</b> byte Load 8 bit immediate data into any register

ESTG-PR05-Mod013V2 Página 4 de9

P.PORTO ESCOLA SUPERIOR	Tipo de Prova Teste 2	Data 21-05-2019	
		Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	gurança Informática
	GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 00:30 horas

## Grupo aritmético, lógico e de rotação

INSTRUÇÃO	OPERANDOS	STA	ATUS D F	O REG LAGS	iISTO	DE	OPERAÇÃO REALIZADA
		CS	AC	Z	S	Р	
ADD	М	Х	Х	Х	Х	Х	[A] ← [A] + [[HL]]  Add register A with implied addressing by HL and store the result in register A
ADC	М	X	X	Х	X	X	[A] ← [A] + [[HL]] + [CS]  Add register A with carry with implied addressing by HL and store the result in register A
SUB	М	Х	Х	Х	X	Х	[A] ← [A] – [[HL]] Subtract register A with implied addressing by HL and store the result in register A
SBB	М	Х	X	Х	Х	Х	[A] ← [A] - [[HL]] - [CS] Subtract register A with carry with implied addressing by HL and store the result in register A
ANA	М	0	1	Х	Х	Х	[A] ← [A] AND [[HL]]  AND between register A with implied addressing by HL and store the result in register A
XRA	М	0	0	Х	Х	Х	[A] ← [A] XOR [[HL]]  Exclusive–OR between register A with implied addressing by HL and store the result in register A
ORA	М	0	0	Х	Х	Х	[A] ← [A] OR [[HL]] OR between register A with implied addressing by HL and store the result in register A
CMP	M	X	Х	X	Х	X	[A] – [[HL]] Compare register A with implied addressing by HL If register A < [[HL]] than the carry flag is set (1) If register A = [[HL]] than the zero flag is set (1) If register A > [[HL]] than the carry and zero flags are reset (0)
INR	М	Х	Х	X	X	Χ	[[HL]] ← [[HL]] +1 Increment memory
DCR	М	X	Х	X	X	Χ	[[HL]] ← [[HL]] -1 Decrement memory
ADI	byte	X	Х	Х	Х	Х	[A] ← [A] + byte Add register A with 8 bit immediate data and store the result in register A
ACI	byte	X	X	X	X	X	[A] ← [A] + byte + [CS]  Add register A with 8 bit immediate data with carry and store the result in register A
SUI	byte	X	X	Х	Х	Х	[A] $\leftarrow$ [A] – byte Subtract register A with 8 bit immediate data and store the result in register A
SBI	byte	X	X	Х	Х	Х	[A] ← [A] – byte – [CS] Subtract register A with 8 bit immediate data with carry and store the result in register A
ANI	byte	0	1	Х	X	Х	<ul> <li>[A] ← [A] AND byte</li> <li>AND between register A with 8 bit immediate data and store the result in register</li> <li>A</li> </ul>
XRI	byte	0	0	Х	Х	Х	[A] ← [A] XOR byte Exclusive–OR between register A with 8 bit immediate data and store the result in register A
ORI	byte	0	0	X	Х	Х	[A] $\stackrel{\checkmark}{\leftarrow}$ [A] OR byte OR between register A with 8 bit immediate data and store the result in register
CPI	byte	X	X	X	X	X	[A] – byte Compare register A with 8 bit immediate data If register A < byte than the carry flag is set (1) If register A = byte than the zero flag is set (1) If register A > byte than the carry and zero flags are reset (0)
ADD	r	X	X	Х	Х	Х	[A] $\leftarrow$ [A] + [r] Add register A with any register and store the result in register A

ESTG-PR05-Mod013V2 Página 5 de9

			Tipo de Teste 2		3		Ano letivo Data 2019/2020 21-05-2019
P. <b>PO</b> i	RTO	ESCOLA Superior de Tecnologia	Curso Licenci em Rei			_	
	E GESTÃO		Unidad Sistem			arquit	Duração etura de computadores 00:30 horas
ADC	r	X	Х	Х	Х	X	[A] $\leftarrow$ [A] + [r] + [CS] Add register A with any register with carry and store the result in register A
SUB	r	Х	Х	X	Х	Х	[A] $\leftarrow$ [A] – [r] Subtract register A with any register and store the result in register A
SBB	r	Х	Х	X	Х	Х	[A] $\leftarrow$ [A] – [r] – [CS] Subtract register A with any register with carry and store the result in register A
ANA	r	0	1	X	Х	Х	[A] $\leftarrow$ [A] AND [r] AND between register A with any register and store the result in register A
XRA	r	0	0	Х	Х	X	[A] $\leftarrow$ [A] XOR [r] Exclusive-OR between register A with any register and store the result in register A
ORA	r	0	0	Χ	X	X	[A] $\leftarrow$ [A] OR [r] OR between register A with any register and store the result in register A
CMP	r	X	X	Х	X	Х	[A] – [r] Compare register A with any register If register A < r than the carry flag is set (1) If register A = r than the zero flag is set (1) If register A > r than the carry and zero flags are reset (0)
INR	r		Х	Х	Х	Х	[r] ← [r] +1 Increment any register
DCR	r		Х	X	X	X	[r] ← [r] – 1 Decrement any register
CMA							[A] $\leftarrow$ [ $ar{A}$ ] Complement register A
DAA		Х	X	X	X	X	The contents of the accumulator are changed from a binary value to two 4-bit binary coded decimal (BCD) digits.  This is the only instruction that uses the auxiliary flag (AC) to perform the binary to BCD conversion, and the conversion procedure is described below.  If the value of the low-order 4-bits in the accumulator is greater than 9 or if AC flag is set (1), the instruction adds 6 to the low-order four bits.  If the value of the high-order 4-bits in the accumulator is greater than 9 or if the Carry flag (CS) is set (1), the instruction adds 6 to the high-order four bits.
RLC		Х					Each binary bit of the register accumulator is rotated left by one position.  Bit D7 is placed in the position of D0 as well as in the Carry flag.  The carry flag (CS) is modified according to bit D7.  Carry  Register accumulator
							MSB LSB  x D7 D6 D5 D4 D3 D2 D1 D0
RRC		Х					Each binary bit of the register acumulator is rotated right by one position.  Bit D0 is placed in the position of D7 as well as in the Carry flag.  The carry flag (CS) is modified according to bit D0.
							Carry Register acumulator  MSB LSB
							x D7 D6 D5 D4 D3 D2 D1 D0
RAL		Χ					Each binary bit of the register acumulator is rotated left by one position trought the carry flag.  Bit D <sub>7</sub> is placed in the carry flag, and the carry flag is placed in the least significant position D <sub>0</sub> .
							The carry flag (CS) is modified according to bit D7.  Carry Register acumulator
							MSB LSB
							x D7 D6 D5 D4 D3 D2 D1 D0

ESTG-PR05-Mod013V2 Página 6 de9

P. PORTO  ESCOLA SUPERIOR DE TECNOLOGIA E GESTÃO		Tipo de Prova Teste 2	Data 21-05-2019
	SUPERIOR	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 11:00
		Unidade Curricular Sistemas digitais e arquitetura de computadores	

RAR		Х	Each binary bit of the register acumulator is rotated right by one position trought the carry flag.  Bit Do is placed in the carry flag, and the carry flag is placed in the least significant position Dr.  The carry flag (CS) is modified according to bit DO.
			Carry Register acumulator
			MSB LSB
			x D7 D6 D5 D4 D3 D2 D1 D0
DAD	pr	X	[HL] $\leftarrow$ [HL] + [pr] Add HL to a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the result in HL
INX	pr		[pr] $\leftarrow$ [pr] + 1 Increment register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the result in a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)
DCX	pr		[pr] $\leftarrow$ [pr] $-$ 1 Decrement register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the result in a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)

## Grupo de controlo e de salto

INSTRUÇÃO	OPERANDOS	STATUS DO REGISTO DE FLAGS			OPERAÇÃO REALIZADA		
JMP	label	CS	AC	Z	S	Р	[PC] ← label Jump to instruction at address label
PCHL							[PC] ← [HL] Jump to instruction at address contained in HL
CALL	label						[[SP]] ← [PC], [PC] ← label, [SP] ← [SP] – 2 Jump to subrotine starting at address label
CC	label						[[SP]] $\leftarrow$ [PC], [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-2$ Jump to subrotine starting at address label if the carry flag (CS) equal to 1
CNC	label						[[SP]] $\leftarrow$ [PC], [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-2$ Jump to subrotine starting at address label if the carry flag (CS) equal to 0
CZ	label						[[SP]] $\leftarrow$ [PC], [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] – 2 Jump to subrotine starting at address label if the zero flag (Z) equal to 1
CNZ	label						[[SP]] $\leftarrow$ [PC], [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-2$ Jump to subrotine starting at address label if the zero flag (Z) equal to 0
CP	label						[[SP]] $\leftarrow$ [PC], [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] – 2 Jump to subrotine starting at address label if the sign flag (S) equal to 0
CM	label						[[SP]] $\leftarrow$ [PC], [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] – 2 Jump to subrotine starting at address label if the sign flag (S) equal to 1
CPE	label						[[SP]] $\leftarrow$ [PC], [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] – 2 Jump to subrotine starting at address label if the parity flag (P) equal to 1
CPO	label						[[SP]] $\leftarrow$ [PC], [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] – 2 Jump to subrotine starting at address label if the parity flag (P) equal to 0
RET							[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine
RC							[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the carry flag (CS) equal to 1
RNC							[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the carry flag (CS) equal to 0

ESTG-PR05-Mod013V2 Página 7 de9

	Tipo de Prova Teste 2	Data 21-05-2019	
ELIPEDIOD CUREDIOD	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 11:00	
E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores		Duração 00:30 horas

		•
RZ		[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the zero flag (Z) equal to 1
RNZ		[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the zero flag (Z) equal to 0
RM		[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the sign flag (S) equal to 0
RP		[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the sign flag (S) equal to 1
RPE		[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the parity flag (P) equal to 1
RP0		[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the parity flag (P) equal to 0
JC	label	[PC] ← label Jump to instruction at address label if the carry flag (CS) equal to 1
JNC	label	[PC] ← label Jump to instruction at address label if the carry flag (CS) equal to 0
JZ	label	[PC] ← label Jump to instruction at address label if the zero flag (Z) equal to 1
JNZ	label	[PC] ← label Jump to instruction at address label if the zero flag (Z) equal to 0
JP	label	[PC] ← label Jump to instruction at address label if the sign flag (S) equal to 0
JM	label	[PC] ← label Jump to instruction at address label if the sign flag (S) equal to 1
JPE	label	[PC] ← label Jump to instruction at address label if the parity flag (P) equal to 1
JP0	label	[PC] ← label Jump to instruction at address label if the parity flag (P) equal to 0
RST	n	The RST instruction is equivalent to a 1-byte call instruction to one of eight memory locations depending upon the number. The instructions are generally used in conjunction with interrupts and inserted using external hardware. However these can be used as software instructions in a program to transfer program execution to one of the eight locations. The addresses are: Instruction Restart Address RST 0 0000H RST 1 00008H RST 1 00008H RST 2 0010H RST 3 0018H RST 4 0020H RST 5 0028H RST 5 0028H RST 6 0030H RST 7 0038H

# Grupo de controlo do CPU, I/O e da Pilha

INSTRUÇÃO	OPERANDOS	STATUS DO REGISTO DE FLAGS				DE	OPERAÇÃO REALIZADA
		CS	AC	Ζ	S	Р	
IN	port						[A] ← [port] Input to register acumulator (A) from I/O port
OUT	port						[port] ← [A]  Ouput from register acumulator (A) to I/O port

ESTG-PR05-Mod013V2 Página 8 de9

		Tipo de Prova Teste 2	Data 21-05-2019	
P.PORTO ESCOI		Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 11:00	
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores		Duração 00:30 horas

PUSH	pr	[[SP]] ← [pr] , [SP] ← [SP] – 2 Push register pair BC (pr=B), DE (pr =D), H (pr=HL), PSW (pr=PSW) contentes onto stack
POP	pr	[pr] $\leftarrow$ [[SP]], [SP] $\leftarrow$ [SP] + 2 Pop stack into register pair BC (pr=B), DE (pr=D), H (pr=HL), PSW (pr=PSW)
XTHL		[HL] ← [[SP]] Exchange HL with top of stack
El		Enable interrupts following execution of next instruction
DI		Disable interrupts
SIM		Set interrupt mask
RIM		Read interrupt mask
NOP		[PC] ← [PC] +1 No operation but program counter (PC) is incremented
HLT		HALT Stop CPU operation

ESTG-PR05-Mod013V2 Página 9 de9