P.PORTO SUPI		Tipo de Prova Exame da época de recurso	Data 07-07-2022
	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	

Observações

- Responda ao teste apenas com caneta azul ou preta.
- Preencha todo o cabeçalho da(s) folha(s) de teste: nome completo do estudante, número do estudante, data da realização da prova de avaliação, nome da unidade curricular e nome do curso de licenciatura.
- · Coloque em cima da mesa onde irão realizar a prova de avaliação o seu cartão de estudante ou outro cartão que os identifique.
- · Coloque em cima da mesa para a realização da prova de avaliação, salvo indicação em contrário pelo docente, apenas os seguintes materiais, caneta, lápis, borracha. Todo o restante material deverá ser colocado debaixo da mesa.
 - Não deverão sair da sala de exame sem terem assinado a folha de presenças no caso de um exame final ou de passar o cartão de estudante na máquina de registo de presenças no caso de um momento de avaliação que não exame final.
- Só podem sair da sala ao fim de 30 minutos depois do início da prova.
- · Caso queira desistir deverá escrever na folha de exame "Desisto" e colocar por baixo a sua assinatura.
- Apresente a resolução desta prova apenas na(s) folha(s) fornecida(s) para esse fim.
- Justifique convenientemente todas as respostas.
- · Se necessitar de mais folhas de teste ou mais folhas de rascunho deverá solicitar as mesmas ao docente.
- Quando solicitar uma nova folha de teste não deverá esquecer-se de no cabeçalho atualizar o número de folhas de teste. Cada folha de teste é constituída por quatro páginas, assim o número de folhas é 1/1. Caso o estudante solicite nova folha de teste o número de folhas a indicar na primeira folha será 1/2 e na segunda folha 2/2. Para não haver engano na contagem este parâmetro do cabeçalho deve apenas ser preenchido aquando da conclusão da prova de avaliação.
- Não é permitido o uso de qualquer dispositivo eletrónico, tais como por exemplo, máquina de calcular, salvo indicação em contrário, dada pelo docente responsável da unidade curricular.
- · Não é permitido o uso de qualquer documentação além da indicada/fornecida pelo docente.
- Na altura da entrega da prova pelo estudante, este deve entregar tudo o que lhe foi entregue pelo docente, folha de teste, folha de rascunho, enunciado, folhas de apoio, etc.
- 1. O sistema de numeração hexadecimal admite os sequintes dígitos:
 - a) 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F
 - b) 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16
 - c) 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15
 - d) Nenhuma das anteriores
- 2. O código BCD natural é um código construído pelas:
 - a) 10 primeiras combinações das 16 primeiras combinações do código binário por ordem crescente
 - b) 10 primeiras combinações das 16 primeiras combinações do código binário por ordem decrescente
 - c) 5 primeiras combinações e pelas 5 últimas combinações das 16 primeiras combinações do código binário
 - d) Nenhuma das anteriores
- 3. O código de Hamming é um código:
 - a) Apenas detetor de erros
 - b) Apenas corretor de erros
 - c) Simultaneamente detetor e corretor de erros
 - d) Nenhuma das anteriores
- 4. Um descoficador é um circuito formado por:
 - a) Um número de saídas menor ou iqual a 2^{n.º de entradas}
 - b) Um número de entradas menor ou iqual a 2^{n,º de saídas}
 - c) Um número de saídas maior ou iqual a 2^{n,º de entradas}
 - d) Nenhuma das anteriores
- 5. O compilador traduz:
 - a) Linguagem assembly em linguagem máquina
 - b) Linguagem máquina em linguagem assembly
 - c) Linguagem de alto nível em linguagem assembly
 - d) Nenhuma das anteriores

ESTG-PR05-Mod013V2 Página 1 de 10

P.PORTO 5		Tipo de Prova Exame da época de recurso	Data 07-07-2022
	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas

6. Os registos:

- a) Armazenam dados temporariamente
- b) Buscam instruções na memória e controlam o fluxo de dados entre a ALU e a memória
- c) Realizam as operações matemáticas e lógicas
- d) Nenhuma das anteriores

7. O registo Instruction Register:

- a) Contém a instrução que está a ser executada pelo processador
- b) Contém o endereço da próxima instrução armazenada em memória a ser executada
- c) Contém o registo que está a ser executado pelo processador
- d) Nenhuma das anteriores

8. Uma interrupção interna é:

- a) Gerada por um dispositivo I/O
- b) Gerada por um programa
- c) Gerada aleatoriamente por um dispositivo de Input
- d) Nenhuma das anteriores

9. Após uma interrupção externa o sistema operativo retorna a tarefa que suspendeu:

- a) Executando o programa que foi interrompido desde o início
- b) Executando a instrução que estava a executar no programa principal antes de ser interrompido
- c) Executando a instrução que se segue no programa principal após ter sido interrompido
- d) Nenhuma das anteriores

10. Num barramento multiplexado:

- a) Existem fios condutores para dados e endereços em separado
- b) Os mesmos fios condutores são usados para endereços ou dados
- c) Existem fios condutores para registos que são usados para comunicarem endereços
- d) Nenhuma das anteriores

11. Nos barramentos que utilizam temporização síncrona:

- a) Todos os eventos são controlados pelo sinal de relógio
- b) Todos os eventos ocorrem e dependem da ocorrência de outros eventos
- c) Todos os eventos são controlados pelo sinal de relógio e dependem da ocorrência de outros eventos
- d) Nenhuma das anteriores

12. A memória externa é:

- a) Diretamente acessível pelo processador
- b) Acessível ao processador através de controladores I/O
- c) Inacessível pelo processador
- d) Nenhuma das anteriores

13. Numa memória, o tempo de acesso representa:

- a) A velocidade a que os dados são transmitidos de ou para a memória
- b) O tempo para aceder a uma posição de memória
- c) O tempo de acesso, mais o tempo necessário até que um segundo endereço possa ser acedido
- d) Nenhuma das anteriores


14. Nas memórias cache que usam mapeamento associativo:

a) Cada bloco da memória principal é mapeado numa única linha da cache

ESTG-PR05-Mod013V2 Página 2 de10

		Tipo de Prova Exame da época de recurso	Data 07-07-2022
P.PORTO SUF	COLA PERIOR TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Ser em Redes de Computadores	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas

- b) Um bloco da memória principal pode ser mapeado em qualquer linha da cache
- c) Um bloco da memória principal é mapeado em qualquer linha de um determinado conjunto
- d) Nenhuma das anteriores
- 15. Converta o seguinte número 110000110101,01101001₍₂₎ para a base 16.
- 16. Projete a seguinte função lógica, $F = X.Y + \bar{X}.Y.Z$, utilizando um descodificador. Utilize a seguinte ordem para as variáveis, X, Y e Z.
- 17. Implemente a seguinte função lógica, $F = X.Y + \overline{X}.Y.Z$, utilizando um multiplexer de 4 canais de entrada de informação. Caso necessite utilize a seguinte ordem para as variáveis, X, Y e Z. Se necessitar de descartar alguma variável, descarte a variável X.
- 18. Construa na figura seguinte o diagrama temporal do seguinte circuito sequencial assíncrono de acordo com o sinal de entrada da figura.



- 19. Ache o complemento para um do conteúdo de uma posição de memória (1040H) e guarde o resultado na posição de memória seguinte (1041H), utilizando o par de registos HL como apontador de memória.
- 20. Adicione o conteúdo de duas posições de memória consecutivas (1040H e 1041H) e guarde o resultado na posição de memória seguinte (1042H), utilizando o par de registos HL como apontador da memória e a instrução de incrementação (INX).
- 21. Elabore um programa que adicione os conteúdos de três posições de memória consecutivas (1038H, 1039H e 1040H), guarde o resultado da soma na posição de memória anterior à ocupada pelas parcelas a adicionar.

Cotação:

- 1. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 2. Pergunta de escolha múltipla:

ESTG-PR05-Mod013V2 Página 3 de10

P.PORTO SUPER		Tipo de Prova Exame da época de recurso	Ano letivo 2021/2022	Data 07-07-2022
	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00	
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas	

- Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 3. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 4. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 5. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada 0.25 valor, sem resposta 0 valores
- 6. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 7. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada 0.25 valor, sem resposta 0 valores
- 8. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 9. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada 0.25 valor, sem resposta 0 valores
- 10. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada 0.25 valor, sem resposta 0 valores
- 11. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 12. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada 0.25 valor, sem resposta 0 valores
- 13. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 14. Pergunta de escolha múltipla:
 - Resposta correta 1 valor, resposta errada -0.25 valor, sem resposta 0 valores
- 15. 0.5 valores
- 16. 1 valor
- 17. 1 valor
- 18. 1 valor
- 19. 0.5 valores
- 20. 1 valor
- 21. 1 valor

Instruções do microprocessador da INTEL 8085

Nomenclatura:

LEGENDA

pr	Par de registos: HL, BC, DE, SP, PC
reg	Registo: A, B, C, D, E, H, L
М	Posição de memória
addr	Endereço de 16 bits de uma posição de memória
Х	O bit do registo de flags é afetado

ESTG-PR05-Mod013V2 Página 4 de10

P.PORTO SUPER		Tipo de Prova Exame da época de recurso	Data 07-07-2022
	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas

byte	Constante, ou expressão lógica/aritmética que representa um dado de 8 bits
double	Constante, ou expressão lógica/aritmética que representa um dado de 16 bits
[]	Conteúdo do que se encontra dentro de parênteses retos
[[1]	Conteúdo do conteúdo do que se encontra dentro de parênteses retos
CS	Flag de carry
label	Endereço de uma posição de memória
port	Endereço de um dispositivo I/O

Grupo de transferência de dados

INSTRUÇÃO	OPERANDOS	STATUS DO REGISTO DE FLAGS		DE	OPERAÇÃO REALIZADA —		
		CS A	.C Z	S	Р		
LDAX	pr					[A] ← [[pr]] Load A using implied addressing by BC (pr=B) or DE (pr=D)	
STAX	pr					[[pr]] ← [A] Store A using implied addressing by BC (pr=B) or DE (pr=D)	
MOV	r,M					[r] ← [[HL]] Load any register using implied addressing by HL	
MOV	M,r					[[HL]] ← [r] Store any register using implied addressing by HL	
LDA	addr					[A] ← [addr] Load A using direct addressing	
STA	addr					[addr] ← [A] Store A using direct addressing	
LHLD	addr					[L] ← [addr] and [H] ← [addr+1] Load H and L registers using direct addressing	
SHLD	addr					[addr] ← [L] and [addr+1] ← [H] Store H and L registers using direct addressing	
MOV	r,r					[r] ← [r] Move any register to any register	
XCHG						[D] ← → [H] and [E] ← → [L] Exchange DE with HL	
SPHL						[HL] ← [SP] Move HL to SP	
LXI	pr,double					[pr] ← double Load 16 bits immediate data into BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)	
MVI	M,byte					[[HL]] ← byte Load 8 bit immediate data into memory location with implied addressing by HL	
MVI	r,byte					[r] ← byte Load 8 bit immediate data into any register	

ESTG-PR05-Mod013V2 Página 5 de10

		Tipo de Prova Exame da época de recurso	Ano letivo 2021/2022	Data 07-07-2022
P.PORTO	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00	
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas	

Grupo aritmético, lógico e de rotação

INSTRUÇÃO	OPERANDOS	ST	ATUS D F	O REG LAGS	iisto	DE	OPERAÇÃO REALIZADA
		CS	AC	Z	S	Р	
ADD	М	X	X	Х	X	Х	[A] ← [A] + [[HL]] Add register A with implied addressing by HL and store the result in register A
ADC	М	Χ	X	X	X	X	[A] ← [A] + [[HL]] + [CS] Add register A with carry with implied addressing by HL and store the result in register A
SUB	М	X	X	Х	X	X	[A] ← [A] – [[HL]] Subtract register A with implied addressing by HL and store the result in register A
SBB	М	X	X	X	X	X	[A] ← [A] - [[HL]] - [CS] Subtract register A with carry with implied addressing by HL and store the result in register A
ANA	М	0	1	Х	X	X	[A] \leftarrow [A] AND [[HL]] AND between register A with implied addressing by HL and store the result in register A
XRA	М	0	0	Χ	X	X	[A] ← [A] XOR [[HL]] Exclusive–OR between register A with implied addressing by HL and store the result in register A
ORA	М	0	0	X	X	Х	[A] ← [A] OR [[HL]] OR between register A with implied addressing by HL and store the result in register A
CMP	M	X	X	X	X	X	[A] – [[HL]] Compare register A with implied addressing by HL If register A < [[HL]] than the carry flag is set (1) If register A = [[HL]] than the zero flag is set (1) If register A > [[HL]] than the carry and zero flags are reset (0)
INR	М	X	X	X	Х	Х	[[HL]] ← [[HL]] +1 Increment memory
DCR	М	X	X	Χ	X	Χ	[[HL]] ← [[HL]] -1 Decrement memory
ADI	byte	X	X	Х	X	X	[A] ← [A] + byte Add register A with 8 bit immediate data and store the result in register A
ACI	byte	X	X	Χ	X	Χ	[A] ← [A] + byte + [CS] Add register A with 8 bit immediate data with carry and store the result in register A
SUI	byte	X	X	X	X	X	[A] ← [A] – byte Subtract register A with 8 bit immediate data and store the result in register A
SBI	byte	X	X	Χ	X	X	[A] ← [A] - byte - [CS] Subtract register A with 8 bit immediate data with carry and store the result in register A
ANI	byte	0	1	X	X	X	[A] ← [A] AND byte AND between register A with 8 bit immediate data and store the result in register A
XRI	byte	0	0	X	X	X	[A] ← [A] XOR byte Exclusive-OR between register A with 8 bit immediate data and store the result in register A
ORI	byte	0	0	X	X	X	[A] \leftarrow [A] OR byte OR between register A with 8 bit immediate data and store the result in register A
CPI	byte	X	X	X	X	X	[A] – byte Compare register A with 8 bit immediate data If register A < byte than the carry flag is set (1) If register A = byte than the zero flag is set (1) If register A > byte than the carry and zero flags are reset (0)
ADD	r	Χ	Х	X	X	X	[A] \leftarrow [A] + [r] Add register A with any register and store the result in register A

ESTG-PR05-Mod013V2 Página 6 de10

		Tipo de Exame			e recu	Ano letivo Data 2021/2022 07-07-2022	
P. PO i	RTO	ESCOLA SUPERIOR DE TECNOLOGIA	Curso Licenci em Red				aria Informática / Licenciatura em Segurança Informática hora 10:00
		E GESTÃO	Unidad Sistem			arquit	Duração 02:00 horas
ADC	r	Х	Χ	X	X	X	[A] ← [A] + [r] + [CS] Add register A with any register with carry and store the result in register A
SUB	r	Х	Х	X	X	X	[A] ← [A] – [r] Subtract register A with any register and store the result in register A
SBB	r	X	X	X	X	X	[A] ← [A] – [r] – [CS] Subtract register A with any register with carry and store the result in register A
ANA	r	0	1	Х	Χ	X	[A] (E) AND [r] AND between register A with any register and store the result in register A
XRA	r	0	0	X	X	Χ	[A] ← [A] XOR [r] Exclusive-OR between register A with any register and store the result in register A
ORA	r	0	0	Χ	Х	X	[A] ← [A] OR [r] OR between register A with any register and store the result in register A
CMP	r	X	X	X	X	X	[A] – [r] Compare register A with any register If register A < r than the carry flag is set (1) If register A = r than the zero flag is set (1) If register A > r than the zero flag is set (1)
INR	r		Х	Χ	Χ	Χ	[r] ← [r] + 1 Increment any register
DCR	r		Х	X	Χ	Χ	[r] ← [r] – 1 Decrement any register
CMA							[A] \leftarrow [$ar{A}$] Complement register A
DAA		X	X	X	X	X	The contents of the accumulator are changed from a binary value to two 4-bit binary coded decimal (BCD) digits. This is the only instruction that uses the auxiliary flag (AC) to perform the binary to BCD conversion, and the conversion procedure is described below. If the value of the low-order 4-bits in the accumulator is greater than 9 or if AC flag is set (1), the instruction adds 6 to the low-order four bits. If the value of the high-order 4-bits in the accumulator is greater than 9 or if the Carry flag (CS) is set (1), the instruction adds 6 to the high-order four bits.
RLC		Х					Each binary bit of the register accumulator is rotated left by one position. Bit D7 is placed in the position of D0 as well as in the Carry flag. The carry flag (CS) is modified according to bit D7. Register accumulator
							MSB LSB D7 D6 D5 D4 D3 D2 D1 D0
RRC		X					Each binary bit of the register acumulator is rotated right by one position. Bit D0 is placed in the position of D7 as well as in the Carry flag. The carry flag (CS) is modified according to bit D0.
							Carry Register acumulator MSB LSB
							x D7 D6 D5 D4 D3 D2 D1 D0
RAL		X					Each binary bit of the register acumulator is rotated left by one position trought the carry flag. Bit D_7 is placed in the carry flag, and the carry flag is placed in the least significant position D_0 . The carry flag (CS) is modified according to bit D7.
							Carry Register acumulator
							MSB LSB

ESTG-PR05-Mod013V2 Página 7 de10

D7 D6 D5 D4 D3 D2 D1

P.PORTO SUPERI		Tipo de Prova Exame da época de recurso	Data 07-07-2022
	ESCOLA SUPERIOR DE TECNOLOGIA E GESTÃO	Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
		Unidade Curricular Sistemas digitais e arquitetura de computadores	Duração 02:00 horas

RAR		Х	Each binary bit of the register acumulator is rotated right by one position trought the carry flag. Bit Do is placed in the carry flag, and the carry flag is placed in the least significant position Dr. The carry flag (CS) is modified according to bit DO.
			Carry Register acumulator
			MSB
			x D7 D6 D5 D4 D3 D2 D1 D0
DAD	pr	Χ	[HL] \leftarrow [HL] + [pr] Add HL to a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the result in HL
INX	pr		[pr] ← [pr] + 1 Increment register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the result in a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)
DCX	pr		[pr] \leftarrow [pr] – 1 Decrement register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP) and store the result in a register pair BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)

Grupo de controlo e de salto

INSTRUÇÃO	OPERANDOS			_AGS			OPERAÇÃO REALIZADA
JMP	label	CS	AC	Z	S	Р	[PC] ← label Jump to instruction at address label
PCHL							[PC] ← [HL] Jump to instruction at address contained in HL
CALL	label						[[SP]] ← [PC] , [PC] ← label, [SP] ← [SP] – 2 Jump to subrotine starting at address label
CC	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] – 2 Jump to subrotine starting at address label if the carry flag (CS) equal to 1
CNC	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] – 2 Jump to subrotine starting at address label if the carry flag (CS) equal to 0
CZ	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] $-$ 2 Jump to subrotine starting at address label if the zero flag (Z) equal to 1
CNZ	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] $-$ 2 Jump to subrotine starting at address label if the zero flag (Z) equal to 0
CP	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] – 2 Jump to subrotine starting at address label if the sign flag (S) equal to 0
CM	label						[[SP]] \leftarrow [PC] , [PC] \leftarrow label, [SP] \leftarrow [SP] $-$ 2 Jump to subrotine starting at address label if the sign flag (S) equal to 1
CPE	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] – 2 Jump to subrotine starting at address label if the parity flag (P) equal to 1
CPO	label						[[SP]] \leftarrow [PC], [PC] \leftarrow label, [SP] \leftarrow [SP] $-$ 2 Jump to subrotine starting at address label if the parity flag (P) equal to 0
RET							[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine
RC							[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the carry flag (CS) equal to 1
RNC							[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the carry flag (CS) equal to 0

ESTG-PR05-Mod013V2 Página 8 de10

		Tipo de Prova Exame da época de recurso	Data 07-07-2022	
P.PORTO SUF	COLA PERIOR TECNOLOGIA	Curso Licenciatura em Engenharia Informática / Licenciatura em Ser em Redes de Computadores	Hora 10:00	
	E GESTÃO	Unidade Curricular Sistemas digitais e arquitetura de computadores		Duração 02:00 horas

	Sisterrias digitals e diq	arcetara de corripatadores	0E-00110103
RZ		[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the zero flag (Z) equal to 1	
RNZ		[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the zero flag (Z) equal to 0	
RM		[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine if the sign flag (S) equal to 0	
RP		[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the sign flag (S) equal to 1	
RPE		[PC] ← [[SP]], [SP] ← [SP] + 2 Return from subrotine if the parity flag (P) equal to 1	
RP0		$[PC] \leftarrow [[SP]]$, $[SP] \leftarrow [SP] + 2$ Return from subrotine if the parity flag (P) equal to 0	
JC	label	[PC] ← label Jump to instruction at address label if the carry flag (CS) ed	qual to 1
JNC	label	[PC] ← label Jump to instruction at address label if the carry flag (CS) ed	qual to 0
JZ	label	[PC] ← label Jump to instruction at address label if the zero flag (Z) equ	al to 1
JNZ	label	[PC] ← label Jump to instruction at address label if the zero flag (Z) equ	al to O
JP	label	[PC] ← label Jump to instruction at address label if the sign flag (S) equa	al to O
JM	label	[PC] ← label Jump to instruction at address label if the sign flag (S) equa	al to 1
JPE	label	[PC] ← label Jump to instruction at address label if the parity flag (P) eq	ual to 1
JPO	label	[PC] ← label Jump to instruction at address label if the parity flag (P) eq	ual to 0
RST	n	The RST instruction is equivalent to a 1-byte call instruction locations depending upon the number. The instructions are conjunction with interrupts and inserted using external hat can be used as software instructions in a program to transit of one of the eight locations. The addresses are: Instruction Restart Address RST 0 0000H RST 1 0008H RST 2 0010H RST 3 0018H RST 4 0020H RST 5 0028H RST 5 0030H RST 7 0038H	e generally used in rdware. However these

Grupo de controlo do CPU, I/O e da Pilha

INSTRUC	ÇÃO OPERANDOS	S 51	TATUS I	DO REG		DE	OPERAÇÃO REALIZADA
		CS	AC	Ζ	S	Р	
IN	port						[A] ← [port] Input to register acumulator (A) from I/O port
OUT	port						[port] ← [A] Ouput from register acumulator (A) to I/O port

ESTG-PR05-Mod013V2 Página 9 de10

	ESCOLA SUPERIOR DE TECNOLOGIA E GESTÃO	Tipo de Prova Exame da época de recurso	Data 07-07-2022
P.PORTO		Curso Licenciatura em Engenharia Informática / Licenciatura em Se em Redes de Computadores	Hora 10:00
		Unidade Curricular Sistemas digitais e arquitetura de computadores	

PUSH	pr	[[SP]] ← [pr] , [SP] ← [SP] – 2 Push register pair BC (pr=B), DE (pr=D), H (pr=HL), PSW (pr=PSW) contentes onto stack
POP	pr	[pr] ← [[SP]] , [SP] ← [SP] + 2 Pop stack into register pair BC (pr=B), DE (pr =D), H (pr=HL), PSW (pr=PSW)
XTHL		[HL] ← [[SP]] Exchange HL with top of stack
El		Enable interrupts following execution of next instruction
DI		Disable interrupts
SIM		Set interrupt mask
RIM		Read interrupt mask
NOP		[PC] ← [PC] +1 No operation but program counter (PC) is incremented
HLT		HALT Stop CPU operation

ESTG-PR05-Mod013V2 Página 10 de10