

Tipo de Prova Teste 2	Ano letivo 2017/2018	Data 29-05-2018				
Curso Licenciatura em Engenharia Informática / Licenciatura em Segurança Informática em Redes de Computadores  Hora 14:00						
Unidade Curricular Sistemas Digitais e Arquitetura de Computadores 30Min						

### Observações:

- Preencha todo o cabeçalho da folha(s) de teste: nome completo do estudante, número do estudante, data da realização da prova de avaliação, nome da unidade curricular e nome do curso de licenciatura.
- Os estudantes deverão colocar em cima da mesa onde irão realizar a prova de avaliação o seu cartão de estudante ou outro cartão que os identifique.
- Os estudantes deverão colocar em cima da mesa para a realização da prova de avaliação, salvo indicação em contrário pelo docente, apenas os seguintes materiais, caneta, lápis, borracha. Todo o restante material deverá ser colocado debaixo da mesa.
- Os estudantes não deverão sair da sala de exame sem terem assinado a folha de presenças no caso de um exame final ou de passar o cartão de estudante na máquina de registo de presenças no caso de um momento de avaliação que não exame final.
- Os estudantes só podem sair da sala ao fim de 30 minutos depois do início da prova.
- Caso um estudante queira desistir deverá escrever na folha de exame "Desisto" e colocar por baixo a sua assinatura.
- Apresente a resolução desta prova apenas na(s) folha(s) fornecida(s) para esse fim.
- Justifique convenientemente todas as respostas.
- Qualquer estudante que necessite de mais folhas de teste ou mais folhas de rascunho deverá solicitar as mesmas ao docente.
- Quando um estudante solicitar uma nova folha de teste não deverá esquecer-se de no cabeçalho atualizar o número de folhas de teste. Cada folha de teste é constituída por quatro páginas, assim o número de folhas é 1/1. Caso o estudante solicite nova folha de teste o número de folhas a indicar na primeira folha será 1/2 e na segunda folha 2/2. Para não haver engano na contagem este parâmetro do cabeçalho deve apenas ser preenchido aquando da conclusão da prova de avaliação.
- Não é permitido o uso de qualquer dispositivo eletrónico, tais como por exemplo, máquina de calcular, salvo indicação em contrário, dada pelo docente responsável da unidade curricular.
- Não é permitido o uso de qualquer documentação além da indicada/fornecida pelo docente.
- Na altura da entrega da prova pelo estudante, este deve entregar tudo o que lhe foi entregue pelo docente, folha de teste, folha de rascunho, enunciado, folhas de apoio, etc.

ESTGF-PR05-Mod013V1 Página 1 de12



Tipo de Prova Teste 2	Ano letivo 2017/2018	Data 29-05-2018				
Curso Licenciatura em Engenharia Informática / Licen Segurança Informática em Redes de Computado	Hora 14:00					
Unidade Curricular Sistemas Digitais e Arquitetura de Computadores  Duração 30Min						

#### Grupo I

(Resposta correta = 100%; Resposta errada = -25%; Resposta em branco = 0%)

1.

Os programas desenvolvidos em linguagem de alto nível, têm de ser traduzidos para uma linguagem mais simples denominada:

- a) Linguagem Assembler
- b) Linguagem Assembly
- c) Linguagem microprogramação
- d) Nenhuma das anteriores

Cotação: 2 valores

2.

A comunicação entre a unidade de processamento e a unidade de controlo do CPU é executada:

- a) Através de bits de estado
- b) Através de palavras de controlo
- c) Através de palavras de estado
- d) Nenhuma das anteriores

Cotação: 2 valores

3.

Uma interrupção Interna:

- a) É gerada por um dispositivo I/O
- b) É usada para transferir o controlo para o sistema operativo
- c) É uma exceção gerada por um programa
- d) Nenhuma das anteriores

Cotação: 2 valores

4.

Quando ocorre uma interrupção, é necessário guardar um conjunto de informação. Essa informação é guardada:

- a) Na memória
- b) Na Stack
- c) No CPU
- d) Nenhuma das anteriores

ESTGF-PR05-Mod013V1 Página 2 de12



Tipo de Prova Teste 2	Ano letivo 2017/2018	Data 29-05-2018				
Curso Licenciatura em Engenharia Informática / Licen Segurança Informática em Redes de Computado	Hora 14:00					
Unidade Curricular Sistemas Digitais e Arquitetura de Computadores  Duração 30Min						

Cotação: 2 valores

#### 5.

Num barramento dedicado:

- a) Os mesmos fios condutores são usados para endereços ou dados
- b) Existem fios condutores para dados e endereços em separado
- c) Existem apenas fios condutores para dados
- d) Nenhuma das anteriores

Cotação: 2 valores

#### 6.

Nos barramentos em que cada módulo do sistema contém uma lógica de controlo de acesso e os módulos agem de forma conjunta para partilhar o barramento, são denominados por barramentos:

- a) Centralizados
- b) Normalizados
- c) Descentralizados
- d) Nenhuma das anteriores

Cotação: 2 valores

#### 7.

Uma memória que não perde a informação quando é desligada corrente elétrica denomina-se por:

- a) Memória não volátil
- b) Memória volátil
- c) Memória apagável
- d) Nenhuma das anteriores

Cotação: 2 valores

#### 8.

Uma cache que utilize mapeamento associativo:

- a) Cada bloco da memória principal é mapeado numa única linha da cache
- b) Um bloco da memória principal é mapeado em qualquer linha de um determinado conjunto
- c) Um bloco da memória principal pode ser mapeado em qualquer linha da cache
- d) Nenhuma das anteriores

Cotação: 2 valores

ESTGF-PR05-Mod013V1 Página 3 de12



Tipo de Prova	Ano letivo	Data					
Teste 2	2017/2018	29-05-2018					
Curso Licenciatura em Engenharia Informática / Licen Segurança Informática em Redes de Computado	Hora 14:00						
Unidade Curricular Duração							
Sistemas Digitais e Arquitetura de Computadores 30Min							

### **Grupo II**

9.
Elabore um programa que subtraia os conteúdos de três posições de memória consecutivas (1038H, 1039H e
1040H), guarde o resultado da subtração na posição de memória anterior à ocupada pelas parcelas a adicionar.
Cotação: 2 valores

#### 10.

Elabore um programa que coloque dois bytes em hexadecimal, A9H e 7BH, nos registos B e C, e calcule a respetiva soma. Se a soma for maior que 8 bits, ou seja, se produzir carry, então coloque o número 00H no porto PORT2, cujo endereço é 02H, e na posição de memória 1080H. Caso contrário, guarde a soma apenas na posição de memória 1080H.

Cotação: 2 valores

# Instruções do microprocessador da INTEL 8085

### Nomenclatura:

	Legenda
pr	Par de registos: HL, BC, DE, SP, PC
reg	Registo: A, B, C, D, E, H, L
М	Posição de memória
addr	Endereço de 16 bits de uma posição de memória
×	O bit do registo de flags é afetado
byte	Constante, ou expressão lógica/aritmética que representa um dado de 8 bits

ESTGF-PR05-Mod013V1 Página 4 de12



T		I				
Tipo de Prova	Ano letivo	Data				
Teste 2	2017/2018	29-05-2018				
Curso		Hora				
Licenciatura em Engenharia Informática / Licen						
Segurança Informática em Redes de Computadores						
Unidade Curricular	Duração					
Sistemas Digitais e Arquitetura de Computadores 30Min						

double	Constante, ou expressão lógica/aritmética que representa um dado de 16 bits
	Conteúdo do que se encontra dentro de parênteses retos
[[1]	Conteúdo do conteúdo do que se encontra dentro de parênteses retos
CS	Flag de carry
label	Endereço de uma posição de memória
port	Endereço de um dispositivo I/O

# Grupo de transferência de dados

laster 7	0	Status do registo de flags		gs	One was a continued to	
Instrução	Operandos CS AC Z S P	Operação realizada				
LDAX	pr					[A] ← [[pr]] Load A using implied addressing by BC (pr=B) or DE (pr=D)
STAX	pr					[[pr]] ← [A] Store A using implied addressing by BC (pr=B) or DE (pr=D)
MOV	r,M					$[r] \leftarrow [[HL]]$ Load any register using implied addressing by HL
MOV	M,r					$ [[HL]] \leftarrow [r]  $ Store any register using implied addressing by HL
LDA	addr					[A] ← [addr] Load A using direct addressing
STA	addr					[addr] ← [A] Store A using direct addressing
LHLD	addr					[L] ← [addr] and [H] ← [addr+1]  Load H and L registers using direct addressing
SHLD	addr					[addr] ← [L] and [addr+1] ← [H]  Store H and L registers using direct addressing

ESTGF-PR05-Mod013V1 Página 5 de12



'	Ano letivo	Data				
Teste 2	2017/2018	29-05-2018				
Curso Licenciatura em Engenharia Informática / Licen Segurança Informática em Redes de Computado	Hora 14:00					
Unidade Curricular Duração						
Sistemas Digitais e Arquitetura de Computadores 30Min						

MOV	r,r	$[r] \leftarrow [r]$ Move any register to any register
XCHG		$[D] \leftarrow \rightarrow [H]$ and $[E] \leftarrow \rightarrow [L]$ Exchange DE with HL
SPHL		[HL] ← [SP] Move HL to SP
LXI	pr,double	$[pr] \leftarrow double$ Load 16 bits immediate data into BC (pr=B), DE (pr=D), HL (pr=H), SP (pr=SP)
MVI	M,byte	[[HL]] ← byte Load 8 bit immediate data into memory location with implied addressing by HL
MVI	r,byte	[r] ← byte Load 8 bit immediate data into any register

# Grupo aritmético, lógico e de rotação

		Status do registo de flags			de fla	gs	
Instrução	Operandos	CS	AC	Z	S	P	Operação realizada
ADD	М	x	x	x	x	x	[A] ← [A] + [[HL]] Add register A with implied addressing by HL and store the result in register A
ADC	М	x	x	x	x	x	[A] ← [A] + [[HL]] + [CS]  Add register A with carry with implied addressing by HL and store the result in register A
SUB	М	x	x	x	x	x	$[A] \leftarrow [A] - [[HL]] \\$ Subtract register A with implied addressing by HL and store the result in register A
SBB	М	x	x	х	x	x	[A] ← [A] - [[HL]] - [CS] Subtract register A with carry with implied addressing by HL and store the result in register A
ANA	М	0	1	x	x	x	[A] ← [A] AND [[HL]] AND between register A with implied addressing by HL and store the result in register A
XRA	М	0	0	x	x	x	[A] $\leftarrow$ [A] XOR [[HL]] Exclusive-OR between register A with implied addressing by HL and store the result in register A
ORA	М	0	0	×	x	x	[A] ← [A] OR [[HL]] OR between register A with implied addressing by HL and store the result in register A
СМР	М	x	x	x	x	x	[A] – [[HL]]  Compare register A with implied addressing by HL  If register A < [[HL]] than the carry flag is set (1)  If register A = [[HL]] than the zero flag is set (1)

ESTGF-PR05-Mod013V1 Página 6 de12



Tipo de Prova	Ano letivo	Data
Teste 2	2017/2018	29-05-2018
Curso Licenciatura em Engenharia Informática / Lice Segurança Informática em Redes de Computad	Hora 14:00	
Unidade Curricular	Duração	
Sistemas Digitais e Arquitetura de Computado	30Min	

							If register A > [[HL]] than the carry and zero flags are reset (0)
INR	М	x	x	x	x	x	[[HL]] ← [[HL]] + 1 Increment memory
DCR	М	x	x	x	x	x	[[HL]] ← [[HL]] -1 Decrement memory
ADI	byte	x	x	х	x	x	[A] ← [A] + byte Add register A with 8 bit immediate data and store the result in register A
ACI	byte	x	x	x	x	x	[A] ← [A] + byte + [CS]  Add register A with 8 bit immediate data with carry and store the result in register A
SUI	byte	x	х	x	x	x	[A] ← [A] – byte Subtract register A with 8 bit immediate data and store the result in register A
SBI	byte	x	x	х	x	x	[A] ← [A] - byte - [CS] Subtract register A with 8 bit immediate data with carry and store the result in register A
ANI	byte	0	1	x	x	x	[A] $\leftarrow$ [A] AND byte AND between register A with 8 bit immediate data and store the result in register A
XRI	byte	0	0	x	x	x	[A] ← [A] XOR byte Exclusive-OR between register A with 8 bit immediate data and store the result in register A
ORI	byte	0	0	x	x	x	[A] $\leftarrow$ [A] OR byte OR between register A with 8 bit immediate data and store the result in register A
СРІ	byte	x	x	x	x	x	[A] – byte  Compare register A with 8 bit immediate data  If register A < byte than the carry flag is set (1)  If register A = byte than the zero flag is set (1)  If register A > byte than the carry and zero flags are reset (0)
ADD	r	x	x	x	x	x	$[A] \leftarrow [A] + [r]$ Add register A with any register and store the result in register A
ADC	r	x	x	x	x	x	$[A] \leftarrow [A] + [r] + [CS]$ Add register A with any register with carry and store the result in register A
SUB	r	x	x	x	x	x	[A] ← [A] – [r] Subtract register A with any register and store the result in register A
SBB	r	x	x	x	x	x	$[A] \leftarrow [A] - [r] - [CS]$ Subtract register A with any register with carry and store the result in register A
ANA	r	0	1	x	x	x	[A] $\leftarrow$ [A] AND [r] AND between register A with any register and store the result in register A

ESTGF-PR05-Mod013V1 Página 7 de12




Tipo de Prova	Ano letivo	Data
Teste 2	2017/2018	29-05-2018
Curso Licenciatura em Engenharia Informática / Licen Segurança Informática em Redes de Computado	Hora 14:00	
Unidade Curricular Sistemas Digitais e Arquitetura de Computadore	Duração 30Min	

XRA	r	0	0	x	x	x	[A] ← [A] XOR [r] Exclusive-OR between register A with any register and store the result in register A
ORA	r	0	0	x	x	x	[A] $\leftarrow$ [A] OR [r] OR between register A with any register and store the result in register A
СМР	r	x	x	x	x	x	[A] – [r]  Compare register A with any register  If register A < r than the carry flag is set (1)  If register A = r than the zero flag is set (1)  If register A > r than the carry and zero flags are reset (0)
INR	r		x	x	x	x	$[r] \leftarrow [r] + 1$ Increment any register
DCR	r		x	x	x	x	$[r] \leftarrow [r] - 1$ Decrement any register
СМА							[A] ← [Ā] Complement register A
DAA		x	х	x	x	x	The contents of the accumulator are changed from a binary value to two 4-bit binary coded decimal (BCD) digits.  This is the only instruction that uses the auxiliary flag (AC) to perform the binary to BCD conversion, and the conversion procedure is described below.  If the value of the low-order 4-bits in the accumulator is greater than 9 or if AC flag is set (1), the instruction adds 6 to the low-order four bits.  If the value of the high-order 4-bits in the accumulator is greater than 9 or if the Carry flag (CS) is set (1), the instruction adds 6 to the high-order four bits.
RLC		x					Each binary bit of the register accumulator is rotated left by one position.  Bit D7 is placed in the position of D0 as well as in the Carry flag.  The carry flag (CS) is modified according to bit D7.  Carry  Register acumulator  MSB  LSB  x  D7  D6  D5  D4  D3  D2  D1  D0
RRC		x					Each binary bit of the register acumulator is rotated right by one position.  Bit D0 is placed in the position of D7 as well as in the Carry flag.  The carry flag (CS) is modified according to bit D0.  Carry  Register acumulator  MSB  LSB  x  D7—D6—D5—D4—D3—D2—D1—D0
RAL		Х					Each binary bit of the register acumulator is rotated left by one position trought the carry flag.  Bit D7 is placed in the carry flag, and the carry flag is placed in the least significant position D0.  The carry flag (CS) is modified according to bit D7.  Register acumulator  MSB  LSB  D7  D6  D5  D4  D3  D2  D1  D0

ESTGF-PR05-Mod013V1 Página 8 de12



Tipo de Prova	Ano letivo	Data
Teste 2	2017/2018	29-05-2018
Curso Licenciatura em Engenharia Informática / Licen Segurança Informática em Redes de Computado	Hora 14:00	
Unidade Curricular	Duração	
Sistemas Digitais e Arquitetura de Computadore	30Min	



### Grupo de controlo e de salto

1	0	Statu	ıs do re	gisto	de fla	gs	O
Instrução	Operandos	CS	AC	Z	S	Р	Operação realizada
JMP	label						[PC] ← label  Jump to instruction at address label
PCHL							[PC] ← [HL]  Jump to instruction at address contained in HL
CALL	label						[[SP]] ← [PC] , [PC] ← label, [SP] ← [SP] – 2  Jump to subrotine starting at address label
СС	label						[[SP]] $\leftarrow$ [PC] , [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-$ 2 Jump to subrotine starting at address label if the carry flag (CS) equal to 1
CNC	label						[[SP]] $\leftarrow$ [PC] , [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-$ 2 Jump to subrotine starting at address label if the carry flag (CS) equal to 0
CZ	label						[[SP]] $\leftarrow$ [PC] , [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-$ 2 Jump to subrotine starting at address label if the zero flag (Z) equal to 1
CNZ	label						[[SP]] $\leftarrow$ [PC] , [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-$ 2 Jump to subrotine starting at address label if the zero flag (Z) equal to 0
СР	label						[[SP]] $\leftarrow$ [PC] , [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-$ 2 Jump to subrotine starting at address label if the sign flag (S) equal to 0

ESTGF-PR05-Mod013V1 Página 9 de12



T		I
Tipo de Prova	Ano letivo	Data
Teste 2	2017/2018	29-05-2018
Curso	Hora	
Licenciatura em Engenharia Informática / Licen	ciatura em	
Segurança Informática em Redes de Computado	14:00	
Unidade Curricular	Duração	
Sistemas Digitais e Arquitetura de Computadore	30Min	

СМ	label			[[SP]] $\leftarrow$ [PC] , [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-$ 2 Jump to subrotine starting at address label if the sign flag (S) equal to 1
СРЕ	label			[[SP]] $\leftarrow$ [PC] , [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-$ 2 Jump to subrotine starting at address label if the parity flag (P) equal to 1
СРО	label			[[SP]] $\leftarrow$ [PC] , [PC] $\leftarrow$ label, [SP] $\leftarrow$ [SP] $-$ 2 Jump to subrotine starting at address label if the parity flag (P) equal to 0
RET				[PC] ← [[SP]] , [SP] ← [SP] + 2 Return from subrotine
RC				$[PC] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Return from subrotine if the carry flag (CS) equal to 1
RNC				$[PC] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Return from subrotine if the carry flag (CS) equal to 0
RZ				$[PC] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Return from subrotine if the zero flag (Z) equal to 1
RNZ				$[PC] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Return from subrotine if the zero flag (Z) equal to 0
RM				$[PC] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Return from subrotine if the sign flag (S) equal to 0
RP				$[PC] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Return from subrotine if the sign flag (S) equal to 1
RPE				$[PC] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Return from subrotine if the parity flag (P) equal to 1
RPO				$[PC] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Return from subrotine if the parity flag (P) equal to 0
JC	label			[PC] ← label  Jump to instruction at address label if the carry flag (CS) equal to 1
JNC	label			[PC] ← label  Jump to instruction at address label if the carry flag (CS) equal to 0
JZ	label			[PC] ← label  Jump to instruction at address label if the zero flag (Z) equal to 1
JNZ	label			[PC] ← label  Jump to instruction at address label if the zero flag (Z) equal to 0
JP	label			[PC] ← label  Jump to instruction at address label if the sign flag (S) equal to 0

ESTGF-PR05-Mod013V1 Página 10 de12



Tipo de Prova	Ano letivo	Data
Teste 2	2017/2018	29-05-2018
Curso		
Licenciatura em Engenharia Informática / Licen	Hora	
Segurança Informática em Redes de Computado	14:00	
Unidade Curricular	Duração	
Sistemas Digitais e Arquitetura de Computadore	30Min	

JM	label	[PC] ← label  Jump to instruction at address label if the sign flag (S) equal to 1
JPE	label	[PC] ← label  Jump to instruction at address label if the parity flag (P) equal to 1
JPO	label	[PC] ← label  Jump to instruction at address label if the parity flag (P) equal to 0
RST	n	The RST instruction is equivalent to a 1-byte call instruction to one of eight memory locations depending upon the number. The instructions are generally used in conjunction with interrupts and inserted using external hardware. However these can be used as software instructions in a program to transfer program execution to one of the eight locations. The addresses are: Instruction Restart Address RST 0 0000H RST 1 0008H RST 2 0010H RST 3 0018H RST 4 0020H RST 5 0028H RST 6 0030H RST 7 0038H

# Grupo de controlo do CPU, I/O e da Pilha

I	0	Statu	us do registo de flags		gs	Onesen San and Inc.		
Instrução	Operandos	CS	AC	Z	S	Р	Operação realizada	
IN	port						[A] ← [port] Input to register acumulator (A) from I/O port	
OUT	port						[port] ← [A]  Ouput from register acumulator (A) to I/O port	
PUSH	pr						[[SP]] $\leftarrow$ [pr] , [SP] $\leftarrow$ [SP] $-$ 2 Push register pair BC (pr=B), DE (pr =D), H (pr=HL), PSW (pr=PSW) contentes onto stack	
POP	pr						$[pr] \leftarrow [[SP]]$ , $[SP] \leftarrow [SP] + 2$ Pop stack into register pair BC (pr=B), DE (pr =D), H (pr=HL), PSW (pr=PSW)	
XTHL							[HL] ← [[SP]] Exchange HL with top of stack	
EI							Enable interrupts following execution of next instruction	
DI							Disable interrupts	
SIM							Set interrupt mask	

ESTGF-PR05-Mod013V1 Página 11 de12



Tipo de Prova	Ano letivo	Data
Teste 2	2017/2018	29-05-2018
Curso Licenciatura em Engenharia Informática / Licen Segurança Informática em Redes de Computado	Hora 14:00	
Unidade Curricular	Duração	
Sistemas Digitais e Arquitetura de Computadore	30Min	

RIM		Read interrupt mask
NOP		$[PC] \leftarrow [PC] + 1$ No operation but program counter (PC) is incremented
HLT		HALT Stop CPU operation

ESTGF-PR05-Mod013V1 Página 12 de12