

PE 핵심 암기

컴팩트 · 기초 0에서 30페이지

SK hynix Tech R&D — Product Engineering

약 30페이지 · 숫자와 화살표만 외운다

목차

컴팩트. PE 핵심 암기	1
0. 이 책만 보면 되는 이유	1
1. 반도체를 한 장으로	2
2. 물리 최소량 (이 숫자만 있으면 된다)	2
3. DRAM: 버킷에 전하를 담는다	3
4. NAND: 절연막에 전자를 가둔다	5
5. DRAM vs NAND (한 표로 끝내기)	5
6. 8대 공정 (변수 → 결함 → 제품)	6
7. 불량률 어떻게 푸나	8
8. DRAM 불량 (가능성부터 체크)	8
9. NAND 불량 (가능성부터 체크)	9
10. HBM-패키징 (NCP / NCF / MUF)	9
11. 열관리 (지금 가장 아픈 곳)	10
11.5 공정 변수 → 제품, 화살표 20개	10
12. 입에서 나오는 답 18개	12
13. 오늘 밤 백지 테스트	14

컴팩트. PE 핵심 암기

0. 이 책만 보면 되는 이유

본편은 521페이지다. 이 책은 그 안의 **입에 올릴 문장, 숫자, 화살표**만 남긴 급행본이다. 반도체 수업을 듣지 않은 사람을 기준으로 썼다. 공식 유도는 하지 않는다. 외울 칸만 남긴다.

대상은 SK hynix Tech R&D - Product Engineering(PE)의 A!SK(직무지식 구술, 1분 준비 후 30초 3분)다. PE는 공정을 설계하는 사람이 아니다. **칩이 스펙대로 동작하고, 데이터를 지키고, 수율이 나오는지를 데이터로 책임지는 사람**이다.

[핵심]

모든 답의 마지막 문장은 공정 이름이 아니라 제품 특성이다. Vt, 누설, retention, tWR, 수율, FIT 중 하나로 끝낸다.

0.1 쓰는 법 (48시간 기준)

시간	할 일	합격 기준
0 3시간	1 5절을 소리 내어 읽기	DRAM 동작 6단계를 백지에 씀
3 8시간	6 11절, 표를 가리고 오른쪽 열 말하기	8대 공정 각 1줄 + 대표 결함 1개
8 12시간	12절 12문항을 카메라 앞에서 60초	결론·숫자·제품 연결이 빠지지 않음
남는 시간	13절 백지 테스트, 틀린 칸만 본편	빈 칸 0

본편이 필요하면 해당 장으로만 간다. DRAM 구조는 02:13장, NAND는 02:14장, 패키징은 12장, 열은 15장, 질문 원문은 21장.

0.2 입 답변 골격 (이것만 외워도 형태가 나온다)

길이	순서
30초	결론 → 숫자 하나 → PE 관점
60초	결론 → 근거 2 → 숫자 → 제품 특성 → 한계 한 줄
3분	60초에 트레이드오프 2개와 대책을 붙인다

시작 문장: “결론부터 말씀드리면, 입니다.” 모를 때: “정확한 값은 확인이 필요하지만, 원리상 방향입니다.”

[주의]

“잘 모르겠습니다”로 끝내지 않는다. “무조건”, “항상”도 쓰지 않는다. “일반적으로”, “대략”으로 말한다.

1. 반도체를 한 장으로

칩은 실리콘 원판(웨이퍼) 위에 **스위치(트랜지스터)** 를 수십억 개 만들고, 그 스위치를 **전선(배선)** 으로 잇고, 잘라서 패키지에 붙인 것이다. 메모리는 스위치로 전하 또는 트랩을 조절해 0과 1을 만든다.

```

[실리콘 웨이퍼 300 mm]
|
FEOL (트랜지스터 만들기) 산화-포토-식각-증착-주입
|
MOL (트랜지스터와 배선을 잇는 콘택)
|
BEOL (금속 배선, 여러 층)
|
EDS (웨이퍼 상태에서 전기 테스트, 불량 칩 표시)
|
패키징 (자르기, 붙이기, HBM이면 쌓기)
|
완제품 테스트
  
```

단어	한 줄
웨이퍼	지름 300 mm, 두께 약 775 μm 인 실리콘 원판
다이	웨이퍼 위의 한 개 칩 영역
로트	같이 도는 웨이퍼 묶음, 보통 25장
레시피	장비에 넣는 공정 조건 세트
FEOL	Front End of Line, 소자(트랜지스터·커패시터)
MOL	Middle of Line, 콘택·국소 배선
BEOL	Back End of Line, 금속 다층 배선
EDS	Electrical Die Sorting, 웨이퍼 전기 테스트
PCM	Process Control Monitor, 스크라이브 라인의 소자 측정
수율	양품 다이 / 전체 다이
FIT	10억 소자·시간당 고장 수, 서버는 수십 이하가 목표

[예시]

다이 면적 1 cm^2 , 킬러 결함 밀도 0.1 / cm^2 이면 포아송 수율 $Y = \exp(-A \cdot D) \approx 90\%$. 결함이 2배가 되면 약 82%로 떨어진다.

PE가 매일 보는 화살표는 하나다.

```

공정 변수 → 소자 파라미터( $V_t$ , C, R, 누설)
            → 제품 특성(속도, retention, endurance)
            → 수율 / 신뢰성
  
```

변수가 흔들리면 웨이퍼 맵에 자국이 남고, EDS bin이 움직이고, 리페어가 소진된다. 그걸 거꾸로 읽는 일이 PE다.

2. 물리 최소량 (이 숫자만 있으면 된다)

스위치를 이해하면 나머지는 응용이다. MOSFET은 게이트 전압으로 채널을 열고 닫는 스위치다.

2.1 세 가지 비유 다음에 기술

버킷이 커패시터, 수도꼭지가 트랜지스터, 호스 굵기가 배선 저항이다. 버킷이 작으면 조금 새도 물이 빨리 비고(retention), 꼭지가 잘 안 열리면 채우는 데 오래 걸리고(t_{WR}), 호스가 가늘면 신호가 늦게 도착한다(RC).

개념	식	대표 값	PE가 보는 것
밴드갭 Si	$E_g = 1.12 \text{ eV}$	Ge 0.66, 절연체 5 이상	온도 오르면 누설 급증
열에너지	$kT \approx 26 \text{ meV (300 K)}$	85 °C면 약 31 meV	고온 누설
진성 캐리어	$n_i \approx 1 \times 10^{10} / \text{cm}^3$	10 °C당 약 2배	retention 온도 의존
문턱전압	$V_t \approx 0.3 \text{ } 0.7 \text{ V}$	온도 -1 -2 mV/K	켜짐/꺼짐, 누설
산화막 용량	$C_{ox} = \epsilon_{ox} / t_{ox}$	$t_{ox} 2 \text{ nm} \rightarrow$ 약 1.7 $\mu\text{F}/\text{cm}^2$	V_t , Ion
EOT	$t_{hk} \times 3.9 / k_{hk}$	HfO2 3 nm, $k 22 \rightarrow 0.53 \text{ nm}$	High-k 이유
서브스레슬드	SS 한계 60 mV/dec	단채널이면 90 100	I_{off}
오프 누설	$I_{off} \propto 10^{(-V_t/SS)}$	$V_t 100 \text{ mV}$ 하락 $\rightarrow$ 약 10배	대기전력, retention
커패시터	$C = \epsilon A / d$	DRAM 셀 약 10 fF	센싱 마진
전하	$Q = C \cdot V$	10 fF $\times 1 \text{ V} = 10 \text{ fC}$	리프레시 여유
지연	$\tau = R \cdot C$	배선이 가늘수록 R 증가	속도, tRCD
수율	$Y = \exp(-A \cdot D)$	A 1 cm^2 , D 0.1 $\rightarrow 90\%$	킬러 결함

V_t 를 정하는 네 가지: 게이트 일함수, 산화막(두께·유전율), 채널 도핑, 산화막/계면 전하. 채널 도핑을 10배 올리면 V_t 가 대략 0.1 0.2 V 오른다. 산화막이 두꺼워져도 V_t 는 오른다.

[예시]

25 °C에서 85 °C로 가면 V_t 가 약 0.1 V 낮아진다. SS 100 mV/dec이면 서브스레슬드 누설은 약 10배. DRAM이 고온에서 리프레시를 두 배로 하는 이유의 한 축이다.

2.2 누설 네 종류 (DRAM retention의 뿌리)

종류	무슨 일	키우는 것	대책
서브스레슬드	꺼져 있어도 확산 전류	V_t 하락, SS 악화, 온도	V_t 확보, 짧은 채널 억제
게이트	얇은 산화막 터널링	두께 0.2 0.3 nm당 약 10배	High-k, EOT 유지
접합	역바이어스 pn 생성 전류	결함, 금속 오염, 온도 (E_a 0.5 0.7 eV)	어닐, 세정, 게터링
GIDL	게이트-드레인 겹침 터널링	음(-) 워드라인, 높은 전계	오버랩 조절, VBB 타협

[주의]

누설을 “꺼져도 흐르는 전류”로만 말하면 점수가 같린다. 종류마다 원인 공정이 다르다. PE 답은 종류를 나눈 뒤 제품에 연결하는 것이다.

2.3 단채널 효과 한 줄

채널이 짧아지면 게이트가 채널을 독점하지 못한다. 증상은 V_t 롤오프, DIBL(드레인이 배리어를 낮춤, 수십 mV/V), SS 악화. 모두 I_{off} 를 키운다. DRAM 셀은 매립 채널 트랜지스터(BCAT)로 유효 길이를 확보한다. 로직은 FinFET/GAA로 간다.

2.4 자릿수 (감이 없으면 숫자를 틀린다)

물리량	자릿수
원자 간격	0.2 0.3 nm
게이트 산화막	1 3 nm, EOT 0.5 1 nm
NAND 터널 산화막	6 7 nm
DRAM 최소 피쳐 F	대략 10 14 nm (1a 1c)
DRAM 커패시터 높이	1 μm 이상, AR 수십:1
NAND 채널 홀	직경 약 100 nm, AR 60:1 이상
웨이퍼 두께	775 μm
킬러 파티클	피쳐의 약 절반
금속 오염 한계	약 $10^{10} / \text{cm}^2$
채널 dose	$10^{12} \text{ } 10^{13} / \text{cm}^2$
S/D dose	$10^{15} / \text{cm}^2$ 이상


3. DRAM: 버킷에 전하를 담는다

DRAM 셀은 트랜지스터 1개 + 커패시터 1개(1T1C)다. 커패시터에 전하가 있으면 1, 없으면 0. 전하가 새므로 주기적으로 다시 채운다. 이것이 리프레시(refresh)다. 전원이 꺼지면 데이터가 사라진다(휘발성).

셀 면적은 보통 $6F^2$. F가 12 nm면 셀 하나 면적은 약 864 nm^2 .

3.1 읽는 순서 6단계 (백지에 그릴 것)

1. 프리차지: 비트라인(BL)과 BLB를 VDD/2로 맞춘다.
2. ACT: 워드라인(WL)을 VPP로 올려 셀 트랜지스터를 연다. 셀 전하가 BL과 섞인다.
3. 센싱: 센스앰프가 수십 100 mV 차이를 VDD와 0으로 키운다. 여기까지가 tRCD의 대부분.
4. RD/WR: 컬럼을 열어 데이터를 빼거나 넣는다.
5. 복원: 증폭된 값이 셀에 다시 채워진다(tRAS 안).
6. PRE: WL을 음전압(VBB)으로 내리고 BL을 다시 VDD/2(tRP).



센싱 전압: $\Delta V_{BL} = \Delta V \cdot C_s / (C_s + C_{BL})$. C_{BL} 이 셀의 5 10배라 ΔV 는 약 80 100 mV다. 이 100 mV가 DRAM의 전부다. C_s 가 줄거나 누설이 늘면 이 숫자가 먼저 죽는다.

[핵심]

DRAM PE의 세 축은 센싱 마진, 리텐션(꼬리 비트), 타이밍(tRCD/tWR)이다.

3.2 숫자 카드

항목	값
셀 커패시터	5 20 fF, 대표 약 10 fF
유전체	TiN / ZAZ(ZrO ₂ -Al ₂ O ₃ -ZrO ₂) / TiN, k 30 40, 물리 5 7 nm
셀 트랜지스터	BCAT, WL은 TiN/W 매립
페리 게이트	HKMG (셀은 보통 미적용)
VDD (DDR5)	약 1.1 V
VPP (WL on)	1.8 2.5 V
VBB (WL off)	-0.2 -0.5 V
VBLP, VCP	VDD/2
리프레시 윈도우	85 °C 이하 64 ms, 초과 32 ms
tREFI	7.8 μs / 3.9 μs (8192 로우 기준)
셀 누설 상한 감각	10 fC / 64 ms ≈ 150 fA

3.3 타이밍 6개만

이름	뜻	DDR4 감각	흔드는 것
tRCD	ACT → 첫 RD/WR, 센싱 완료	약 14 ns	WL RC, 셀 Ion, SA 오프셋
tRP	PRE → 다음 ACT, BL 프리차지	약 14 ns	BL RC
tRAS	ACT → PRE 최소, 복원	약 32 ns	셀 Ion, SA
tWR	마지막 WR → PRE, 셀을 채움	15 ns	셀 Vt, VPP, WL 저항
tRFC	리프레시 한 번의 점유	16 Gb 약 350 ns	용량
tREFI	리프레시 명령 간격	7.8 μs	온도

저온에서 막히면 셀 Vt가 높거나 tWR. 고온에서 막히면 누설과 retention.

3.4 제품군 한 줄

제품	한 줄
DDR5	서버·PC, 채널당 속도, 전력·용량
LPDDR5X	모바일, 저전력, 패키지 온 보드
GDDR7	그래픽, 매우 빠른 I/O
HBM3E	AI, 1024 I/O, 스택, 열이 제품 스펙

4. NAND: 절연막에 전자를 가둔다

NAND는 전원이 꺼져도 데이터를 남긴다(비휘발성). 전하를 커패시터에 담지 않고, 절연 트랩층에 전자를 넣거나 뺀다. 3D NAND는 전하를 질화막 트랩(CTF, Charge Trap Flash)에 저장한다. 옛 2D는 플로팅 게이트(도체)였다.

	FG	CTF
저장	도체 섬	SiN 트랩
3D	적층 어려움	맞음
장점	전하량이 큼	결함 내성, 간섭 상대적 유리
단점	커플링, 편치	측면 전하 이동, P/E 상대적으로 느림

4.1 3D 한 줄 구조

채널 홀을 깊게 뚫고, 안쪽에 터널 산화막 / 트랩 / 블로킹을 입히고, 가운데 폴리실리콘 채널(마카로니)을 만든다. 워드라인은 질화막을 텅스텐으로 치환(replacement gate)한다. 계단(staircase)으로 층마다 컨택을 뺀다. 슬릿으로 WL을 끊는다.

```
BL  ---+---+---+---+--- (스트링 위)
    SSL
    WL n    <- 계단으로 컨택
    ...
    WL 1
    GSL
    source
채널 홀: ONO | poly channel | core
```

층	대략 두께	역할
터널 SiO2	6 7 nm	FN 터널링, retention 벽
트랩 SiN	약 6 nm	전하 저장
블로킹	10 nm 이상 + Al2O3	게이트로 새는 것 차단
WL W	20 30 nm	저항
층 피치	40 50 nm	단수 × 피치 = 높이

4.2 동작 세 가지

Program: 선택 WL에 15 20 V (ISPP, 0.3 0.5 V씩 올리고 verify). 전자가 터널링으로 트랩에 들어간다. Vt가 오른다. Erase: 블록 단위. 바디 약 20 V, WL 0 V. 전자가 나간다. Vt가 내려간다. Read: 상태 사이 전압(Vref)을 선택 WL에, 나머지는 Vpass 6 8 V로 통과시켜 전류 유무로 판정.

모드	셀당 비트	상태 수	읽기 기준	간격 감각	P/E
SLC	1	2	1	수 V	높음
TLC	3	8	7	약 0.8 V 이하	약 3천
QLC	4	16	15	약 0.4 V	약 1천

간격이 좁을수록 산포·간섭·온도에 죽는다. QLC는 ECC(LDPC)와 read retry가 필수에 가깝다.

4.3 열화 방향 (외울 표)

현상	Vt	가장 약한 상태	원인
Retention	아래	최상위 프로그램	트랩 방출, SILC, 측면 이동
Read disturb	위	이레이즈	Vpass가 약한 프로그램
Program disturb	위	이레이즈	채널 부스팅 누설
사이클링	분포 넓어짐	전체	터널막 트랩

[핵심]

NAND PE는 Vt 분포의 폭과 이동을 본다. 평균이 아니라 꼬리가 ECC를 넘기는지다.

5. DRAM vs NAND (한 표로 끝내기)

항목	DRAM	NAND
저장	커패시터 전하	트랩(또는 FG) 전하
휘발	예, 리프레시	아니오
셀 Tr	BCAT (매립)	스트링 속 폴리 채널

항목	DRAM	NAND
밀도	낮음, 빠름	높음, 느림
쓰기	ns, 셀 단위	μs ms, 페이지/블록
핵심 파라미터	tRCD, tWR, retention	Vt 산포, endurance, disturb
핵심 공정	고AR 커패시터, 매립 WL	고AR 홀 식각, ON 적층, 치환 W
대표 불량	고리 retention, VRT, RH	disturb, WL 오픈, 홀 프로파일
스케일링	3D DRAM, 4F ² , HBM	단수, 본딩, QLC

같은 식각 이슈라도 DRAM은 커패시터 leaning·콘택 저항으로, NAND는 층별 Vt·스트링 전류로 죽는다. 답을 제품 두 개로 나눠 말하면 직무가 보인다.

6. 8대 공정 (변수 → 결함 → 제품)

공정의 목적은 “모양을 만들고 물질을 넣는 것”이다. PE는 레시피를 외우지 않는다. 어느 숫자가 틀리면 어느 전기 특성이 틀리는지를 외운다.

6.1 한 줄

공정	한 줄	PE 결과
웨이퍼	CZ 성장, 연마, 에피	COP·산소 석출 → 접합 누설
산화	열산화, 건식 게이트 / 습식 필드	두께 → Vt, 누설, TDDb
포토	빛으로 그림, $CD = k1 \cdot \lambda / NA$	CD·오버레이 → Vt, 쇼트
식각	이온(방향) + 라디칼(선택)	프로파일 → 저항, 누설
증착	PVD / CVD / ALD	두께·보이드 → C, R
이온주입	dose·에너지·틸트·어닐	Vt, 접합 누설
세정·CMP	때 벗기기, 평탄	파티클, 디싱, 스크래치
금속배선	다마신 Cu/W	RC, EM, via 오픈
EDS	전기로 분류	수율, 맵, 리페어
패키징	붙이고 쌓기	열, 힘, 오픈

DRAM 흐름 감각: STI → 매립 게이트(BCAT) → 소스/드레인 → BL → 스토리지 노드 → 커패시터(실린더+ZAZ) → 메탈. NAND 흐름 감각: 페리/소스 → ON 몰드 적층 → 채널 홀 → ONO·채널 → 계단 → 슬릿 → 질화막 제거·W 치환 → 콘택·BL → (셀 아래 페리 또는 웨이퍼 본딩).

같은 포토라도 DRAM은 커패시터 홀 배열과 6F² 액티브, NAND는 홀 배열과 계단 다단이 다르다.

공정 변수는 방향까지 외운다.

공정	변수	올리면	제품
산화	온도·시간	두께 ↑	Vt ↑, 누설 ↓
포토	dose (포지티브)	라인 CD ↓	Vt, 저항
포토	오버레이	어긋남	콘택 R, 쇼트
식각	바이어스	이방성 ↑, 데미지 ↑	프로파일, 누설
식각	폴리머 가스	옆 보호, 바닥 정지 위험	오픈
증착	ALD 사이클	두께 ↑	C ↓ 또는 누설 ↓
주입	채널 dose	Vt ↑	tWR ↓, I _{off} ↓
주입	어닐 온도	활성화 ↑, 확산 ↑	누설 vs 저항
CMP	압력·시간	깎임 ↑	디싱, 에로전
배선	배리어 두께	Cu 단면 ↓	RC ↑

공정	대표 결함	원인	검출	대책
웨이퍼	COP	공공 응집	파티클, GOI	에피
포토	브리지 / 끊김	dose, stochastic	SEM	윈도우, EUV dose
포토	샷 반복	마스크	샷 폴딩	레티클
식각	ARDE, 보잉	AR, 산란	단면	펄스, 극저온
증착	홀 보이드	비컨포멀	TEM	ALD
주입	EOR, 채널링	어닐, 결정방향	누설, SIMS	어닐, 틸트 7도
세정	워터마크, 붕괴	건조, 표면장력	광학, SEM	IPA, scCO ₂
CMP	디싱, 스크래치	선택비, 파티클	프로파일, BF	더미, 필터

공정	대표 결함	원인	검출	대책
배선	via 보이드, EM	도금, 전류·열	체인 R, 가속	첨가제, 캡핑

6.2 산화

Si + 산소 → SiO₂. 산화막 두께의 약 0.44배가 실리콘에서 소모된다. 얇으면 선형(반응 율속), 두꺼우면 포물선(확산 율속). 게이트는 건식(품질), 필드/희생은 습식(속도).

결함	원인	검출	제품
두께 불균일	퍼니스 존	엘립소 맵	Vt 맵
핀홀	파티클, 오염	GOI, TDDb	게이트 파괴
계면 트랩	세정, 플라즈마	C-V D _{it}	SS, VRT
STI 코너 얇음	기하	TEM	누설

NAND 터널막이 0.2 nm만 얇아도 사이클·retention이 흔들린다. DRAM 게이트/GIDL과도 연결된다.

6.3 포토

해상도 $R = k_1 \cdot \lambda / NA$. 초점 심도 $DOF = k_2 \cdot \lambda / NA^2$. NA를 올리면 그림은 잘 나오지만 초점이 얕아진다.

광원	λ	감각
ArF 액침	193 nm, NA 1.35	다중 패터닝
EUV	13.5 nm, NA 0.33	단일 노광, stochastic

변수	포지티브 레지스트	제품
dose 증가	라인 CD 감소	Vt, 저항
focus 이탈	CD·측벽 붕괴	브리지, 오픈
오버레이	층이 어긋남	콘택 저항, 쇼트
LER 2 3 nm	가장자리 거칠기	Vt 산포, 브리지

EUV 광자 에너지는 약 92 eV, DUV보다 광자 수가 약 1/14. 같은 에너지라도 주사위 수가 적어 라인 굵김·홀 미개구가 난다. 이것이 stochastic이다.

[면접]

EUV는 파장이 짧아서 좋다가 답이 아니다. "마스크 수와 오버레이는 줄고, 대신 광자 산탄 결함이 단일 비트 킬러가 됩니다. PE는 무작위 fail과 도즈 창을 같이 봅니다."

6.4 식각

이온이 수직으로 때려 이방성을, 라디칼이 화학으로 선택비를 만든다. 옆면은 폴리머가 지킨다. 이 세 힘의 균형이 프로파일이다.

결함	한 줄	NAND/DRAM
ARDE	깊은 홀일수록 느림	층별 CD, 커패시터 깊이
보잉·트위스팅	배가 나오고 힘	홀 브리지, 채널 산포
노칭	바닥이 옆을 파냄	게이트 foot, 누설
잔사	폴리머 남음	콘택 오픈

HAR(고중형비)은 바이어스를 키우면 곧게 가지만 선택비와 데미지가 나빠진다. 극저온 식각·펄스가 현안 해법이다.

6.5 증착

방법	피복성	쓸 때
PVD	0.1 0.3	금속, 막이 두꺼울 때
CVD	0.5 0.9	절연, 폴리
ALD	≈ 1, 약 1 Å/사이클	홀 안, High-k, 배리어

홀 바닥에 막이 안 닿으면 누설 또는 오픈이다. ALD로 바꾸는 이유다. 시임·보이드는 TEM, 파티클은 인라인 검사.

6.6 이온주입

채널 dose가 Vt, S/D dose가 저항. 에너지가 깊이. 틸트 약 7도로 채널링을 피한다. 어닐이 활성화와 결함 회복. 남는 EOR 결함은 접합 누설 씨앗 → DRAM 꼬리 비트. 새도잉은 높은 패턴 옆이 가려 Vt가 방향마다 달라진다.

6.7 세정·CMP

RCA: SC-1(파티클, 유기) + SC-2(금속). 킬러 파티클은 피치의 절반. 워터마크는 IPA/마란고니, 패턴 붕괴는 표면장력 → scCO₂ 아이디어.

CMP: RR = K·P·V. 디싱은 넓은 금속이 파임, 에로전은 밀집 패턴의 절연이 깎임. 스크래치는 곡선 맵.

6.8 금속배선

다마신: 홈을 파고 배리어(TaN/Ta) → Cu 시드 → 전기도금 → CMP. 선풍이 Cu 평균자유행로(약 40 nm) 아래로 가면 비저항이 급증한다. 배리어가 두꺼워도 Cu 단면이 줄어 R이 오른다. EM(일렉트로마이그레이션): 전자가 원자를 밀어 보이드. Black 식, Ea 0.8 1.0 eV, 20 °C 오르면 수명 절반 이하.

7. 불량을 어떻게 푸나

순서를 바꾸면 시간이 죽는다.

재현(같은 조건에서 다시 fail?)

- bin / 비트맵 / 웨이퍼 맵
- 인라인 계측과 겹치기 (상관 0.5 이상이면 유력)
- 가설 3개 (공정·설계·테스트)
- 분할 실험(같은 로트 반씩) 또는 비파괴 FA
- FIB/TEM은 가설이 1~2개로 줄어든 뒤
- 조치 + 모니터 항목 + 재발 방지

[주의]

“라인 세우고 FA 의뢰”가 첫 문장이면 안 된다. 첫 문장은 어떤 데이터를 보겠다는 것이다.

7.1 맵 형태 → 의심

맵	의심
에지 링	포토 포커스, 식각 로딩, 증착 에지, CMP
중심 덩어리	챔버 가스 흐름
방사 줄무늬	스핀 코팅·세정 노즐
직선 스크래치	로봇 이송
곡선 스크래치	CMP
샷 반복	마스크, 렌즈
홀짝 로우	더블 패터닝 피치 워킹
수평 줄무늬	임플란터 스캔
슬롯 의존	퍼니스·배치 장비 위치
무작위 점	파티클, 웨이퍼 COP

7.2 의존성 → 메커니즘

무엇이 세면	후보
온도	접합 누설
전압	터널링(게이트, 유전체)
데이터 패턴	커플링, disturb, 브리지
간헐(시간)	VRT, RTN
액세스 횟수	Row Hammer, read disturb
위치	장비 기하
로트·날짜	공정 변경, 소모품

7.3 도구 최소

인라인: CD-SEM, OCD, 오버레이, 엘립소, 파티클, 4점 프로브. 전기 위치: EMMI(발광), OBIRCH(저항), LVP(파형). 구조: X-ray/SAT(패키지) → FIB → TEM. FIB는 Ga 손상층 수십 nm. TEM은 양품 2, fail 1을 같이 본다.

8. DRAM 불량 (가능성부터 체크)

저장 전하 10 fC가 64 ms를 버티려면 누설이 fA 수준이어야 한다. 대부분 셀은 수 초를 버티고, **꼬리 비트**가 수율을 결정한다.

불량	현상	원인 후보	검출	대책
Retention 전체	고온 fail 증가	접합 누설, 유전체 얇음, GIDL	리프레시 마진, Ea	어닐, VBB 타협, 유전체
꼬리 비트	소수 셀만 죽음	국부 결함, 금속, EOR	맵, FA	세정, 임플란트/어닐
VRT	같은 셀이 간헐 fail	트랩 상태 전환	반복 테스트	수소, 데미지 저감
Row Hammer	옆 로우 교란	통과 전하, 캡처	RH 테스트	TRR/RFM, 격리
tWR fail	저온·고Vt	셀이 안 채워짐	타이밍 슈무	VPP, WL R, Vt
tRCD fail	센싱 느림	WL RC, Cs, SA	슈무, 저항	WL, 커패시터
쌍 비트	인접 2셀	leaning, 브리지	비트맵	서포터, CD
로우 fail	한 줄	WL 오픈/쇼트, SWD	비트맵	식각, 메탈
컬럼 fail	한 줄	BL, SA	비트맵	BL 공정
커패시터 누설	retention+Cs	ZAZ 박막, 계면	C-V, I-V	두께, 결정상
게이트 GOI	파괴	산화 핀홀	PCM	세정, 산화

저온 전용 fail → Vt 높음, tWR. 고온 전용 → 누설, retention. 패턴 의존 → 브리지/커플링.

[트러블슈팅]

증상: 85 °C retention bin만 5%p 악화, 맵은 에지 링. 1차: 에지 CD·산화/주입 맵. 가설: 에지 접합 누설 vs 에지 커패시터 두께. 검증: 온도 Ea(0.5 0.7면 접합), 패턴 의존 약하면 브리지 제외. 조치: 해당 존 튠 + 모니터 추가.

해결이 안 되면 아이디어: 리프레시 관리(RFM)와 셀 누설을 분리해 측정하는 테스트 패턴을 넣고, 꼬리만 선택 리프레시하는 제품 기능과 공정 산포를 같이 본다.

9. NAND 불량 (가능성부터 체크)

불량	가능성 체크	원인	대책
프로그램 느림 전체	전 층?	터널 두꺼움, 홀 넓음	산화/홀 CD
층별 차이	하단만?	홀 보잉, 바닥 좁음	HAR 식각
이레이즈 느림	사이클 후?	트랩, GIDL 부족	선택 Tr, 터널막
Vt 산포	RTN? 간섭?	채널 그레인, ISPP	채널, 스텝
Retention	최상위만 아래?	터널 결함, 측면 이동	막질, 슬릿 간격
Read disturb	이레이즈가 위로?	Vpass	전압, ECC, retry
스트링 전류 낮음	단수 증가와 같이?	폴리 그레인, 홀	채널, 홀 CD
블록 fail	짝 블록?	슬릿 미식각 → WL 쇼트	슬릿 식각
페이지 fail	특정 층?	W 보이드, 홀	치환, 식각
초기 bad block	수 % 초과?	슬릿, 선택 Tr, 홀 오픈	해당 모듈
WL 저항	층·위치?	W 매립 불량	치환, 라이너
채널 홀 미관통	하단 오픈	식각 정지	시간, 케미컬

하단 층: 홀이 좁아 프로그램은 빠른 편, disturb에는 약할 수 있다. 상단: 홀이 넓고 식각 데미지.

[트러블슈팅]

증상: 특정 층 페이지만 program fail. 1차: 그 층 CD/프로파일, WL 저항 체인. 가설: 홀 보잉 vs W 보이드. 검증: TEM 한 장으로 홀 vs 메탈을 갈라낸다. 보이드면 치환 시드, 홀이면 식각 펄스.

10. HBM·패키징 (NCP / NCF / MUF)

HBM은 DRAM 다이를 쌓아 GPU/가속기에 붙이는 광대역 메모리다. I/O가 1024(HBM3)에서 2048(HBM4)로 간다. 핀 하나가 느려도 폭으로 이긴다. 쌓을수록 열과 힘과 수율(다이 수율의 n승)이 문제가 된다. 그래서 KGD(Known Good Die, 선별 양품)가 필수다.

항목	감각
HBM3E	약 9.6 Gbps, 스택 약 1.2 TB/s
단수	8 / 12 / 16-Hi
패키지 높이	약 720 μm → 다이 약 30 μm (12-Hi)
TSV	직경 5 6 μm
마이크로뱌프 피치	40 55 μm
하이브리드 본딩	10 μm 이하, 겹 0

항목	감각
CTE	Si 3, Cu 17, 언더필 20 30 ppm/K

10.1 NCP vs NCF vs MUF

밀창(언더필)은 범프 사이를 채워 충격을 분산하고 열 경로가 된다. 공기가 남으면 열저항과 크랙이 난다.

	NCP	NCF (TC-NCF)	MUF (MR-MUF)
형태	페이스트	필름	몰드 컴파운드(액상)
흐름	도포 후 압착	필름 붙이고 한 장씩 열압착	쌓은 뒤 일괄 리플로우, 몰드가 틈을 채움
정렬	중간	종음	리플로우 정렬에 의존
속도	중간	느림 (다이마다 열)	빠름
열전도	낮 중	낮음 (필름 수지)	상대적으로 높음
약점	보이드, 필렛	반복 열 이력, 갭 채움	좁은 갭 미충전, 힘
온도	낮 중	250 300 °C급	리플로우 프로파일

하이브리드 본딩은 Cu-Cu + 유전체 직접 접합이다. 언더필이 없고 열 경로는 실리콘·구리 자체다. 대신 표면 조도·파티클·리세스가 nm 차이다.

[면접]

“HBM 본딩을 NCF로 할지 MUF로 할지” → 결론은 열과 생산성 트레이드오프. NCF는 정렬, MUF는 처리량과 열. 16단·피치 축소는 하이브리드로 간다. PE는 스택 수율과 85 °C retention을 같이 본다.

패키지 불량: 범프 오픈(힘), TSV 보이드(도금), 박리(CTE-습기, SAT), 언더필 보이드(X-ray). 대책은 힘 제어, KGD, MSL, 갭 설계.

11. 열관리 (지금 가장 아픈 곳)

AI 가속기는 수백 W를 좁은 면적에서 쓴다. HBM은 그 옆에 붙어 있고, 다이 사이에는 열전도 0.3 1 W/m·K인 언더필이 끼어 있다. 실리콘은 약 150, 구리는 약 400, 공기는 0.026.

언더필 20 μm의 열저항은 실리콘 약 6 mm와 같은 급이다. 그래서 최하단 다이(로직/베이스에 가까운 쪽)가 hotspot이 된다. 열이 오르면 동시에 일어난다.

항목	온도 효과
누설	10 °C당 약 2배
DRAM retention	Ea 0.5 0.7 eV, 85 °C에서 리프레시 2배
Vt	-1 -2 mV/K
NAND retention	Ea 약 1.1 eV, 고온 베이크에 민감
EM	20 °C에 수명 절반 이하
타이밍	저항 상승, 누설 증가가 반대 방향으로 싸움

[핵심]

열 문제의 본질은 “뜨거워서 느리다”가 아니다. 국소 hotspot이 꼬리 비트를 만들고, 리프레시·전력이 늘고, 패키지 피로(TC)가 범프를 끊는 연쇄다.

막히는 지점: TIM, 언더필, TSV keep-out, 기판 배선, 히트싱크까지의 경로. 측정은 온다이 센서 + 열화상 + 전력맵. 대책은 MUF/필러, 하이브리드(갭 제거), 다이 두께·단수, 컨트롤러의 열 스로틀과 리프레시 정책.

[아이디어]

공정만으로 언더필 k를 실리콘 근처로 못 가져간다. 스택 내부 열 비아/더미 TSV를 열 전용으로 넣고, PE는 다이별 retention 맵을 온도 프로파일과 겹쳐 hotspot 다이를 선별 스크리닝한다.

신뢰성 시험 숫자: HTOL 125 °C 1000 h, HAST 130 °C 85% RH 96 h, TC -55 125 °C 1000회, 번인은 스크리닝(출하 전), HTOL은 수명 추정.

11.5 공정 변수 → 제품, 화살표 20개

왼쪽만 보고 오른쪽을 말한다.

변수가 이렇게	DRAM	NAND
게이트/터널 산화 두꺼움	Vt 상승, Ion ↓, tWR ↓	프로그램·이레이즈 느림
산화 얇음·핀홀	GOI, GIDL, 누설	retention ↓, endurance ↓
라인 CD 감소 (게이트)	Vt 하락, I _{off} ↑	페리 누설, 디코더 마진

변수가 이렇게	DRAM	NAND
오버레이 어긋남	컨택 R ↑, 쇼트	컨택 오픈, WL 브리지
식각 보잉	커패시터 leaning, 브리지	층별 Vt, 홀 브리지
과식각	리세스, 누설	하지 손상, 선택 Tr
ALD 바닥 얇음	커패시터 누설	블로킹 약함, 누설
채널 dose ↑	Vt ↑, tWR ↓, 누설 ↓	(페리) Vt ↑
어닐 부족	꼬리 retention, VRT	접합 누설, 채널 저항
금속 오염	접합 누설, GOI	누설, 초기 fail
CMP 디싱	배선 R ↑, EM	컨택 단차, 오픈
배리어 두꺼움	RC ↑	BL RC, 속도
via 보이드	컬럼 오픈, IDD	BL/컨택 오픈
커패시터 높이 ↓	Cs ↓, 센싱 ↓	(해당 약)
채널 홀 넓음	(해당 약)	프로그램 느림, 간섭
채널 홀 좁음(하단)	(해당 약)	프로그램 빠름, disturb
슬릿 미식각	(해당 약)	짝 블록, WL 쇼트
W 치환 보이드	(해당 약)	페이지 fail, WL R
언더필 보이드	HBM 열-크랙	패키지 SAT
온도 +10 °C	누설 2배, retention ↓	retention-disturb 가속

분석 도구는 목적만 외운다. CD는 SEM/OCD, 두께는 엘립소, 도핑은 SIMS, 금속은 TXRF, 위치는 EMMI/OBIRCH, 구조는 TEM. TEM 전에 가설을 줄인다.

11.6 속사포 숫자 (가리고 말하기)

Q	A
Si 밴드갭	1.12 eV
상온 kT	26 meV
n _i	1×10 ¹⁰ /cm ³
SS 한계	60 mV/dec
Vt 온도 계수	-1 -2 mV/K
게이트 누설	0.2 0.3 nm당 10배
접합 누설 Ea	0.5 0.7 eV
DRAM Cs	약 10 fF
센싱 ΔV	80 100 mV
리프레시	64 / 32 ms
tREFI	7.8 / 3.9 μs
VPP / VBB	1.8 2.5 V / -0.2 -0.5 V
ZAZ k	30 40
터널막	6 7 nm
Vpgm	15 20 V
ISPP	0.3 0.5 V
Vpass	6 8 V
TLC / QLC P/E	3천 / 1천
NAND retention Ea	약 1.1 eV
EUV	13.5 nm, 광자 92 eV
오버레이 창	2 3 nm
LER	2 3 nm
ALD	1 Å/사이클, 피복 ≈ 1
틸트	7도
채널 / S/D dose	10 ¹² 13 / 10 ¹⁵
금속 한계	10 ¹⁰ /cm ²
Cu ρ, MFP	1.7 μΩ·cm, 40 nm
EM Ea	0.8 1.0 eV
HBM3E	9.6 Gbps, 약 1.2 TB/s
I/O	1024 (HBM4 2048)

Q	A
다이 두께	약 30 μm
TSV	5 6 μm
범프 피치	40 55 μm
하이브리드	10 μm 이하
NCF 온도	250 300 $^{\circ}\text{C}$
CTE Si / Cu	3 / 17 ppm/K
k Si / 언더필	150 / 0.3 1
누설 온도	10 $^{\circ}\text{C}$ 당 약 2배
HTOL	125 $^{\circ}\text{C}$, 1000 h
TC	-55 125 $^{\circ}\text{C}$, 1000회
웨이퍼	300 mm, 775 μm
산화 Si 소모	두께의 44%

EDS 순서만 외운다: 오픈/쇼트 → IDD → 기능 → 타이밍 → retention(고온) → 번인. 고온이 잡는 것은 누설, 저온이 잡는 것은 높은 V_t 와 tWR.

신뢰성 한 줄: NBTI는 pMOS V_t 상승, Tddb는 산화막 파괴, EM은 배선 오픈, TC는 범프 피로. 번인은 출하 전 스크리닝, HTOL은 수명 추정. 둘을 섞어 말하지 않는다.

12. 입에서 나오는 답 18개

아래는 60초 빼대다. 첫 문장만 암기하고, 숫자 하나를 고른다.

Q1. 반도체가 도체·부도체와 다른 점

결론은 밴드갭과 도핑으로 전도도를 조절할 수 있다는 점입니다. 실리콘 갭 1.12 eV, 상온 kT 26 meV. 도핑으로 캐리어를 열자릿수 바꿉니다. PE에게 이 농도는 곧 V_t 와 누설입니다.

Q2. V_t 를 정하는 것

반전층을 만드는 게이트 전압입니다. 일함수, 산화막, 채널 도핑, 고정 전하 네 가지. 도핑 10배에 V_t 0.1 0.2 V, 온도 계수 -1 -2 mV/K. 웨이퍼 V_t 맵이 곧 산화·주입·CD 중 무엇을 볼지 정합니다.

Q3. 누설 네 종류

서브스레슬드, 게이트 터널, 접합, GIDL. DRAM retention은 접합과 GIDL을 먼저 봅니다. 게이트는 0.2 0.3 nm당 약 10배. 셀 누설 1 fA면 10 fC가 수 초입니다. 문제는 평균이 아니라 꼬리입니다.

Q4. DRAM을 한 줄로

1T1C, 약 10 fF, 센싱 80 100 mV, 64 ms 리프레시. 고온이면 누설이 아레니우스로 늘어 리프레시를 2배로 합니다. PE는 센싱·리텐션·tWR을 같이 봅니다.

Q5. tRCD와 tWR 차이

tRCD는 읽고 증폭하는 시간, tWR은 셀을 채우는 시간입니다. 전자는 WL RC와 SA, 후자는 셀 V_t 와 VPP. 저온 tWR fail이면 V_t 가 높은지 먼저 봅니다.

Q6. 3D NAND가 CTF인 이유

3D 적층과 결함 내성입니다. 단점은 트랩층 측면 이동으로 retention이 최상위 상태부터 내려갑니다. 터널막 6 7 nm가 벽입니다.

Q7. TLC와 QLC

셀당 3비트 vs 4비트, 상태 8 vs 16, 간격 0.8 V vs 0.4 V 수준. QLC는 산포에 죽고 P/E 약 1천. ECC와 retry가 제품의 일부입니다.

Q8. EUV 장단

파장 13.5 nm로 마스크와 오버레이는 줄입니다. 광자 92 eV라 개수가 적어 stochastic 오픈/끊김이 납니다. PE에게는 무작위 단일 비트입니다.

Q9. 에지 링 fail

반경 방향 장비 불균일입니다. 포토 포커스, 식각 로딩, 증착 에지, CMP 순으로 인라인 맵을 겹칩니다. 원인 하나로 단정하지 않습니다.

Q10. NCF vs MUF

NCF는 한 장씩 열압착, 정렬에 유리하고 느리고 열이 약합니다. MUF는 일괄 리플로우 후 몰드, 빠르고 열은 낮습니다. 피치가 더 줄면 하이브리드입니다.

Q11. 열이 치명적인 이유

언더필이 열 장벽이고 hotspot이 꼬리 retention과 EM과 TC 피로를 동시에 맵니다. Si 150 vs 언더필 0.5 W/m·K. 85 °C면 리프레시 2배. 대책은 경로(필러, 하이브리드)와 스크리닝입니다.

Q12. 수율 5%p 급락 (STAR)

상황: 92→87%, 특정 로트. 임무: 24시간 내 확산 정지. 행동: bin → 커머널리티 → 맵 → 인라인 상관 → 챔버 홀드 → 분할. 결과: 후속 로트 차단, 모니터 추가. 라인부터 세우지 않습니다.

Q13. BCAT을 쓰는 이유

플래너로는 채널을 짧게 못 줄이면서 오프 누설을 못 막습니다. 채널을 기판에 묻어 유효 길이를 확보합니다. DRAM 셀의 최우선은 속도가 아니라 오프 누설, 곧 retention입니다.

Q14. Row Hammer

한 로우를 수천 1만 회 두드리면 옆 셀 전하가 교란됩니다. 대책은 TRR, RFM, 물리 격리입니다. PE는 액세스 횟수 의존 fail을 리텐션과 구분합니다. 온도만 세면 접합, 횟수만 세면 해머입니다.

Q15. 식각에서 이방성과 선택비

이방성은 이온의 수직 충격, 선택비는 라디칼 화학, 옆면은 폴리머입니다. 바이어스를 올리면 홀은 곧아지나 하지가 깎이고 데미지가 남습니다. NAND 홀과 DRAM 커패시터 둘 다 HAR입니다.

Q16. ALD를 쓰는 이유

자기 제한 반응이라 홀 안 피복이 거의 1이고, 사이클당 약 1 Å입니다. 바닥이 얇으면 누설입니다. 느린 대신 누설과 산포를 삽니다.

Q17. 리페어와 수율

로우·컬럼 여분으로 단일 결함을 건칩니다. 여분이 소진되면 다이가 죽습니다. 무작위 점은 파티클, 줄은 배선, 링은 장비 균일도. $Y = \exp(-AD)$ 는 킬러가 남을 때입니다.

Q18. 보고서를 들렸을 때

즉시 공개하고 영향 범위를 숫자로 말합니다. 같은 날 수정본, 잘못된 조치는 중단. 조용히 고치지 않습니다. 재발 방지는 이중 검토입니다.

[면접]

상황 문항은 STAR. 숫자로 상황을 말하고, 행동의 50%를 데이터 순서에 쓴다. "설득"이 아니라 "분할 실험으로 합의"다.

12.1 트러블슈팅 미니 3

케이스	증상	첫 데이터	갈림	조치 감각
A	tWR 저온만 악화	셀 Vt 맵, WL R	Vt ↑ vs WL 오픈	dose/산화 vs 메탈
B	NAND 짝 블록	슬릿 CD, 저항	미식각 쇼트	슬릿 레시피
C	HBM 스택 수율 ↓	다이별 KGD, SAT	범프 오픈 vs 언더필 보이드	힘, 갭, X-ray

케이스 A를 말로: "저온 tWR이면 셀이 안 채워지는 쪽입니다. 전 칩이면 Vt, 특정 로우면 WL. 맵과 저항 패턴을 겹칩니다."

12.2 말하면 감점인 것

이렇게 말하면	이렇게 고친다
반도체는 전기가 조금 통한다	밴드갭과 도핑으로 전도도를 조절한다
Vt는 커지는 전압	반전 조건, 네 요소, 산포 원인

이렇게 말하면	이렇게 고친다
누설은 꺼져도 흐른다	네 종류와 각 공정
DRAM은 빠르고 NAND는 싸다	저장 원리, 휘발, 어떤 특성이 죽는가
EUV는 파장이 짧아 좋다	오버레이 이득 vs stochastic 킬러
열이 나면 느려진다	hotspot → 꼬리 retention, EM, TC
NCF가 무조건 좋다	정렬 vs 열.처리량
라인을 세우겠습니다	bin, 맵, 인라인부터
잘 모르겠습니다	원리상 방향 + 확인 필요
공정 설명으로 끝	제품 특성 한 문장으로 끝

카메라 앞 점검: 얼굴·상체, 소음, 타이머. 준비 1분에 결론 문장과 숫자 하나를 적는다. 답은 첫 3초에 결론이 나와야 한다. 상황 문항은 기술 문항과 뼈대가 다르다. 정의가 아니라 순서다.

단계	말할 것	배분
S	숫자로 상황 (수율 92→87, 로트 3개)	15%
T	내 역할 한 줄	10%
A	데이터 → 후보 3 → 실험 → 합의	50%
R	결과, 재발 방지, 배운 점	25%

수율 급락: bin 분포 → 장비 커머널리티 → 맵 형태 → 인라인 상관 → 의심 챔버 홀드 → 같은 로트 분할. 사과나 라인 정지가 첫 문장이 아니다. 팀 갈등: 데이터 없는 주장을 멈추고, 24시간 안에 가릴 실험 하나를 합의한다. 본인 실수: 즉시 공개, 영향 범위, 조치 중단, 같은 날 수정. 조용히 고치면 신뢰가 먼저 죽는다.

13. 오늘 밤 백지 테스트

왼쪽을 가리고 오른쪽을 쓴다. 못 쓰면 해당 절로 돌아간다.

질문	답
PE의 마지막 문장	Vt / 누설 / retention / tWR / 수율 / FIT
Si 겹, kT	1.12 eV, 26 meV
SS 한계	60 mV/dec
Vt 네 요소	일함수, 산화막, 도핑, 전하
누설 네 종	서브스레숄드, 게이트, 접합, GIDL
DRAM 셀	1T1C, 약 10 fF, 6F ² , BCAT
센싱	80 100 mV
리프레시	64 / 32 ms
tRCD / tWR	센싱 / 셀 채움
NAND 저장	CTF, 터널 6 7 nm
Vpgm / Vpass / Verase	15 20 / 6 8 / 약 20 V
TLC P/E	약 3천
해상도 식	$k_1 \cdot \lambda / NA$
EUV λ	13.5 nm
피복성 순서	PVD < CVD < ALD
채널 dose	10^{12} 10^{13}
맵 에지 링	포커스·로딩·에지 증착·CMP
온도 의존 강	접합 누설
전압 의존 강	터널링
NCF vs MUF	한 장씩·정렬 vs 일괄·열
하이브리드 피치	10 μ m 이하
Si / 언더필 k	150 / 0.3 1
85 °C	리프레시 2배
FA 순서	재현 → 맵 → 상관 → 비파괴 → TEM
수율 식	$\exp(-A \cdot D)$

공식 7개만 더: $C = \epsilon A/d$, $\tau = RC$, $I_{off} \propto 10^{-(Vt/SS)}$, $\Delta V = \Delta V \cdot C_s / (C_s + C_{BL})$, $Y = \exp(-AD)$, $R = k_1 \cdot \lambda / NA$, $RR = K \cdot P \cdot V$.

[핵심]

시험 직전 세 단어: 결론부터, 숫자 하나, 제품으로 끝내기. 새 내용은 넣지 않는다.

본편 521페이지는 이 칸을 채운 뒤에만 연다. 빈 칸이 곧 카메라 앞에서 멈추는 칸이다.
막히면 본편만 연다.

Compact	본편
물리, Vt, 누설	01
DRAM 구조·타이밍	02, 13
NAND 구조·disturb	02, 14
8대 공정 흐름	03
산화·포토·식각·증착	04 07
주입·세정·배선	08 10
EDS·맵	11, 17
HBM, NCF/MUF	12
열	15
분석 도구	16
구술 원문	21
숫자 카드 전체	22